JP2014013810A - 基板、基板の製造方法、半導体装置、及び電子機器 - Google Patents

基板、基板の製造方法、半導体装置、及び電子機器 Download PDF

Info

Publication number
JP2014013810A
JP2014013810A JP2012150345A JP2012150345A JP2014013810A JP 2014013810 A JP2014013810 A JP 2014013810A JP 2012150345 A JP2012150345 A JP 2012150345A JP 2012150345 A JP2012150345 A JP 2012150345A JP 2014013810 A JP2014013810 A JP 2014013810A
Authority
JP
Japan
Prior art keywords
insulating layer
hole
base substrate
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012150345A
Other languages
English (en)
Other versions
JP2014013810A5 (ja
Inventor
Takeshi Yoda
剛 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012150345A priority Critical patent/JP2014013810A/ja
Priority to US13/929,218 priority patent/US9349673B2/en
Priority to TW102123491A priority patent/TWI587470B/zh
Priority to CN201310277118.4A priority patent/CN103531553B/zh
Priority to KR1020130077650A priority patent/KR20140005107A/ko
Publication of JP2014013810A publication Critical patent/JP2014013810A/ja
Publication of JP2014013810A5 publication Critical patent/JP2014013810A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】電気的・機械的接続の信頼性を向上させた基板を提供する。
【解決手段】基板（積層構造体）１０は、ベース基板１２に設けられた第１絶縁層１４と、第１絶縁層上に設けられた第２絶縁層１５と、第２絶縁層上に設けられた第３絶縁層１６と、第３絶縁層上に設けられたパッド電極１７と、を有し、ベース基板の反対側の第２面からベース基板、第１絶縁層、第２絶縁層及び第３絶縁層を貫通してパッド電極に達する孔が形成されており、孔には、該孔の内壁を覆う第４絶縁層２４と、パッド電極に接続され第４絶縁層に覆われた導電体３２とを有し、該孔における第１絶縁層の径は、該孔における第２絶縁層の径よりも大きく、第１絶縁層と第２絶縁層とが互いに異なる材料で形成され、且つ、第２絶縁層と第３絶縁層とが互いに異なる材料で形成されている。
【選択図】図１

Description

本発明は、基板、この基板の製造方法、基板を有する半導体装置、及び半導体装置を有する電子機器に関する。
近年、携帯型電子機器が普及してきており、これら携帯型電子機器では、機能の高度化に伴い複数の半導体装置を実装した高機能回路装置が用いられることが多くなっている。さらに、携帯型電子機器は小型化・軽量化も要求されている。そこで、半導体基板にＴＳＶ（Through Silicon Via）と呼ばれる複数の貫通電極を形成し、貫通電極間距離を小さくして高密度化をはかりながら、半導体装置の小型化を実現する製造方法が提案されている。
このような半導体装置において、半導体基板に形成された貫通電極の電気的・機械的な信頼性が求められるが、従来、信頼性を高めた半導体装置として、半導体基板と電極パッドとの間に、層間膜貫通孔が形成された三層の層間絶縁膜を有し、層間膜貫通孔の側壁を三段の階段形状とした半導体装置がある。
特開２０１０−２６３１３０号公報
しかし、三層の層間絶縁膜が同一材料で形成された場合、ドライエッチングなどのコンベンショナルな工法での階段形状の形成が困難であるため、より複雑な工程を要することで、歩留り、信頼性低下の原因につながる。
そこで本発明は、上記問題点に着目し、電気的・機械的接続の信頼性を向上させた基板、この基板の製造方法、基板を有する半導体装置、半導体装置を有する電子機器を提供することを目的とする。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
［適用例１］ベース基板と、前記ベース基板の第１面に設けられた第１絶縁層と、前記第１絶縁層上に設けられた第２絶縁層と、前記第２絶縁層上に設けられた第３絶縁層と、前記第３絶縁層上に設けられたパッド電極と、を有する基板であって、
前記ベース基板の前記第１面の反対側の第２面から前記ベース基板、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を貫通して前記パッド電極に達する孔が形成されており、
前記孔において、前記ベース基板、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を覆う第４絶縁層を有し、
前記パッド電極に接続されており、前記第４絶縁層に覆われた導電体を有し、
前記孔における前記第１絶縁層の径は、前記孔における前記第２絶縁層の径よりも大きく、
前記第１絶縁層と前記第２絶縁層とが互いに異なる材料で形成され、且つ、前記第２絶縁層と前記第３絶縁層とが互いに異なる材料で形成されていることを特徴とする基板。
上記構成により、例えば第１絶縁層と第２絶縁層をドライエッチで貫通する場合は、第１絶縁層よりもエッチングレートの遅い材料で第２絶縁層を形成することにより、第１絶縁層よりも第２絶縁層の方が小さな開口部とすることができる。そのためこれにより第１絶縁層と第２絶縁層と第４絶縁層との接合面積を増やすことができ、貫通電極全体の機械的強度を保つことが可能な基板となる。
［適用例２］前記孔における前記第２絶縁層の径は、前記孔における前記第３絶縁層の径よりも大きいことを特徴とする基板。
上記構成により、第４絶縁層の第１絶縁層と第２絶縁層に積層する部分に加え、第２絶縁層と第３絶縁層に積層する部分は、第１絶縁層と第２絶縁層近傍および第２絶縁層と第３絶縁層近傍においてＬ字型に形成されることになる。これにより第１絶縁層と第２絶縁層と第３絶縁層と第４絶縁層との接合面積を増やすことができ、貫通電極全体の機械的強度を保つことが可能な基板となる。
［適用例３］前記第２絶縁層のうち前記第４絶縁層に覆われた部分は、前記孔の中心に向かうにつれて厚みが薄くなることを特徴とする基板。
上記構成により、第２絶縁層と第４絶縁層との接触面積を増加させて接合強度を高めることができる。さらに第２絶縁層の第４絶縁層に覆われた部分は薄く形成されているので、熱ストレスをかけたときの第２絶縁層と導電体との熱膨張収縮差によるパッド電極と導電体との接触部分に掛かる応力を低減することができる。
［適用例４］前記第３絶縁層のうち前記第４絶縁層に覆われた部分は、前記孔の中心に向かうにつれて厚みが薄くなることを特徴とする基板。
上記構成により、第２絶縁層および第３絶縁層と第４絶縁層との接触面積を増加させて接合強度を高めることができる。さらに第２絶縁層および第３絶縁層の第４絶縁層に覆われた部分は薄く形成されているので、熱ストレスをかけたときの第２絶縁層および第３絶縁層と導電体との熱膨張収縮差によるパッド電極と導電体との接触部分に掛かる応力を低減することができる。
［適用例５］請求項１乃至４のいずれか一項に記載の基板と、
前記ベース基板の前記第１面側に形成された素子回路と、
前記導電体に接続されており、前記ベース基板の前記第２面側に形成された再配線層と、を有することを特徴とする半導体装置。
上記記載により、電気的・機械的に信頼性のある貫通電極を用いた半導体装置となる。
［適用例６］請求項５に記載の半導体装置を有することを特徴とする電子機器。
上記記載により、電気的・機械的に信頼性のある貫通電極を用いた回路装置となる。
［適用例７］ベース基板の第１面に第１絶縁層を形成する工程と、
前記第１絶縁層上に、前記第１絶縁層と異なる材料で第２絶縁層を形成する工程と、
前記第２絶縁層上に、前記第２絶縁層と異なる材料で第３絶縁層を形成する工程と、
前記第３絶縁層上にパッド電極を形成する工程と、
前記ベース基板の前記第１面の反対側の第２面から前記ベース基板、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を貫通して前記パッド電極に達する孔を形成する工程と、
前記孔において、前記ベース基板、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を覆う第４絶縁層を形成する工程と、
前記孔の前記第４絶縁層に覆われた領域に、前記パッド電極に接続する導電体を形成する工程と、を有し、
前記孔を形成する工程において、前記孔における前記第１絶縁層の径を、前記孔における前記第２絶縁層の径よりも大きく形成することを特徴とする基板の製造方法。
上記方法により、例えば第１絶縁層と第２絶縁層をドライエッチで貫通する場合は、第１絶縁層よりもエッチングレートの遅い材料で第２絶縁層を形成することにより、第１絶縁層よりも第２絶縁層の方が小さな開口部とすることができる。そのためこれにより第１絶縁層と第２絶縁層と第４絶縁層との接合面積を増やすことができ、貫通電極全体の機械的強度を保つことが可能な貫通電極となる。
［適用例８］前記孔を形成する工程において、前記孔における前記第２絶縁層の径を、前記孔における前記第３絶縁層の径よりも大きく形成することを特徴とする基板の製造方法。
上記方法により、第４絶縁層の第１絶縁層および第２絶縁層に積層する部分と、第２絶縁層および第３絶縁層に積層する部分は、第１絶縁層および題２絶縁層の貫通口の内周を縁取るように形成されることになる。すなわち積層構造体を断面方向から見ると、第１絶縁層および第２絶縁層近傍においてＬ字型に形成され、さらに第２絶縁層および第３絶縁層近傍においてもＬ字型に形成されることになる。これにより第１絶縁層および第２絶縁層と第３絶縁層の第４絶縁層との接合面積を増やすことができ、貫通電極全体の機械的強度を保つことが可能となる。
［適用例９］前記孔を形成する工程において、ドライエッチングによって前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を除去することを特徴とする請求項７又は８に記載の基板の製造方法。
上記方法により、前記ベース基板の貫通口下の前記第１絶縁層と前記第２絶縁層と前記第３絶縁層は前記ベース基板の貫通口の中心よりエッチングが開始されるため、前記第１絶縁層と前記第２絶縁層と前記第３絶縁層の貫通口は前記ベース基板の貫通口から等距離となる。
［適用例１０］前記第２絶縁層を形成する工程において、前記第１絶縁層とドライエッチングレートが異なる材料で前記第２絶縁層を形成することを特徴とする基板の製造方法。
上記方法により、例えば第１絶縁層と第２絶縁層をドライエッチで貫通する場合は、第１絶縁層よりもエッチングレートの遅い材料で第２絶縁層を形成することにより、第１絶縁層よりも第２絶縁層の方が小さな開口部とすることができる。そのためこれにより第１絶縁層と第２絶縁層と第４絶縁層との接合面積を増やすことができ、貫通電極全体の機械的強度を保つことが可能な貫通電極となる。
［適用例１１］前記第３絶縁層を形成する工程において、前記第２絶縁層とドライエッチングレートが異なる材料で前記第３絶縁層を形成することを特徴とする基板の製造方法。
上記方法により、第２絶縁層と第４絶縁層との接触面積を増加させて接合強度を高めることができる。さらに第２絶縁層の貫通口部分は薄く形成されているので、熱ストレスをかけたときの第２絶縁層と導電体との熱膨張収縮差によるパッド電極と導電体との接触部分に掛かる応力を低減することができる。
本実施形態の貫通電極を有する半導体装置の模式図である。 本実施形態に貫通電極の製造工程を示す図である。 本実施形態に貫通電極の製造工程を示す図である。 本実施形態に貫通電極の製造工程を示す図である。 本実施形態の貫通電極を有する半導体装置の模式図である。 従来技術に係る貫通電極の模式図である。
以下、本発明を、図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
（実施形態１）
本実施形態に係る貫通電極を有する半導体装置を図１に示す。図１（ａ）は半導体装置の断面図、図１（ｂ）は図１（ａ）の部分詳細図である。
本実施形態の半導体装置１１は、基板としての積層構造体１０と、素子回路としての素子回路層５０と、再配線層３４とを含み構成される。
本実施形態の基板としての積層構造体１０は、ベース基板１２と、ベース基板１２の第１面としての表面１２ａに積層された第１絶縁層１４と、第１絶縁層１４上に積層された第２絶縁層１５と、第２絶縁層１５上に積層された第３絶縁層１６と、第３絶縁層１６上に積層されたパッド電極１７と、を有している。
積層構造体１０には貫通電極２０が形成されている。
貫通電極２０は、パッド電極１７に対向する位置において、ベース基板１２の第２面としての裏面１２ｂから、ベース基板１２、および第１絶縁層１４を貫通する第１の凹部２２と、第１の凹部２２の底部２２ａに露出した第２絶縁層１５の中央部分において、第２絶縁層１５、および第３絶縁層１６を貫通しパッド電極１７が露出する位置まで到達する第２の凹部２６とを有している。第１の凹部２２と第２の凹部２６とをあわせた箇所が、本発明に係る「孔」に相当している。
さらには、第１の凹部２２の内壁２２ｂ、第１の凹部２２の底部２２ａ、及び第２の凹部２６の内壁２６ａ上に積層された第４絶縁層２４と、第１の凹部２２、及び第２の凹部２６を埋め込むように、もしくは第４絶縁層２４に被覆されるように形成され、第２の凹部２６に露出したパッド電極１７と接続する導電体３２と、を有するものである。
ベース基板１２は、Ｓｉ等の半導体により形成され、表面１２ａには後述する素子回路層（集積回路、センサー回路など）５０があって、複数の回路素子、配線層、及び絶縁層が積層形成されている。本実施形態では、表面１２ａにはＳｉＯ2やＳｉＮ等で形成された第１絶縁層１４が形成され、第１絶縁層１４上にはＡｌＯ等で形成された第２絶縁層１５が形成され、さらに第２絶縁層１５上にはＳｉＯ2やＳｉＮ等で形成された第３絶縁層１６が形成されている。第３絶縁層１６上の所定位置にはＡｌ等で形成されたパッド電極１７が複数形成されており、素子回路層５０の一部として機能している。
このようにベース基板１２、第１絶縁層１４、パッド電極１７などにより積層構造体１０が形成され、パッド電極１７と、第１絶縁層１４及び第２絶縁層１５及び第３絶縁層１６を貫通する貫通電極２０により再配線層３４と、素子回路層５０が電気的に接続されている。
素子回路層５０は、ベース基板１２の表面１２ａに形成されているが、素子回路層５０に形成されたパッド電極１７は、ベース基板１２に形成された貫通電極２０に接続され、貫通電極２０を介してベース基板１２の裏面１２ｂに電気的に引き出される。そして貫通電極２０は、ベース基板１２の裏面１２ｂにおいて電子デバイス５６の電極配置に対応して形成された再配線層３４に接続され半導体装置１１を形成する。
半導体装置１１と電子デバイス５６とは、半導体装置１１側の再配線層３４と電子デバイス５６側の配線層５７とが接続端子５８によって接続されている。
接続端子５８には半田、ＳｎＡｇ等の低融点金属や、Ａｕ等の導電性金属、または導電性接着剤等を用いる。なお、接続端子５８として、再配線層３４または配線層５７にバンプを形成してもよい。このような場合には、バンプ形成側に対向する配線層にはＳｎＡｇ等の接続用電極を形成することが好ましい。図１には、再配線層３４側にＳｎＡｇからなる接続用電極３５を設けた場合を例示している。
よって本実施形態ではベース基板１２の表面１２ａ（素子回路層５０が形成された面）を実装側に向け、裏面１２ｂに電子デバイス５６を接続し、貫通電極２０は上述の電子デバイス５６に接続するパッド電極１７に適用するものとして述べる。
第１の凹部２２は、ベース基板１２の裏面１２ｂのパッド電極１７に対向する位置においてベース基板１２を貫通し、さらに第１絶縁層１４を貫通し第２絶縁層１５まで到達した形態を有している。
第２の凹部２６は、底部２２ａの中央部分において、第２絶縁層１５、及び第３絶縁層１６を貫通しパッド電極１７に到達するように形成されている。これにより第１絶縁層１４、及び第２絶縁層１５はフランジ形状を有することになる。よって図１の断面図によれば第１絶縁層１４、及び底部２２ａはＬ字の形状を有することになる。
また、図１（ｂ）に示すように、第１の凹部２２の底部２２ａにおいて、第２絶縁層１５は底部２２ａの中心に向かって厚みが薄くなるように、すなわち鈍角なテーパー状に形成されている。
これにより、第２絶縁層１５と第４絶縁層２４との接触面積を増加させて接合強度を高めることができる。さらに第２絶縁層１５が第２の凹部２６に接する部分は薄く形成されているので、熱ストレスをかけたときの第２絶縁層１５と導電体３２との熱膨張収縮差によるパッド電極１７と導電体３２との接触部分に掛かる応力を低減することができる。
さらに、第１の凹部２２、第２の凹部２６は平面視においてそれぞれ円形の内壁を有するが、第１の凹部２２の直径Ｄ１を第２の凹部２６の直径Ｄ２より大きくし、第１の凹部２２の底部２２ａの中心に第２の凹部２６を形成する。
これにより、第４絶縁層２４は第２絶縁層１５に積層する部分でＬ字に折れ曲がった形態を有することになり、第２絶縁層１５と第４絶縁層２４との接合面積を増やすことができ、貫通電極２０全体の機械的強度を保つことが可能となる。
このように、第１絶縁層１４、及び第２絶縁層１５、及び第３絶縁層１６を包含するように形成された第４絶縁層２４が被覆された第１の凹部２２、及び第２の凹部２６は、バリア層２８、シード層３０、導電体３２により埋め込まれる。
バリア層２８は、例えばＴｉＷ等の金属材料のスパッタにより形成され、導電体３２のベース基板１２（Ｓｉ）への拡散を防止するために形成される。バリア層２８はベース基板１２の裏面１２ｂにある第４絶縁層２４、第１の凹部２２の内壁２２ｂ、及び底面２２ａに被覆する第４絶縁層２４、第２の凹部２６内の第４絶縁層２４、そしてパッド電極１７に積層される。
シード層３０は、Ｃｕ等によりバリア層２８を被覆するように形成され、メッキにより導電体３２を形成するために用いられる。
導電体３２は、Ｃｕ等のメッキにより形成され、第１の凹部２２、及び第２の凹部２６を埋め込むように、若しくはそれらの内壁（バリア層２８、シード層３０が被覆されている面）に沿って膜状に覆うことにより形成される。さらに導電体３２はベース基板１２の裏面１２ｂ（バリア層２８、シード層３０が被覆されている面）上にも形成され、さらに導電体３２はベース基板１２の裏面１２ｂ側に形成された再配線層３４と電気的に接続される。これによりパッド電極１７は、バリア層２８、シード層３０、導電体３２、再配線層３４、を介して電子デバイス５６に電気的に接続される。
ところで、本実施形態においてはベース基板１２がＳｉで形成されている。また、導電体３２に電気的に接続する第１絶縁層１４、第２絶縁層１５、及び第３絶縁層１６と、第４絶縁層２４との接触界面である第１接触界面１４ａ、第２接触界面１５ａ、第３接触界面１６ａより構成された経路３８（Ｌ字型）が長くなっている。経路３８（Ｌ字型）は、パッド電極１７よりベース基板１２に至る。
よってベース基板１２を半導体により形成しても導電体３２から上述の経路３８を介してベース基板１２へ電流がリークする虞は低減される。よって半導体にこのような貫通電極２０を適用してもリーク電流を低減し、貫通電極２０の信頼性の高めることができる。
図２〜図４に本実施形態の貫通電極、及び半導体装置の製造工程を示す。本実施形態の貫通電極２０、半導体装置１１の製造手順について説明する。
第１に、図２（ａ）に示すように、積層構造体１０のベース基板１２の一面側に素子回路層５０が形成された半導体基板１００を準備する。素子回路層５０は、集積回路やセンサー回路等であって、複数の回路素子、配線層、及び絶縁層が積層形成されている。図２（ａ）では、ベース基板１２側から第１絶縁層１４、第２絶縁層１５、第３絶縁層１６、素子配線層４０（一部パッド電極１７）、絶縁層４１、第２素子配線層４２、絶縁層４３の順に積層形成されている構成を例示している。素子配線層４０と第２素子配線層４２とは貫通電極４４によって接続されている。
半導体基板１００としてＳｉ基板を用いた場合を例示して説明する。
第２に、図２（ｂ）に示すように、ベース基板１２の表面１２ａ側、詳しくは、素子回路層５０を形成した面上に接着剤６１を介してサポートガラス６０を貼り付ける。このサポートガラス６０は薄く加工されるベース基板１２を補強することにより、その薄型加工以降の工程における割れの防止、流動性を確保するものである。サポートガラス６０は後の工程で加熱を伴う可能性があるので、ベース基板１２（Ｓｉ）に線膨張係数が近いものが望ましい。例えば、パイレックス（登録商標）、石英ガラスなどを用いることができる。
第３に、図２（ｃ）に示すように、ベース基板１２を薄型化する。露出しているベース基板１２の裏面１２ｂをバックグラインドにより、例えば５０μｍ程度の厚みまで薄型化する。バックグラインドした面について例えば、ドライエッチング、スピンエッチング、ポリッシュなどの方法により、バックグラインドで形成されたＳｉの破砕層を取り除いても良い。
第４に、図３（ａ）に示すように、ベース基板１２のエッチングを行なう。ベース基板１２の裏面１２ｂのパッド電極１７に対向する位置からパッド電極１７に向けてエッチングし、ベース基板１２を貫通し第１絶縁層１４まで至る孔を形成する。エッチングにより露出した第１絶縁層１４は円形の貫通口となる。孔の形成方法としては、ＲＩＥ、ＩＣＰなどのドライエッチング、による方法、レーザーにより形成する方法がある。ドライエッチングを例にとれば、エッチング、デポジションを交互に繰り返しながら掘り進めるボッシュプロセスを用いることができる。その場合のガスとして、エッチングには、ＳＦ6、Ｏ2、デポジジョンには、Ｃ4Ｆ8、Ｏ2を用いる。方法としてレジストなどで第１の凹部２２を開けたい部分を除き被覆保護し、ドライエッチ処理後、レジスト等の被覆膜を除去する。
第５に、図３（ｂ）に示すように、第１の凹部２２を形成し、さらに第２の凹部２６を形成するための第１絶縁層１４、第２絶縁層１５、第３絶縁層１６のエッチングを行う。本実施形態では酸化膜エッチャーを使用し、そのプロセスガスとしては、Ｃ2Ｆ6、ＣＦ4、ＣＨＦ3を用いる。ここで本形態では、第１絶縁層１４にＳｉＯ2、第２絶縁層１５にＡｌＯ、第３絶縁層１６にＳｉＯ2を用いている。
第１絶縁層１４に比べ、第２絶縁層１５のドライエッチング時のエッチングレートは遅いため、第１絶縁層１４がエッチングされても第２絶縁層１５は途中までしかエッチングされない。
また、ドライエッチングの特性上、貫通口の中心よりエッチングが進行するため、第１絶縁層１４は貫通口中心付近からエッチングされ、貫通口中心付近に第２絶縁層１５が露出する。エッチングを継続すると、徐々に第１絶縁層１４、第２絶縁層１５は貫通口外周までエッチングが進行する。さらにエッチングを継続すると、第２絶縁層１５の貫通口中心付近がエッチングされ、第３絶縁層１６が露出する。この時点で、第１絶縁層１４の貫通口内部側のエッチングが終了している。また第２絶縁層１５は貫通口外周に比べ貫通口中心付近の膜厚が薄くなるため、第１の凹部２２の底部２２ａは中心に向かうにつれて厚みが薄くなるように形成することができる。最終的に第３絶縁層１６を貫通しパッド電極１７を露出させる。
第６に、図３（ｃ）に示すように、ベース基板１２の裏面１２ｂ、第１の凹部２２の内壁２２ｂ、第１の凹部２２の底部２２ａ、第２の凹部２６の内壁２６ａを第４絶縁層２４で被覆し貫通孔２０ａが形成される。第４絶縁層２４として、ＣＶＤ法によりＳｉＯ2、ＳｉＮなどの無機膜を形成する。膜厚は第１の凹部２２の内壁２２ｂ、底部２２ａ、及び第２の凹部２６の内壁２６ａでは３０００Å、ベース基板１２の裏面１２ｂ上では２〜３μｍに形成する。なおＣＶＤ法では露出したパッド電極１７上にも無機膜が形成されてしまうので、貫通孔２０ａ内のパッド電極１７上の第４絶縁層２４をドライエッチングによって除去し、パッド電極１７を露出させる。この絶縁層除去工程は、第４絶縁層２４を除去したくない部分をレジスト保護した後、酸化膜エッチャーを用いて行う。プロセスガスとしては、Ｃ2Ｆ6、ＣＦ4、ＣＨＦ3等を使用する。
第７に、図４（ａ）に示すように、第１の凹部２２、第２の凹部２６、ベース基板１２の裏面１２ｂの第４絶縁層２４上にバリア層２８、シード層３０を形成する（図１（ｂ）参照）。バリア層２８としては、Ｔｉ、ＴｉＷ、ＴｉＮなどを用いることができる。またその後、次のメッキ工程のためのシード層３０を形成する。シード層３０の材料は例えばＣｕを用いることができる。
これらの工程はスパッタ、ＣＶＤで形成することができる。バリア層２８の厚みは１００ｎｍ、シード層３０の厚みは３００ｎｍ程度が好適である。なおＡｌで形成されたパッド電極１７の露出した部分の自然酸化膜を除去する目的で、バリア層２８形成前に逆スパッタを行なってもよい。逆スパッタの処理量は例えばＳｉＯ2換算で３００ｎｍをエッチングする程度であればよい。
第８に、図４（ｂ）に示すように、貫通電極２０、再配線層３４を導電体により形成する。第１の凹部２２、第２の凹部２６に導電体３２を充填する際に、メッキ用のレジスト（不図示）を形成する。この場合、レジスト（不図示）は貫通電極２０、ベース基板１２の裏面１２ｂに形成され、貫通電極２０に接続する再配線層３４を形成する位置が開口されている。まず第１の凹部２２、及び第２の凹部２６に導電体３２によりメッキ充填を行ない、引き続き再配線層３４の導電体によるメッキを行う。
なお、第１の凹部２２、及び第２の凹部２６の穴埋めと裏面１２ｂの配線等の形成を一連のメッキ工程で形成する場合を示したが、それらを別々の工程で形成してもよい。再配線層３４の厚みは６μｍ程度でよい。
上述のメッキ工程の終了後、ベース基板１２の裏面１２ｂに露出したまま残ったバリア層２８、シード層３０をエッチングにより除去する。
最後に、図４（ｃ）に示すように、ベース基板１２のサポートガラス６０が貼り付けられた側からレーザーを照射してサポートガラス６０を接着する接着剤６１（図２（ｂ））を溶解させ、サポートガラス６０を剥離して素子回路層５０の集積回路やセンサー回路等を露出させる。これにより本実施形態の貫通電極２０を有する積層構造体１０（半導体装置１１）を形成することができる。
以上のプロセスを用い作成した貫通電極２０を有する積層構造体１０（半導体装置１１）を温度サイクル試験による信頼性テストを行なった結果、パッド電極１７と貫通電極２０間の絶縁層部分での剥離等による不良は発生しないことを本願発明者は確認している。
なお、図１（ａ）に示す構成の、この積層構造体１０を含む半導体装置１１に電子デバイス５６を接続した回路装置２００を形成可能であることは言うまでもない。
（実施形態２）
次に実施形態２に係る半導体装置について説明する。実施形態２の半導体装置１１０の構成は、上述した実施形態１の半導体装置１１の構成と一部同じである。実施形態１では、第２絶縁層１５と第３絶縁層１６において第２の凹部２６の直径が同じ口径であるのに対して、実施形態２では、第２絶縁層１５（図５（ｂ）直径Ｄ２）よりも、第３絶縁層１６（図５（ｂ）直径Ｄ３）の開口部が小径であることを特徴としている。従って、実施形態１との相違部分を中心に、実施形態１と同じ部位には同じ符号を付して説明する。
実施形態２に係る貫通電極を有する半導体装置１１０を図５に示す。図５（ａ）は半導体装置の断面図、図５（ｂ）は図５（ａ）の部分詳細図である。
実施形態２の貫通電極２０は、ベース基板１２と、ベース基板１２の表面１２ａに積層された第１絶縁層１４と、第１絶縁層１４上に積層された第２絶縁層１５と、第２絶縁層１５上に積層された第３絶縁層１６と、第３絶縁層１６上に積層されたパッド電極１７と、を有する積層構造体１０に形成された貫通電極２０である。
貫通電極２０は、ベース基板１２の裏面１２ｂのパッド電極１７に対向する位置において形成され、ベース基板１２を貫通し、さらに第１絶縁層１４を貫通する第１の凹部２２と、第１の凹部２２の底部２２ａに露出した第２絶縁層１５の中央部分において、第２絶縁層１５を貫通する第２の凹部２６と、第２の凹部の底部２６ｂに露出した第３絶縁層１６の中央部分において、第３絶縁層１６を貫通しパッド電極１７が露出する位置まで到達する第３の凹部２７と、を有している。
第１の凹部２２の内壁２２ｂ、及び第１の凹部２２の底部２２ａに露出した第２絶縁層１５、及び第２絶縁層１５を貫通し、第２の凹部２６の底部２６ｂに露出した第３絶縁層１６、及び第３絶縁層１６を貫通しパッド電極１７が露出する位置まで到達する第３の凹部２７の内壁２７ａ上に積層された第４絶縁層２４と、第１の凹部２２、及び第２の凹部２６、及び第３の凹部２７を埋め込むように、もしくは第１の凹部２２、及び第２の凹部２６、及び第３の凹部２７の内壁２２ｂ，２６ａ，２７ａと底部２２ａ，２６ｂを被覆するように形成され、第３の凹部２７に露出したパッド電極１７と接続する導電体３２と、を有するものである。
また、図５（ｂ）に示すように、第１の凹部２２の底部２２ａにおいて、第２絶縁層１５は底部２２ａの中心に向かって厚みが薄くなるように形成され、更に第２の凹部２６の底部２６ｂにおいて、第３絶縁層１６のうち第４絶縁層２４に覆われた底部２６ｂは第２の凹部２６の中心に向かって厚みが薄くなるように、すなわち鈍角なテーパー状に形成されている。
これにより、第２絶縁層１５、及び第３絶縁層１６と第４絶縁層２４との接触面積を増加させて接合強度を高めることができる。さらに第２絶縁層１５、及び第３絶縁層１６が第４絶縁層２４に覆われた部分（底部２２ａ、底部２６ｂ）は薄く形成されているので、熱ストレスをかけたときの第２絶縁層１５、及び第３絶縁層１６と導電体３２との熱膨張収縮差によるパッド電極１７と導電体３２との接触部分に掛かる応力を低減することができる。
上述した実施形態２に係る積層構造体１０から成る半導体装置１１０の構成は実施形態１と同様である。
このように実施形態２で構成される貫通電極２０を有する積層構造体１０（半導体装置１１０）を温度サイクル試験による信頼性テストを行なった結果、パッド電極１７と貫通電極２０間の絶縁層部分での剥離等による不良は発生しないことを本願発明者は確認している。なお、図５（ａ）に示す構成の、この積層構造体１０を含む半導体装置１１０に電子デバイスを接続した回路装置２００を形成可能であることは言うまでもない。
最後に、前述した半導体装置１１または回路装置２００を有する電子機器について説明する。
図６は、電子機器の一例として示す携帯電話機１０００の斜視図である。携帯電話機１０００は表示部１００１と、複数の操作ボタン１００２と、受話口１００３と、送話口１００４とを備えている。携帯電話機１０００の内部には、前述した半導体装置１１，１１０または回路装置２００を備えている。従って、携帯電話機１０００は、前述した信頼性が高く、集積度が高い半導体装置１１，１１０や回路装置２００を採用することで、小型化・軽量化を実現することができ、さらに高機能化に寄与することができる。
なお、本発明を適用した電子機器としては、上述したような携帯電話機１０００に限らず適用させることができる。
例えば、回路装置２００が慣性センサーを含む場合には、ナビゲーション装置、電子カメラ、車載カメラ、モーションセンサー装置、ゲーム機、ロボット装置などに適用できる。
また、回路装置２００が物理量センサーを含む場合には、傾斜計、重量・重力計、流量計等などに適用可能で、特に小型化と高密度化が要求される携帯型電子機器に最適である。
１０…積層構造体、１２…ベース基板、１２ａ…表面、１２ｂ…裏面、１４…第１絶縁層、１４ａ…第１接触界面、１５…第２絶縁層、１５ａ…第２接触界面、１６…第３絶縁層、１６ａ…第３接触界面、１７…パッド電極、２０…貫通電極、２２…第１の凹部、２２ａ…底部、２２ｂ…内壁、２４…第４絶縁層、２６…第２の凹部、２７…第３の凹部、２８…バリア層、３０…シード層、３２…導電体、３４…再配線層。

Claims (11)

  1. ベース基板と、前記ベース基板の第１面に設けられた第１絶縁層と、前記第１絶縁層上に設けられた第２絶縁層と、前記第２絶縁層上に設けられた第３絶縁層と、前記第３絶縁層上に設けられたパッド電極と、を有する基板であって、
    前記ベース基板の前記第１面の反対側の第２面から前記ベース基板、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を貫通して前記パッド電極に達する孔が形成されており、
    前記孔において、前記ベース基板、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を覆う第４絶縁層を有し、
    前記パッド電極に接続されており、前記第４絶縁層に覆われた導電体を有し、
    前記孔における前記第１絶縁層の径は、前記孔における前記第２絶縁層の径よりも大きく、
    前記第１絶縁層と前記第２絶縁層とが互いに異なる材料で形成され、且つ、前記第２絶縁層と前記第３絶縁層とが互いに異なる材料で形成されていることを特徴とする基板。
  2. 前記孔における前記第２絶縁層の径は、前記孔における前記第３絶縁層の径よりも大きいことを特徴とする請求項１に記載の基板。
  3. 前記第２絶縁層のうち前記第４絶縁層に覆われた部分は、前記孔の中心に向かうにつれて厚みが薄くなることを特徴とする請求項１又は２に記載の基板。
  4. 前記第３絶縁層のうち前記第４絶縁層に覆われた部分は、前記孔の中心に向かうにつれて厚みが薄くなることを特徴とする請求項１乃至３のいずれか一項に記載の基板。
  5. 請求項１乃至４のいずれか一項に記載の基板と、
    前記ベース基板の前記第１面側に形成された素子回路と、
    前記導電体に接続されており、前記ベース基板の前記第２面側に形成された再配線層と、を有することを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置を有することを特徴とする電子機器。
  7. ベース基板の第１面に第１絶縁層を形成する工程と、
    前記第１絶縁層上に、前記第１絶縁層と異なる材料で第２絶縁層を形成する工程と、
    前記第２絶縁層上に、前記第２絶縁層と異なる材料で第３絶縁層を形成する工程と、
    前記第３絶縁層上にパッド電極を形成する工程と、
    前記ベース基板の前記第１面の反対側の第２面から前記ベース基板、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を貫通して前記パッド電極に達する孔を形成する工程と、
    前記孔において、前記ベース基板、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を覆う第４絶縁層を形成する工程と、
    前記孔の前記第４絶縁層に覆われた領域に、前記パッド電極に接続する導電体を形成する工程と、を有し、
    前記孔を形成する工程において、前記孔における前記第１絶縁層の径を、前記孔における前記第２絶縁層の径よりも大きく形成することを特徴とする基板の製造方法。
  8. 前記孔を形成する工程において、前記孔における前記第２絶縁層の径を、前記孔における前記第３絶縁層の径よりも大きく形成することを特徴とする請求項７に記載の基板の製造方法。
  9. 前記孔を形成する工程において、ドライエッチングによって前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を除去することを特徴とする請求項７又は８に記載の基板の製造方法。
  10. 前記第２絶縁層を形成する工程において、前記第１絶縁層とドライエッチングレートが異なる材料で前記第２絶縁層を形成することを特徴とする請求項９に記載の基板の製造方法。
  11. 前記第３絶縁層を形成する工程において、前記第２絶縁層とドライエッチングレートが異なる材料で前記第３絶縁層を形成することを特徴とする請求項９又は１０に記載の基板の製造方法
JP2012150345A 2012-07-04 2012-07-04 基板、基板の製造方法、半導体装置、及び電子機器 Withdrawn JP2014013810A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012150345A JP2014013810A (ja) 2012-07-04 2012-07-04 基板、基板の製造方法、半導体装置、及び電子機器
US13/929,218 US9349673B2 (en) 2012-07-04 2013-06-27 Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus
TW102123491A TWI587470B (zh) 2012-07-04 2013-07-01 基板、基板之製造方法、半導體裝置及電子機器
CN201310277118.4A CN103531553B (zh) 2012-07-04 2013-07-03 基板、基板的制造方法、半导体装置及电子设备
KR1020130077650A KR20140005107A (ko) 2012-07-04 2013-07-03 기판, 기판의 제조 방법, 반도체 장치, 및 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012150345A JP2014013810A (ja) 2012-07-04 2012-07-04 基板、基板の製造方法、半導体装置、及び電子機器

Publications (2)

Publication Number Publication Date
JP2014013810A true JP2014013810A (ja) 2014-01-23
JP2014013810A5 JP2014013810A5 (ja) 2015-08-13

Family

ID=49877913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012150345A Withdrawn JP2014013810A (ja) 2012-07-04 2012-07-04 基板、基板の製造方法、半導体装置、及び電子機器

Country Status (5)

Country Link
US (1) US9349673B2 (ja)
JP (1) JP2014013810A (ja)
KR (1) KR20140005107A (ja)
CN (1) CN103531553B (ja)
TW (1) TWI587470B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157110A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 半導体装置およびその製造方法
US10957712B2 (en) 2017-08-02 2021-03-23 Sharp Kabushiki Kaisha Substrate and method for producing substrate
WO2023074233A1 (ja) * 2021-10-26 2023-05-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法並びに電子機器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101572600B1 (ko) 2007-10-10 2015-11-27 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
SE538062C2 (sv) * 2012-09-27 2016-02-23 Silex Microsystems Ab Kemiskt pläterad metallvia genom kisel
KR102411064B1 (ko) * 2015-03-10 2022-06-21 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그의 제조방법
JP2016225471A (ja) 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
US10049981B2 (en) * 2016-09-08 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Through via structure, semiconductor device and manufacturing method thereof
US10937733B2 (en) * 2017-04-25 2021-03-02 Mitsubishi Electric Corporation Semiconductor device
US20190013302A1 (en) * 2017-07-07 2019-01-10 China Wafer Level Csp Co., Ltd. Packaging method and package structure for fingerprint recognition chip and drive chip
EP3460835B1 (en) * 2017-09-20 2020-04-01 ams AG Method for manufacturing a semiconductor device and semiconductor device
US10679924B2 (en) * 2018-03-05 2020-06-09 Win Semiconductors Corp. Semiconductor device with antenna integrated
CN109585462A (zh) * 2019-01-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、柔性显示面板、拼接屏
KR20220028310A (ko) * 2020-08-28 2022-03-08 삼성전자주식회사 배선 구조체, 이의 제조 방법 및 배선 구조체를 포함하는 반도체 패키지
TWI841118B (zh) * 2022-12-14 2024-05-01 南亞科技股份有限公司 半導體結構及其製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104338A (ja) * 1986-10-08 1988-05-09 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 複合絶縁層に傾斜のついた開口を形成する方法
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
JP2009289919A (ja) * 2008-05-28 2009-12-10 Fujitsu Microelectronics Ltd 半導体装置とその製造方法
JP2010205921A (ja) * 2009-03-03 2010-09-16 Olympus Corp 半導体装置および半導体装置の製造方法
JP2010263130A (ja) * 2009-05-08 2010-11-18 Olympus Corp 半導体装置および半導体装置の製造方法
JP2011238956A (ja) * 1995-11-27 2011-11-24 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011258949A (ja) * 2010-06-04 2011-12-22 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4289146B2 (ja) 2003-03-27 2009-07-01 セイコーエプソン株式会社 三次元実装型半導体装置の製造方法
JP4127095B2 (ja) 2003-03-27 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
JP4155154B2 (ja) 2003-10-15 2008-09-24 セイコーエプソン株式会社 半導体装置、回路基板、及び電子機器
JP2005235860A (ja) 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4845368B2 (ja) 2004-10-28 2011-12-28 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
TWI303864B (en) 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4501632B2 (ja) 2004-10-27 2010-07-14 セイコーエプソン株式会社 半導体装置の製造方法
JP4388454B2 (ja) 2004-10-27 2009-12-24 信越半導体株式会社 ワーク保持板並びに半導体ウエーハの製造方法及び研磨方法
JP4873517B2 (ja) 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4694305B2 (ja) 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
JP2009295676A (ja) 2008-06-03 2009-12-17 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置
JP5568357B2 (ja) * 2010-04-05 2014-08-06 株式会社フジクラ 半導体装置及びその製造方法
JP5423572B2 (ja) 2010-05-07 2014-02-19 セイコーエプソン株式会社 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104338A (ja) * 1986-10-08 1988-05-09 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 複合絶縁層に傾斜のついた開口を形成する方法
JP2011238956A (ja) * 1995-11-27 2011-11-24 Semiconductor Energy Lab Co Ltd 半導体装置
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
JP2009289919A (ja) * 2008-05-28 2009-12-10 Fujitsu Microelectronics Ltd 半導体装置とその製造方法
JP2010205921A (ja) * 2009-03-03 2010-09-16 Olympus Corp 半導体装置および半導体装置の製造方法
JP2010263130A (ja) * 2009-05-08 2010-11-18 Olympus Corp 半導体装置および半導体装置の製造方法
JP2011258949A (ja) * 2010-06-04 2011-12-22 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157110A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 半導体装置およびその製造方法
US10957712B2 (en) 2017-08-02 2021-03-23 Sharp Kabushiki Kaisha Substrate and method for producing substrate
WO2023074233A1 (ja) * 2021-10-26 2023-05-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法並びに電子機器

Also Published As

Publication number Publication date
CN103531553B (zh) 2018-08-03
KR20140005107A (ko) 2014-01-14
TW201403780A (zh) 2014-01-16
CN103531553A (zh) 2014-01-22
TWI587470B (zh) 2017-06-11
US20140008816A1 (en) 2014-01-09
US9349673B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
JP2014013810A (ja) 基板、基板の製造方法、半導体装置、及び電子機器
JP4937842B2 (ja) 半導体装置およびその製造方法
JP4327644B2 (ja) 半導体装置の製造方法
JP6286169B2 (ja) 配線基板及びその製造方法
JP5330863B2 (ja) 半導体装置の製造方法
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
JP5423572B2 (ja) 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
JP5268752B2 (ja) 半導体パッケージ及びその製造方法
US9355895B2 (en) Method of providing a via hole and routing structure
JP2005303258A (ja) デバイス及びその製造方法
TW201402450A (zh) 混合整合構件及其製造方法
TW201608646A (zh) ２ｄ及３ｄ ic封裝之整合中介層方法
TWI595612B (zh) 具矽穿孔連續型態之晶圓級晶片尺寸封裝構造及其製造方法
CN108417550B (zh) 半导体装置及其制造方法
JP5821284B2 (ja) 配線基板、赤外線センサー及び貫通電極形成方法
JP5377657B2 (ja) 半導体装置の製造方法
TW201606948A (zh) 晶片封裝體及其製造方法
JP4764710B2 (ja) 半導体装置とその製造方法
TWI512923B (zh) 中介板及其製法
JP6263859B2 (ja) 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP5565272B2 (ja) 貫通電極基板
JP2010177237A (ja) 半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器
JP2016029731A (ja) 回路基板及びセンサー
JP2011238742A (ja) 配線基板の製造方法及び配線基板
JP2012134526A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151217

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160212