JP5423572B2 - 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法 - Google Patents

配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法 Download PDF

Info

Publication number
JP5423572B2
JP5423572B2 JP2010107007A JP2010107007A JP5423572B2 JP 5423572 B2 JP5423572 B2 JP 5423572B2 JP 2010107007 A JP2010107007 A JP 2010107007A JP 2010107007 A JP2010107007 A JP 2010107007A JP 5423572 B2 JP5423572 B2 JP 5423572B2
Authority
JP
Japan
Prior art keywords
insulating layer
electrode
pad electrode
substrate
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010107007A
Other languages
English (en)
Other versions
JP2011238674A (ja
Inventor
剛 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010107007A priority Critical patent/JP5423572B2/ja
Priority to US13/083,806 priority patent/US8621926B2/en
Publication of JP2011238674A publication Critical patent/JP2011238674A/ja
Priority to US14/095,182 priority patent/US9437489B2/en
Application granted granted Critical
Publication of JP5423572B2 publication Critical patent/JP5423572B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5776—Signal processing not specific to any of the devices covered by groups G01C19/5607 - G01C19/5719
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Signal Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体チップ等に形成され貫通電極を有する配線基板、及びこれを用いた圧電発振器、ジャイロセンサーの電気的・機械的な信頼性を向上させる技術に関する。
近年、ウェハレベルチップサイズパッケージ（ＷＣＳＰ）と呼ばれる半導体チップの能動面上に樹脂層を形成し、その上に再配置用の配線を形成し、配線上に外部端子を形成したパッケージが開発されている。このようなパッケージにおいて、半導体チップの能動面には圧電振動子等の素子側に接続するパッド電極と実装先に接続するパッド電極と、が形成されている。そして実装側に接続するパッド電極と上述の配線とを樹脂層を貫通する貫通電極により電気的に接続し、素子側に接続するパッド電極を、半導体チップを貫通する貫通電極により半導体チップの裏面側に電気的に接続させる。これにより半導体チップの表面側を再配置された外部端子を有する実装面とし、裏面に圧電振動子等の素子を実装することが可能な構成となり、デバイス全体の小型化が可能となる。したがって、半導体チップに形成された貫通電極の電気的・機械的な信頼性が求められる。
図６に従来技術に係る貫通電極を示す。図６に示すように、従来技術に係る貫通電極２１６は、半導体チップ２０２、第１の絶縁層２０４、半導体チップ２０２に電気的に接続されたパッド電極２０６の順に積層された配線基板２００において、半導体チップ２０２が露出した側からパッド電極２０６側に向かって半導体チップ２０２を貫通して第１の絶縁層２０４に到達する第１の貫通穴２０８を形成し、第１の貫通穴２０８の内壁に第２の絶縁層２１０を被覆させ、第２の絶縁層２１０が被覆された第１の貫通穴２０８の内壁より小径の内壁を有し第２の絶縁層２１０及び第１の絶縁層２０４を貫通してパッド電極２０６に到達する第２の貫通穴２１２を形成し、導電体２１４で第１の貫通穴２０８及び第２の貫通穴２１２を充填させるとともに導電体２１４とパッド電極２０６とを電気的に接続した構成を有している（特許文献１参照）。
特開２００７−０５３１４９号公報
しかし、従来技術の貫通電極２１６は、パッド電極２０６と導電体２１４との接触面積が小さくなるため、電気的接続の信頼性及び熱ストレス時の耐性が低下する虞がある。さらに従来技術の貫通電極２１６の形成時には、パッド電極を貫通穴側に露出させる工程が必要となるが、その際にパッド電極にダメージを与え、これによりパッド電極と導電体との機械的接続の信頼性が低下するといった虞がある。
そこで本発明は、上記問題点に着目し、機械的接続の信頼性を向上させた配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法を提供することを目的とする。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
［適用例１］第１の面及び第２の面を有する基板と、前記第１の面上に積層された第１の絶縁層と、前記第１の絶縁層上に積層されたパッド電極と、前記基板及び前記第１の絶縁層を貫通しており、前記パッド電極に接続された貫通電極と、前記基板と前記貫通電極との間及び前記第１の絶縁層と前記貫通電極との間に設けられた第２の絶縁層と、を備え、前記貫通電極の前記パッド電極との接続部における径は、前記貫通電極の前記第２の面側における径より小さく、平面視において、前記貫通電極と前記パッド電極との接続部の周囲の領域にて、前記第１の絶縁層と前記第２の絶縁層と前記貫通電極とが重なっており、前記領域における前記第１の絶縁層の厚さは、他の領域における前記第１の絶縁層の厚さより薄いことを特徴とする配線基板。
上記構成により、第１の絶縁層は、第２の絶縁層と重なる領域において、他の領域の第１の絶縁層より薄く形成されている。よって第１の絶縁層の第２の絶縁層と重なる領域において第１の絶縁層の熱膨張率と第２の絶縁層の熱膨張率の差によって貫通電極とパッド電極との接続部にかかる力を低減することができる。一方、前記他の領域の第１の絶縁層により基板とパッド電極との絶縁性を確保することもできる、したがってパッド電極の電気的な信頼性、及び貫通電極全体の機械的接続の温度変化に対する信頼性を向上させることが可能な配線基板となる。
また第２の絶縁層の第１の絶縁層に積層する部分は、第１の絶縁層近傍においてＬ字型に形成されることになる。これにより第１の絶縁層の第２の絶縁層との接合面積を増やすことができ、貫通電極全体の機械的強度を保つことが可能な配線基板となる。
［適用例２］前記第１の絶縁層と前記第２の絶縁層の材料は、互いに異なることを特徴とする適用例１に記載の配線基板。
上記構成により、第１の絶縁層と第２の絶縁層は別々のエッチング工程によりエッチングを行なうことになる。よって第２の絶縁層のエッチング時には第１の絶縁層がエッチングされることはなく、パッド電極へのダメージを回避できる。さらに第２の凹部を形成する前の第１の絶縁層のパッド電極に対向する領域は他の領域よりも薄く形成されているため、この部分のエッチング時間を短くすることができる。これにより第２の凹部の形成時のパッド電極及び第２の絶縁層へのエッチングのダメージを抑制することができ、パッド電極と導電体との電気的・機械的接続の信頼性、及び第２の絶縁層の信頼性を高めた配線基板となる。
［適用例３］前記貫通電極は、前記第１の面から前記第２の面に近づくにつれて径が広くなっていることを特徴とする適用例１または２に記載の配線基板。
上記構成により、第１の凹部及び第２の絶縁層も第１の面から第２の面に近づくにつれて径が広くなるように形成することができる。よって第１の凹部に貫通電極を容易に被覆させることができるとともに、貫通電極と第２の絶縁層との接触面積、第２の絶縁層と第１の凹部との接触面積が増加するので、貫通電極の接合強度を向上させることができる。
［適用例４］前記第１の絶縁層は、前記領域にて、前記貫通電極と前記パッド電極との接続部に近づくにつれて厚みが薄くなることを特徴とする適用例１乃至３のいずれか１例に記載の配線基板。
上記構成により、第１の絶縁層と第２の絶縁層との接触面積を増加させて接合強度を高めることができる。さらに第１の絶縁層の第２の凹部に接する中心部分は薄く形成されているので、熱ストレスをかけたときの第１の絶縁層と導電体との熱膨張収縮差によるパッド電極と貫通電極との接触部分に掛かる応力を低減することができる。
［適用例５］前記第２の絶縁層の材料は、有機系樹脂であることを特徴とする適用例１乃至４のいずれか１例に記載の配線基板。
上記構成により、低温で第２の絶縁層を形成することができるので、配線基板に対する熱によるダメージを抑制することができる。
［適用例６］第１の面及び第２の面を有する基板と、前記第１の面上に積層された第１の絶縁層と、前記第１の絶縁層上に積層されたパッド電極と、前記基板及び前記第１の絶縁層を貫通しており、前記パッド電極に接続された貫通電極と、前記基板と前記貫通電極との間及び前記第１の絶縁層と前記貫通電極との間に設けられた第２の絶縁層と、前記基板上に設けられており、前記パッド電極に電気的に接続された圧電振動子と、を備え、前記貫通電極の前記パッド電極との接続部における径は、前記貫通電極の前記第２の面側における径より小さく、平面視において、前記貫通電極と前記パッド電極との接続部の周囲の領域にて、前記第１の絶縁層と前記第２の絶縁層と前記貫通電極とが重なっており、前記領域における前記第１の絶縁層の厚さは、他の領域における前記第１の絶縁層の厚さより薄いことを特徴とする圧電発振器。
上記構成により、第１の絶縁層は、第２の絶縁層と重なる領域において、他の領域より薄く形成されている。よって第１の絶縁層の熱膨張率と第２の絶縁層の熱膨張率の差によって貫通電極とパッド電極との接続部にかかる力を低減することができ、貫通電極全体の機械的接続の温度変化に対する信頼性を向上させることが可能な圧電発振器となる。また第２の絶縁層の第１の絶縁層に積層する部分は、第１の絶縁層近傍においてＬ字型に形成されることになる。これにより第１の絶縁層の第２の絶縁層との接合面積を増やすことができ、貫通電極全体の機械的強度を保つことが可能な圧電発振器となる。
［適用例７］第１の面及び第２の面を有する基板と、前記第１の面上に積層された第１の絶縁層と、前記第１の絶縁層上に積層されたパッド電極と、前記基板及び前記第１の絶縁層を貫通しており、前記パッド電極に接続された貫通電極と、前記基板と前記貫通電極との間及び前記第１の絶縁層と前記貫通電極との間に設けられた第２の絶縁層と、前記基板上に設けられており、前記パッド電極に電気的に接続されたジャイロセンサー素子と、を備え、前記貫通電極の前記パッド電極との接続部における径は、前記貫通電極の前記第２の面側における径より小さく、平面視において、前記貫通電極と前記パッド電極との接続部の周囲の領域にて、前記第１の絶縁層と前記第２の絶縁層と前記貫通電極とが重なっており、前記領域における前記第１の絶縁層の厚さは、他の領域における前記第１の絶縁層の厚さより薄いことを特徴とするジャイロセンサー。
上記構成により、第１の絶縁層は、第２の絶縁層と重なる領域において、他の領域より薄く形成されている。よって第１の絶縁層の熱膨張率と第２の絶縁層の熱膨張率の差によって貫通電極とパッド電極との接続部にかかる力を低減することができ、貫通電極全体の機械的接続の温度変化に対する信頼性を向上させることが可能なジャイロセンサーとなる。また第２の絶縁層の第１の絶縁層に積層する部分は、第１の絶縁層近傍においてＬ字型に形成されることになる。これにより第１の絶縁層の第２の絶縁層との接合面積を増やすことができ、貫通電極全体の機械的強度を保つことが可能なジャイロセンサーとなる。
［適用例８］第１の面及び第２の面を有する基板と、前記基板の第１の面上に積層された第１の絶縁層と、前記第１の絶縁層上に形成されたパッド電極と、前記基板及び前記第１の絶縁層を貫通している貫通電極と、を有する配線基板を製造する方法であって、前記基板の第２の面から前記パッド電極に向けて前記基板を貫通する貫通孔を形成し、前記貫通孔に連続して前記第１の絶縁層に第１の凹部を形成し、前記第１の凹部に積層した前記第２の絶縁層の平面視における内周の内側にて、前記第１の絶縁層及び前記第２の絶縁層を貫通し前記パッド電極を底部とする第２の凹部を形成し、前記第１の凹部及び前記第２の凹部を導電体により埋め込み、若しくは前記第１の凹部及び第２の凹部の内壁を被覆するように前記導電体を形成し、前記パッド電極に接続された前記貫通電極を形成することを特徴とする配線基板の製造方法。
上記方法により、第１の絶縁層は、第２の絶縁層と重なる領域において、他の領域より薄く形成されている。よって第１の絶縁層の熱膨張率と第２の絶縁層の熱膨張率の差によって貫通電極とパッド電極との接続部にかかる力を低減することができ、貫通電極全体の機械的接続の温度変化に対する信頼性を向上させることが可能となる。
また第２の絶縁層の第１の絶縁層に積層する部分は、第１の絶縁層近傍においてＬ字型に形成されることになる。これにより第１の絶縁層の第２の絶縁層との接合面積を増やすことができ、貫通電極全体の機械的強度を保つことが可能となる。
［適用例９］前記第１の絶縁層及び前記第２の絶縁層を、互いに異なる材料で形成することを特徴とする適用例８に記載の配線基板の製造方法。
上記方法により、第１の絶縁層と第２の絶縁層は別々のエッチング工程によりエッチングを行なうことになる。よって第２の絶縁層のエッチング時には第１の絶縁層がエッチングされることはなく、パッド電極へのダメージを回避できる。さらに第２の凹部を形成する前の第１の絶縁層のパッド電極に対向する領域は他の領域よりも薄く形成されているため、この部分のエッチング時間を短くすることができる。これにより第２の凹部の形成時のパッド電極及び第２の絶縁層へのエッチングのダメージを抑制することができ、パッド電極と導電体との電気的・機械的接続の信頼性、及び第２の絶縁層の信頼性を高めることができる。
［適用例１０］前記第２の凹部を形成する際、前記第１の絶縁層をドライエッチングで除去することを特徴とする適用例９に記載の配線基板の製造方法。
上記方法により、第２の凹部の形成時のパッド電極及び第１の絶縁層へのエッチングのダメージをさらに抑制することが可能となる。
本実施形態の貫通電極を有する配線基板の模式図である。 本実施形態に貫通電極の製造工程を示す図である。 本実施形態に貫通電極の製造工程を示す図である。 本実施形態に貫通電極の製造工程を示す図である。 本実施形態に貫通電極の製造工程を示す図である。 従来技術に係る貫通電極の模式図である。
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
本実施形態に係る貫通電極を有する配線基板を図１に示す。図１（ａ）は配線基板の断面図、図１（ｂ）は図１（ａ）の部分詳細図である。本実施形態の配線基板１０は、第１の面（表面１２ａ）及び第２の面（裏面１２ｂ）を有する基板（ベース基板１２）と、前記第１の面（表面１２ａ）上に積層された第１の絶縁層１４と、前記第１の絶縁層１４上に積層されたパッド電極１６と、前記ベース基板１２及び前記第１の絶縁層１４を貫通しており、前記パッド電極１６に接続された貫通電極２０と、前記ベース基板１２と前記貫通電極２０との間及び前記第１の絶縁層１４と前記貫通電極２０との間に設けられた第２の絶縁層２４と、を備え、前記貫通電極２０の前記パッド電極１６との接続部（底部２２ａ）における径は、前記貫通電極２０の前記第２の面側における径より小さく、平面視において、前記貫通電極２０と前記パッド電極１６との接続部（底部２２ａ）の周囲の領域（底部２２ａ）にて、前記第１の絶縁層１４と前記第２の絶縁層２４と前記貫通電極２０とが重なっており、前記領域（底部２２ａ）における前記第１の絶縁層１４ａの厚さは、他の領域における前記第１の絶縁層１４の厚さより薄いものである。
ベース基板１２は、Ｓｉ等の半導体により形成され、表面には集積回路（ＩＣ、不図示）が形成されている。そして集積回路の表面にはＳｉＯ２やＳｉＮ等で形成された第１の絶縁層１４が形成され、第１の絶縁層１４上の所定位置にはＡｌ等で形成されたパッド電極１６が複数形成されている。このようにベース基板１２、第１の絶縁層１４、パッド電極１６により配線基板１０が形成される。パッド電極１６と集積回路（不図示）とは第１の絶縁層１４を貫通する貫通電極（不図示）により電気的に接続されている。
集積回路（不図示）は、ベース基板１２の表面１２ａに形成されているが、集積回路（不図示）に形成されたパッド電極１６は、圧電振動子（不図示）やジャイロセンサー素子（不図示）等の駆動素子５６に接続するためのパッド電極１６、電源供給やデータの送受信を行なうためのパッド電極１８等がある。このうち駆動素子５６に接続するパッド電極１６は、ベース基板１２に形成された貫通電極２０に接続され、貫通電極２０を介してベース基板１２の裏面１２ｂに電気的に引き出される。そして貫通電極２０はベース基板１２の裏面１２ｂにおいて駆動素子５６の電極配置に対応して再配置するように形成された再配置配線３４に接続される。また再配置配線３４は駆動素子５６の電極に導電性接着剤５８を介して接続される接続電極３６に接続される。これによりパッド電極１６は駆動素子５６の電極に電気的に接続される。一方、電源供給やデータの送受信を行なうためのパッド電極１８は、パッド電極１８上に積層された樹脂層４０上に形成され、実装先の電極配置に対応して再配置するように形成された再配置配線４６及び外部電極と樹脂層を貫通する貫通電極を介して電気的に接続され、これらのパッド電極１８は実装先に電気的に接続される。
よって本実施形態ではベース基板１２の表面１２ａ（集積回路が形成された面）を実装側に向け、裏面１２ｂに駆動素子５６を接続し、貫通電極２０は上述の駆動素子５６に接続するパッド電極１６に適用するものとして述べる。しかし、ベース基板１２の裏面１２ｂを実装側に向け、表面１２ａに駆動素子５６を接続し、貫通電極２０を電源供給用やデータ送受信用のパッド電極１８に適用してもよい。
第１の凹部２２は、ベース基板１２の裏面１２ｂに向かうにつれて内径を大きくしたテーパー状に形成され、ベース基板１２の裏面１２ｂのパッド電極１６に対向する位置においてベース基板１２を貫通し、第１の絶縁層１４の途中位置にまで到達した形態を有している。よってパッド電極１６下の第１の絶縁層１４ａは他の部分の第１の絶縁層１４より薄く形成されることになる。なお第１の凹部２２はテーパー状ではなく円筒形状に形成してもよい。
第２の絶縁層２４はポリイミドやエポキシ等の有機系樹脂により形成され、ベース基板１２の裏面１２ｂ、第１の凹部２２の内壁２２ｂや底部２２ａを覆うように形成される。
これにより低温で第２の絶縁層２４を形成することができるので、配線基板１０に対する熱によるダメージを抑制することができる。このとき第２の絶縁層２４の第１の凹部２２の底部２２ａに積層する部分は第２の絶縁層２４の底部２４ａとなる。
第２の凹部２６は、第２の絶縁層２４の底部２４ａの内周の内側において、第２の絶縁層２４及び第１の絶縁層１４ａを貫通しパッド電極１６に到達するように形成されている。これにより第１の絶縁層１４ａ及び第２の絶縁層２４の底部２４ａはフランジ形状を有することになる。よって図１の断面図によれば第２の絶縁層２４の底部２４ａはＬ字の形状を有することになる。
ここで、貫通電極２０は、第１の面（表面１２ａ）から第２の面（裏面１２ｂ）に近づくにつれて径が広くなっている。すなわち、第１の凹部２２はテーパー状に形成されている。これにより、第１の凹部２２及び第２の絶縁層２４も第１の面（表面１２ａ）から第２の面（１２ｂ）に近づくにつれて径が広くなるように形成することができる。よって第１の凹部２２に貫通電極２０を容易に被覆させることができるとともに、貫通電極２０と第２の絶縁層２４との接触面積、第２の絶縁層２４と第１の凹部２２との接触面積が増加するので、貫通電極２０の接合強度を向上させることができる。
また、第１の凹部２２の底部２２ａにおいて、第１の絶縁層１４ａは底部２２ａの中心に向かって厚みが薄くなるように、すなわち鈍角なテーパー状に形成されている。これにより、第１の絶縁層１４ａと第２の絶縁層との接触面積を増加させて接合強度を高めることができる。さらに第１の絶縁層１４ａの第２の凹部に接する中心部分は薄く形成されているので、熱ストレスをかけたときの第１の絶縁層１４ａと導電体との熱膨張収縮差によるパッド電極１６と導電体との接触部分に掛かる応力を低減することができる。
さらに、第１の凹部２２、第２の凹部２６は平面視してそれぞれ円形の内壁を有するが、第２の凹部の直径Ｄ２を第２の絶縁層２４の底部２４ａの内周の直径Ｄ１より小さくし、第１の凹部２２の底部２２ａの中心に第２の凹部２６を形成する。これにより、第２の絶縁層２４は第１の絶縁層１４ａに積層する部分でＬ字に折れ曲がった形態を有することになる。これにより第１の絶縁層１４ａと第２の絶縁層２４との接合面積を増やすことができ、貫通電極２０全体の機械的強度を保つことが可能となる。
このように、第１の絶縁層１４及び第２の絶縁層２４を包含する第１の凹部２２及び第２の凹部２６は、バリア層２８、シード層３０、導電体３２により埋め込まれる。
バリア層２８は、例えばＴｉＷ等の金属材料のスパッタにより形成され、導電体３２のベース基板１２（Ｓｉ）への拡散を防止するために形成される。バリア層２８はベース基板１２の裏面１２ｂにある第２の絶縁層２４、第１の凹部２２の内壁２２ｂに被覆する第２の絶縁層２４、第２の凹部２６内の第２の絶縁層２４の端部及び第１の絶縁層１４ａの端部、そしてパッド電極１６に積層される。シード層３０は、Ｃｕ等によりバリア層２８を被覆するように形成され、メッキにより導電体３２を形成するために用いられる。
導電体３２は、Ｃｕ等のメッキにより形成され、第１の凹部２２及び第２の凹部２６を埋め込むように、若しくはそれらの内壁（バリア層２８、シード層３０が被覆されている）に沿って膜状に覆うことにより形成される。さらに導電体３２はベース基板１２の裏面１２ｂ（バリア層２８、シード層３０が被覆されている）上にも形成され、さらに導電体３２はベース基板１２の裏面１２ｂ側に形成された再配置配線３４及び接続電極３６と電気的に接続される。これによりパッド電極１６は、バリア層２８、シード層３０、導電体３２、再配置配線３４、接続電極３６を介して駆動素子５６に電気的に接続される。
ところで、本実施形態においてはベース基板１２がＳｉで形成されている。一方、本実施形態においては、導電体３２に電気的に接続する第１の絶縁層１４ａと第２の絶縁層２４との接触界面のベース基板１２に至る経路３８（Ｌ字型）は長くなっている。よってベース基板１２を半導体により形成しても導電体３２から上述の経路３８を介してベース基板１２へ電流がリークする虞は低減される。よって半導体にこのような貫通電極２０を適用してもリーク電流を低減し、貫通電極２０の信頼性を高めることができる。
図２乃至図５に本実施形態の貫通電極の製造工程を示す。本実施形態の貫通電極２０の製造手順について説明する。まず第１に、図２（ａ）に示す配線基板１０のベース基板１２側に図２（ｂ）に示すＷＣＳＰ構造を形成する。最初にベース基板１２（ＩＣ）、第１の絶縁層１４、パッド電極１６、１８により配線基板１０の外形を形成する。そして、パッド電極１６、１８上に樹脂層４０を形成し、樹脂層４０のパッド電極１８に対向する位置に貫通孔４２を形成し、貫通孔４２に貫通電極４４を埋め込み、樹脂層４０上に貫通電極４４に接続する再配置配線４６、再配置配線４６に接続するとともに実装先の電極に接続される外部電極４８を形成する。これにより樹脂層４０、貫通電極４４、再配置配線４６、外部電極４８によるＷＣＳＰ構造が形成される。なお、このＷＣＳＰ構造は、樹脂層４０、貫通電極４４、再配置配線４６、外部電極４８の組み合わせを電気的に接続するように複数段にわたって積層して形成してもよい。このＷＣＳＰ構造で接続されるパッド電極１８は電源供給用やデータ入出力用のものである。一方、本実施形態の貫通電極２０が適用されるパッド電極１６は上述の駆動素子５６に接続するパッド電極１６である。
第２に、図２（ｃ）に示すように、ベース基板１２の表面１２ａ、すなわちＷＣＳＰ構造が形成された面に接着剤５２を介してサポートガラス５０を貼り付ける。このサポートガラス５０は薄く加工されるベース基板１２を補強することにより、その薄型加工以降の工程における割れの防止、流動性を確保するものである。サポートガラス５０は後の工程で加熱を伴う可能性があるので、ベース基板１２（Ｓｉ）に線膨張係数が近いものが望ましい。例えば、パイレックス（登録商標）、石英ガラスなどを用いることができる。
第３に、図３（ａ）に示すように、ベース基板１２を薄型化する。露出しているベース基板１２の裏面１２ｂをバックグラインドにより、例えば１００μｍ程度の厚みまで薄型化する。バックグラインドした面について例えば、ドライエッチング、スピンエッチング、ポリッシュなどの方法により、バックグラインドで形成されたＳｉの破砕層を取り除いても良い。
第４に、図３（ｂ）に示すように、第１の凹部２２を形成するためベース基板１２のエッチングを行なう。ベース基板１２の裏面１２ｂのパッド電極１６に対向する位置からパッド電極１６に向けてエッチングし、パッド電極１６下の第１の絶縁層１４（第１の絶縁層１４ａ）まで至る孔を形成する。方法としては、ＲＩＥ、ＩＣＰなどのドライエッチング、による方法、レーザーにより形成する方法がある。ドライエッチングを例にとれば、エッチング、デポジションを交互に繰り返しながら掘り進めるボッシュプロセスを用いることができる。その場合のガスとして、エッチングには、ＳＦ６、Ｏ２、デポジジョンには、Ｃ４Ｆ８、Ｏ２を用いる。方法としてレジストなどで第１の凹部２２を開けたい部分を除き被覆保護し、ドライエッチ処理後、レジスト等の被覆膜を除去する。上述のように本実施形態では第１の凹部２２をテーパー状に形成している。テーパー形状は、ボッシュプロセスを用いずに形成しても良いし、ボッシュプロセスでストレートビアを形成後、レジストを剥離し、前面をドライエッチすることで孔をテーパー化してもよい。
第５に、図３（ｃ）に示すように、第１の凹部２２の底部２２ａを形成するため第１の絶縁層１４の一部除去を行なう。本実施形態ではパッド電極１６下に形成されている第１の絶縁層１４をドライエッチングにより一部除去する。本実施形態では第１の絶縁層１４はＳｉＯ２を用いる場合について説明する。パッド電極１６の既に開けられた第１の凹部２２に最も近い金属層が露出しない範囲でエッチング量を調整する。エッチングに使用する装置は例えば酸化膜エッチャーを使用し、そのプロセスガスとしては、Ｃ２Ｆ６、ＣＦ４、ＣＨＦ３を用いる。例えばＳｉＯ２の第１の絶縁層１４が１．５μｍ程度の厚みがある場合、約１．０μｍ程度エッチングし、第１の絶縁層１４ａを０．５μｍ程度の厚みで残す。上記第４、第５により第１の凹部２２が形成される。
第６に、図４（ａ）に示すように、第１の凹部２２の内壁２２ｂ、ベース基板１２の裏面１２ｂを第２の絶縁層２４で被覆する。第２の絶縁層２４として、ＣＶＤ法によりＳｉＯ２、ＳｉＮなどの無機膜を形成することができるが、本実施形態では感光性の有機系樹脂材料を用いている。樹脂材料による成膜はスピンコーティング法、スプレーコティング法、印刷法などにより行なう、膜厚は第１の凹部２２の内壁２２ｂで３〜９μｍ、ベース基板１２の裏面１２ｂ上では５μｍ以上形成する。ベース基板１２の裏面１２ｂ上での第２の絶縁層２４の膜厚は１０μｍ以上が寄生容量低減の観点で望ましい。
第７に、図４（ｂ）に示すように、第２の凹部２６を形成するため第１の凹部２２の底部２２ａに被覆した第２の絶縁層２４を除去する。第２の絶縁層２４は、フォトリソグラフィ（露光、現像）などの手段で第２の凹部２６の形状に対応して除去することにより、第１の凹部２２の底部２２ａの第１の絶縁層１４を露出させる。このとき、第１の凹部２２の底部２２ａにはパッド電極１６が露出していないので、現像液により金属腐食などのダメージを与えることはない。
第８に、図４（ｃ）に示すように、第２の凹部２６を形成するため第１の凹部２２の底部２２ａに露出した第１の絶縁層１４ａを除去する。パッド電極１６下に形成されている第１の絶縁層１４ａをドライエッチングにより除去し、パッド電極１６のベース基板に最も近い金属層を露出させる。この工程においても第１の絶縁層１４ａの除去は上述の酸化膜エッチャーを使用し、そのプロセスガスとしては、Ｃ２Ｆ６、ＣＦ４、ＣＨＦ３を用いる。
このように第１の絶縁層１４（ＳｉＯ２等の無機系材料）と前記第２の絶縁層２４（有機系樹脂）は、互いに異種の材料で形成されているため、第１の絶縁層１４と第２の絶縁層２４は別々のエッチング工程によりエッチングを行なうことになる。よって第２の絶縁層２４のエッチング時には第１の絶縁層１４ａがエッチングされることはなく、パッド電極１６へのダメージを回避できる。さらに第１の絶縁層１４のパッド電極１６に対向する領域（第１の絶縁層１４ａ）は他の領域よりも薄く形成されているため、この部分のエッチング時間を短くすることができる。これにより第２の凹部２６の形成時のパッド電極１６及び第２の絶縁層２４へのエッチングのダメージを抑制することができ、パッド電極１６と導電体３２との電気的・機械的接続の信頼性、及び第２の絶縁層の信頼性を高めることができる。
また、ベース基板１２（Ｓｉ）のエッチングレートに比べ、第１の絶縁層１４（ＳｉＯ２等）のエッチングレートは遅いのみならず第１の絶縁層１４は薄くエッチングすることになる。よって、ベース基板１２のエッチングにおいてはテーパーの角度は鋭角となるが、第１の絶縁層１４ａのエッチングにおいてはテーパーの角度が鈍角になる。よって第１の絶縁層１４ａは、第１の凹部２２の底部２２ａの中心に向かうにつれて厚みが薄くなるように形成することができる。
第９に、第１の凹部２２、第２の凹部２６、ベース基板１２の裏面１２ｂにバリア層２８、シード層３０を形成する（図１（ｂ）参照）。バリア層２８としては、Ｔｉ、ＴｉＷ、ＴｉＮなどを用いることができる。またその後、次のメッキ工程のためのシード層３０を形成する。シード層３０の材料は例えばＣｕを用いることができる。これらの工程はスパッタ、ＣＶＤで形成することができる。バリア層２８の厚みは１００ｎｍ、シード層３０の厚みは３００ｎｍ程度が好適である。なおＡｌで形成されたパッド電極１６の露出した部分の自然酸化膜を除去する目的で、バリア層２８形成前に逆スパッタを行なってもよい。逆スパッタの処理量は例えばＳｉＯ２換算で３００ｎｍをエッチングする程度であればよい。
第１０に、図５（ａ）に示すように、貫通電極２０、再配置配線３４、接続電極３６を導電体３２により形成する。第１の凹部２２、第２の凹部２６を導電体３２により充填する際に、メッキ用のレジスト（不図示）を形成する。この場合、レジスト（不図示）は貫通電極２０、ベース基板１２の裏面１２ｂに形成され貫通電極２０に接続する再配置配線３４、再配置配線３４に接続する接続電極３６を形成する位置が開口されている。まず第１の凹部２２及び第２の凹部２６に導電体３２によりメッキ充填を行ない、引き続き再配置配線３４、接続電極３６の導電体３２によるメッキを行なう。なお、第１の凹部２２及び第２の凹部２６の穴埋めと裏面１２の配線等の形成を一連のメッキ工程で形成する場合を示したが、それらを別々の工程で形成してもよい。再配置配線３４及び接続電極３６の厚みは６μｍ程度でよい。上述のメッキ工程の終了後、ベース基板１２の裏面１２ｂに露出したまま残ったバリア層２８、シード層３０をエッチングにより除去する。
第１１に、図５（ｂ）に示すようにソルダーレジスト層５４を形成する。必要に応じ、ソルダーレジスト層５４を貫通電極２０、再配置配線３４、接続電極３６の一部に被覆して電極や配線の保護及び外部との絶縁を行なう。ソルダーレジスト層５４の厚みは例えば１０μｍ〜２０μｍ程度が適切である。
そして最後に、図５（ｃ）に示すように、ベース基板１２のサポートガラス５０が貼り付けられた側からレーザーを照射してサポートガラス５０を接着する接着剤を溶解させ、サポートガラス５０を剥離して再配置配線、外部電極を露出させる。これにより本実施形態の貫通電極２０を有する配線基板１０を形成することができる。
以上のプロセスを用い作成した貫通電極２０を有する配線基板１０を温度サイクル試験による信頼性テストを行なった結果、パッド電極１６と貫通電極２０間の絶縁層部分での剥離等による不良は発生しないことを本願発明者は確認している。
このようにして形成された配線基板１０において、第１の絶縁層１４ａは、第２の絶縁層２４と重なる領域において、他の領域の第１の絶縁層１４より薄く形成されている。よって第１の絶縁層１４ａの第２の絶縁層２４と重なる領域において第１の絶縁層１４ａの熱膨張率と第２の絶縁層２４の熱膨張率の差によって貫通電極２０とパッド電極１６との接続部にかかる力を低減することができる。一方、前記他の領域の第１の絶縁層１４によりベース基板１２とパッド電極１６、１８との絶縁性を確保することもできる、したがってパッド電極１６、１８の電気的な信頼性、及び貫通電極２０全体の機械的接続の温度変化に対する信頼性を向上させることが可能な配線基板１０となる。
なお、この配線基板１０に形成された接続電極３６に圧電振動子（不図示）やジャイロセンサー素子（不図示）の駆動素子５６や導電性接着剤５８等により電気的・機械的に接続することにより、圧電発振器（不図示）やジャイロセンサー（不図示）を形成可能であることは言うまでもない。
１０………配線基板、１２………ベース基板、１２ａ………表面、１２ｂ………裏面、１４………第１の絶縁層、１４ａ………第１の絶縁層、１６………パッド電極、１８………パッド電極、２０………貫通電極、２２………第１の凹部、２２ａ………底部、２２ｂ………内壁、２４………第２の絶縁層、２６………第２の凹部、２８………バリア層、３０………シード層、３２………導電体、３４………再配置配線、３６………接続電極、３８………経路、４０………樹脂層、４２………貫通孔、４４………貫通電極、４６………再配置配線、４８………外部電極、５０………サポートガラス、５２………接着剤、５４………ソルダーレジスト層、５６………駆動素子、５８………導電性接着剤、２００………配線基板、２０２………半導体チップ、２０４………第１の絶縁層、２０６………パッド電極、２０８………第１の貫通穴、２１０………第２の絶縁層、２１２………第２の貫通穴、２１４………導電体、２１６………貫通電極。

Claims (9)

  1. 第１の面及び第２の面を有する基板と、
    前記第１の面に設けられた第１の絶縁層と、
    前記第１の絶縁層に設けられたパッド電極と、
    前記基板及び前記第１の絶縁層を貫通しており、前記パッド電極に接続された貫通電極と、
    前記基板と前記貫通電極との間及び前記第１の絶縁層と前記貫通電極との間に設けられた第２の絶縁層と、
    を備え、
    前記貫通電極の前記パッド電極との接続部における径は、前記貫通電極の前記第２の面側における径より小さく、
    平面視において、前記貫通電極と前記パッド電極との接続部の周囲の領域にて、前記第１の絶縁層と前記第２の絶縁層と前記貫通電極とが重なっており、
    前記第１の絶縁層は、前記領域にて、前記貫通電極と前記パッド電極との接続部に近づくにつれて厚みが薄くなることを特徴とする配線基板。
  2. 前記第１の絶縁層と前記第２の絶縁層の材料は、互いに異なることを特徴とする請求項１に記載の配線基板。
  3. 前記貫通電極は、前記第１の面から前記第２の面に近づくにつれて径が広くなっていることを特徴とする請求項１または２に記載の配線基板。
  4. 前記第２の絶縁層の材料は、有機系樹脂であることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
  5. 第１の面及び第２の面を有する基板と、
    前記第１の面に設けられた第１の絶縁層と、
    前記第１の絶縁層に設けられたパッド電極と、
    前記基板及び前記第１の絶縁層を貫通しており、前記パッド電極に接続された貫通電極と、
    前記基板と前記貫通電極との間及び前記第１の絶縁層と前記貫通電極との間に設けられた第２の絶縁層と、
    前記基板上に設けられており、前記パッド電極に電気的に接続された圧電振動子と、を備え、
    前記貫通電極の前記パッド電極との接続部における径は、前記貫通電極の前記第２の面側における径より小さく、
    平面視において、前記貫通電極と前記パッド電極との接続部の周囲の領域にて、前記第１の絶縁層と前記第２の絶縁層と前記貫通電極とが重なっており、
    前記第１の絶縁層は、前記領域にて、前記貫通電極と前記パッド電極との接続部に近づくにつれて厚みが薄くなることを特徴とする圧電発振器。
  6. 第１の面及び第２の面を有する基板と、
    前記第１の面に設けられた第１の絶縁層と、
    前記第１の絶縁層に設けられたパッド電極と、
    前記基板及び前記第１の絶縁層を貫通しており、前記パッド電極に接続された貫通電極と、
    前記基板と前記貫通電極との間及び前記第１の絶縁層と前記貫通電極との間に設けられた第２の絶縁層と、
    前記基板上に設けられており、前記パッド電極に電気的に接続されたジャイロセンサー素子と、
    を備え、
    前記貫通電極の前記パッド電極との接続部における径は、前記貫通電極の前記第２の面側における径より小さく、
    平面視において、前記貫通電極と前記パッド電極との接続部の周囲の領域にて、前記第１の絶縁層と前記第２の絶縁層と前記貫通電極とが重なっており、
    前記第１の絶縁層は、前記領域にて、前記貫通電極と前記パッド電極との接続部に近づくにつれて厚みが薄くなることを特徴とするジャイロセンサー。
  7. 第１の面及び第２の面を有する基板と、前記基板の第１の面に設けられた第１の絶縁層と、前記第１の絶縁層に設けられたパッド電極と、前記基板及び前記第１の絶縁層を貫通している貫通電極と、を有する配線基板を製造する方法であって、
    前記基板の第２の面から前記パッド電極に向けて前記基板を貫通する貫通孔を形成し、
    前記貫通孔に連続して前記第１の絶縁層に底部の外周縁から内側に向かうにしたがって深くなる第１の凹部を形成し、
    前記第１の凹部に積層した前記第２の絶縁層の平面視における内周の内側にて、前記第１の絶縁層及び前記第２の絶縁層を貫通し前記パッド電極を底部とする第２の凹部を形成し、
    前記第１の凹部及び前記第２の凹部を導電体により埋め込み、若しくは前記第１の凹部及び第２の凹部の内壁を被覆するように前記導電体を形成し、前記パッド電極に接続された前記貫通電極を形成することを特徴とする配線基板の製造方法。
  8. 前記第１の絶縁層及び前記第２の絶縁層を、互いに異なる材料で形成することを特徴とする請求項７に記載の配線基板の製造方法。
  9. 前記第２の凹部を形成する際、前記第１の絶縁層をドライエッチングで除去することを特徴とする請求項８に記載の配線基板の製造方法。
JP2010107007A 2010-05-07 2010-05-07 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法 Active JP5423572B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010107007A JP5423572B2 (ja) 2010-05-07 2010-05-07 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
US13/083,806 US8621926B2 (en) 2010-05-07 2011-04-11 Wiring substrate, piezoelectric oscillator and gyrosensor
US14/095,182 US9437489B2 (en) 2010-05-07 2013-12-03 Method of manufacturing a wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010107007A JP5423572B2 (ja) 2010-05-07 2010-05-07 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011238674A JP2011238674A (ja) 2011-11-24
JP5423572B2 true JP5423572B2 (ja) 2014-02-19

Family

ID=44901018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010107007A Active JP5423572B2 (ja) 2010-05-07 2010-05-07 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法

Country Status (2)

Country Link
US (2) US8621926B2 (ja)
JP (1) JP5423572B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013132830A1 (ja) * 2012-03-09 2013-09-12 パナソニック株式会社 慣性力センサ
JP2014013810A (ja) 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器
US9466554B2 (en) * 2014-02-13 2016-10-11 Qualcomm Incorporated Integrated device comprising via with side barrier layer traversing encapsulation layer
KR102605400B1 (ko) * 2015-03-31 2023-11-24 하마마츠 포토닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
JP7265868B2 (ja) * 2016-03-15 2023-04-27 ナイキ イノベイト シーブイ 自動化されたフットウェア・プラットフォームのための組み立てプロセス
CN106229272A (zh) * 2016-08-23 2016-12-14 苏州科阳光电科技有限公司 晶圆级芯片封装方法及结构
JP2019145737A (ja) * 2018-02-23 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
CN110911287B (zh) * 2018-09-17 2021-09-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN116982149A (zh) * 2021-03-24 2023-10-31 华为技术有限公司 半导体器件及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632723A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Semiconductor device
US5638598A (en) * 1993-06-17 1997-06-17 Hitachi Chemical Company, Ltd. Process for producing a printed wiring board
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
US5915756A (en) * 1996-08-22 1999-06-29 Altera Corporation Method to fill via holes between two conductive layers
JP4197302B2 (ja) 2004-02-09 2008-12-17 シャープ株式会社 半導体装置の製造方法
JP3751625B2 (ja) * 2004-06-29 2006-03-01 新光電気工業株式会社 貫通電極の製造方法
JP4016984B2 (ja) 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
JP5037819B2 (ja) * 2005-03-04 2012-10-03 ソニー株式会社 電子機器
JP4694305B2 (ja) 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
JP4937842B2 (ja) 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP4601686B2 (ja) * 2008-06-17 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5532394B2 (ja) * 2009-10-15 2014-06-25 セイコーエプソン株式会社 半導体装置及び回路基板並びに電子機器

Also Published As

Publication number Publication date
US8621926B2 (en) 2014-01-07
US20140082936A1 (en) 2014-03-27
US9437489B2 (en) 2016-09-06
JP2011238674A (ja) 2011-11-24
US20110271757A1 (en) 2011-11-10

Similar Documents

Publication Publication Date Title
JP5423572B2 (ja) 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
TWI360850B (en) Semiconductor device and method of manufacturing t
JP5532394B2 (ja) 半導体装置及び回路基板並びに電子機器
JP4349278B2 (ja) 半導体装置の製造方法
US8324736B2 (en) Manufacturing process and structure of through silicon via
JP3821125B2 (ja) 半導体装置の製造方法、半導体装置、回路基板、電子機器
JP4327644B2 (ja) 半導体装置の製造方法
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
JP2014013810A (ja) 基板、基板の製造方法、半導体装置、及び電子機器
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
KR100664825B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 적층 반도체 장치,회로 기판, 및 전자 기기
JP2011223234A (ja) 圧電振動子、圧電デバイス、貫通電極構造、半導体装置、半導体パッケージ
JP2003007909A (ja) 半導体装置の製造方法とそれによる半導体装置およびこれを用いた電子機器
JP2007234840A (ja) 半導体装置および電子装置並びにその製造方法
JP2007281289A (ja) 電子部品及びその製造方法
JP2007158078A (ja) 半導体装置とその製造方法
JP5006026B2 (ja) 半導体装置
JP2012099518A (ja) 貫通電極基板
JP5065669B2 (ja) 半導体装置
JP2012209440A (ja) 半導体装置、回路基板および電子機器
JP2008159950A (ja) 半導体装置
JP5765546B2 (ja) 半導体装置及び回路基板並びに電子機器
JP2014158048A (ja) 半導体装置及び回路基板並びに電子機器、半導体装置の製造方法
JP2007049097A (ja) 半導体装置
JP2009246562A (ja) 電極構造および電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5423572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350