CN1806474A - 刚挠性电路板及其制造方法 - Google Patents

刚挠性电路板及其制造方法 Download PDF

Info

Publication number
CN1806474A
CN1806474A CNA2005800004711A CN200580000471A CN1806474A CN 1806474 A CN1806474 A CN 1806474A CN A2005800004711 A CNA2005800004711 A CN A2005800004711A CN 200580000471 A CN200580000471 A CN 200580000471A CN 1806474 A CN1806474 A CN 1806474A
Authority
CN
China
Prior art keywords
flexible substrate
layer
rigid substrates
connection pads
rigid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800004711A
Other languages
English (en)
Inventor
川口克雄
二村博文
三门幸信
伊藤宗太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN1806474A publication Critical patent/CN1806474A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明提供一种刚挠性电路板及其制造方法，该刚挠性电路板是使由具有导体层的硬质基材构成的刚性基板和由具有导体层的挠性基材构成的挠性基板重叠并一体化，且电连接所成的，其构成为：使刚性基板的连接用电极焊盘和挠性基板的连接用电极焊盘相对配置，在挠性基板和刚性基板之间的、至少包含连接用电极焊盘的重合区域内介入设置各向异性导电粘接剂层，通过该各向异性导电粘接剂层局部地电连接挠性基板和刚性基板，从而，可以防止高频区域的信号延迟，谋求噪音的减少，可以得到优良的电连接性和连接可靠性。

Description

刚挠性电路板及其制造方法
技术领域
本发明涉及一种由挠性基板和刚性基板构成的电路板，特别涉及在刚性部的挠性基板与刚性基板的重合一体化部分的连接结构方面具有特征的刚挠性电路板。
背景技术
近几年，折叠式移动电话等的携带用电子仪器中，使用连接挠性基板与刚性基板而成的刚挠性电路板。如图12所示，这样的电路板通常是：通过挠性基板连结没有柔性的硬质刚性部和有柔性的挠性部，并且，在刚性部中，通过电镀通孔导体层来电连接层叠的挠性基板表面和刚性基板表面上的图案层(例如，参照日本特开平5-90756号公报)。
另外还有这样的刚挠性基板：在多层刚性基板体的端部，开设使挠性基板的前端电极被嵌合的缺口部，在刚性基板体的两个最外侧夹住挠性基板的前端部，电连接刚性基板体的电极和挠性基板的电极。(例如，参照日本特开平7-170076号公报)
然而，在通过电镀通孔导体层来电连接挠性基板和刚性基板的现有技术中，当为1GHz或1GHz以上的高频区域时，产生信号的传送延迟、或高速信号的传输变得不稳定。特别是为5GHz或5GHz以上的高频区域时，其倾向显著恶化。
另外，在进行热循环条件下的可靠性试验时，发现了其具有电连接性降低的倾向。即，在通过挠性基板和刚性基板的电镀通孔来进行电连接的结构中，由于通孔的导体层是通过电镀而形成的，所以会有导体层的厚度产生偏差而产生由连接端子不能连接的、所谓断路端子的问题等。
并且，以往的刚挠性基板是在最外侧的刚性基板上用各向异性粘接剂来固定挠性基板的方式、或是用两个最外侧的刚性基板夹持挠性基板的方式，所以在刚挠性基板的薄型化方面存在一定限度。
发明内容
本发明的目的在于提供这样的刚挠性电路板：其挠性基板和刚性基板的导体层的电特性和可靠性优良，在高频区域的电信号的延迟小，且具有有利于确保信号传输稳定性的连接结构，与以往相比为薄型的刚挠性电路板。
为了实现所述目的，发明人专心研究的结果发现：不是象现有技术那样通过电镀通孔来电连接刚性基板和挠性基板，而是通过各向异性导电粘接剂层来进行刚性基板与挠性基板之间的电连接，可抑制千兆级中的电信号的延迟、确保电信号的稳定性，该各向异性导电粘接剂层介入设置于包含连接用电极焊盘的部分的导体层之间。从而完成了以如下内容为宗旨的本发明。
即，本发明是：
(1)一种刚挠性电路板，是将由硬质基材构成的刚性基板和由挠性基材构成的挠性基板重叠并一体化、且对其进行电连接而构成的刚挠性电路板，其特征在于，该刚挠性电路板是在至少包含连接用电极焊盘的部分的导体层间介入设置各向异性导电粘接剂层来电连接刚性基板和挠性基板而成的；该刚性基板的至少一表面上具有设有连接用电极焊盘的导体层；该挠性基板的至少在一表面上具有导体层，该导体层在与所述刚性基板连接用电极焊盘相对的位置上设有连接用电极焊盘。
在本发明中，所述挠性基板或所述刚性基板的任一方具有这样的结构：在表面具有覆盖层，在该覆盖层上设有开口以使所述连接用电极焊盘露出，在该开口内充填所述各向异性导电粘接剂。
在本发明中，从所述挠性基板上的覆盖层的开口露出的连接用电极焊盘，以其相邻的开口的间距为20～500μm的方式设有多个。
并且，在本发明中，所述挠性基板具有导通孔(via hole)，可以在该导通孔的正上方设置所述连接用电极焊盘，该导通孔是向从表面贯通到里面的贯通孔里充填导电性物质而成的。
另外，在本发明的上述构成中，单纯称挠性基板和刚性基板时，包含单层和多层两方面意思。
根据上述(1)所记载的发明，由于挠性基板和刚性基板是通过各向异性导电粘接剂层来接合而形成为一体，该各向异性导电粘接剂层介入设置于至少包括相对配置的连接用电极焊盘的部分的导体层之间，所以挠性基板的连接用电极焊盘和刚性基板的连接用电极焊盘被电连接，可以减小在高频区域的延迟，并且可以使高速信号很快稳定，可以获得优良的电连接性和连接稳定性。
即，如现有技术那样通过电镀通孔来进行挠性基板与刚性基板的电连接时，由于信号在电镀通孔内扩散，所以读取信号产生延迟；但是，如本发明那样通过各向异性导电粘接剂层进行挠性基板与刚性基板的电连接时，由于可以防止信号扩散，所以抑制信号延迟使其减小，可以使高速信号很快稳定化。
并且，在挠性基板上形成多个连接用电极焊盘，在这些连接用电极焊盘露出的相邻的开口之间的距离、即从两个相邻的开口中的一个开口的边缘部到另一个开口的边缘部的距离(间距)为20～500μm范围内的情况下，可以可靠地进行由各向异性导电粘接剂形成的挠性基板与刚性基板间的局部的电连接、且可以谋求小型化。
另外，挠性基板具有向从表面贯通到里面的贯通孔中充填导电性物质而成的导通孔，通过在该导通孔的正上方设置连接用电极焊盘，可以使挠性基板的层间连接部的位置和刚性基板的层间连接部的位置一致，形成使这些层间连接部间重叠并使其彼此导通的堆叠构造，从而可以使配线长度变短，可以适于需要大电力的电子部件的安装。
另外，在本发明中，
(2)一种刚挠性电路板，是使由硬质基材构成的刚性基板和由挠性基材构成的挠性基板一体化而成的，其特征在于，包括：
挠性基板，其包括位于端部的多个第1连接焊盘和分别连接于这些第1连接焊盘上的多个第1导体层；
刚性基板，其配置于挠性基板的下方，包括对应于挠性基板端部而设置的边框图案、被该边框图案包围的多个第2连接焊盘、分别配置在这些第2连接焊盘正下方的多个通孔接点(viacontact)、与这些通孔接点连接的第2导体层；
覆盖层，其被设置为位于所述第1导体层与所述边框图案之间，且第1导体层与边框图案电绝缘；
各向异性导电粘接剂层，其以压接连接所述第1连接焊盘与所述第2连接焊盘的方式被形成。
另外，本发明中，
(3)一种刚挠性电路板，是使层叠硬质基材而成的刚性基板和由挠性基材构成的挠性基板一体化而成的，其特征在于：
所述刚性基板是由端部具有缺口的第1层刚性基板和配置在该第1层刚性基板下方的第2层刚性基板构成；
所述第2层刚性基板具有：形成为从所述第1层刚性基板的所述缺口部露出的边框图案、形成于该边框图案所包围的区域的多个第2连接焊盘、分别形成于这些第2连接焊盘的正下方的多个通孔接点、分别连接于这些通孔接点的第2导体层；
所述挠性基板具有：配合于第1层刚性基板的所述缺口部的前端部、设在该前端部的多个第1连接焊盘、分别连接于这些第1连接焊盘的多个第1导体层；
在所述第1导体层与边框图案之间，设置覆盖层以使所述第1导体层与边框图案电绝缘；
并且，以压接连接所述第1连接焊盘和第2连接焊盘的方式设置各向异性的导电粘接剂层。
在所述(2)及(3)所记载的发明中，分别设于挠性基板及刚性基板上的第1连接焊盘及第2连接焊盘的宽度和相邻焊盘间的间隙实际上形成为相等，由此，两焊盘被相互均等地连接。
另外，在本发明中，在被设于第2层刚性基板上的边框图案包围的区域，形成有作为过剩的导电性粘接剂的退避道的多个贯通口，由此，可减少导电粘接剂层内的空隙发生。
另外，在挠性基板的第1连接焊盘及刚性基板的第2连接焊盘的每一个的表面上，形成有镀镍/镀金层，由此，能可靠地进行通过导电性粘接剂而形成的局部处的电连接。
(4)一种刚挠性电路板的制造方法，是使层叠硬质材料而成的刚性基板和由挠性基材构成的挠性基板一体化而成的刚挠性电路板的制造方法，其特征在于，包括以下工序：
准备挠性基板的工序，该挠性基板具备多个第1连接焊盘和分别连接于这些第1连接焊盘的多个第1导体层；
准备第1层刚性基板和第2层刚性基板的工序，该第1层刚性基板在端部具有缺口部，该第2层刚性基板具有从所述缺口部露出的边框图案、形成于被该边框图案包围的区域中的多个第2连接焊盘、分别形成于这些第2连接焊盘正下方的多个通孔接点、分别连接于这些通孔接点的第2导体层；
层叠所述第1层刚性基板和第2层刚性基板以形成刚性基板的工序；
在所述挠性基板的第1导体层和所述第2刚性基板的边框图案之间形成覆盖层，以使所述边框图案与第1导体层电绝缘的工序；
在所述挠性基板的第1连接焊盘和所述刚性基板的第2连接焊盘之间形成各向异性的导电粘接剂层的工序；
使所述挠性基板的前端部配合于所述刚性基板的缺口部，通过所述各向异性的导电粘接剂而压接连接第1连接焊盘和第2连接焊盘的工序。
根据所述(2)～(4)所记载的发明，可以提供具有有利于确保信号传输稳定性的连接结构的、与现有技术相比为薄型的刚挠性电路板。
附图说明
图1(a)～(g)是表示制造本发明的实施例1的刚挠性电路板工序的一部分的图。
图2(a)～(e)同样是表示制造实施例1的刚挠性电路板的工序的一部分的图。
图3同样是表示制造实施例1的刚挠性电路板的工序的一部分的图。
图4是表示本发明的实施例1的刚挠性电路板的图。
图5(a)是表示连接用电极焊盘间的信号延迟的脉冲电压波形图(1GHz)，图5(b)是表示连接用电极焊盘间的信号延迟的脉冲电压波形图(5GHz)。
图6是本发明的实施例11的刚挠性电路板的分解立体图。
图7是同样的刚挠性电路板的局部剖视图。
图8是同样的刚挠性电路板的第2连接图案的平面图。
图9是表示制造同样的刚挠性电路板的工序的一部分的图。
图10是多层化的使刚性基板和挠性基板成为一体而构成的刚挠性电路板的截面图。
图11是用于说明通过各向异性导电粘接剂而电连接导电性焊盘之间的刚挠性电路板的概略截面图。
图12是表示现有技术的刚挠性电路板的截面结构的概略图。
具体实施方式
本发明的刚挠性电路板，其特征在于：通过对介入设置于包含挠性基板的连接用电极焊盘和刚性基板的连接用电极焊盘的、挠性基板和刚性基板的重合区域内的各向异性导电粘接剂层进行加压，使该各向异性导电粘接剂层具有局部性的导电性，从而确保连接用电极焊盘间的电连接，并且，在其他部分中起绝缘性粘接剂的功能。并且，通过做成这样的结构，可以提供抑制高频区域的信号延迟使其变小，并且，可以使高速信号很快稳定化，而且电连接性和连接稳定性优良的刚挠性电路板。
在本发明中，所述刚挠性电路板最好是做成相对于一个挠性基板重合多个刚性基板以多层状的形态。其理由是因为：通过根据需要增减刚性基板的层数，在例如将该电路板组装在移动电话等的情况下，可以使其容易适于安装部件或外壳的形状。
连接用电极焊盘最好形成于所述刚性基板和所述挠性基板的各自的单面或双面，且形成在至少刚性基板与挠性基板的重合区域。其理由是因为：可以容易增加重合于挠性基板上的刚性基板的层数，且可以可靠地进行两者间的电连接、及物理连接，而且，可以提高连接用电极焊盘的形成精度。
在本发明中，所述刚性基板可以连接于所述挠性基板的多个部位，各刚性基板可以形成为由导体层和树脂绝缘层构成的多层或单层；可以通过各向异性导电粘接剂层，使这样分别形成的各刚性基板与挠性基板的单面或双面重合并一体化。
所述的挠性基板最好设有导通孔，并且，最好在该导通孔的大致正上方设置连接用电极焊盘。
在使用导通孔、连接用电极焊盘和导电体的上述的层间连接结构中，使刚性基板的层间连接部的位置和挠性基板的层间连接部的位置一致，最好形成为重合这些层间连接部使其彼此导通的堆叠构造部。其理由是因为：通过形成所谓的堆叠构造，可以使配线长度变短，可适合于需要大电力的电子部件的安装。
作为本发明的挠性基板，只要具有适度的弯曲性即可，例如，可以使用塑料基板、金属基板、薄膜基板等，具体地说，可以使用玻璃环氧树脂基板、玻璃聚酰亚胺基板、铝基板、铁基板、聚酰亚胺薄膜基板、聚乙烯薄膜基板等。
特别是，适合使用将聚酰亚胺类薄片作为基材的、其双面或单面具有导体电路的挠性电路板是理想的。
所述挠性基板的厚度为5～100μm程度。其理由是因为：若是不足5μm的厚度，其电绝缘性降低，若超过100μm则挠性降低。
设在所述挠性基板上的导体电路是形成在基板的单面或双面，例如，在绝缘薄膜的表面通过电镀处理而形成，或通过蚀刻处理贴有金属箔的绝缘薄膜的金属箔而形成。另外，最好是使连接用电极焊盘形成为导体电路的一部分。
设在所述挠性基板上的导体电路的厚度为3～75μm程度。其理由是因为：若是不足3μm的厚度，则缺乏连接可靠性，另一方面，若厚度超过75μm，则弯曲可靠性降低。
该连接用电极焊盘可以形成为导通孔的连接盘，通过这样的导通孔可以谋求连接于后述那样的挠性基板的双面上的、不同刚性基板之间的电连接。
形成于上述挠性基板的连接用电极焊盘，其形状、大小和个数虽然没有特别的限定，但最好是例如直径为50～500μm的圆形、以20～500μm的间距来配置多个。其理由是因为：若是20μm，则连接可靠性不稳定，若超过500μm则不利于高密度安装。
在上述的挠性基板的表层，为了导体电路间的电绝缘，最好形成覆盖层，主要由光固化性树脂或热固化性树脂等的绝缘性树脂形成，例如，最好由聚酰亚胺类粘接剂或环氧树脂类粘接剂等形成。
所述覆盖层的厚度最好是形成于挠性基板上的连接用电极焊盘厚度的1.4倍或1.4倍以下。其理由是因为：若覆盖层的厚度是连接用电极焊盘厚度的1.4倍或1.4倍以下，则各向异性导电粘接剂容易连接于连接用电极焊盘，各向异性导电粘接剂中的导电性粒子容易均匀集散。另一方面，若覆盖层的厚度超过连接用电极焊盘厚度的1.4倍，则各向异性导电粘接剂与连接用电极焊盘之间容易变为未电连接状态。即，各向异性导电粘接剂容易成为不接触连接用电极焊盘的状态，并且，会有各向异性导电粘接剂中的导电性粒子不均匀集散的情况。
例如，导体电路的厚度为18μm，作为该导体电路的一部分形成连接用电极焊盘的情况下，覆盖层的厚度最好是25μm或25μm以下，例如，形成为20μm或13μm等的厚度更理想。
在这样的覆盖层中，在对应于所述连接用电极焊盘的位置，形成具有直径为与该连接用电极焊盘的直径相等或大于该直径的开口，在该开口内充填各向异性导电粘接剂。
在覆盖层这样设置开口，在该开口内充填各向异性导电粘接剂时，使挠性基板和刚性基板重合并形成为一体时，不仅两者的对位变得容易，还在相对配置的连接用电极焊盘间的各向异性导电粘接剂层上集中压力，该集中了压力的各向异性导电粘接剂层具有局部性的导电性，所以，可以可靠地进行连接用电极焊盘间的电连接。
另外，在基板表面上设置覆盖层时，以刚性基板为轴，以挠性基板作为座而进行对位，在将刚性基板向挠性基板加压的情况下，即使对刚性基板的加压压力过大，由于存在比刚性基板柔软的挠性基板和覆盖层，也可以缓和过量载荷。另一方面，即使加压压力过小，由于各向异性导电粘接剂层容易充填在挠性基板的覆盖层内，所以也可以保持良好的电连接。
另外，也可以仅在挠性基板设置覆盖层，而刚性基板上不形成覆盖层。在这样的实施方式中，在刚性基板的表面上露出连接用电极焊盘时，通过该露出的连接用电极焊盘，可容易传递对挠性基板和其上形成的覆盖层的加压压力，并且连接用电极焊盘间的各向异性导电粘接剂层中的导电性粒子容易集合，所以可以更可靠地进行电连接。
设在上述覆盖层上的开口的直径最好是50～450μm。其理由是因为：若开口直径不足50μm，则不易充填各向异性导电粘接剂，若超过450μm，则含在各向异性导电粘接剂中的导电性粒子不易凝集。开口直径为100～300μm时，适合于充填各向异性导电粘接剂。
上述的开口直径和连接用电极焊盘之间的间隙最好在10～100μm范围。其理由是因为：若间隙不足10μm则难以对位，若超过100μm则存在相邻的开口彼此接触的情况而不能得到所需要的开口形状。
并且，相邻的两个开口的间距(连结两个开口的开口边缘的线段的最小值)最好为20～500μm范围。其理由是因为：若间距不足20μm，则构成各向异性导电粘接剂的树脂过度集合，所以与该部分上的树脂的热膨胀率相应的伸缩率变为不同。因此，伴随热变化的应力容易集中，可能产生裂纹等。并且，即使使构成各向异性导电粘接剂的树脂集合，粒子向其相邻的导体层流出，很难使导电性粒子集合为所需要的密度，所以难以确保所需要的电连接。另一方面，若间距超过500μm，则构成各向异性导电粘接剂的树脂在接合部分中的金属粒子等的集中部分与金属粒子等分散部分的比例中，该树脂在分散部分中变得过多。因此，与树脂热膨胀率相应的伸缩率不同，伴随热变化的应力容易集中而产生裂纹等。并且，由于不能满足基板高密度化的要求，所以妨碍携带用电子仪器的小型化。
从而，只要相邻的开口的间距在上述范围内，就可以通过各向异性导电粘接剂形成的挠性基板与刚性基板的局部性的电连接，可以满足小型化的要求。
构成本发明的刚性基板与“具有柔性”的挠性基板相反，是「没有柔性」的基板，与其形态、层数、形成方法等没有关系，是硬质、且不易变形的基板。
本发明的构成刚挠性基板的刚性基板中，作为构成基板的绝缘性树脂基材，可使用从玻璃布环氧树脂基材、玻璃布双马来酰亚胺三嗪树脂基材、玻璃布聚苯醚树脂基材、芳族聚酰胺无纺布-环氧树脂基材、芳族聚酰胺无纺布-聚酰亚胺树脂基材中选择的硬质基材，最好使用玻璃布环氧树脂基材。
上述的绝缘性树脂基材的厚度最好为50～600μm程度。其理由是因为：若不足50μm的厚度，则强度降低而处理比较难，且电绝缘性的可靠性降低，若超过600μm的厚度则微细导通孔的形成和导电性物质的充填变得困难，且基板本身变厚。
另外，贴在绝缘性树脂基材的单面或双面上的铜箔的厚度最好是5～75μm。其理由是因为：在用后述的激光加工在绝缘性树脂基材上形成形成导通孔用的开口时，若不足5μm就会被贯通，相反，若超过75μm，则利用蚀刻难以形成微细的线宽的导体电路。
作为上述绝缘性树脂基材和铜箔，特别可以使用通过层叠预浸树脂布和铜箔并加热加压而得到的单面或双面覆铜层压板，该预浸树脂布是使环氧树脂渗在玻璃纤维布中而形成的B阶的预浸树脂布。其理由是因为：在铜箔被后述那样的蚀刻后的处理中，配线图案或导通孔的位置不会产生偏差，位置精度优良。
形成于上述绝缘性树脂基材的单面或双面上的导体电路，最好是这样形成的：隔着保持半固化状态的树脂粘接剂层，对厚度为5～75μm的铜箔进行加热加压后，进行适当的蚀刻处理而形成。此时所形成的导体电路的厚度最好是形成在5～50μm范围。
形成于上述绝缘性树脂基材上的导体电路，最好是这样形成：在贴附于基材表面上的铜箔上贴附蚀刻保护薄膜，用规定电路图案的掩模被覆之后，进行蚀刻处理，从而形成包含电极焊盘(穿孔连接盘)的导体电路。
在该处理工序中，首先，在铜箔表面上贴附感光性干膜抗蚀剂后，沿着规定的电路图案进行曝光、显影处理而形成防蚀刻层，对防蚀刻层的非形成部分的金属层进行蚀刻，形成包含电极焊盘的导体电路图案。
作为蚀刻液，最好是从硫酸—过氧化氢、过硫酸盐、氯化铜、氯化亚铁水溶液中选择的至少一种水溶液。
设在上述绝缘性树脂基材上的导通孔开口最好是利用激光照射来进行。特别是最好这样形成开口：在绝缘性树脂基材表面上贴附透明的保护薄膜，例如PET薄膜，从该聚对苯二甲酸乙二醇酯(PET)膜上方进行二氧化碳激光的照射，贯通聚对苯二甲酸乙二醇酯(PET)膜而形成从绝缘性树脂基材的表面到铜箔的开口。
这样的导通孔口径最好是50～250μm范围。其理由是因为：若不足50μm，去污或镀铜困难，另一方面，若超过250μm则会降低激光加工性。
另外，为了除去通过激光照射所形成的开口的侧面和底面上所残留的树脂残渣，最好进行去污处理。
该去污处理最好是通过氧等离子放电处理、电晕放电处理、紫外线激光处理或受激准分子激光处理等来进行。
作为充填于由上述激光照射所形成的开口内的导电性物质，最好是导电性膏或由电解电镀处理所形成的电镀金属。
为了简化充填工序来降低制造成本、提高成品率，最好充填导电性膏，从连接可靠性方面考虑，最好是由电解电镀处理形成的电镀金属，例如铜、锡、银、各种焊锡、铜/锡、铜/银等的电镀金属，特别是电解镀铜最为合适。
上述导电性物质不仅充填在贯通绝缘性基材而到达导体电路的开口内，还可以以规定高度突出形成在开口外侧，其突出高度最好为5～30μm。其理由是因为：若不足5μm则会容易导致连接不良，若超过30μm则电阻变大，并且在加热加压工序中产生热变形时，沿着绝缘性基板表面过于扩展，所以不能形成精细图案。
在本发明中，在刚性基板的最外层表面上形成有连接用电极焊盘，和形成在挠性基板上的连接用电极焊盘同样，虽然其形状、大小和个数没有特别的限定，但最好是形成为直径150～450μm的圆形、以20～500μm的间距配置多个。其理由是因为：间距若不足20μm，则连接可靠性不稳定，若超过500μm，则不利于高密度安装。另外，各向异性导电粘接剂受到可靠性试验的影响，会有连接可靠性降低的情况。
替代在所述挠性基板表层上形成覆盖层，也可以在刚性基板的最外层表面上形成覆盖层或阻焊剂层，以使导体电路间电绝缘。
该覆盖层和形成在挠性基板上的覆盖层同样，主要是由感光性阻焊剂层等的绝缘性树脂形成，其厚度最好是形成于刚性基板上的连接用电极焊盘厚度的1.4倍或1.4倍以下。
例如，在刚性基板上形成的导体电路厚度为18μm、形成连接用电极焊盘作为其导体电路一部分的情况下，覆盖层厚度最好为25μm或25μm以下，例如，形成为20μm或13μm等的厚度更为理想。
在这样的覆盖层上，在对应于所述连接用电极焊盘的位置上，最好形成具有与其连接用电极焊盘直径相同或比其大的直径的开口。
设在上述覆盖层的开口直径最好为50～300μm(挠性基板是50～450μm)范围。其理由是因为：若开口直径不足50μm，各向异性导电粘接剂的充填性降低，若超过300μm则各向异性导电粘接剂所包含的导电性粒子不易凝集。
上述开口直径与连接用电极焊盘间的间隙最好是10～100μm范围。其理由是因为：若间隙不足10μm则难以对位，若超过100μm则有相邻开口彼此接触的情况，不能得到所需要的开口形状。
另外，相邻的两个开口的间距(连结两个开口的开口边缘的线段的最小值)最好为20～500μm范围。其理由是因为：若间距不足20μm，则可能产生裂纹，并且，难以确保所需要的电连接；另一方面，若间距超过500μm，则可能产生裂纹，并且，不能满足基板高密度化的要求，会妨碍携带用电子仪器小型化；另外，受可靠性试验的影响，会有连接可靠性降低的情况。
在本发明中，预先被层间连接的刚性基板与预先被层间连接的挠性基板之间的电连接是可以采用如下(1)～(4)等几种形式，通过任意组合这些连接形式，可以在有效使用基板材料的同时，可以做成自由的配线连接结构。
(1)在刚性基板的单面上连接挠性基板的情况下，即，在刚性基板的一个最外层表面上形成作为层间连接部的连接用电极焊盘，在挠性基板的一个表面上也形成作为层间连接部的连接用电极焊盘，通过各向异性导电粘接剂使这些电极焊盘彼此电连接。
(2)其次，在刚性基板的两面分别连接不同的挠性基板的情况下，即，在刚性基板的两方的最外层表面上，分别形成作为层间连接部的连接用电极焊盘，并且使形成了作为层间连接部的连接用电极焊盘的挠性基板，与在刚性基板两方最外层形成的连接用电极焊盘相对配置，通过各向异性导电粘接剂来使这些相对配置的连接用电极焊盘之间电连接。
(3)在挠性基板的两面上分别连接不同的刚性基板的情况下，即，在挠性基板的两面上形成作为层间连接部的连接用电极焊盘，并且相对于这些电极焊盘分别相对配置在一最外层表面形成有作为层间连接部的连接用电极焊盘的刚性基板的该电极焊盘，通过各向异性导电粘接剂来将这些相对配置的连接用电极焊盘彼此电连接。
(4)在挠性基板的多个部位电连接不同刚性基板的形式；这些刚性基板预先形成为构成各刚性基板的导体层和树脂绝缘层的层数为任意的层数，通过各向异性导电粘接剂来电连接这些个别形成的刚性基板和挠性基板的相对配置的连接用电极焊盘。
所述(1)～(4)的各种连接形式中，特别是对(4)中所记载那样的在挠性基板的多个部位连接刚性基板的形式进行说明。
例如，其代表性的形式是：在挠性基板的一端部，相对于其两面接合被预先层间连接的刚性基板(称做一方“刚性部”)，在挠性基板的一端部，也相对于其两面接合被预先层间连接的另一刚性基板(称做另一方的“刚性部”)。
在这样的连接形式中，挠性基板的两端部间的部分是没有与刚性基板连接的部分(称做“挠性部”)，在该挠性部，设有电连接一方刚性部与另一方刚性部的导体电路，这样的导体电路通常是用称为覆盖层的绝缘层被覆。
在构成各刚性部的挠性基板的一个面的规定区域、比如细长的矩形状基板的沿着短边的表面区域，预先形成作为导体电路的一部分的多个连接用电极焊盘，并且在挠性基板上形成具有使连接用电极焊盘露出到外侧的开口的绝缘层，在该绝缘层上形成各向异性导电粘接剂层。另一方面，预先层叠形成导体电路和绝缘层，并且在层间连接的刚性基板的外侧表面的规定区域也预先形成对应于挠性基板上设置的连接用电极焊盘的多个连接用电极焊盘。
在相对配置形成在上述挠性基板上的连接用电极焊盘和形成在所述刚性基板上的连接用电极焊盘的状态下，通过层叠两者，并对其加热加压从而使两者成为一体：刚性部上的多个连接用电极焊盘对通过挠性基板上的各向异性导电粘接剂层而被电连接，并且在连接用电极焊盘以外的表面区域中，由各向异性导电粘接剂粘接。
所述连接用电极焊盘，在通过电镀处理或蚀刻处理相对于构成刚性基板的最外层的电路基板的一个或两个形成导体电路时，可以作为其导体电路的一部分来形成；但也可以单独形成于构成最外层的电路基板的绝缘树脂层上，也可以作为贯通该绝缘树脂层来进行与下层导体电路的电连接的导通孔连接盘来形成。
在本发明中，形成在所述刚性基板上的连接用电极焊盘的形成区域没有必要一定是刚性基板最外层的整个绝缘树脂层表面，只要是能获得充分连接强度的任意位置均可。
例如，可以是矩形状基板的沿着短边或长边的边缘的表面区域或从基板的边缘向中央的表面区域。
由于可以使这样的连接用电极焊盘的形成区域为任意位置，所以可按照电子仪器外壳的设计或收纳于其外壳内的其他刚性基板或电子部件等的布局，可向所需要的方向引出配线，从而可以获得极其有利的配线连接结构。
在本发明中，相互粘接固定刚性基板和挠性基板、且电连接形成在刚性基板和挠性基板上的连接用电极焊盘的“各向异性导电粘接剂”是指：在绝缘性的树脂中分散有导电性粒子，通过加压而产生导通的树脂粘接剂。
作为这样的各向异性导电粘接剂可以使用：例如，将在6μm直径镍粒子表面上镀金而成的粒子作为导电性粒子分散在热固化性环氧树脂中的粘接剂。
作为所述树脂，可以使用热固化性环氧树脂等。
另外，作为上述导电性粒子，除了镀金的镍粒子以外，还可以使用镀金的树脂粒子、在镍粒子、银粒子等涂敷了绝缘性树脂的粒子等的各种形态。
上述导电性粒子的平均粒径，最好使用在3～15μm范围的粒子。其理由是因为：若平均粒径不足5μm，则难以均匀分散在树脂中，另一方面，若超过15μm，则会降低抗移动性。
这样的在树脂中分散导电性粒子而构成的各向异性导电粘接剂层的厚度最好是15～55μm范围。其理由是因为：若厚度不足15μm，则导体图案的埋入不能充分，另一方面，若厚度超过55μm，则树脂流动变大而使粘接面积扩大。
另外，设在本发明的刚性基板和挠性基板的各连接用电极焊盘的表面，可以按照常用的方法，形成镀镍—金层，由此可以可靠地进行各向异性导电粘接剂中的导电性粒子与各连接焊盘的电连接。
下面，根据实施例详细说明本发明的刚挠性电路板。
(实施例1)
(A)挠性基板的制造工序
(1)制造本发明的刚挠性电路板时，作为制造构成其的挠性基板100A的初始材料使用层叠膜，该层叠膜是在由厚度25μm的环氧树脂类树脂构成的绝缘性薄膜11的双面叠压了厚度为30μm的铜箔12的(新日铁化学制造：エスパネツクスSB)(参照图1(a))。
(2)在层叠膜的铜箔上形成保护层，利用感光、显影处理来形成直径300μm的圆形开口，通过使用氯化铜水溶液的蚀刻处理而使铜箔开口。对该开口进行二氧化碳气体激光等的激光照射，形成了贯通树脂层到达里面铜箔的开口14(参照图1(b))。
(3)在上述(2)中形成的开口14内，利用电解镀铜处理，完全充填镀铜而形成导通孔16之后，剥离保护层(参照图1(c))。
(4)在层压于所述绝缘性薄膜11的两面上的铜箔12上，形成保护层，经过曝光、显影处理，通过使用氯化铜水溶液的蚀刻处理形成了厚度30μm的配线图案18和直径250μm、厚度30μm的连接用电极焊盘20(参照图1(d))。
(5)在包含形成有上述连接用电极焊盘20的区域的配线图案18上涂敷感光性环氧树脂(日立化成制造：FR-5538EA)，使其在80℃下干燥3小时后(参照图1(e))，用紫外线曝光，用二亚甲基二醇二乙基醚(ジメチレングリコ-ルジエチルエ-テル)进行显影处理，从而形成了具有使各连接用电极焊盘20露出的、直径300μm的开口22、厚度大致与配线图案18相同的厚度30μm的覆盖层24(参照图1(f))。
另外，上述的开口22是形成于沿着挠性基板的短边方向的16个部位，使相邻开口22的间距为100μm。
(6)覆盖上述(5)中形成的设有覆盖层24的区域和没有设覆盖层24的区域，贴附与刚性基板重合区域相同大小的各向异性导电膜(SONYケミカル会社制造CP9472KS)，从而形成各向异性导电粘接剂层26，做成挠性基板100A(参照图1(g))。
该各向异性导电粘接剂层26，虽然可以是通过压接各向异性导电膜来形成，但也可以是，以各向异性导电粘接剂层26在位置上不产生偏差的程度临时压接各向异性导电膜来形成。
另外，也可以通过涂敷各向异性导电树脂来形成各向异性导电粘接剂层26。此时，可以完全固化形成的各向异性导电粘接剂层26，也可以使其为作为半固化状态的B阶。
(B)刚性基板的制造工序
(1)在由玻璃环氧树脂构成的硬质基板30的两面上层压有12μm铜箔32的厚度为0.11mm的双面覆铜层压板(松下电工制造：R-1766、参照图2(a))的一个面上，使用氯化铜水溶液形成激光照射用开口，并且利用二氧化碳气体激光开设直径250μm的镀铜充填用开口34(参照图2(b))。
(2)并且，对开口34的内壁施加Pd催化剂，在如下的电镀溶液组成和电镀条件下，实施无电解镀铜处理后，进一步实施电解镀铜处理，从而用镀铜充填开口34的内部而形成了导通孔36(参照图2(c))。
(无电解镀铜溶液)
硫酸铜        10g/升
HCHO          8g/升
NaOH          5g/升
罗谢尔盐      45g/升
温度          30℃
(电解镀铜溶液)
硫酸          180g/升
硫酸铜        80g/升
添加剂(商品名：カパラシドGL，アトテツクジヤパン制造)
                 1ml/升
(电镀条件)
电流密度        2A/dm2
时间            30分钟
温度            25℃
(3)使用氯化铜水溶液来蚀刻所述充填了镀铜的基板两面，在表面和里面分别形成配线图案38，同时在连接用电极焊盘40上形成配线图案38的一部分(参照图2(d))。
此时，在刚性基板中，在接合挠性基板的表面形成为露出了没有形成覆盖层的、即包含配线图案的导体部分。并且，用除根器加工基板而做成刚性基板200A(参照图2(e))。
(C)层叠工序
对所述(A)中制造的挠性基板100A的两面，相对配置所述(B)中制造的刚性基板200A(参照图3)，在180℃下、以40kg/cm2进行加热加压，使各向异性导电粘接剂层26中的导电性粒子集合于挠性基板100A的连接用电极焊盘20与刚性基板200A的连接用电极焊盘40相对的区域。
此时，在挠性基板100A的连接用电极焊盘20的附近导电性粒子是局部集合着的，但在覆盖层24或其他的配线图案18的表层中导电性粒子是分散的。
由此得到这样的刚挠性电路板300A：通过介入设置于分别设置的连接用电极焊盘20与连接用电极焊盘40之间的各向异性导电粘接剂层26来进行电连接挠性基板100A和刚性基板200A，并在其他部分中物理粘接而构成刚挠性电路板300A(参照图4)。
(实施例2)
将设在挠性基板100A的覆盖层24的厚度形成为25μm，除此之外和实施例1相同地制造了刚挠性电路板。
(实施例3)
将设在挠性基板100A的覆盖层24的厚度形成为40μm，除此之外和实施例1相同地制造了刚挠性电路板。
(参考例1)
将设在挠性基板100A的覆盖层24的厚度形成为50μm，除此之外和实施例1相同地制造了刚挠性电路板。
(实施例4)
在挠性基板100A上不形成覆盖层，以厚度30μm形成保护刚性基板200A上的连接用电极焊盘之外的配线图案的覆盖层，除此之外和实施例1相同地制造了刚挠性电路板。
(实施例5)
以厚度25μm形成保护刚性基板200A上的连接用电极焊盘之外的配线图案的覆盖层，除此之外和实施例4相同地制造了刚挠性电路板。
(实施例6)
以厚度40μm形成保护刚性基板200A上的连接用电极焊盘之外的配线图案的覆盖层，除此之外和实施例4相同地制造了刚挠性电路板。
(实施例7)
在挠性基板100A上不形成覆盖层，使对应于设在挠性基板100A上的连接用电极焊盘而形成的开口的间距为20μm，除此之外和实施例1相同地制造了刚挠性电路板。
(实施例8)
使对应于设在挠性基板100A上的连接用电极焊盘而形成的开口的间距为300μm，除此之外和实施例1相同地制造了刚挠性电路板。
(实施例9)
使对应于设在挠性基板100A上的连接用电极焊盘而形成的开口的间距为400μm，除此之外和实施例1相同地制造了刚挠性电路板。
(实施例10)
使对应于设在挠性基板100A上的连接用电极焊盘而形成的开口的间距为500μm，除此之外和实施例1相同地制造了刚挠性电路板。
(参考例2)
使对应于设在挠性基板100A上的连接用电极焊盘而形成的开口的间距为10μm，除此之外和实施例1相同地制造了刚挠性电路板。
(参考例3)
使对应于设在挠性基板100A上的连接用电极焊盘而形成的开口的间距为550μm，除此之外和实施例1相同地制造了刚挠性电路板。
(比较例1)
使刚性基板和挠性基板接合的同时，在其接合部，按照特开平5-90756号公报的方法，按以下(1)～(3)顺序制造了这样的现有技术的刚挠性基板：通过电镀通孔的导体层电连接层叠的挠性基板和刚性基板表面的配线图案层。
(1)如图12所示，在挠性基板上，用减去法形成内层电路610和导体电路612，接着，在其导体电路上对冲裁加工后的覆盖层薄膜进行对位并将其临时粘接，然后，通过多级加压进行加热加压，制作了成为内层电路基板和挠性部的挠性基板600。
(2)玻璃环氧树脂双面覆铜基板的一表面上，用减去法形成了另一个内层电路614，接着，通过进行外型加工，制作了形成多层刚性部的一个导体层的刚性基板620。
(3)通过预浸树脂布622层叠固定所述(1)、(2)中制作的挠性基板600和多个刚性基板620，并用加热加压使其一体化。
接着，对所获得的基板进行打孔之后，通过实施无电解电镀，从而通过电镀通孔624电连接内层电路610和外层电路614，进一步地，通过形成刚性部另一面的导体电路626，从而做成刚挠性电路板650。
对于按照以上所说明的实施例1-10、参考例1～3和比较例1制造的刚挠性电路板，如以下这样进行了用于评价电特性和电连接性的各试验。
(1)波形测定试验
对于实施例1和比较例1，组合使用任意波形发生器(テクトロニクス会社制造AWG 710)和数字取样示波器(テクトロニクス会社制造11801B)，测定了连接用电极焊盘间的脉冲电压波形的变化。图5表示其结果。
(2)绝缘试验1
对于实施例1～7、参考例1和比较例1，测定了挠性基板与刚性基板的连接部分的绝缘电阻(初始绝缘电阻)后，在-65℃下放置3分钟、接着在125℃下放置3分钟的试验为一个循环的冷热循环，对该冷热循环实施了1000次循环，测定了其试验后的挠性基板与刚性基板间连接部分的绝缘电阻。表1中表示其结果。
[表1]
  配线图案的厚度(μm)  覆盖层的厚度(挠性基板侧)(μm)  覆盖层的厚度(刚性基板侧)(μm)   初始绝缘电阻(Ω)   可靠性试验后的绝缘电阻(Ω)
 实施例1   30   30  -   10.1×1013   10.9×109
 实施例2   30   25   -   10.9×1013   11.2×109
 实施例3   30   40   -   10.4×1013   11.0×109
 参考例1   30   50   -   8.5×1013   9.4×109
 实施例4   30   -   30   10.5×1013   11.2×109
 实施例5   30   -   25   10.2×1013   10.3×109
 实施例6   30   -   40   10.4×1013   10.1×109
 实施例7   30   -   -   10.2×1013   10.5×109
 比较例1   30   -   -   10.2×1011   10.2×108
(3)绝缘试验2
对于实施例1、7～10和参考例2、3，测定挠性基板与刚性基板间连接部分的绝缘电阻(初始绝缘电阻)后，进行可靠性试验(HHTB：85℃、85％、施加电压50V)后，测定了挠性基板与刚性基板间连接部分的绝缘电阻。表2中表示其结果。
表2
  相邻开口间的间距(μm)   初始绝缘电阻(Ω)   可靠性试验后的绝缘电阻(Ω)
  实施例1   100   10.9×1013   10.9×109
  实施例7   20   10.2×1013   10.3×109
  实施例8   300   10.7×1013   10.5×109
  参考例9   400   10.8×1013   10.5×109
  实施例10   500   10.1×1013   10.0×109
  参考例2   10   5.4×1012   2.3×108
  参考例3   550   7.8×1013   9.4×108
从以上的试验结果可以得知：在如本发明那样通过各向异性导电粘接剂连接挠性基板和刚性基板的情况下，与通过电镀通孔连接的情况相比，可以减少高频区域的噪声成分。
其理由可以如下说明。即，越是高频区域，由于集肤效应，表面的电流密度越大。因此，在为通孔或导通孔的情况下，电流流过导体的表侧面和里侧面两个表面，但是，在各向异性导电粘接剂层的情况下，电流只流过其表面。
从而，电流量降低、依存于电流量的磁场强度也降低，估计其依存于磁场强度的电感也降低。
并且，在图5中表示因信号波形的反射波而产生干涉的影响。从该图可知：如本发明那样通过各向异性导电粘接剂连接挠性基板和刚性基板的情况(实施例1)与使用电镀通孔的情况(比较例1)相比，其由反射波干涉导致的波形的畸变少、且信号延迟也少。
另外，如表1和表2所示，本发明的刚挠性电路板，在刚性基板与挠性基板的接合部位处，初始绝缘电阻为10×1013(Ω)程度，可靠性试验后的绝缘电阻也为10×109(Ω)程度，所以可以获得可靠的导通，可以获得优良的电连接特性。
(实施例11)
图6是本发明的实施例11的刚挠性电路板的分解立体图。
该刚挠性电路板47是将由例如硬质材料构成的作为刚性基板的第2层刚性基板58和由挠性材料构成的挠性基板46接合并一体化而成的。
所述挠性基板46具有位于端部的多个第1连接焊盘51和分别连接在这些第1连接焊盘51的多个第1导体层50。
另外，作为刚性基板的第2层刚性基板58，配置于挠性基板46的下方，具有：设在端部的边框图案53、形成于其边框图案53所包围区域的多个第2连接焊盘54、分别形成在这些第2连接焊盘54正下方的多个通孔接点55、分别连接于这些通孔接点55的第2导体层57。
在设在所述挠性基板46上的第1导体层50与设在第2层刚性基板58上的边框图案53之间的位置，配置使边框图案53与第1连接焊盘51电绝缘的覆盖层59，并且还配置了压接并连接第1连接焊盘51与第2连接焊盘54的各向异性导电粘接剂层60。
在此，覆盖层59可以粘贴或涂敷在挠性基板46的下表面上。另外，覆盖层59也能以使前端部52的第1连接焊盘51露出的方式粘贴或涂敷在设在挠性基板46的下表面上的第1导体层50的表面上。
所述覆盖层59只要是使用以聚酰亚胺树脂为主成分的粘接剂、使边框图案53与第1导体层50电绝缘的方法即可，可以采用覆盖第1导体层50至前端部52的边界为止的形状图案。
另外，覆盖层59也可以形成为延伸到前端部52而与边框图案53重叠的图案。
所述挠性基板46可以使用以聚酰亚胺树脂为主成分的膜状基板。但是，本发明不是把挠性基板46的材料限定在聚酰亚胺树脂，也可以使用例如在厚度为约50μm的玻璃环氧基材上实施双面铜箔层的基板。
另外，本发明的刚挠性电路板47的构成也可以是使由层叠多个硬质材料而成的刚性基板45和由挠性基材构成的挠性基板46一体化的构成。
即，本发明的刚性基板45可以是，例如通过层叠在端部具有缺口部48的第1层刚性基板49和配置在第1层刚性基板49下方的第2刚性基板58而形成。
所述第2层刚性基板58的构成包括：从设在第1层刚性基板49上的缺口部48露出的边框图案53；形成在该边框图案53所包围区域中的多个的第2连接焊盘54；分别设在这些第2连接焊盘54正下方的多个通孔接点55；连接于这些通孔接点55的第2导体层57。
另一方面，所述挠性基板46的构成包括：与设在第1层刚性基板49上的缺口部48配合的前端部52；设在该前端部52的多个第1连接焊盘51；分别连接在这些第1连接焊盘51上的多个第1导体层50。
并且，在设在所述挠性基板46上的第1导体层50与设在第2层刚性基板58上的边框图案53之间的位置，配置了使边框图案53与第1导体层50电绝缘的覆盖层59，并且还配置了压接、连接第1连接焊盘51与第2连接焊盘54的各向异性导电粘接剂层60。
另外，本发明的刚性基板45是在由玻璃布环氧树脂基材、玻璃布双马来酰亚胺三嗪材料等的硬质基材构成的绝缘性树脂基板上，通过粘接剂来层叠对金属导体层进行了图案形成的第1层刚性基板49和第2层刚性基板58而制造的。
另外，本发明的挠性基板46是在具有弯曲性的塑料基板或薄膜基板等的挠性基材的表面上，平行地形成多个第1导体层50的图案，并且在前端部52分别形成连接于第1导体层50的第1连接焊盘51。
利用金属模冲裁或切片锯切断，在所述第1层刚性基板49端部形成缺口部48。另外，设在第1层刚性基板49表面上的导体层(省略图示)是通过通孔接点(省略图示)而电连接于接触里面的第2层刚性基板58上形成的第2导体层57。
在所述第2层刚性基板58的表面上以图案形成有：多个第2导体层57、多个的第2连接焊盘54、包围所述第2导体层57的框状的边框图案53。
所述边框图案53是以从设在第1层刚性基板49的缺口部48露出的方式被配置，并配置成绝缘性的覆盖层59接触在该边框图案53上。第2连接焊盘54通过形成在其正下方的通孔接点55和形成在里面的省略图示的导体层而电连接于第2导体层57，所以独立于边框图案53而电绝缘。
所述通孔接点55是通过在激光照射所形成的、例如孔径为60μm的非贯通孔里充填电镀金属而形成，通过对从这些非贯通孔突出的电镀金属层的顶部进行平坦化处理，从而可以使第1连接焊盘51与第2连接焊盘54的顶部均匀连接。
所述第2连接焊盘54最好与相邻的边框图案53边缘间设有为约10～125μm的间隙。并且，第2连接焊盘54的相互间隙也可以以约10～125μm的范围、大致均等宽度地来设定。
为了使这些第2连接焊盘54和与其相对的第1连接焊盘51互相均匀接触，最好大致相等地形成两个焊盘的宽度、焊盘间的间隙。作为更理想的实施方式，最好是将两个连接焊盘的宽度设定为约125μm、将各连接焊盘的间隙设定为约125μm、将连接焊盘的长度设定为约2mm。
所述各向异性导电粘接剂60最好是临时固定于第2连接焊盘54和边框图案53的表面上。为了在后工序实施电子部件安装软熔，该导电粘接剂60最好选择其熔点高于电子部件安装时所使用的焊锡的熔点(例如Tg：171℃)、吸水性低于挠性基板46和第2层刚性基板58的吸水性(例如0.7％)、且低热膨胀性(例如，48ppm)的材料。
所述导电粘接剂60可以使用例如被称为各向异性导电粘接薄膜(Anisotropic Conductive Film Adhesion  )“AFC”，日立化成工业的商品名「アニソルムAC-213」所供给的材料。但是，本发明不是限定在举例的导电粘接剂60，也可以使用其他的同等材料。
所述边框图案53，在压接挠性基板46和第2层刚性基板58时，使被压缩的导电粘接剂60均匀流动，并且阻止导电粘接剂从缺口部48向外侧的流出(溢出)，有利于确保由导电性粒子达成的第1连接焊盘51与第2连接焊盘54的电连接。
如图7的局部剖切立体图所示，本发明的挠性基板46是由到前端部52的边界的配置于其里面的支承构件61来支承，前端部52配合于形成于刚性基板45端部的缺口部48。
所述挠性基板46具有弯曲性，所以在组装工序中由支承构件61来增强强度为好，由此，挠性基板46的组装变容易，安装在最终产品状态中，通过支承构件61可以有效降低施加在前端部52的应力。
如图所示，挠性基板46可以在挠性基板46的下表面粘贴支承构件61并使其配合在缺口部48，但也可以和图示配置相反，在挠性基板46的上表面粘贴支承构件61并使其配合在缺口部48。
例如，挠性基板46，形成表、里的导体层图案，由通孔接点来对表、里导体层间进行层间连接的情况下，也可以将支承构件61粘贴于挠性基板46的上表面或下表面的任一方并使其配合在缺口部48。
但是，本发明不限于使支承构件61长度延长到缺口部48的例示的构成。即，支承构件61是增强挠性基板46而使其不弯曲地配合在缺口部48的程度的长度，例如，也可是支承构件61的端部离开缺口部48数毫米的长度，可以由支承构件61来提高挠性基板46的配合操作性。
如图7所示，以图案形成在挠性基板46里面上的第1导体层50是通过第1连接焊盘51(参照图6)和导电粘接剂60(参照图6)电连接于被框状的边框图案53所包围的第2连接焊盘54。
另外，在安装于最终产品的状态中，挠性基板46的弯曲频度少的情况下，也可以在向刚挠性电路板47上安装了电子零件后，除去支承构件61。
本发明的刚挠性电路板47可以在安装电子部件之前进行组装，并且，可以从大面积的基板单独制造大小不同的刚性基板45和挠性基板46，所以，可以提高两种基板的生产率。
如图8所示，设在刚性基板45端部的边框图案53是在刚性基板45的表面上以矩形的框状图案形成的。但是，本发明不限于边框图案53所图示的矩形，也可以是将其代替成例如包围多个第2连接焊盘54的圆形、椭圆形、梯形状的框状图案。
所述第2层刚性基板58形成有非贯通的堆叠孔，多个第2连接焊盘54通过通孔接点55迂回边框图案53而电连接于离开边框图案53的第2导体层57(参照图6)。
所述第2连接焊盘54的图案形成为在四方具有角部的长方形。第1连接焊盘51的图案也同样形成为长方形，确保第1连接焊盘51与第2连接焊盘54所夹住的区域。
所述导电粘接剂60在挠性基板46与第2层刚性基板58被压接时流动，导电性粒子局部性集中到挠性基板46与第2层刚性基板58所夹住的区域，另一方面，由于在两个焊盘的周围区域导电性粒子被分散，所以第1连接焊盘51与第2连接焊盘54之间被电连接。
另外，所述边框图案53是在组装刚挠性电路板47时，可以使覆盖第2连接焊盘54的各向异性导电粘接剂60的流动在边框图案53所包围的区域内均匀滞留，可以可靠地进行第1连接焊盘和第2连接焊盘的电连接。
在此，由ACF接合的电连接是通过导电性粒子的电场集中来进行破坏绝缘，ACF接合寿命是由导电性粒子间的平均距离所决定。
因此，在实施例11中，由被夹在第1连接焊盘51与第2连接焊盘52的顶部的导电性粒子来确保导电性的同时，使导电性粒子均匀流动向被边框图案53包围的第1连接焊盘51与第2连接焊盘52周围，可以增加被边框图案53包围的绝缘区域中的导电性粒子间的平均距离。
并且，将第1连接焊盘51和第2连接焊盘52分别形成为微细间距的情况下，在两个连接焊盘51、52中，即使各自边界部分的受电场集中影响的导电性粒子附近的电场强度升高，由于导电性粒子是均匀分散，所以与以往相比可以大幅度提高由第1连接焊盘51与第2连接焊盘52所构成的导体通路的绝缘寿命。
因此，由ACF接合的电特性的提高和绝缘寿命可以应用在和与以往相比更高密度的图案和施加高压的印刷电路板上。
并且，所述第2层刚性基板58，在被边框图案53包围的区域内形成多个贯通孔62，所以可以减少导电粘接剂60中的空隙的产生。如图所示，这些贯通孔62是形成在第2连接焊盘54相互间间隙区域和第2连接焊盘54与边框图案53的内边之间的间隙区域。
另外，在本发明中，所述贯通孔62的形成区域不限于被边框图案53包围的区域内露出的第2层刚性基板58，可以将减少导电粘接剂60空隙的发生、确保第1和第2连接焊盘连接可靠性的贯通孔62仅形成在第2连接焊盘54相互的间隙区域。
下面，参照图6～9说明本发明的实施例11的刚挠性电路板的制造方法的一例。
即，为了制造使层叠硬质基材而成的刚性基板58和由挠性基材构成的挠性基板46一体化而成的刚挠性电路板，要准备具有多个第1连接焊盘51和分别连接于这些第1连接焊盘51的第1导体层50的挠性基板46，并且还准备在端部具有缺口部48的第1层刚性基板49，还准备第2层刚性基板58，该第2层刚性基板58具有：在对应于设在第1层刚性基板49上的缺口部48的位置，以从其缺口部48露出的方式而形成的边框图案53；形成于被该边框图案53包围的区域内的多个第2连接焊盘54；分别形成于这些第2连接焊盘54正下方的多个通孔接点55；分别连接于这些通孔接点55的第2导体层57。
这样，层叠预先准备的第1层刚性基板49和第2层刚性基板58而形成刚性基板45后，在挠性基板46的第1导体层50与所述第2层刚性基板58的边框图案53之间，形成覆盖层59，使边框图案53与第1导体层50电绝缘。
并且，在挠性基板46的第1连接焊盘51与刚性基板45的第2连接焊盘54之间，介入设置各向异性导电粘接剂层60后，通过使挠性基板46的前端部配合在刚性基板45的缺口部48，从而通过各向异性导电粘接剂60压接连接第1连接焊盘51与第2连接焊盘54，从而制造刚挠性电路板。
在这样的刚挠性电路板的制造工序中，介入设置在第2层刚性基板58与挠性基板46之间的各向异性导电粘接剂60，设置在覆盖了由覆盖层59与覆盖层59夹着的第2连接焊盘54的范围，临时固定导电粘接剂60以便密合连接于第2层刚性基板58。在该情况下，导电粘接剂60也密合连接并临时固定于形成在第2层刚性基板58上的边框图案53、该边框图案53上的覆盖层59、及被边框图案53包围的第2连接焊盘54的表面上。
并且，重叠放置在加压基台64上的第2层刚性基板58和层叠于该第2层刚性基板58的挠性基板46，使用加压金属模具来加压加热，从而接合第1连接焊盘51和第2连接焊盘54的顶部。
在该情况下，第1导体层50是从第1连接焊盘51被延伸或连接，但由于在与边框图案53重叠的区域里配置了覆盖层59，所以有利于第1导体层50彼此不会电连接。
另外，挠性基板46是通过缓冲垫65由加压金属模型来加压和加热，所以被边框图案53包围的区域挠曲，因此有利于可以使第1连接焊盘51接近第2连接焊盘54而对两个连接焊盘顶部进行接合。
同样，由于覆盖层59被夹在边框图案53与第1导体层50之间，虽然在第1连接焊盘51和第2连接焊盘54之间产生相当于覆盖层59厚度的间隙，但由于挠性基板46挠曲，因此可以使第1连接焊盘51接近第2连接焊盘54而对两个连接焊盘的顶部进行接合。
本发明并不是限定相对于层叠上述的第1层刚性基板49和第2层刚性基板58所构成的刚性基板45配合挠性基板46的实施方式，也可以是如图10所示的、在由预浸树脂布构成的绝缘层上形成铜箔图案而成的第1层刚性基板58和下层刚性基板58a～58d所构成的多层刚性基板的端部，配合挠性基板46的实施方式。
如图10所示，在这样的实施方式中，在第1层刚性基板49的内部设电阻元件66，从该电阻元件66的端部通过通孔接点可以电连接于上层的导体层。
另外，带有树脂的铜箔层(RCC)68位于下层刚性基板58d的底部，通过电介质层层叠形成在其下层刚性基板58d里面的导体层和带有树脂的铜箔层68内的导体层，从而可以形成电容器67。
这样的刚挠性电路板最好是：在将电子部件安装在表面之前，层叠第1层刚性基板49、第2层刚性基板58、下层刚性基板58a～58d、和带有树脂的铜箔层68之后，在第1层刚性基板49的缺口部配合第1挠性基板51，通过导电粘接剂使第1连接焊盘51和第2连接焊盘54热压接。
图中的挠性基板46，即使使用厚度大致等于或薄于同层的第1层刚性基板49的厚度的基板，也可以通过缓冲垫来进行热压接，所以可以可靠地连接第1连接焊盘51和第2连接焊盘54。
从而，所述刚挠性基板不会在表面突出挠性基板46，可以提供整体薄型化的电子部件安装基板。
并且，由于挠性基板46是配合在第1层刚性基板49的缺口部，所以挠性基板46弯曲时，提高了对上、下、左、右应力的机械强度。
而且，由于第1连接焊盘51和第2连接焊盘54是通过如图11所示的导电粘接剂60来进行电连接，所以电特性比以往的优良，也可以提高可靠性。
另外，按照通常的方法，在第1连接焊盘51和第2连接焊盘54的表面上可以形成镀镍-金层，由此可以可靠地进行各向异性导电粘接剂中的导电性粒子与各连接焊盘的电连接。
下面，参照图11说明使用各向异性导电粘接剂的连接原理。
该导电粘接剂60是环氧树脂类的粘接剂，以导电性粒子69为主成分的凝胶状或片状的混合物。
所述导电性粒子69是在由大致球形的镍或塑料构成的弹性构件70的表面上实施镀金后的粒状物，其粒径是约2～10μm的范围。导电粘接剂60被夹在上侧的挠性基板46与下侧的第2层刚性基板58之间的接合区域72，通过缓冲垫65(参照图9)和冲床金属模具63(参照图9)来加热并同时上、下加压。
并且，导电粘接剂60在被加热和加压时，从多个第1连接焊盘51和第2连接焊盘54的顶部向焊盘周围流动，而被夹在第1连接焊盘51和第2连接焊盘54的顶部，且上、下压扁的多个导电性粒子69在接合区域确保两个焊盘间的电连接。图中的点集合的截面里存在一个或两个导电性粒子69。
另一方面，向第1连接焊盘51和第2连接焊盘54周围流动的导电性粒子69浮游在环氧树脂类粘接剂中，由于导电性粒子69彼此不会接触，所以形成绝缘区域73。
从而，导电粘接剂60在上、下相对的第1连接焊盘51和第2连接焊盘54之间，用导电区域可以确保电连接，并且可以在相邻的第1或第2连接焊盘之间确保绝缘。
并且，由于导电粘接剂60含有环氧树脂类粘接剂，所以流动后在常温下被固化，可以接合挠性基板46和第2层刚性基板58。从而，可以更能提高挠性基板46与第2层刚性基板58之间的机械接合强度。
并且，导电粘接剂60可以添加可塑成分而进行再接合，从常温加热刚挠性电路板，使导电粘接剂60软化而从第2层刚性基板58拉离挠性基板46，可以使其和其他的交换用挠性基板进行再接合。
另外，在本发明的各个实施例中所记载的作用和效果只不过是从本发明产生最理想作用和效果的例子，本发明的作用和效果并不限定在本发明的实施方式所记载的内容。
产业上利用的可能性
如上所说明，本发明是通过介入设置在设在刚性基板上的连接用电极焊盘与设在挠性基板上的连接用电极焊盘之间的各向异性导电粘接剂来进行刚性基板与挠性基板的接合，从而提供抑制在千兆级的电信号的延迟而确保电信号的稳定性，并且电连接性或连接可靠性优良、有利于薄型化的刚挠性基板。

Claims (10)

1.一种刚挠性电路板，是使由硬质基材构成的刚性基板和由挠性基材构成的挠性基板重叠并一体化、并且进行电连接而成的，其特征在于，
是在至少包含连接用电极焊盘的部分的导体层间介入设置各向异性导电粘接剂层，电连接刚性基板和挠性基板而成的；该刚性基板在至少一表面具有设有连接用电极焊盘的导体层；该挠性基板在至少一表面上具有在与所述刚性基板的连接用电极焊盘相对的位置上设有连接用电极焊盘的导体层。
2.根据权利要求1所述的刚挠性电路板，其特征在于，所述挠性基板或所述刚性基板的任一方具有这样的结构：表面具有覆盖层，在该覆盖层设有使所述连接用电极焊盘露出的开口，在该开口内充填所述各向异性导电粘接剂。
3.根据权利要求1或2所述的刚挠性电路板，其特征在于，从所述挠性基板上的覆盖层的开口露出的连接用电极焊盘，以相邻开口的间距为20～500μm而设有多个。
4.根据权利要求1～3中任一项所述的刚挠性电路板，其特征在于，所述挠性基板具有在从表面到达里面的贯通孔内充填导电性物质而成的导通孔，在该导通孔的正上方设有所述连接用电极焊盘。
5.一种刚挠性电路板，是使由硬质基材构成的刚性基板和由挠性基材构成的挠性基板一体化而成的，其特征在于，包括：
挠性基板，具有位于端部的多个第1连接焊盘和分别连接于这些第1连接焊盘的多个第1导体层；
刚性基板，其配置在挠性基板的下方，具有对应于挠性基板端部而设置的边框图案、形成于该边框图案所包围区域的多个第2连接焊盘、分别配置于这些第2连接焊盘正下方的多个通孔接点、连接于这些通孔接点的第2导体层；
绝缘覆盖层，设在所述第1导体层与所述边框图案之间，并且使边框图案与第1导体层电绝缘；
各向异性导电粘接剂层，形成为压接连接所述第1连接焊盘与所述第2连接焊盘。
6.一种刚挠性电路板，是使层叠硬质基材而成的刚性基板和由挠性基材构成的挠性基板一体化而成的，其特征在于，
所述刚性基板由端部具有缺口部的第1层刚性基板和配置在其第1层刚性基板下方的第2层刚性基板所构成；所述第2层刚性基板具有形成为从所述第1层刚性基板的所述缺口部露出的边框图案、形成在该边框图案所包围区域的多个第2连接焊盘、分别设在这些第2连接焊盘的正下方的多个通孔接点、与这些通孔接点连接的第2导体层；
所述挠性基板具有配合在第1层刚性基板的所述缺口部的前端部、设在该前端部的多个第1连接焊盘、分别连接于这些第1连接焊盘的多个第1导体层；
在位于所述第1导体层与边框图案之间的位置，设置使边框图案与所述第1导体层电绝缘的覆盖层；并且，
设置各向异性的导电粘接剂层以将所述第1连接焊盘和第2连接焊盘压接连接。
7.根据权利要求5或6所述的刚挠性电路板，其特征在于，所述第1连接焊盘和第2连接焊盘的宽度及相邻焊盘之间的间隙被形成为实际上相等。
8.根据权利要求5或6所述的刚挠性电路板，其特征在于，在所述第2层刚性基板的被边框图案所包围的露出区域上形成有多个贯通口。
9.根据权利要求5或6所述的刚挠性电路板，其特征在于，所述第1连接焊盘和第2连接焊盘是在其表面上形成镀镍/镀金层而成的。
10.一种刚挠性电路板的制造方法，是使层叠硬质材料而成的刚性基板和由挠性基材构成的挠性基板一体化而构成的刚挠性电路板的制造方法，其特征在于，包括：
准备挠性基板的工序，该挠性基板具有多个第1连接焊盘及分别连接于这些第1连接焊盘的多个第1导体层；
准备第1层刚性基板和第2层刚性基板的工序，该第1层刚性基板在端部具有缺口部，该第2层刚性基板具有从所述缺口部露出的边框图案、被该边框图案包围的多个第2连接焊盘、分别设在这些第2连接焊盘正下方的多个通孔接点、连接于这些通孔接点的第2导体层；
层叠所述第1层刚性基板和第2层刚性基板而做成刚性基板的工序；
在所述挠性基板的第1导体层与所述第2刚性基板的边框图案之间形成覆盖层，而使所述边框图案与第1导体层电绝缘的工序；
在所述挠性基板的第1连接焊盘与所述刚性基板的第2连接焊盘之间，形成各向异性的导电粘接剂层的工序；
使所述挠性基板的前端部配合在所述刚性基板的缺口部，通过所述各向异性的导电粘接剂来压接连接第1连接焊盘和第2连接焊盘的工序。
CNA2005800004711A 2004-06-11 2005-05-23 刚挠性电路板及其制造方法 Pending CN1806474A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004173414 2004-06-11
JP173414/2004 2004-06-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010102432919A Division CN101896037B (zh) 2004-06-11 2005-05-23 刚挠性电路板及其制造方法

Publications (1)

Publication Number Publication Date
CN1806474A true CN1806474A (zh) 2006-07-19

Family

ID=35503554

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010102432919A Expired - Fee Related CN101896037B (zh) 2004-06-11 2005-05-23 刚挠性电路板及其制造方法
CNA2005800004711A Pending CN1806474A (zh) 2004-06-11 2005-05-23 刚挠性电路板及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2010102432919A Expired - Fee Related CN101896037B (zh) 2004-06-11 2005-05-23 刚挠性电路板及其制造方法

Country Status (6)

Country Link
US (2) US7423219B2 (zh)
EP (1) EP1659840A4 (zh)
JP (1) JP5006035B2 (zh)
KR (1) KR100854614B1 (zh)
CN (2) CN101896037B (zh)
WO (1) WO2005122657A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101600306B (zh) * 2009-06-29 2011-03-16 深圳市华大电路科技有限公司 一种需冲型的刚挠结合板的加工方法及其刚挠结合板
US7982135B2 (en) 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
CN102137543A (zh) * 2010-01-22 2011-07-27 揖斐电株式会社 刚挠性电路板及其制造方法
CN102137541A (zh) * 2010-01-22 2011-07-27 揖斐电株式会社 刚挠性电路板及其制造方法
CN102159026A (zh) * 2010-02-12 2011-08-17 揖斐电株式会社 刚挠性电路板及其制造方法
US8071883B2 (en) 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
CN101605429B (zh) * 2009-07-01 2012-01-25 深圳市华大电路科技有限公司 一种需冲型的刚挠结合板的加工方法及专用模具
CN102843860A (zh) * 2011-06-23 2012-12-26 揖斐电株式会社 刚挠性电路板及其制造方法
CN101990355B (zh) * 2009-07-30 2013-02-20 欣兴电子股份有限公司 软硬线路板及其工艺
US8405999B2 (en) 2008-03-10 2013-03-26 Ibiden Co., Ltd. Flexible wiring board and method of manufacturing same
CN103039129A (zh) * 2010-07-29 2013-04-10 诺基亚公司 包括刚柔结合电路板的装置及其相关方法
CN104244563A (zh) * 2013-06-11 2014-12-24 富葵精密组件(深圳)有限公司 电路板结构及其制作方法
CN104640382A (zh) * 2013-11-06 2015-05-20 太阳诱电株式会社 复合基板和刚性基板
CN105228343A (zh) * 2015-09-22 2016-01-06 广东欧珀移动通信有限公司 一种软硬结合板及其制作方法
CN106211639A (zh) * 2016-07-28 2016-12-07 广州杰赛科技股份有限公司 器件埋入式刚挠结合板及其制作方法
WO2024002068A1 (zh) * 2022-06-30 2024-01-04 华为技术有限公司 柔性电路板、电路板组件及电子设备

Families Citing this family (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004093508A1 (ja) * 2003-04-18 2004-10-28 Ibiden Co., Ltd. フレックスリジッド配線板
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
WO2005122657A1 (ja) 2004-06-11 2005-12-22 Ibiden Co., Ltd. フレックスリジッド配線板とその製造方法
CA2605209C (en) * 2005-04-19 2013-10-22 Denki Kagaku Kogyo Kabushiki Kaisha Metal base circuit board, light-emitting diode and led light source unit
US7646567B2 (en) * 2005-06-28 2010-01-12 Seagate Technology Llc Flex on suspension with a heat-conducting protective layer for reflowing solder interconnects
JP4921769B2 (ja) * 2005-10-25 2012-04-25 株式会社リコー プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置
CN101480114A (zh) * 2006-07-05 2009-07-08 富士通株式会社 印刷基板和印刷基板单元以及电子设备
DE102006049562A1 (de) * 2006-10-20 2008-04-24 Qimonda Ag Substrat mit Durchführung und Verfahren zur Herstellung desselben
US7629538B2 (en) * 2006-11-10 2009-12-08 The Boeing Company Stripline flex circuit
US7764498B2 (en) * 2007-09-24 2010-07-27 Sixis, Inc. Comb-shaped power bus bar assembly structure having integrated capacitors
US7709966B2 (en) * 2007-09-25 2010-05-04 Sixis, Inc. Large substrate structural vias
US7715200B2 (en) 2007-09-28 2010-05-11 Samsung Electronics Co., Ltd. Stacked semiconductor module, method of fabricating the same, and electronic system using the same
JP4814277B2 (ja) * 2008-04-18 2011-11-16 ソニーケミカル＆インフォメーションデバイス株式会社 接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜
US20090267183A1 (en) * 2008-04-28 2009-10-29 Research Triangle Institute Through-substrate power-conducting via with embedded capacitance
KR101208379B1 (ko) 2008-05-19 2012-12-05 이비덴 가부시키가이샤 배선판과 그 제조 방법
DE102008028299B3 (de) 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
JPWO2010007704A1 (ja) * 2008-07-16 2012-01-05 イビデン株式会社 フレックスリジッド配線板及び電子デバイス
KR20100101000A (ko) 2008-07-30 2010-09-15 이비덴 가부시키가이샤 플렉스 리지드 배선판 및 그의 제조 방법
KR20110044207A (ko) * 2008-07-30 2011-04-28 스미토모 베이클리트 컴퍼니 리미티드 무전해 구리 도금 방법, 프린트 배선판, 프린트 배선판 제조방법, 반도체 장치
CN101730385B (zh) * 2008-10-10 2012-07-04 深圳富泰宏精密工业有限公司 电路板结构
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
JP5202254B2 (ja) * 2008-11-27 2013-06-05 株式会社ジャパンディスプレイイースト 表示装置および表示装置の製造方法
US20100134995A1 (en) * 2008-12-02 2010-06-03 Raytheon Company Electrical Interconnection System
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8129834B2 (en) * 2009-01-26 2012-03-06 Research Triangle Institute Integral metal structure with conductive post portions
DE102009006757B3 (de) * 2009-01-30 2010-08-19 Continental Automotive Gmbh Lötstopplack-Beschichtung für starrbiegsame Leiterplatten
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
US8610265B2 (en) 2009-06-02 2013-12-17 Hsio Technologies, Llc Compliant core peripheral lead semiconductor test socket
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US8525346B2 (en) 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
WO2010141264A1 (en) 2009-06-03 2010-12-09 Hsio Technologies, Llc Compliant wafer level probe assembly
US8789272B2 (en) 2009-06-02 2014-07-29 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor test socket
WO2010141297A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9054097B2 (en) 2009-06-02 2015-06-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2012061008A1 (en) * 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US8955216B2 (en) 2009-06-02 2015-02-17 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor package
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
JP5617210B2 (ja) * 2009-09-14 2014-11-05 デクセリアルズ株式会社 光反射性異方性導電接着剤及び発光装置
KR101044200B1 (ko) * 2009-09-25 2011-06-28 삼성전기주식회사 리지드-플렉서블 회로기판 및 그 제조방법
KR101051491B1 (ko) 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
US8138019B2 (en) * 2009-11-03 2012-03-20 Toyota Motor Engineering & Manufactruing North America, Inc. Integrated (multilayer) circuits and process of producing the same
US8530755B2 (en) * 2010-03-31 2013-09-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5429019B2 (ja) * 2010-04-16 2014-02-26 富士通株式会社 キャパシタ及びその製造方法
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
JP5679266B2 (ja) * 2010-06-09 2015-03-04 住友電工プリントサーキット株式会社 プリント配線板の接続構造、配線板接続体及び電子機器
JP5587139B2 (ja) * 2010-11-04 2014-09-10 日本特殊陶業株式会社 多層配線基板
TWI501358B (zh) * 2011-04-08 2015-09-21 Unimicron Technology Crop 載板及其製作方法
KR102021845B1 (ko) * 2011-04-28 2019-09-18 가부시키가이샤 가네카 보강판 일체형 플렉서블 프린트 기판
CN102595783A (zh) * 2011-07-27 2012-07-18 田茂福 新型led线路板及方法
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR102134490B1 (ko) 2012-01-12 2020-07-16 시냅틱스 인코포레이티드 단일층 용량성 이미징 센서들
CN103384454B (zh) * 2012-05-04 2016-06-01 常熟东南相互电子有限公司 复合式电路板的制作方法
TWI436718B (zh) 2012-05-04 2014-05-01 Mutual Tek Ind Co Ltd 複合式電路板的製作方法
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US20140120401A1 (en) * 2012-10-30 2014-05-01 Samsung Sdi Co., Ltd. Connecting structure between circuit boards and battery pack having the same
CN103906374B (zh) * 2012-12-28 2017-02-15 富葵精密组件(深圳)有限公司 刚挠结合板及其制作方法
US9974163B2 (en) * 2012-12-28 2018-05-15 Futurewei Technologies, Inc. Miniature high density opto-electronic package
TWI462669B (zh) * 2013-02-08 2014-11-21 Ichia Tech Inc 多層式的軟性印刷電路板及其製造方法
CN104039081B (zh) * 2013-03-04 2017-06-27 联想(北京)有限公司 一种电路板及电路板的制作方法、电子设备
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US9552089B2 (en) 2013-08-07 2017-01-24 Synaptics Incorporated Capacitive sensing using a matrix electrode pattern
TWI501713B (zh) * 2013-08-26 2015-09-21 Unimicron Technology Corp 軟硬板模組以及軟硬板模組的製造方法
US10042489B2 (en) 2013-09-30 2018-08-07 Synaptics Incorporated Matrix sensor for image touch sensing
US9298325B2 (en) 2013-09-30 2016-03-29 Synaptics Incorporated Processing system for a capacitive sensing device
US20150091842A1 (en) 2013-09-30 2015-04-02 Synaptics Incorporated Matrix sensor for image touch sensing
US9459367B2 (en) 2013-10-02 2016-10-04 Synaptics Incorporated Capacitive sensor driving technique that enables hybrid sensing or equalization
CN104582325B (zh) * 2013-10-12 2018-03-27 鹏鼎控股(深圳)股份有限公司 刚挠结合板及其制作方法、电路板模组
US9274662B2 (en) 2013-10-18 2016-03-01 Synaptics Incorporated Sensor matrix pad for performing multiple capacitive sensing techniques
US9081457B2 (en) 2013-10-30 2015-07-14 Synaptics Incorporated Single-layer muti-touch capacitive imaging sensor
US9798429B2 (en) 2014-02-28 2017-10-24 Synaptics Incorporated Guard electrodes in a sensing stack
US10133421B2 (en) 2014-04-02 2018-11-20 Synaptics Incorporated Display stackups for matrix sensor
JP6348759B2 (ja) * 2014-04-16 2018-06-27 オリンパス株式会社 半導体モジュール、接合用治具、および半導体モジュールの製造方法
US9927832B2 (en) 2014-04-25 2018-03-27 Synaptics Incorporated Input device having a reduced border region
US9690397B2 (en) 2014-05-20 2017-06-27 Synaptics Incorporated System and method for detecting an active pen with a matrix sensor
USD785575S1 (en) * 2014-05-28 2017-05-02 Sumitomo Electric Industries, Ltd. Flexible printed wiring board
US10175827B2 (en) 2014-12-23 2019-01-08 Synaptics Incorporated Detecting an active pen using a capacitive sensing device
US10990148B2 (en) 2015-01-05 2021-04-27 Synaptics Incorporated Central receiver for performing capacitive sensing
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
US9939972B2 (en) 2015-04-06 2018-04-10 Synaptics Incorporated Matrix sensor with via routing
US9720541B2 (en) 2015-06-30 2017-08-01 Synaptics Incorporated Arrangement of sensor pads and display driver pads for input device
US10095948B2 (en) 2015-06-30 2018-10-09 Synaptics Incorporated Modulation scheme for fingerprint sensing
US9715304B2 (en) 2015-06-30 2017-07-25 Synaptics Incorporated Regular via pattern for sensor-based input device
CN205028263U (zh) 2015-09-07 2016-02-10 辛纳普蒂克斯公司 一种电容传感器
US10037112B2 (en) 2015-09-30 2018-07-31 Synaptics Incorporated Sensing an active device'S transmission using timing interleaved with display updates
US10067587B2 (en) 2015-12-29 2018-09-04 Synaptics Incorporated Routing conductors in an integrated display device and sensing device
CN106933400B (zh) 2015-12-31 2021-10-29 辛纳普蒂克斯公司 单层传感器图案和感测方法
CN107333392A (zh) * 2017-07-24 2017-11-07 深圳市深印柔性电路有限公司 制程稳定可靠的软硬结合板及其制作方法
US20190269020A1 (en) * 2018-02-26 2019-08-29 Tesla, Inc. System and method for connecting flat flexible cable to printed circuit board
TWI649016B (zh) * 2018-03-26 2019-01-21 同泰電子科技股份有限公司 軟硬複合板及其製法
DE102019103290A1 (de) * 2019-02-11 2020-08-13 Olympus Winter & Ibe Gmbh Autoklavierfähige Elektronik für ein Endoskop, Verfahren zum Herstellen einer autoklavierfähigen Elektronik und Endoskop
CN110221478A (zh) * 2019-06-25 2019-09-10 武汉华星光电技术有限公司 一种背光模组及其制备方法、显示装置
CN110519928B (zh) * 2019-08-12 2020-07-28 珠海杰赛科技有限公司 一种盲槽挠性板的制作工艺
CN110634792B (zh) * 2019-09-26 2023-01-24 上海航天电子通讯设备研究所 一种电气互连基板制造方法
CN113973430B (zh) * 2020-07-23 2024-01-16 华为技术有限公司 一种刚柔板及其制备方法
CN112349668B (zh) * 2020-09-28 2022-04-26 中国电子科技集团公司第二十九研究所 一种采用射频母板的宽带射频模块结构及其设计方法
CN113179597A (zh) * 2021-04-22 2021-07-27 深圳市格瑞弘电子有限公司 一种软硬结合的电路板及其制作方法
EP4099807A1 (en) * 2021-06-01 2022-12-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier interconnection and manufacturing method
CN113438807A (zh) * 2021-06-30 2021-09-24 东莞市小精灵教育软件有限公司 软板与硬板的连接结构及其制作方法
KR20230053967A (ko) * 2021-10-15 2023-04-24 삼성전자주식회사 인쇄회로 기판, 그 제조 방법 및 그를 포함하는 전자 장치
JP2023081520A (ja) * 2021-12-01 2023-06-13 株式会社ジャパンディスプレイ 電子部品の接続方法及び表示装置の製造方法
CN114245573B (zh) * 2021-12-27 2024-07-19 深圳市瑞邦多层线路板科技有限公司 一种内嵌fpc的电路板
EP4235956A1 (en) * 2022-02-28 2023-08-30 Centre national de la recherche scientifique Multilayer waveguide structures for radiofrequency antennas, radiofrequency antennas comprising the same
CN118741837A (zh) * 2023-03-28 2024-10-01 鹏鼎控股(深圳)股份有限公司 可挠式线路基板与折叠型线路板

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59145058A (ja) 1983-02-09 1984-08-20 Matsushita Electric Ind Co Ltd 空気清浄機
JP2657429B2 (ja) * 1990-04-09 1997-09-24 株式会社ミクロ技術研究所 基板の回路実装方法及びその方法に使用する回路基板
JPH0590756A (ja) 1991-09-28 1993-04-09 Ibiden Co Ltd リジツドフレキ基板の製造方法
JPH05226801A (ja) * 1992-02-13 1993-09-03 Casio Comput Co Ltd 回路基板およびその接続構造
US5219292A (en) * 1992-04-03 1993-06-15 Motorola, Inc. Printed circuit board interconnection
JPH0645364A (ja) 1992-07-21 1994-02-18 Fujitsu Ltd 半導体装置の製造方法
JPH0792920A (ja) * 1993-02-08 1995-04-07 Sharp Corp 液晶表示装置
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
JPH07170076A (ja) * 1993-12-16 1995-07-04 Tec Corp 多層配線基板
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
JPH08125342A (ja) 1994-10-21 1996-05-17 Nec Corp フレキシブル多層配線基板とその製造方法
JPH08335759A (ja) 1995-06-07 1996-12-17 Toshiba Corp プリント配線板およびその製造方法
JPH10200256A (ja) 1997-01-14 1998-07-31 Matsushita Electric Ind Co Ltd プリント基板の製造方法
JP3559418B2 (ja) 1997-03-17 2004-09-02 株式会社東芝 プリント回路基板を備えた磁気ヘッド組立体、およびこれを備えた磁気ディスク装置
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2000133944A (ja) 1998-10-22 2000-05-12 Hitachi Cable Ltd 積層配線板およびバンプ付き配線板の製造方法
US6326555B1 (en) * 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
JP3813766B2 (ja) * 1999-07-08 2006-08-23 秋田日本電気株式会社 プリント配線基板の接続構造
JP2001024297A (ja) * 1999-07-09 2001-01-26 Nippon Mektron Ltd 可撓性多層回路基板のスル−ホ−ル導通構造及びその形成法
US6449836B1 (en) * 1999-07-30 2002-09-17 Denso Corporation Method for interconnecting printed circuit boards and interconnection structure
JP2001053188A (ja) * 1999-08-12 2001-02-23 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
JP4375876B2 (ja) 2000-03-14 2009-12-02 パナソニック株式会社 折り曲げ可能な回路基板の製造方法
JP2001284747A (ja) 2000-04-04 2001-10-12 Matsushita Electric Ind Co Ltd フレキシブル配線板
JP2001339126A (ja) 2000-05-30 2001-12-07 Fujikura Ltd フレキシブルプリント基板
TW486721B (en) * 2000-08-30 2002-05-11 Acer Display Tech Inc Plasma display having auxiliary bonding pad
US6703566B1 (en) * 2000-10-25 2004-03-09 Sae Magnetics (H.K.), Ltd. Bonding structure for a hard disk drive suspension using anisotropic conductive film
US6759600B2 (en) * 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
JP2003110240A (ja) 2001-10-01 2003-04-11 Sumitomo Metal Mining Co Ltd 複合配線基板及びその製造方法
JP2003238709A (ja) 2002-02-22 2003-08-27 Risho Kogyo Co Ltd フレキシブルプリント配線板用補強材
US6849935B2 (en) * 2002-05-10 2005-02-01 Sarnoff Corporation Low-cost circuit board materials and processes for area array electrical interconnections over a large area between a device and the circuit board
JP2004063908A (ja) 2002-07-30 2004-02-26 Sumitomo Bakelite Co Ltd 多層フレキシブル配線板及びその製造方法
DE10243637B4 (de) * 2002-09-19 2007-04-26 Ruwel Ag Leiterplatte mit mindestens einem starren und mindestens einem flexiblen Bereich sowie Verfahren zur Herstellung von starr-flexiblen Leiterplatten
JP4133756B2 (ja) * 2003-11-14 2008-08-13 Ｎｅｃ液晶テクノロジー株式会社 プリント配線基板の接続方法
WO2005122657A1 (ja) 2004-06-11 2005-12-22 Ibiden Co., Ltd. フレックスリジッド配線板とその製造方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476531B2 (en) 2006-10-23 2013-07-02 Ibiden Co., Ltd Flex-rigid wiring board and method of manufacturing the same
US8071883B2 (en) 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
US8925194B2 (en) 2006-10-23 2015-01-06 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
US7982135B2 (en) 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
US8525038B2 (en) 2006-10-30 2013-09-03 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
US8479389B2 (en) 2006-10-30 2013-07-09 Ibiden Co., Ltd. Method of manufacturing a flex-rigid wiring board
US9271405B2 (en) 2006-10-30 2016-02-23 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
US8405999B2 (en) 2008-03-10 2013-03-26 Ibiden Co., Ltd. Flexible wiring board and method of manufacturing same
CN101600306B (zh) * 2009-06-29 2011-03-16 深圳市华大电路科技有限公司 一种需冲型的刚挠结合板的加工方法及其刚挠结合板
CN101605429B (zh) * 2009-07-01 2012-01-25 深圳市华大电路科技有限公司 一种需冲型的刚挠结合板的加工方法及专用模具
CN101990355B (zh) * 2009-07-30 2013-02-20 欣兴电子股份有限公司 软硬线路板及其工艺
CN102137541A (zh) * 2010-01-22 2011-07-27 揖斐电株式会社 刚挠性电路板及其制造方法
CN102137543A (zh) * 2010-01-22 2011-07-27 揖斐电株式会社 刚挠性电路板及其制造方法
US8569630B2 (en) 2010-01-22 2013-10-29 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
US8658904B2 (en) 2010-01-22 2014-02-25 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
CN102137543B (zh) * 2010-01-22 2014-09-24 揖斐电株式会社 刚挠性电路板及其制造方法
CN102159026A (zh) * 2010-02-12 2011-08-17 揖斐电株式会社 刚挠性电路板及其制造方法
CN102159026B (zh) * 2010-02-12 2014-03-05 揖斐电株式会社 刚挠性电路板及其制造方法
CN103039129B (zh) * 2010-07-29 2015-06-03 诺基亚公司 包括刚柔结合电路板的装置及其相关方法
CN103039129A (zh) * 2010-07-29 2013-04-10 诺基亚公司 包括刚柔结合电路板的装置及其相关方法
CN102843860A (zh) * 2011-06-23 2012-12-26 揖斐电株式会社 刚挠性电路板及其制造方法
CN104244563A (zh) * 2013-06-11 2014-12-24 富葵精密组件(深圳)有限公司 电路板结构及其制作方法
CN104640382A (zh) * 2013-11-06 2015-05-20 太阳诱电株式会社 复合基板和刚性基板
CN104640382B (zh) * 2013-11-06 2018-06-01 太阳诱电株式会社 复合基板和刚性基板
CN105228343A (zh) * 2015-09-22 2016-01-06 广东欧珀移动通信有限公司 一种软硬结合板及其制作方法
CN106211639A (zh) * 2016-07-28 2016-12-07 广州杰赛科技股份有限公司 器件埋入式刚挠结合板及其制作方法
CN106211639B (zh) * 2016-07-28 2019-03-08 广州杰赛科技股份有限公司 器件埋入式刚挠结合板及其制作方法
WO2024002068A1 (zh) * 2022-06-30 2024-01-04 华为技术有限公司 柔性电路板、电路板组件及电子设备

Also Published As

Publication number Publication date
JPWO2005122657A1 (ja) 2008-04-10
CN101896037B (zh) 2013-08-14
EP1659840A1 (en) 2006-05-24
US20080107802A1 (en) 2008-05-08
JP5006035B2 (ja) 2012-08-22
US20070012475A1 (en) 2007-01-18
KR20060052696A (ko) 2006-05-19
KR100854614B1 (ko) 2008-08-27
WO2005122657A1 (ja) 2005-12-22
US7423219B2 (en) 2008-09-09
CN101896037A (zh) 2010-11-24
EP1659840A4 (en) 2010-03-03

Similar Documents

Publication Publication Date Title
CN1806474A (zh) 刚挠性电路板及其制造方法
CN1765161A (zh) 刚挠性电路板
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1186971C (zh) 印刷电路板、电池组件和印刷电路板的制造方法
CN1246901C (zh) 电路装置及其制造方法
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1275312C (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1204610C (zh) 安装电子元件后的零件的制造方法及其制造装置
CN1145206C (zh) 膜载带、半导体组装体、半导体装置及其制造方法、安装基板
CN1098023C (zh) 印制布线板及其制造方法
CN1245857C (zh) 电路基板及其安装方法、以及使用该电路基板的电子设备
CN1669374A (zh) 复合多层基板及使用该基板的组件
CN1882224A (zh) 配线基板及其制造方法
CN1222989C (zh) 多层柔性布线板及其制造方法
CN101069457A (zh) 多层印刷电路板
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1925717A (zh) 电路板和包括电路板的电子设备和制造电路板的方法
CN1260795C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1197150C (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1344014A (zh) 半导体器件和半导体组件
CN1750244A (zh) 线路板、其制造方法以及半导体器件
CN1518080A (zh) 电子元件封装结构及其制造方法
CN1339176A (zh) 半导体装置及其制造方法,制造装置,电路基板和电子装置
CN1144016A (zh) 半导体组件的制造方法及半导体组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20060719