CN1925717A - 电路板和包括电路板的电子设备和制造电路板的方法 - Google Patents

电路板和包括电路板的电子设备和制造电路板的方法 Download PDF

Info

Publication number
CN1925717A
CN1925717A CNA2006101262308A CN200610126230A CN1925717A CN 1925717 A CN1925717 A CN 1925717A CN A2006101262308 A CNA2006101262308 A CN A2006101262308A CN 200610126230 A CN200610126230 A CN 200610126230A CN 1925717 A CN1925717 A CN 1925717A
Authority
CN
China
Prior art keywords
interval
opening
pads
substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101262308A
Other languages
English (en)
Other versions
CN1925717B (zh
Inventor
绳田智彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN1925717A publication Critical patent/CN1925717A/zh
Application granted granted Critical
Publication of CN1925717B publication Critical patent/CN1925717B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0293Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/173Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种电路板包括基板、在基板上设置的第一导电焊盘、在基板上与第一导电焊盘相距第一间隔而设置的第二导电焊盘、在基板上延展并具有开口的掩模和在开口中设置的导电材料,所述开口在至少部分第一导电焊盘、至少部分第二导电焊盘和至少部分基板的介入区上延展,所述介入区在第一和第二导电焊盘之间延展,所述导电材料在至少部分第一导电焊盘、至少部分介入区和至少部分第二导电焊盘上延展。

Description

电路板和包括电路板的电子设备和制造电路板的方法
技术领域
本发明一般涉及具有预定电路图样的电路板,包括该电路板的电子设备和制造电路板的方法。
要求2005年8月29日提交的日本专利申请No.2005-248449的优先权,其内容结合于此,以作参考。
背景技术
为了更加完整地描述本发明所属技术,这里将结合以下在本申请中引用或标识的所有专利、专利申请、专利公开和科学文章等的全部内容,以作参考。
一般,用于制造电路板的过程可以包括,但不限于,以下三个过程。第一个过程是设计在基板上形成的电路,从而确定电路的设计值。第二个过程是根据设计值,制造电路板。第三个过程是针对制造的电路板,执行一组预定测试。当测试证实了电路板有任何设计缺陷时,改变电路设计,确定新的电路设计值,之后进行上述第二和第三个过程。重复上述第一到第三个过程,直到测试证实没有设计缺陷。
为易于测试电路板,使用了以下技术。在电路设计过程中,设计包括零欧姆电阻的电路。在测试过程中,使用零欧姆电阻形成短路,或使用其来测试通过零欧姆电阻的电流。典型地,可以用具有极低电阻和与片式电阻或引线式电阻相似形状的相对元件(relativeelement),实现零欧姆电阻。
对于电路配置,零欧姆电阻是不需要的。从这点来看,在完成电路板设计之后,消除或删除所用的零欧姆电阻,以执行电路板的批量生产是更好的。从反面来看,在批量生产过程中,可以再次使用零欧姆电阻来检测电路板的任何缺陷。实际上,通常可以执行包括零欧姆电阻的电路板的批量生产。首次公开的日本待审专利申请,No.7-86729公开一种在电路板上装设零欧姆电阻的常规技术。
如上所述,考虑到易于执行电路板的测试,批量生产其上装设有零欧姆电阻的电路板是有利的,但是,考虑到增加的电路板总成本,这又是不利的。零欧姆电阻的附加成本和在电路板上装设零欧姆电阻的另一附加成本导致总成本的增加。总体上,装设零欧姆电阻的次品率近似等于装设多种其它电路元件的次品率。增加要装设在电路板上的零欧姆电阻的数量,会降低电路板的制造成品率。
可以提出可选建议来设计电路板,即使牺牲测试的方便,也不使用零欧姆电阻。但是,在这种情况下,如果电路板出现任何缺陷,调查电路板的一个或多个缺陷部分需要附加的过程来切割电路图样。该附加过程会对电路板造成相当大的损坏风险。即使通过附加过程恢复了缺陷部分,这种相当大的损坏风险也可能会造成电路板不可用。
考虑到上述问题,本领域技术人员将从该公开中明显看到,需要一种改进的电路板、改进的电子设备和制造电路板的改进方法。本领域技术人员将从该公开中明显看到,本发明针对本领域的该需求以及其它需求。
发明内容
因此,本发明的主要目标是提供一种适于方便测试的电路板。
本发明的另一目标是提供一种适于降低成本的电路板。
本发明的另一目标是提供一种适于改善成品率的电路板。
本发明的主要目标是提供一种适于方便测试的电子设备。
本发明的另一目标是提供一种适于降低成本的电子设备。
本发明的另一目标是提供一种适于改善成品率的电子设备。
本发明的主要目标是提供一种适于方便测试的制造电路板的方法。
本发明的另一目标是提供一种适于降低成本的制造电路板的方法。
本发明的另一目标是提供一种适于改善成品率的制造电路板的方法。
根据本发明的第一方面,电路板可以包括基板、在基板上设置的第一导电焊盘、在基板上与第一导电焊盘相距第一间隔而设置的第二导电焊盘、在基板上延展并具有开口的掩模和在开口中设置的导电材料,所述开口在至少部分第一导电焊盘、至少部分第二导电焊盘和至少部分基板的介入区上延展,所述介入区在第一和第二导电焊盘之间延展,所述导电材料在至少部分第一导电焊盘、至少部分介入区和至少部分第二导电焊盘上延展。
优选地,导电材料可以包括,焊料。优选地,可以通过回流(reflow)设置焊料。优选地,电路板还可以包括在基板上设置的第一装设焊盘,以及在基板上与第一装设焊盘相距第二间隔而设置的第二装设焊盘,其中第一间隔比第二间隔狭窄。
优选地,开口可以具有第一中心轴和垂直于第一中心轴的第二中心轴。开口可以具有由点迹限定的周边,点迹具有离第二中心轴的第三间隔和离第一中心轴的第四间隔。限定第三间隔与第一中心轴平行。限定第四间隔与第二中心轴平行。当第四间隔简单地增加时,第三间隔简单地减小。当第四间隔简单地减小时,第三间隔简单地增加。
优选地,第一和第二中心轴在位于介入区的中心位置处彼此交叉。
优选地,开口可以具有圆形状或椭圆形状。
根据本发明的第二方面,电子设备可以包括:包括电路板的壳体。电路板还可以包括基板、在基板上设置的第一导电焊盘、在基板上与第一导电焊盘相距第一间隔而设置的第二导电焊盘、在基板上延展并具有开口的第一掩模和在开口中设置的导电材料,所述开口在至少部分第一导电焊盘、至少部分第二导电焊盘和至少部分基板的第一介入区上延展,所述导电材料在至少部分第一导电焊盘、至少部分第一介入区和至少部分第二导电焊盘上延展。
根据本发明的第三方面,形成电路板的方法可以包括:准备具有彼此之间分离第一间隔的第一和第二导电焊盘的基板;形成在基板上延展的第一掩模,第一掩模具有在至少部分第一导电焊盘、至少部分第二导电焊盘和至少部分基板的介入区的第一开口,所述介入区在第一和第二导电焊盘之间延展;以及在第一开口内形成第一导电材料,第一导电材料在至少部分第一导电焊盘、至少部分介入区和至少部分第二导电焊盘上延展。
优选地,第一导电材料可以包括焊料。优选地,可以通过回流设置第一导电材料。优选地,准备基板可以包括准备具有彼此之间分离第二间隔的第一和第二装设焊盘的基板,其中第一间隔比第二间隔狭窄。
优选地,形成第一掩模包括形成具有第一开口的第一掩模,所述第一开口具有第一中心轴和垂直于第一中心轴的第二中心轴。第一开口具有由点迹限定的周边,点迹具有离第二中心轴的第三间隔和离第一中心轴的第四间隔。限定第三间隔与第一中心轴平行。限定第四间隔与第二中心轴平行。当第四间隔简单地增加时,第三间隔简单地减小。当第四间隔简单地减小时,第三间隔简单地增加。
优选地,第一和第二中心轴可以在位于介入区的中心位置处彼此交叉。
优选地,第一开口具有圆形状或椭圆形状。
优选地,形成第一导电材料包括,使用具有与第一掩模的第一开口形状相似的第二开口的掩模模板,执行第一导电材料的回流。
优选地,本方法还可以包括,在第一开口内形成第一导电材料的同时,使用掩模模板执行回流,在第一和第二焊盘上形成第二导电材料,其中掩模模板还具有与第一和第二装设焊盘的每一个都形状相似的、用于形成第二导电材料的第三开口。
优选地,在第二开口边缘,掩模模板具有比第一间隔更大的厚度。
优选地,第二开口在尺寸上大于第一开口。
从以下参考附图示出本发明实施例的详细描述中,本发明的这些和其它目标、特征、方面和优点对本领域技术人员来说,将是显而易见的。
附图说明
现在参考作为该原始公开的部分内容的附图:
图1A是示出根据本发明第一实施例,包括焊盘结构的电路板的局部平面透视图;
图1B是沿图1A的A-A线的局部横截面的正视图;
图2A是示出根据本发明第一实施例,电路板上的装设焊盘的局部平面透视图;
图2B是示出制造方法中包括的步骤中,具有放置在图2A的装设焊盘上的孔的掩模模板的平面图;
图3是示出图1电路板的等效电路的图;
图4是示出形成图1电路板的方法中包括的顺序步骤的流程图;
图5A是示出根据本发明第一实施例,具有第一预定图样开口的掩模模板的局部平面;
图5B是沿图5A的B-B线的局部横截面的正视图;
图6是示出根据本发明第一实施例,位于基板上的掩模的局部平面图;
图7A是示出根据本发明的第二实施例,包括焊盘结构的电路板的局部平面透视图;
图7B是沿图7A的A-A线的局部横截面的正视图;
图8A是示出根据本发明的第三实施例,包括焊盘结构的电路板的局部平面透视图;
图8B是沿图8A的A-A线的局部横截面的正视图;
图9A是示出根据本发明的第四实施例,包括焊盘结构的电路板的局部平面透视图;
图9B是沿图9A的A-A线的局部横截面的正视图;以及
图10是示出包括根据本发明的第一到第四实施例中的每一个的电路板的蜂窝电话的正面图。
具体实施方式
现在将参考图描述本发明的所选实施例。本领域技术人员将从本公开中清楚看到,以下对本发明实施例的描述只提供来作说明之用,而不是为了限制由所附权利要求及其等同物所限定的本发明。
第一实施例:
图1A是示出根据本发明第一实施例,包括焊盘结构的电路板的局部平面透视图。图1B是沿图1A的A-A线的局部横截面的正视图。电路板可以包括,但不限于,基板10、一对第一和第二焊盘11和12、第一和第二接线13和14、抗蚀层15和焊料16。在基板10上设置第一和第二焊盘11和12。第一和第二焊盘11和12的每一个具有电导性。第一和第二焊盘11和12彼此相距预定间隔。第二焊盘11与第一配线13电气相连。第二焊盘12与第二配线14电气相连。第一和第二接线13和14延展于盘10上。第一和第二焊盘11和12以及第一和第二接线13和14的每一个可以由例如金属的导电材料制成。导电材料的典型示例可以包括,但不限于,铜(Cu)和金(Au)。可以使用镀铜层或镀金层。
第一和第二焊盘11和12用作执行电路板测试的测试点。除了在执行测试时,第一和第二焊盘11和12也用作预定电路图样的部分。在平面图中,第一和第二焊盘11和12具有半椭圆形。即,由第一直线边缘11a和第一半椭圆弯曲边缘11b限定第一焊盘11。由第二直线边缘12a和第二半椭圆弯曲边缘12b限定第一焊盘12。
放置第一和第二焊盘11和12,使第一和第二直线边缘11a和12a彼此面对,但彼此分隔。第一和第二直线边缘11a和12a彼此平行地延展。即,第一和第二直线边缘11a和12a沿平行于基板10的表面的第一水平方向延展。第一和第二直线边缘11a和12a沿近似垂直于第一水平方向的第二水平方向,彼此分隔。第一和第二焊盘11和12具有彼此对准,并平行于第二水平方向的第一和第二半主轴。第一和第二焊盘11和12还具有彼此平行,并平行于第一水平方向的第一和第二副轴。
第一和第二配线13和14在第一和第二焊盘11和12的第一和第二纵向中心轴上延展。第一和第二配线13和14从第一和第二半椭圆弯曲边缘11b和12b向外延展。第一焊盘11具有由其沿第一水平方向的最大尺寸限定的第一尺寸。第一尺寸与第一直线边缘11a的第一长度相对应。第二焊盘12具有由其沿第一水平方向的最大尺寸限定的第二尺寸。第二尺寸与第二直线边缘12a的第二长度相对应。第二直线边缘12a的第二长度可以等于第一直线边缘11a的第一长度。
第一焊盘11具有沿平行于第二水平方面的第一半主轴而限定的第三尺寸。第三尺寸与第一半主轴的长度相对应。第一半主轴的长度与第一直线边缘11a和在第一配线13与第一半椭圆弯曲边缘11b之间的连接点之间的间隔相对应。换言之,在第一半主轴上测量第三尺寸。
第二焊盘12具有沿平行于第二水平方面的第二半主轴而限定的第四尺寸。第四尺寸与第一半主轴的长度相对应。第一半主轴的长度与第二直线边缘12a和在第二配线14与第二半椭圆弯曲边缘12b之间的连接点之间的间隔相对应。换言之,在第二半主轴上测量第四尺寸。
例如,第一和第二焊盘的第一、第二、第三和第四尺寸可以是,但不限于,0.4毫米。由第一和第二直线边缘11a和12a之间的间隔限定第一和第二焊盘11和12之间的间隔。第二焊盘11和12之间的间隔可以是,但不限于,0.1毫米。
第一焊盘11具有第一侧面部分11c和第一中心部分11d。第一侧面部分11c沿着并邻接第一半椭圆弯曲边缘11b延展。第一中心部分11d具有半椭圆形状。第一侧面部分11c部分地围绕第一中心部分11d。第一侧面部分11c和第一直线边缘11a限定第一中心部分11d。第一焊盘11在第一侧面部分11c和第一中心部分11d之间没有物理边界。
第二焊盘12具有第二侧面部分12c和第二中心部分12d。第二侧面部分12c沿着并邻接第二半椭圆弯曲边缘12b延展。第二中心部分12d具有半椭圆形状。第二侧面部分12c部分地围绕第二中心部分12d。第二侧面部分12c和第二直线边缘12a限定第二中心部分12d。第二焊盘12在第二侧面部分12c和第二中心部分12d之间没有物理边界。
抗蚀层15在基板10、第一和第二配线13和14、以及第一和第二焊盘11和12的第一和第二侧面部分11c和12c上延展。在平面图中,抗蚀层15具有椭圆形的开口15a。开口15a具有与第一和第二焊盘11和12的半主轴对准的主轴。开口15a的主轴平行于第二水平方向。开口15a具有沿第一水平方向限定的第一最大尺寸。开口15a具有沿第二水平方向限定的第二最大尺寸。第二最大尺寸限定在开口15a的主轴上。典型地,第一最大尺寸可以是,但不限于,0.3毫米。典型地,第二最大尺寸可以是,但不限于,0.8毫米。
开口15a延展过第一和第二焊盘11和12的第一和第二中心部分11d和12d,以及基板10的表面的第一介入区10a。第一介入区10a限定在第一和第二焊盘11和12的第一和第二直线边缘11a和12a之间。即,基板10的表面的第一介入区10a位于第一和第二焊盘11和12的第一和第二直线边缘11a和12a之间。开口15a具有位于第一介入区10a的中心处的中心。
在开口15a中设置焊料16,使焊料16延展过第一和第二焊盘11和12的第一和第二中心部分11d和12d,以及基板10的表面的第一介入区10a。焊料16是导电的。第一和第二焊盘11和12通过焊料16彼此相连。换言之,焊料16将第一和第二焊盘11和12彼此桥接。
另外,在基板10的表面上设置装设焊盘,从而在装设(mounting)焊盘上装设例如电阻元件的元件。图2A是示出根据本发明第一实施例,电路板上的装设焊盘的局部平面透视图。图2B是示出制造方法中包括的步骤中,具有放置在图2A的装设焊盘上的孔的掩模的平面图。
如图2A所示,在基板10的表面上设置第一和第二装设焊盘41和42。第一和第二装设焊盘41和42彼此分隔。第一和第二装设焊盘41和42的典型形状示例可以包括,但不限于,矩形和正方形。在正方形的情况下,第一和第二装设焊盘41和42具有,但不限于,近似0.4毫米长的每一侧。第一和第二装设焊盘41和42之间的间隔限定在第一和第二装设焊盘41和42的第一和第二对立侧之间。第一和第二装设焊盘41和42之间的典型间隔示例可以是,但不限于,近似0.2毫米。
第三配线43从在第一装设焊盘41的第一对立侧对面的第一相反侧向外延展。第四配线44从在第二装设焊盘42的第二对立侧对面的第二相反侧向外延展。第一装设焊盘41与第三配线43电气相连。第二装设焊盘42与第四配线44电气相连。第一和第二装设焊盘41和42,以及第三和第四连接线43和44中的每一个可以由例如金属的导电材料制成。导电材料的典型示例可以包括,但不限于,铜(Cu)和金(Au)。可以使用镀铜层或镀金层。设置在第一和第二装设焊盘41和42之间连接的元件。第一和第二装设焊盘41和42之间的间隔可以设置成0.5毫米。
抗蚀层15在第三和第四连续43和44,以及第一和第二装设焊盘41和42上延展。设置在第一和第二装设焊盘41和42之间连接的元件。该元件具有分别与第一和第二装设焊盘41和42电气相连的第一和第二电极。
在制造过程中,在抗蚀层15以及第一和第二装设焊盘41和42上放置金属掩模20。金属掩模20具有位于第一和第二装设焊盘41和42的中心位置之上的第一和第二孔20b和20c。在平面图中,第一和第二孔20b和20c的典型形状示例可以是,但不限于,直径为大约0.3毫米的圆。
优选地,第一和第二焊盘11和12之间的间隔可以比第一和第二装设焊盘41和42之间的间隔狭窄,从而促进回流过程中,具有表面张力的回流焊料16在第一和第二焊盘11和12之间进行桥接。第一和第二焊盘11和12之间的更狭窄的间隔需要比装设上述零欧姆电阻所需的装设面积更狭窄的装设面积。使焊料16桥接或电气连接第一和第二焊盘11和12,提供或保证了测试点。第一和第二焊盘11和12之间的间隔典型地可以是,但是不限于,大约0.1毫米。如上所述,第一和第二装设焊盘41和42之间的间隔典型地可以是,但是不限于,大约0.2毫米。
以下两个因素可以消除零欧姆电阻。第一因素是第一和第二焊盘11和12之间的间隔可以比第一和第二装设焊盘41和42之间的间隔狭窄。第二因素是焊料16在第一和第二焊盘11和12之间进行桥接。不设置零欧姆电阻减少在基板10上装设的部件或元件数量。不设置零欧姆电阻意味着不进行任何用于装设零欧姆电阻的过程。不设置零欧姆电阻可以降低由于电阻自身或装设时的缺陷造成的次品率。不设置零欧姆电阻可以降低电路板成本,并改善其成品率。
在去除桥接第一和第二焊盘11和12的焊料16之后,第一和第二焊盘11和12对可以用作测试点。图3是示出图1电路基板的等效电路的图。将第一和第二设备D1和D2与电源P电气串联。例如,第一设备D1可以是产生预定电压的电压设备。例如,第二设备D2可以存储器。第一设备D1电气连接在电源P与第一焊盘11之间。第二设备D2电气连接在第二焊盘12与地之间。第一和第二焊盘11和12通过焊料16彼此相连。在去除桥接第一和第二焊盘11和12的焊料16之后,第一和第二焊盘11和12对可以用作测试点。例如,当只能测试流经第二焊盘12的第二电流时,也只能测试流经第一焊盘11的第一电流。这就方便了电路板测试的完成。
将描述形成上述电路板的方法。图4是示出形成图1电路板的方法中包括的顺序步骤的流程图。
在步骤S11,准备基板10。在基板10的表面上形成金属层。金属层可以包括,但不限于,镀铜(Cu)或镀金(Au)层。执行光刻过程,使金属层形成图样,从而在基板10上形成具有预定图样的第一和第二焊盘11和12、第一和第二配线13和14、第一和第二装设焊盘41和42、第三和第四配线43和44、以及电路图样。图1A、1B、2A和2B中示出了第一和第二配线13和14、第一和第二装设焊盘41和42和第三和第四配线43和44。未示出电路图样。
在步骤S12,形成在基板10上延展的抗蚀层15,使抗蚀层15覆盖第一和第二焊盘11和12、第一和第二配线13和14、第一和第二装设焊盘41和42、第三和第四配线43和44、以及电路图样。在抗蚀层15中形成开口15a和另一开口15e。开口15a延展过第一和第二焊盘11和12的第一和第二中心部分11d和12d,以及第一和第二焊盘11和12之间的第一介入区10a。开口15e延展过第一和第二装设焊盘41和42,以及基板10表面的第二介入区,其中第二介入区位于第一和第二装设焊盘41和42之间。如稍后将描述的,延展过第一和第二焊盘11和12的开口15a方便了焊料16在第一和第二焊盘11和12之间进行桥接。开口15a具有位于第一介入区10a的中心处的中心。即,开口15a的中心位于第一和第二焊盘11和12之间的中间位置。
在步骤S13,在焊料掩模15上放置掩模模板,以在基板10上的所选区上形成焊料16。掩模模板可以是金属掩模模板。可以用具有第一、第二和第三预定图样开口20a、20b和20c的金属板实现金属掩模模板。第一、第二和第三预定图样开口20a、20b和20c具有预定形状和预定尺寸。将掩模模板与基板10对准,从而使第一预定图样开口20a位于第一和第二焊盘11和12之上,而第二和第三预定图样开口20b和20c分别位于第一和第二装设焊盘41和42之上。在掩模模板20的上表面施加料膏。移动橡胶滚轴,使其沿掩模模板20的上表面滑动,以将料膏添进掩模20的第一、第二和第三预定图样开口20a、20b和20c。然后,从基板10上移除掩模目标20,从而在基板10上形成了预定图样的掩模膏。
如上所述,掩模模板20在预定位置处具有第一、第二和第三预定图样开口20a、20b和20c,从而使第一预定图样开口20a位于第一和第二焊盘11和12之上,而第二和第三预定图样开口20b和20c分别位于第一和第二装设焊盘41和42之上。图5A是示出根据本发明第一实施例,具有第一预定图样开口的掩模模板的局部平面图。图5B是沿图5A的B-B线的局部横截面的正视图。掩模模板20具有第一预定图样开口20a,第一预定图样开口20a可以具有第一中心轴“X”和垂直于第一中心轴“X”的第二中心轴“Y”。第一预定图样开口20a可以具有由点迹“P”限定的周边“C”,点迹“P”具有离第二中心轴“Y”的间隔“D”和离第一中心轴“X”的间隔“d”。限定间隔“D”与第一中心轴平行。限定间隔“d”与第二中心轴平行。当间隔“d”简单地增加时,间隔“D”简单地减小。当间隔“d”简单地减小时,间隔“D”简单地增加。
例如,周边“C”上的点“P1”具有离第二中心轴“Y”的间隔“D1”和离第一中心轴“X”的间隔“d1”。周边“C”上的另一点“P2”具有离第二中心轴“Y”的间隔“D2”和离第一中心轴“X”的间隔“d2”。间隔“D1”大于间隔“D2”。间隔“d1”小于间隔“d2”。当将周边“C”上的点“P”从点“P1”移动到点“P2”时,离第二中心轴“Y”的间隔“D”从间隔“D1”减小到间隔“D2”,同时离第一中心轴“X”的间隔“d”从间隔“d1”增加到间隔“d2”。
优选地,第一和第二中心轴“X”和“Y”在位于介入区中的中心位置处彼此交叉,介入区在第一和第二焊盘11和12,与第一和第二焊盘11和12之间的第一介入区10a之间。
典型地,第一预定图样开口20a的周边“C”可以具有平面视图中的圆形状或椭圆形状。
第一预定图样开口20a延展过第一和第二焊盘11和12的第一和第二中心部分11d和12d,以及基板10表面的第一介入区10a。掩模模板20还具有在平面图中呈圆形的第二预定图样开口20b。第二预定图样开口20b延展过第一装设焊盘41的中心部分。掩模20还具有在平面图中呈圆形的第三预定图样开口20c。第三预定图样开口20c延展过第二装设焊盘42的中心部分。
第一预定图样开口20a位于覆盖第一和第二焊盘11和12以及基板10表面的抗蚀层15上。当掩模20位于基板10上时,在平面图上,第一预定图样开口20a与位于第一和第二焊盘11和12之间的第一介入区10a对准。第一预定图样开口20a延展过抗蚀层15的预定区,抗蚀层15的预定区刚好位于第一和第二焊盘11和12的第一和第二中心部分11d和12d上,以及第一和第二中心部分11d和12d之间的介入区10a上。第一预定图样开口20a具有与第一和第二焊盘11和12组合而成的椭圆形相似的椭圆形状。
图6是示出根据本发明第一实施例,位于基板上的掩模的局部平面图。如图6所示,相对基板10定位或对准掩模15,从而使掩模20的第一预定图样开口20a的椭圆边缘,在平面图上与第一和第二焊盘11和12的第一和第二半椭圆弯曲边缘对11b和12b对准。掩模20的第一预定图样开口20a具有沿第一水平方向限定的第一最大尺寸0.4毫米,以及沿第二水平方向限定的第二最大尺寸0.9毫米。掩模20的第一预定图样开口20a具有比抗蚀层15的开口15a的面积更大的面积。
第一预定图样开口20a的更大面积可以保证更大量的料膏。基板10上的料膏的量依赖于第一预定图样开口20a的面积和掩模20的厚度。一般,掩模20具有固定的厚度。通过改变掩模20的第一预定图样开口20a的面积,可以改变料膏的量。例如,抗蚀层15的开口15a可以具有大约0.18平方毫米的面积,而掩模20的第一预定图样开口20a可以具有大约0.27平方毫米的面积。掩模20可以具有大约0.12毫米的厚度。填充第一预定图样开口20a的料膏的量可以是大约0.0324立方毫米。
如图5B所示,第一预定图样开口20a具有周边,周边厚度比第一和第二焊盘11和12之间的间隔更大。如上所述,填充第一预定图样开口20a的料膏的量依赖于第一预定图样开口20a的面积和掩模20的厚度。增加掩模20的厚度允许减小第一预定图样开口20a的面积,从而保证了填充掩模20的第一预定图样开口20a的固定量的料膏。过度减小第一预定图样开口20a的面积,会导致料膏与第一预定图样开口20a固定地接合,从而与掩模20一起移除了料膏,而没有料膏留在基板10上。为保证移除掩模20的同时,在基板10上留下料膏,使第一预定图样开口20a的周边厚度大于第一和第二焊盘11和12之间的间隔是有效的。
增加焊料的表面张力使得很难填充掩模开口,而又不过度涂敷掩模。减小掩模的厚度使得很难填充掩模开口,而又不过度涂敷掩模。为方便焊料填充掩模20的第一预定图样开口20a,使第一预定图样开口20a的周边厚度大于第一和第二焊盘11和12之间的间隔是有效的。为减小掩模20的重量,除了与第一预定图样开口20a的周边邻接的部分,可以改变掩模20来减小掩模20的厚度。即,第一预定图样开口20a的周边大于掩模20的平均厚度。
将掩模20用来将料膏选择性地施加在第一和第二焊盘11和12的第一和第二中心部分11d和12d上,以及基板10表面的第一介入区10a上。第一和第二装设焊盘41和42之间的间隔大约是0.2毫米。减小掩模20的厚度会增大第一预定图样开口20a的必要面积,从而,保证用于连接元件与基板的必要焊料量。增大第一预定图样开口20a的必要面积会导致焊盘之间的意想不到的短路。
掩模20具有第一、第二和第三预定图样开口20a、20b和20c。第一预定图样开口20a延展过第一和第二焊盘11和12的第一和第二中心部分11d和12d,以及基板10表面的第一介入区10a。第一介入区10a位于第一和第二焊盘11和12之间。第二和第三预定图样开口20b和20c分别延展过第一和第二装设焊盘41和42。基板10表面的第二介入区10b位于第一和第二装设焊盘41和42之间。
相对于基板10定位掩模20。在掩模20上施加料膏。移动橡胶滚轴,使其沿掩模上表面滑动,以将料膏填进掩模20的第一预定图样开口20a,以及第二和第三预定图样开口20b和20c。因此,料膏的第一部分延展过第一和第二焊盘11和12的第一和第二中心部分11d和12d,以及基板10表面的第一介入区10a。如图2B所示,料膏的第二和第三部分分别延展过第一和第二装设焊盘41和42的中心区。掩模20的第二和第三预定图样开口20b和20c的典型形状示例可以是,但不限于,圆。优选地,第二和第三预定图样开口20b和20c的圆直径可以比正方形的装设焊盘41和42的每一侧长度小。圆直径的典型示例是,但不限于,大约0.3毫米。
再次参考图4,在步骤S13,使用掩模20来选择性地施加焊料。第一块焊料放置在第一和第二焊盘11和12的第一和第二中心部分11d和12d,以及基板10表面的第一介入区10a上。第二块焊料放置在第二装设焊盘41上。第三块焊料放置在第三装设焊盘42上。
在步骤S14,完成了第一、第二和第三块焊料的放置之后,从基板10上移除掩模20。
在步骤S15,在基板10上放置预定元件组。预定元件组可以包括,但不限于,一个或多个电阻元件。在典型情况下,可以在第一和第二装设焊盘41和42之间放置电阻元件。可以使用贴片机来执行预定元件组的放置。在基板10上放置元件,同时,被放置的元件挤压焊料。
在步骤S16,在已完成元件的放置之后,将执行回流过程。回流过程典型示例可以是,但不限于,使用红外线的红外回流过程和热空气回流。回流过程同时形成第一和第二焊盘11和12之间的桥接,以及元件与第一和第二装设焊盘41和42中的每一个之间的连接。
根据第一实施例,第一和第二焊盘11和12之间的间隔狭窄,可以是,但不限于,大约0.1毫米。导电材料电气连接第一和第二焊盘11和12。换言之,导电材料在第一和第二焊盘11和12之间的提供电桥。可以用,但不限于,焊料16实现导电材料。导电材料在抗蚀层15的开口15a内延展。例如焊料16的导电材料延展过第一和第二焊盘11和12的第一和第二中心部分11d和12d,以及基板10表面的第一介入区10a。导电材料的设置允许不用设置任何零欧姆电阻。上述结构可以减少在基板10上装设的部件或元件的数量。不设置零欧姆电阻意味着不进行任何用于装设零欧姆电阻的过程。不设置零欧姆电阻可以降低由于电阻自身或装设时的缺陷造成的次品率。不设置零欧姆电阻可以降低电路板成本,不设置零欧姆电阻可以改善电路板的成品率。要符合以下条件:焊料16在第一和第二焊盘11和12之间形成可靠的电气连接。
已从基板10移除焊料16之后,可以使用第一和第二焊盘11和12,作为测试点,从而方便了电路板测试的完成。
为提供第一和第二焊盘11和12之间的桥接,可以简单地使用例如金属掩模的掩模20,选择性地设置例如焊料16的导电材料。有利的是,可以使用修改的掩模来选择性地同时设置例如焊料16的导电材料,以及另一导电材料,例如在基板10上电气连接其它元件的另一焊料。
可以修改上述第一实施例。可以修改第一和第二焊盘11和12的尺寸和形状。还可以修改抗蚀层15的开口15a的尺寸和形状。掩模20的开口20a的形状限定开口15a的形状。开口15a的形状可以相似于,或不同于第一和第二焊盘对11和12的外围形状。
如上所述,第一和第二直线边缘11a和12a可以有利地沿与第二水平方向垂直的第一水平方向延展,并且第一和第二配线13和14沿着第二水平方向,从第一和第二焊盘11和12向外延展。可以有利地修改第一和第二焊盘11和12,使得第一和第二直线11a和12a沿着不同于第一和第二水平方向的水平方向延展。
第一和第二焊盘11和12之间的间隔,例如,第一和第二直线边缘11a和12a之间的间隔有利地可以是,但不限于,大约0.1毫米。只要第一和第二焊盘11和12之间的间隔小于第一和第二装设焊盘41和42之间的间隔,就可以有利地调整第一和第二焊盘11和12之间的间隔。例如,如果第一和第二装设焊盘之间的间隔是0.3毫米,则第一和第二焊盘11和12之间的间隔可以有利地少于0.3毫米,例如,0.2毫米或0.1毫米。过度减小第一和第二焊盘11和12之间的间隔会干扰测试操作。最小间隔的典型示例可以是,但不限于,大约0.1毫米。
第二实施例:
图7A是示出根据本发明的第二实施例,包括焊盘结构的电路板的局部平面透视图。图7B是沿图7A的A-A线的局部横截面的正视图。在图1A、1B、7A和7B中示出的第一和第二实施例之间,相同参考数字分配给相同元件。以下描述将集中于第二实施例与第一实施例的本质不同之处。图7A所示的抗蚀层15具有椭圆形的开口15b,该椭圆形与图1A所示的抗蚀层15的开口15a的椭圆形不同。图7A所示开口15b具有与图1A所示开口15a相同的主轴与副轴的长度比。换言之,相比于图1A所示开口15a的椭圆形,图7A所示开口15b的椭圆形更接近圆形。在抗蚀层15的开口15b中选择性地放置焊料16。焊料16提供第一和第二焊盘11和12之间的电桥连接。
开口15b具有沿第一水平方向限定的第一最大尺寸。沿开口15b的副轴限定第一最大尺寸。开口15b具有沿第二水平方向限定的第二最大尺寸。沿开口15b的主轴限定第二最大尺寸。第一最大尺寸典型地可以是,但不限于,0.3毫米。第二最大尺寸典型地可以是,但不限于,0.5毫米。
第一和第二焊盘11和12分别具有第一和第二中心部分11f和12f,以及第一和第二侧面部分11e和12e。图7A所示的第一和第二焊盘11和12的第一和第二中心部分11f和12f,具有比图1A所示的第一和第二焊盘11和12的第一和第二中心部分11d和12d更小的面积。图7A所示的第一和第二焊盘11和12的第一和第二侧面部分11e和12e具有比图1A所示的第一和第二焊盘11和12的第一和第二侧面部分11c和12c更大的面积。抗蚀层15覆盖第一和第二侧面部分11e和12e。第一和第二中心部分11f和12f与焊料16相接触。图7A所示的第一和第二焊盘11和12具有比图1A所示的第一和第二焊盘11和12的与焊料16的接触面积更小的接触面积。
如上所述,图7A所示开口15b具有与图1A所示开口15a相同的主轴与副轴的长度比。考虑到回流过程中用于电气连接第一和第二焊盘11和12的焊料16的表面张力,可以优选地减小主轴与副轴的长度比。在回流过程中,将焊料16液化。液化焊料16的表面张力使得液化焊料16集中在开口15b的中心处。开口15b的中心位于基板10表面的第一介入区10a。相比于第一和第二焊盘11和12的表面,基板10的表面对液化焊料16的贴合性较差(poor applicability)。第一介入区10a的较差贴合性可以方便液化焊料16在第一和第二焊盘11和12的第一和第二中心部分11f和12f之间延展。为方便回流焊料16延展来填充抗蚀层15的开口15b,优选地,开口15b具有在平面图中的圆形。开口15b的圆形减小第一和第二焊盘11和12的接触面积,即,第一和第二焊盘11和12的第一和第二中心部分11f和12f的面积。为保证第一和第二焊盘11和12的较大接触面积,同时也方便焊料16填充开口15b,开口15b的椭圆形会更好。
可以在如上所述的本发明第一实施例中的相同过程集中形成图7A所示的第一和第二焊盘11和12。可以使用与图5A和5B所示的掩模20相似的掩模,选择性地放置料膏。
根据第二实施例,第一和第二焊盘11和12之间的间隔狭窄,可以是,但不限于,大约0.1毫米。导电材料电气连接第一和第二焊盘11和12。换言之,导电材料在第一和第二焊盘11和12之间的提供电桥。可以用,但不限于,焊料16实现导电材料。导电材料在抗蚀层15的开口15a内延展。例如焊料16的导电材料延展过第一和第二焊盘11和12的第一和第二中心部分11d和12d,以及基板10表面的第一介入区10a。导电材料的设置允许不用设置任何零欧姆电阻。上述结构可以减少在基板10上装设的部件或元件的数量。不设置零欧姆电阻意味着不进行任何用于装设零欧姆电阻的过程。不设置零欧姆电阻可以降低由于电阻自身或装设时的缺陷造成的次品率。不设置零欧姆电阻可以降低电路板成本,不设置零欧姆电阻可以改善电路板的成品率。
已从基板10移除焊料16之后,可以使用第一和第二焊盘11和12,作为测试点,从而方便了电路板测试的完成。
为提供第一和第二焊盘11和12之间的桥接,可以简单地使用例如金属掩模的掩模20,选择性地设置例如焊料16的导电材料。有利的是,可以使用修改的掩模来选择性地同时设置例如焊料16的导电材料,以及另一导电材料,例如在基板10上电气连接其它元件的另一焊料。
可以修改上述第二实施例。可以修改第一和第二焊盘11和12的尺寸和形状。还可以修改抗蚀层15的开口15a的尺寸和形状。掩模20的开口20a的形状限定开口15a的形状。开口15a的形状可以相似于,或不同于第一和第二焊盘对11和12的外围形状。
如上所述,第一和第二直线边缘11a和12a可以有利地沿与第二水平方向垂直的第一水平方向延展,并且第一和第二配线13和14沿着第二水平方向,从第一和第二焊盘11和12向外延展。可以有利地修改第一和第二焊盘11和12,使得第一和第二直线11a和12a沿着不同于第一和第二水平方向的水平方向延展。
第一和第二焊盘11和12之间的间隔,例如,第一和第二直线边缘11a和12a之间的间隔有利地可以是,但不限于,大约0.1毫米。只要第一和第二焊盘11和12之间的间隔小于第一和第二装设焊盘41和42之间的间隔,就可以有利地调整第一和第二焊盘11和12之间的间隔。例如,如果第一和第二装设焊盘之间的间隔是0.3毫米,则第一和第二焊盘11和12之间的间隔可以有利地少于0.3毫米,例如,0.2毫米或0.1毫米。过度减小第一和第二焊盘11和12之间的间隔会干扰测试操作。最小间隔的典型示例可以是,但不限于,大约0.1毫米。
第三实施例:
图8A是示出根据本发明的第三实施例,包括焊盘结构的电路板的局部平面透视图。图8B是沿图8A的A-A线的局部横截面的正视图。在图1A、1B、7A、7B、8A和8B中示出的第一、第二和第三实施例之间,相同参考数字分配给相同元件。以下描述将集中于第三实施例与第一和第二实施例的本质不同之处。图8A所示的电路板具有第一和第二焊盘31和32,其中每一个具有半椭圆形状。第一焊盘31由第一直线边缘31a和第一半椭圆弯曲边缘31b限定。第二焊盘32由第二直线边缘32a和第二半椭圆弯曲边缘32b限定。
第一和第二焊盘31和32彼此分隔。基板10的表面具有第一介入区10a,限定在第一和第二焊盘31和32的第一和第二边缘31a和32a之间。
图8A和8B所示的电路板具有抗蚀层15,抗蚀层15具有开口15c。开口15c具有在平面图中的椭圆形状。开口15c的尺寸大于第一和第二焊盘对31和32的尺寸。开口15c具有在第一和第二焊盘31和32的第一和第二半椭圆弯曲边缘31b和32b的外部延展的椭圆弯曲边缘。即,开口15c的椭圆弯曲边缘环绕第一和第二焊盘对31和32。基板10表面的第二和第三介入区10b和10c将开口15c的椭圆弯曲边缘,与第一和第二焊盘31和32的第一和第二半椭圆弯曲边缘31b和32b分隔开来。即,第二介入区10b是在开口15c的椭圆弯曲边缘的第一半部分与第一焊盘31的第一半椭圆弯曲边缘31b之间延展的半椭圆弯曲带状区。第三介入区10c是在开口15c的椭圆弯曲边缘的第二半部分与第二焊盘32的第二半椭圆弯曲边缘32b之间延展的半椭圆弯曲带状区。
放置第一和第二焊盘31和32,使第一和第二直线边缘31a和32a彼此面对,但彼此分隔。第一和第二直线边缘31a和32a彼此平行地延展。即,第一和第二直线边缘31a和32a沿平行于基板10的表面的第一水平方向延展。第一和第二直线边缘31a和32a沿近似垂直于第一水平方向的第二水平方向,彼此分隔。第一和第二焊盘31和32具有彼此对准,并平行于第二水平方向的第一和第二半主轴。第一和第二焊盘31和32还具有彼此平行,并平行于第一水平方向的第一和第二副轴。
第一和第二配线13和14在第一和第二焊盘31和32的第一和第二半主轴上延展。第一和第二配线13和14从第一和第二半椭圆弯曲边缘31b和32b向外延展。第一焊盘31具有由其沿第一水平方向的最大尺寸限定的第一尺寸。第一尺寸与第一直线边缘31a的第一长度相对应。第二焊盘32具有由其沿第一水平方向的最大尺寸限定的第二尺寸。第二尺寸与第二直线边缘32a的第二长度相对应。第二直线边缘32a的第二长度可以等于第一直线边缘31a的第一长度。
第一焊盘31具有沿平行于第二水平方向的第一半主轴而限定的第三尺寸。第三尺寸与第一半主轴的长度相对应。第一半主轴的长度与第一直线边缘31a和在第一配线13与第一半椭圆弯曲边缘31b之间的连接点之间的间隔相对应。换言之,在第一半主轴上测量第三尺寸。
第二焊盘32具有沿平行于第二水平方向的第二半主轴而限定的第四尺寸。第四尺寸与第一半主轴的长度相对应。第一半主轴的长度与第二直线边缘32a和在第二配线14与第二半椭圆弯曲边缘32b之间的连接点之间的间隔相对应。换言之,在第二半主轴上测量第四尺寸。
例如,第一和第二焊盘31和32的第一、第二、第三和第四尺寸可以是,但不限于,0.5毫米。由第一和第二直线边缘31a和32a之间的间隔限定第一和第二焊盘31和32之间的间隔。第二焊盘11和12之间的间隔可以是,但不限于,0.1毫米。
在平面图中,抗蚀层15具有椭圆形的开口15a。开口15a具有与第一和第二焊盘31和32的半主轴对准的主轴。开口15a的主轴平行于第二水平方向。开口15a具有沿第一水平方向限定的第一最大尺寸。第一最大尺寸限定在开口15a的副轴上。开口15a具有沿第二水平方向限定的第二最大尺寸。第二最大尺寸限定在开口15a的主轴上。第一最大尺寸典型地可以是,但不限于,0.5毫米。第二最大尺寸典型地可以是,但不限于,1.2毫米。通过抗蚀层15的开口15c露出第一和第二焊盘31和32的整体。为保证第一和第二焊盘31和32与焊料16的最大接触面积,开口15c大于第一和第二焊盘对31和32。
可以按照本发明第一实施例中描述的相同方式形成第一和第二焊盘31和32。可以使用例如金属掩模的、具有椭圆形开口的掩模,来在基板10上选择性地施加或放置料膏。可以根据第一和第二焊盘31和32的尺寸,确定掩模的椭圆形开口的尺寸。
根据第三实施例,第一和第二焊盘31和32之间的间隔狭窄,可以是,但不限于,大约0.1毫米。导电材料电气连接第一和第二焊盘31和32。换言之,导电材料在第一和第二焊盘31和32之间的提供电桥。可以用,但不限于,焊料16实现导电材料。导电材料在抗蚀层15的开口15a内延展。例如焊料16的导电材料延展过第一和第二焊盘31和32,以及基板10表面的第一介入区10a。导电材料的设置允许不用设置任何零欧姆电阻。上述结构可以减少在基板10上装设的部件或元件的数量。不设置零欧姆电阻意味着不进行任何用于装设零欧姆电阻的过程。不设置零欧姆电阻可以降低由于电阻自身或装设时的缺陷造成的次品率。不设置零欧姆电阻可以降低电路板成本,不设置零欧姆电阻可以改善电路板的成品率。
已从基板10移除焊料16之后,可以使用第一和第二焊盘31和32,作为测试点,从而方便了电路板测试的完成。
为提供第一和第二焊盘31和32之间的桥接,可以简单地使用例如金属掩模的掩模20,选择性地设置例如焊料16的导电材料。有利的是,可以使用修改的掩模来选择性地同时设置例如焊料16的导电材料,以及另一导电材料,例如在基板10上电气连接其它元件的另一焊料。
可以修改上述第三实施例。可以修改第一和第二焊盘31和32的尺寸和形状。还可以修改抗蚀层15的开口15a的尺寸和形状。掩模20的开口20a的形状限定开口15a的形状。开口15a的形状可以相似于,或不同于第一和第二焊盘对31和32的外围形状。
如上所述,第一和第二直线边缘31a和32a可以有利地沿与第二水平方向垂直的第一水平方向延展,并且第一和第二配线13和14沿着第二水平方向,从第一和第二焊盘31和32向外延展。可以有利地修改第一和第二焊盘31和32,使得第一和第二直线31a和32a沿着不同于第一和第二水平方向的水平方向延展。
第一和第二焊盘31和32之间的间隔,例如,第一和第二直线边缘31a和32a之间的间隔有利地可以是,但不限于,大约0.1毫米。只要第一和第二焊盘31和32之间的间隔小于第一和第二装设焊盘41和42之间的间隔,就可以有利地调整第一和第二焊盘11和12之间的间隔。例如,如果第一和第二装设焊盘之间的间隔是0.3毫米,则第一和第二焊盘31和32之间的间隔可以有利地少于0.3毫米,例如,0.2毫米或0.1毫米。过度减小第一和第二焊盘31和32之间的间隔会干扰测试操作。最小间隔的典型示例可以是,但不限于,大约0.1毫米。
第四实施例:
图9A是示出根据本发明的第四实施例,包括焊盘结构的电路板的局部平面透视图。图9B是沿图9A的A-A线的局部横截面的正视图。在图1A、1B、7A、7B、8A和8B中示出的第一、第二和第三实施例之间,相同参考数字分配给相同元件。以下描述将集中于第四实施例与第一、第二和第三实施例的本质不同之处。图9A所示的抗蚀层15具有开口15d,开口15d具有与图1A所示抗蚀层15的开口15a的椭圆形状不同的圆形。在抗蚀层15的开口15d中选择性地放置焊料16。焊料16提供第一和第二焊盘31和32之间的电桥连接。
放置第一和第二焊盘31和32,使第一和第二直线边缘31a和32a彼此面对,但彼此分隔。第一和第二直线边缘31a和32a彼此平行地延展。即,第一和第二直线边缘31a和32a沿平行于基板10的表面的第一水平方向延展。第一和第二直线边缘31a和32a沿近似垂直于第一水平方向的第二水平方向,彼此分隔。第一和第二焊盘31和32具有彼此对准,并平行于第二水平方向的第一和第二半主轴。第一和第二焊盘31和32还具有彼此平行,并平行于第一水平方向的第一和第二副轴。
第一和第二配线13和14在第一和第二焊盘31和32的第一和第二半主轴上延展。第一和第二配线13和14从第一和第二半椭圆弯曲边缘31b和32b向外延展。第一焊盘31具有由其沿第一水平方向的最大尺寸限定的第一尺寸。第一尺寸与第一直线边缘31a的第一长度相对应。第二焊盘32具有由其沿第一水平方向的最大尺寸限定的第二尺寸。第二尺寸与第二直线边缘32a的第二长度相对应。第二直线边缘32a的第二长度可以等于第一直线边缘31a的第一长度。
第一焊盘31具有沿平行于第二水平方向的第一半主轴而限定的第三尺寸。第三尺寸与第一半主轴的长度相对应。第一半主轴的长度与第一直线边缘31a和在第一配线13与第一半椭圆弯曲边缘31b之间的连接点之间的间隔相对应。换言之,在第一半主轴上测量第三尺寸。
第二焊盘32具有沿平行于第二水平方向的第二半主轴而限定的第四尺寸。第四尺寸与第一半主轴的长度相对应。第一半主轴的长度与第二直线边缘32a和在第二配线14与第二半椭圆弯曲边缘32b之间的连接点之间的间隔相对应。换言之,在第二半主轴上测量第四尺寸。
例如,第一和第二焊盘31和32的第一、第二、第三和第四尺寸可以是,但不限于,0.5毫米。由第一和第二直线边缘31a和32a之间的间隔限定第一和第二焊盘31和32之间的间隔。第二焊盘11和12之间的间隔可以是,但不限于,0.1毫米。
第一焊盘31具有第一侧面部分31e和第一中心部分31f。第一侧面部分31e和第一直线边缘31a限定第一中心部分31f。第二焊盘32具有第二侧面部分32e和第二中心部分32f。第二侧面部分32e和第二直线边缘32a限定第二中心部分12d。
抗蚀层15在基板10、第一和第二配线13和14、以及第一和第二焊盘31和32的第一和第二侧面部分31e和32e上延展。在平面图中,抗蚀层15具有圆形开口15d。典型地,开口15d可以具有大约0.6毫米的直径。开口15d的直径大于第一和第二焊盘31和32的第一、第二、第三和第四尺寸。
开口15a延展过第一和第二焊盘31和32的第一和第二中心部分31f和32f,以及基板10的表面的第一介入区10a。第一介入区10a限定在第一和第二焊盘31和32的第一和第二直线边缘31a和32a之间。即,基板10的表面的第一介入区10a位于第一和第二焊盘31和32的第一和第二直线边缘31f和32f之间。开口15a具有位于第一介入区10a的中心处的中心。
在开口15d中设置焊料16,使焊料16延展过第一和第二焊盘31和32的第一和第二中心部分31f和32f,以及基板10的表面的第一介入区10a。焊料16是导电的。第一和第二焊盘31和32通过焊料16彼此相连。换言之,焊料16将第一和第二焊盘31和32彼此桥接。
开口15d的直径大于第一和第二焊盘31和32的第一、第二、第三和第四尺寸,从而保证焊料16与第一和第二焊盘31和32之间的足够的接触面积。抗蚀层15的开口15d是圆形的原因与参考第二实施例的上述原因相同。即,考虑到回流过程中用于电气连接第一和第二焊盘31和32的焊料16的表面张力,可以采用圆形开口15d。在回流过程中,将焊料16液化。液化焊料16的表面张力使得液化焊料16集中在开口15d的中心处。开口15d的中心位于基板10表面的第一介入区10a。相比于第一和第二焊盘31和32的表面,基板10的表面对液化焊料16的贴合性(poor applicability)较差。第一介入区10a的较差贴合性可以方便液化焊料16在第一和第二焊盘31和32的第一和第二中心部分31f和32f之间延展。为方便回流焊料16延展来填充抗蚀层15的开口15d,优选地,开口15d具有在平面图中的圆形。开口15d的圆形减小第一和第二焊盘31和32的接触面积,即,第一和第二焊盘31和32的第一和第二中心部分31f和32f的面积。为保证第一和第二焊盘31和32的较大接触面积,同时也方便焊料16填充开口15d,开口15d的椭圆形会更好。
可以按照本发明第一实施例中描述的相同方式形成第一和第二焊盘31和32。可以使用例如金属掩模的、具有椭圆形开口的掩模,来在基板10上选择性地施加或放置料膏。可以根据第一和第二焊盘31和32的尺寸,确定掩模的椭圆形开口的尺寸。
根据第四实施例,第一和第二焊盘31和32之间的间隔狭窄,可以是,但不限于,大约0.1毫米。导电材料电气连接第一和第二焊盘31和32。换言之,导电材料在第一和第二焊盘31和32之间的提供电桥。可以用,但不限于,焊料16实现导电材料。导电材料在抗蚀层15的开口15a内延展。例如焊料16的导电材料延展过第一和第二焊盘31和32的第一和第二中心部分31f和32f,以及基板10表面的第一介入区10a。导电材料的设置允许不用设置任何零欧姆电阻。上述结构可以减少在基板10上装设的部件或元件的数量。不设置零欧姆电阻意味着不进行任何用于装设零欧姆电阻的过程。不设置零欧姆电阻可以降低由于电阻自身或装设时的缺陷造成的次品率。不设置零欧姆电阻可以降低电路板成本,不设置零欧姆电阻可以改善电路板的成品率。
已从基板10移除焊料16之后,可以使用第一和第二焊盘31和32,作为测试点,从而方便了电路板测试的完成。
为提供第一和第二焊盘31和32之间的桥接,可以简单地使用例如金属掩模的掩模20,选择性地设置例如焊料16的导电材料。有利的是,可以使用修改的掩模来选择性地同时设置例如焊料16的导电材料,以及另一导电材料,例如在基板10上电气连接其它元件的另一焊料。
可以修改上述第四实施例。可以修改第一和第二焊盘31和32的尺寸和形状。还可以修改抗蚀层15的开口15a的尺寸和形状。掩模20的开口20a的形状限定开口15a的形状。开口15a的形状可以相似于,或不同于第一和第二焊盘对31和32的外围形状。
如上所述,第一和第二直线边缘31a和32a可以有利地沿与第二水平方向垂直的第一水平方向延展,并且第一和第二配线13和14沿着第二水平方向,从第一和第二焊盘31和32向外延展。可以有利地修改第一和第二焊盘31和32,使得第一和第二直线31a和32a沿着不同于第一和第二水平方向的水平方向延展。
第一和第二焊盘31和32之间的间隔,例如,第一和第二直线边缘31a和32a之间的间隔有利地可以是,但不限于,大约0.1毫米。只要第一和第二焊盘31和32之间的间隔小于第一和第二装设焊盘41和42之间的间隔,就可以有利地调整第一和第二焊盘11和12之间的间隔。例如,如果第一和第二装设焊盘之间的间隔是0.3毫米,则第一和第二焊盘31和32之间的间隔可以有利地少于0.3毫米,例如,0.2毫米或0.1毫米。过度减小第一和第二焊盘31和32之间的间隔会干扰测试操作。最小间隔的典型示例可以是,但不限于,大约0.1毫米。
修改:
可以根据在以下几点上有利地修改上述实施例中的电路板。根据本发明的一方面,电路板可以包括基板、基板上第一导电焊盘、基板上第二导电焊盘、延展于基板上的抗蚀层和开口内的导电材料。第二导电焊盘与第一导电焊盘分隔。抗蚀层具有延展过至少部分第一导电焊盘、至少部分第二导电焊盘和至少部分基板的介入区的开口。介入区在第一和第二导电焊盘之间延展。导电材料延展过至少部分介入区、至少部分第一导电焊盘和至少部分第二导电焊盘。
根据第一实施例,如图1A所示,开口15a延展过第一和第二焊盘11和12以及基板10表面的第一介入区10a的一部分。根据第二实施例,如图7A所示,开口15b延展过第一和第二焊盘11和12以及基板10表面的第一介入区10a的一部分。根据第三实施例,如图8A所示,开口15c延展过第一和第二焊盘31和32以及基板10表面的第一介入区10a的全部。根据第四实施例,如图9A所示,开口15d延展过第一和第二焊盘31和32以及基板10表面的第一介入区10a的一部分。
优选地,导电材料可以是可回流的。通过使用回流过程,可回流的导电材料易于完全填充抗蚀层的开口,从而由抗蚀层的开口形状展开并限定导电材料。即,抗蚀层开口的形状限定可回流导电材料的形状。可回流导电材料典型地可以包括,但不限于,焊料。
如上述实施例中,优选地,电路板还可以包括基板上第一装设焊盘和基板上第二装设焊盘。第一装设焊盘与第一和第二导电焊盘分隔。第二装设焊盘与第一装设焊盘和第一及第二导电焊盘分隔。第一与第二导电焊盘之间的第一间隔比第一与第二装设焊盘之间的第二间隔狭窄,从而促进具有表面张力的回流导电材料在回流过程中,形成第一和第二导电焊盘之间的桥接。第一与第二导电焊盘之间更狭窄的间隔,需要比装设上述零欧姆电阻所需的装设面积更狭窄的装设面积。
典型地,开口可以具有第一中心轴和垂直于第一中心轴的第二中心轴。开口可以具有由点迹限定的周边,点迹具有离第二中心轴的第三间隔和离第一中心轴的第四间隔。限定第三间隔与第一中心轴平行。限定第四间隔与第二中心轴平行。当第四间隔简单地增加时,第三间隔简单地减小。当第四间隔简单地减小时,第三间隔简单地增加。满足这些对于开口形状的条件,可以方便回流导电材料延展并填充开口。典型地,第一和第二中心轴可以在位于介入区的中心位置处彼此交叉。典型地,开口可以是,但不限于,圆形或椭圆形。
应用性
可以将上述实施例中的电路板应用于多种电子设备。电子设备的典型示例可以是,但不限于,例如移动电话或蜂窝电话的无线通信设备。图10是示出包括根据本发明的第一到第四实施例中的每一个的电路板的蜂窝电话的正面图。折叠蜂窝电话50可以包括第一和第二壳体51和52,以及将第一和第二壳体51和52彼此铰合连接(hinge-connect)的铰合连接器53。即,配置铰合连接器53来使第一和第二壳体51和52彼此机械地和电气地相连。还配置铰合连接器53来折叠蜂窝电话50,从而使第一和第二壳体51和52围绕铰合连接器53,彼此相对地旋转。第一壳体51具有第一前表面56和与第一前表面56相对的第一后表面。第一壳体52具有第二前表面59和与第二前表面59相对的第二后表面。当完全折叠蜂窝电话50时,第一和第二前表面56和59彼此面对,并彼此靠近。
第一壳体51可以包括操作单元和将声音转换成电信号的声电换能器。声电换能器的典型示例可以包括,但不限于,麦克风55。操作单元可以包括多种操作键54,例如电话键、结束键、10个键和软功能键。第一壳体51的第一前表面56包括操作键54和麦克风55的外露表面。
第二壳体52可以包括显示单元57和例如扬声器58的电声换能器。显示单元57包括显示屏57a。显示单元57的典型示例可以包括,但不限于,液晶显示器或有机EL显示器。第二壳体52的第二前表面59包括显示屏57a和扬声器58的外露表面。
可以将显示单元57配置来显示与蜂窝电话50和未示出的基站之间的通信有关的信息。还可以将显示单元57配置来显示与操作键54的操作内容有关的信息。还可以将显示单元57配置来显示其它信息,例如,电子邮件。显示单元57的形状一般可以是,但不限于,矩形。可以用麦克风55和扬声器58来执行通过蜂窝电话天线的双向无线通信、音乐重放和语音记录。第一壳体51具有侧表面,其上可以设置用于耳机-麦克风的连接器。耳机-麦克风具有麦克风、扬声器和操作单元。未示出耳机-麦克风。可以在可折叠蜂窝电话的第一和第二壳体50和51中的每一个中放置上述电路板。包括至少一个上述电路板的电子设备的典型示例可以包括,但不限于,上述可折叠蜂窝电话、不可折叠蜂窝电话、个人手机系统(PHS)、个人数字助理(PDA)和个人计算机。
这里所用的以下方向术语“向外、向前、向后、在…上面、向下、竖直的、水平的、垂直的、在…下面和横向的”以及其它相似方向术语指的是配备有本发明的设备的方向。因此,应该相对于配备有本发明的设备来解释描绘本发明所用的这些术语。
这里所用的例如“实质上”、“大约”、“一般”和“近似”的程度术语表示所修饰的术语的合理偏离量,从而不会显著地改变最终结果。例如,如果偏离不会否定这些术语所修饰的词的意思,则可以将这些术语解释为包括所修饰术语的至少±5%的偏离。
虽然以上描述并示出了本发明的优选实施例,但是应该理解,这些是本发明的示例,而不可认为是限制。在不背离本发明的精神或范围的前提下,可以作出添加、删除、替代和其它修改。因此,本发明不受限于以上描述,而只受限于所附权利要求的范围。

Claims (19)

1.一种电路板,包括
基板;
在基板上设置的第一导电焊盘;
第二导电焊盘,与第一导电焊盘相距第一间隔;
掩模,在基板上延展,所述掩模具有在至少部分第一导电焊盘、至少部分第二导电焊盘和至少部分基板的介入区上延展的开口,其中所述介入区在第一和第二导电焊盘之间;以及
在开口中设置的导电材料,在至少部分第一导电焊盘、至少部分介入区和至少部分第二导电焊盘上延展。
2.根据权利要求1所述的电路板,其中导电材料包括焊料。
3.根据权利要求2所述的电路板,其中通过回流设置焊料。
4.根据权利要求1所述的电路板,还包括:
在基板上设置的第一装设焊盘;以及
在基板上设置的第二装设焊盘,与第一装设焊盘相距第二间隔,
其中第一间隔比第二间隔狭窄。
5.根据权利要求1所述的电路板,其中开口具有第一中心轴和垂直于第一中心轴的第二中心轴,所述开口具有由点迹限定的周边,点迹具有离第二中心轴的第三间隔和离第一中心轴的第四间隔,第三间隔被设定为与第一中心轴平行,第四间隔被设定为与第二中心轴平行,当第四间隔简单地增加时,第三间隔简单地减小,以及当第四间隔简单地减小时,第三间隔简单地增加。
6.根据权利要求5所述的电路板,其中第一和第二中心轴在位于介入区的中心位置处彼此交叉。
7.根据权利要求1所述的电路板,其中开口具有圆形状或椭圆形状。
8.一种电子设备,包括:
壳体,所述壳体容纳电路板,所述电路板进一步包括:
基板;
在基板上设置的第一导电焊盘;
在基板上设置的第二导电焊盘,与第一导电焊盘相距第一间隔;
第一掩模,在基板上延展,第一掩模具有在至少部分第一导电焊盘、至少部分第二导电焊盘和至少部分基板的第一介入区上延展的开口,其中第一介入区在第一和第二导电焊盘之间;以及
导电材料,设置在开口内,在至少部分第一导电焊盘、至少部分第一介入区和至少部分第二导电焊盘上延展。
9.一种形成电路板的方法,所述方法包括:
准备基板,所述基板具有彼此之间分离第一间隔的第一和第二导电焊盘;
形成在基板上延展的第一掩模,第一掩模具有在至少部分第一导电焊盘、至少部分第二导电焊盘和基板的至少部分介入区上延展的第一开口,其中介入区在第一和第二导电焊盘之间;以及
在第一开口内形成第一导电材料,第一导电材料在至少部分第一导电焊盘、至少部分介入区和至少部分第二导电焊盘上延展。
10.根据权利要求9所述的方法,其中第一导电材料包括焊料。
11.根据权利要求10所述的方法,其中通过回流设置第一导电材料。
12.根据权利要求9所述的方法,其中,所述准备基板的步骤包括,准备具有第一和第二装设焊盘的基板,所述第一和第二装设焊盘彼此之间分离第二间隔,第一间隔比第二间隔狭窄。
13.根据权利要求12所述的方法,其中,所述形成第一掩模的步骤包括,形成具有第一开口的第一掩模,第一开口具有第一中心轴和垂直于第一中心轴的第二中心轴,第一开口具有由点迹限定的周边,点迹具有离第二中心轴的第三间隔和离第一中心轴的第四间隔,第三间隔被限定为与第一中心轴平行,第四间隔被限定为与第二中心轴平行,当第四间隔简单地增加时,第三间隔简单地减小,当第四间隔简单地减小时,第三间隔简单地增加。
14.根据权利要求13所述的方法,其中第一和第二中心轴在位于介入区的中心位置处彼此交叉。
15.根据权利要求9所述的方法,其中第一开口具有圆形状或椭圆形状。
16.根据权利要求9所述的方法,其中所述形成第一导电材料的步骤包括,使用具有与第一掩模的第一开口形状相似的第二开口的掩模模板,执行第一导电材料的回流。
17.根据权利要求16所述的方法,还包括步骤:
在第一开口内形成第一导电材料的同时,使用掩模模板执行回流,在第一和第二装设焊盘上形成第二导电材料,
其中,掩模模板还具有与第一和第二装设焊盘的每一个形状相似的、用于形成第二导电材料的第三开口。
18.根据权利要求16所述的方法,其中在第二开口的边缘,掩模模板具有比第一间隔更大的厚度。
19.根据权利要求16所述的方法,其中第二开口在尺寸上大于第一开口。
CN2006101262308A 2005-08-29 2006-08-25 电路板和包括电路板的电子设备和制造电路板的方法 Expired - Fee Related CN1925717B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005248449 2005-08-29
JP2005248449A JP2007067019A (ja) 2005-08-29 2005-08-29 回路基板、電子機器、及び回路基板の製造方法
JP2005-248449 2005-08-29

Publications (2)

Publication Number Publication Date
CN1925717A true CN1925717A (zh) 2007-03-07
CN1925717B CN1925717B (zh) 2011-05-18

Family

ID=37818104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101262308A Expired - Fee Related CN1925717B (zh) 2005-08-29 2006-08-25 电路板和包括电路板的电子设备和制造电路板的方法

Country Status (4)

Country Link
US (2) US8008581B2 (zh)
JP (1) JP2007067019A (zh)
KR (1) KR100891214B1 (zh)
CN (1) CN1925717B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105873359A (zh) * 2016-06-13 2016-08-17 惠州Tcl移动通信有限公司 用于电容触摸屏的柔性线路板及其电磁屏蔽膜的检测方法
CN108882519A (zh) * 2018-08-27 2018-11-23 惠科股份有限公司 电路板及其制造方法、驱动电路板、显示设备、显示系统
CN110501567A (zh) * 2019-08-01 2019-11-26 RealMe重庆移动通信有限公司 一种功耗测试装置
WO2024050814A1 (zh) * 2022-09-09 2024-03-14 京东方科技集团股份有限公司 布线基板及其制造方法、电子装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067019A (ja) 2005-08-29 2007-03-15 Kyocera Corp 回路基板、電子機器、及び回路基板の製造方法
US20090260854A1 (en) * 2006-10-26 2009-10-22 Shingo Komura Electronic circuit board
US20080123335A1 (en) * 2006-11-08 2008-05-29 Jong Kun Yoo Printed circuit board assembly and display having the same
JP4912917B2 (ja) * 2007-02-22 2012-04-11 京セラ株式会社 回路基板、携帯電子機器及び回路基板の製造方法
WO2010097835A1 (ja) * 2009-02-26 2010-09-02 富士通テレコムネットワークス株式会社 プリント基板とプリント基板を備える電子装置
JP5764897B2 (ja) * 2010-09-29 2015-08-19 凸版印刷株式会社 半導体パッケージ基板の検査方法
JP5059220B2 (ja) * 2011-08-31 2012-10-24 京セラ株式会社 回路基板
US9426901B2 (en) 2011-10-12 2016-08-23 General Electric Company Patterning method for component boards
TWI517318B (zh) * 2013-06-14 2016-01-11 日月光半導體製造股份有限公司 具金屬柱組之基板及具金屬柱組之封裝結構
TWI567902B (zh) * 2013-06-14 2017-01-21 日月光半導體製造股份有限公司 具定位組之基板組
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
JP6185946B2 (ja) * 2015-02-26 2017-08-23 アルプス電気株式会社 入力装置
CN105517338A (zh) * 2015-12-28 2016-04-20 广东欧珀移动通信有限公司 0欧电阻的pcb封装焊盘结构及其制作方法、pcb板
WO2017165525A1 (en) * 2016-03-24 2017-09-28 BOT Home Automation, Inc. Jumpers for pcb design and assembly
US20180166419A1 (en) * 2016-12-12 2018-06-14 Nanya Technology Corporation Semiconductor package
US10319064B2 (en) 2017-04-10 2019-06-11 Intel Corporation Graphics anti-aliasing resolve with stencil mask
JP6866778B2 (ja) * 2017-06-12 2021-04-28 富士通株式会社 パッケージ基板及びパッケージ基板の製造方法
KR102327712B1 (ko) * 2018-03-30 2021-11-17 주식회사 엘지에너지솔루션 조립홀 구조
TWI771400B (zh) * 2018-03-30 2022-07-21 南韓商Lg新能源股份有限公司 組裝孔結構

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5515331Y2 (zh) * 1974-05-20 1980-04-09
US4164778A (en) * 1976-07-20 1979-08-14 Matsushita Electric Industrial Co., Ltd. Printed circuit board
JPS5515331A (en) 1978-07-17 1980-02-02 Kyokuto Kaihatsu Kogyo Co Ltd Packing case lifting gear
JPS62158367A (ja) * 1985-12-28 1987-07-14 Anritsu Corp 圧力センサ
JPS62158367U (zh) 1986-03-28 1987-10-07
JPH0310647U (zh) * 1989-06-15 1991-01-31
US4982892A (en) * 1989-11-09 1991-01-08 International Business Machines Corporation Solder interconnects for selective line coupling
JPH0774455A (ja) * 1993-08-31 1995-03-17 Ibiden Co Ltd プリント配線板
JPH0786729A (ja) 1993-09-09 1995-03-31 Ibiden Co Ltd プリント配線板におけるジャンパーランドの接続構造及びジャンパーランドの接続方法
KR970010108B1 (en) * 1994-07-12 1997-06-21 Samsung Electronics Co Ltd Chip mounting board module and repairing method of failing chip
JP3010647U (ja) 1994-10-28 1995-05-02 アイコム株式会社 プリント配線基板の導体パターン構造
JPH09199819A (ja) * 1996-01-16 1997-07-31 Rohm Co Ltd 基板上の配線端子間の接続構造
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JPH1126919A (ja) * 1997-06-30 1999-01-29 Fuji Photo Film Co Ltd プリント配線板
US6194667B1 (en) * 1998-08-19 2001-02-27 International Business Machines Corporation Receptor pad structure for chip carriers
JP3759344B2 (ja) * 1999-08-02 2006-03-22 アルプス電気株式会社 磁気ヘッド及び磁気ヘッドの製造方法
JP2002124620A (ja) * 2000-10-18 2002-04-26 Sony Corp 電子機器配線板,光学ピックアップ及び光ディスク装置
JP2002280693A (ja) * 2001-03-19 2002-09-27 Denso Corp 電子部品の実装方法
US6566611B2 (en) * 2001-09-26 2003-05-20 Intel Corporation Anti-tombstoning structures and methods of manufacture
KR100463434B1 (ko) 2001-12-04 2004-12-23 삼성전기주식회사 매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법
JP4328485B2 (ja) * 2002-01-18 2009-09-09 日本電気株式会社 回路基板及び電子機器
JP2004140313A (ja) * 2002-08-22 2004-05-13 Jsr Corp 二層積層膜を用いた電極パッド上へのバンプ形成方法
US7199304B2 (en) * 2002-09-04 2007-04-03 Intel Corporation Configurable microelectronic package using electrically conductive material
TWI243455B (en) 2002-11-27 2005-11-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package
US20040238205A1 (en) 2003-05-30 2004-12-02 Dell Products L.P. Printed circuit board with controlled solder shunts
TWI234258B (en) * 2003-08-01 2005-06-11 Advanced Semiconductor Eng Substrate with reinforced structure of contact pad
TWI240389B (en) * 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
JP2007067019A (ja) 2005-08-29 2007-03-15 Kyocera Corp 回路基板、電子機器、及び回路基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105873359A (zh) * 2016-06-13 2016-08-17 惠州Tcl移动通信有限公司 用于电容触摸屏的柔性线路板及其电磁屏蔽膜的检测方法
CN105873359B (zh) * 2016-06-13 2018-12-25 惠州Tcl移动通信有限公司 用于电容触摸屏的柔性线路板及其电磁屏蔽膜的检测方法
CN108882519A (zh) * 2018-08-27 2018-11-23 惠科股份有限公司 电路板及其制造方法、驱动电路板、显示设备、显示系统
CN110501567A (zh) * 2019-08-01 2019-11-26 RealMe重庆移动通信有限公司 一种功耗测试装置
CN110501567B (zh) * 2019-08-01 2022-07-19 RealMe重庆移动通信有限公司 一种功耗测试装置
WO2024050814A1 (zh) * 2022-09-09 2024-03-14 京东方科技集团股份有限公司 布线基板及其制造方法、电子装置

Also Published As

Publication number Publication date
KR20070026044A (ko) 2007-03-08
US8420952B2 (en) 2013-04-16
US20070103182A1 (en) 2007-05-10
CN1925717B (zh) 2011-05-18
KR100891214B1 (ko) 2009-04-01
JP2007067019A (ja) 2007-03-15
US8008581B2 (en) 2011-08-30
US20110273856A1 (en) 2011-11-10

Similar Documents

Publication Publication Date Title
CN1925717A (zh) 电路板和包括电路板的电子设备和制造电路板的方法
CN1271746C (zh) 通信适配器和便携式电子设备
CN1199534C (zh) 电路基板及使用它的显示装置、以及电子设备
CN1268041C (zh) 螺旋接触器的接头和螺旋接触器
CN1324701C (zh) 具有窄间距化的内引线的半导体装置
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1198487C (zh) 模块衬底及其制造方法
CN1107349C (zh) 一种半导体器件引线框架及引线接合法
CN1244258C (zh) 电路装置及其制造方法
CN1260795C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1280884C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1882224A (zh) 配线基板及其制造方法
CN1592570A (zh) 小型无线电装置及其安装方法
CN1779951A (zh) 半导体器件及其制造方法
CN1221026C (zh) 由树脂制成应力吸收层的倒装片型半导体器件及制造方法
CN1574027A (zh) 布线电路板
CN1870857A (zh) 被屏蔽的电子电路单元及其制造方法
CN1514499A (zh) 压电振荡器以及使用压电振荡器的便携式电话装置以及使用压电振荡器的电子设备
CN1476100A (zh) 摄像机模块及其制造方法
CN1820331A (zh) 共模噪声滤波器
CN1893071A (zh) 电子基板的制造方法、电子基板、以及电子设备
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1630068A (zh) 布线电路板
CN1398153A (zh) 电路装置的制造方法
CN1543064A (zh) 弹性表面波器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110518

Termination date: 20200825

CF01 Termination of patent right due to non-payment of annual fee