KR20070026044A - 회로 보드, 회로 보드를 포함하는 전자 디바이스 및 회로보드를 제조하는 방법 - Google Patents

회로 보드, 회로 보드를 포함하는 전자 디바이스 및 회로보드를 제조하는 방법 Download PDF

Info

Publication number
KR20070026044A
KR20070026044A KR1020060080977A KR20060080977A KR20070026044A KR 20070026044 A KR20070026044 A KR 20070026044A KR 1020060080977 A KR1020060080977 A KR 1020060080977A KR 20060080977 A KR20060080977 A KR 20060080977A KR 20070026044 A KR20070026044 A KR 20070026044A
Authority
KR
South Korea
Prior art keywords
distance
opening
pads
board
mask
Prior art date
Application number
KR1020060080977A
Other languages
English (en)
Other versions
KR100891214B1 (ko
Inventor
도모히코 나와타
Original Assignee
교세라 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 교세라 가부시키가이샤 filed Critical 교세라 가부시키가이샤
Publication of KR20070026044A publication Critical patent/KR20070026044A/ko
Application granted granted Critical
Publication of KR100891214B1 publication Critical patent/KR100891214B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

회로 보드는 보드와, 그 보드 위에 제공된 제 1 도전 패드 및 제 1 도전 패드로부터 제 1 거리로 제공된 제 2 도전 패드를 포함한다. 마스크는 보드 위로 연장하며, 제 1 도전 패드의 적어도 일부, 제 2 도전 패드의 적어도 일부, 및 제 1 및 제 2 도전 패드 사이의 보드의 중간 영역의 적어도 일부 위로 연장하는 개구를 갖는다. 도전 재료는 개구 내에 제공되며, 제 1 도전 패드의 적어도 일부, 중간 영역의 적어도 일부 및 제 2 도전 패드의 적어도 일부 위로 연장한다.

Description

회로 보드, 회로 보드를 포함하는 전자 디바이스 및 회로 보드를 제조하는 방법{CIRCUIT BOARD, ELECTRONIC DEVICE INCLUDING A CIRCUIT BOARD, AND METHOD OF MANUFACTURING A CIRCUIT BOARD}
도 1(a)는 본 발명의 실시예 1에 따른 영역 구조를 포함하는 회로 보드를 도시하는 부분적인 평면 사시도,
도 1(b)는 도 1(a)의 A-A선을 따라 절단한 부분적인 입면 단면도,
도 2(a)는 본 발명의 실시예 1에 따른 회로 보드 위의 탑재 패드를 도시하는 부분 평면도,
도 2(b)는 제조 방법에 포함된 단계에서 도 2(a)의 탑재 패드 위에 배치된 개구를 갖는 마스크 스텐실을 도시하는 평면도,
도 3은 도 1에 도시된 회로 보드의 등가 회로를 도시하는 도면,
도 4는 도 1에 도시된 회로 보드를 제조하는 방법에 포함된 순차적인 단계들을 도시하는 흐름도,
도 5(a)는 본 발명의 실시예 1에 따른 제 1 사전결정된 개구 패턴을 갖는 마스크 스텐실을 도시하는 부분 평면도,
도 5(b)는 도 5(a)의 B-B 선을 따라 절단한 부분적인 입면 단면도,
도 6은 본 발명의 실시예 1에 따른 보드 위에 배치된 마스크 스텐실을 도시 하는 부분 평면도,
도 7(a)는 본 발명의 실시예 2에 따른 영역 구조를 포함하는 회로 보드를 도시하는 부분적인 평면 사시도,
도 7(b)는 도 7(a)의 A-A선을 따라 절단한 부분적인 입면 단면도,
도 8(a)는 본 발명의 실시예 3에 따른 영역 구조를 포함하는 회로 보드를 도시하는 부분적인 평면 사시도,
도 8(b)는 도 8(a)의 A-A선을 따라 절단한 부분적인 입면 단면도,
도 9(a)는 본 발명의 실시예 4에 따른 영역 구조를 포함하는 회로 보드를 도시하는 부분적인 평면 단면도,
도 9(b)는 도 9(a)의 A-A선을 따라 절단한 부분적인 입면 단면도,
도 10은 본 발명의 실시예 1 내지 4의 각각에 따른 회로 보드를 포함하는 셀룰러 전화의 정면도이다.
도면의 주요 부분에 대한 부호의 설명
10 : 회로 보드 11, 12 : 제 1 및 제 2 패드
13, 14 : 제 1 및 제 2 배선 15 : 솔더 마스크
16 : 솔더 11a, 12a : 제 1 및 제 2 직선 에지
11a, 12b : 제 1 및 제 2 타원형 곡선 에지
본 발명은 전반적으로, 사전결정된 회로 패턴을 갖는 회로 보드, 그 회로 보드를 포함하는 전자 디바이스, 및 회로 보드의 제조 방법에 관한 것이다.
2005년 8월 29일자로 출원된 일본 특허 출원 제 2005-248449 호에 대해 우선권을 주장하며, 그 내용은 참조로 본 명세서에서 인용된다.
이후 본 명세서에서 인용 또는 확인되는 모든 특허, 특허 출원, 특허 공개, 과학 논문, 등은 본 발명이 속하는 분야의 현황을 보다 상세히 설명하기 위하여 본 명세서에서 전체적으로 참조로 인용된다.
일반적으로, 회로 보드를 제조하는 프로세스는, 제한적이지는 않지만, 다음과 같은 세개의 프로세스를 포함할 수 있다. 제 1 프로세스는 보드 위에 제조되는 회로를 설계함으로써 회로의 설계값을 결정하는 것이다. 제 2 프로세스는 설계값에 근거해 회로 보드를 제조하는 것이다. 제 3 프로세스는 제조된 회로 보드에 대한 사전결정된 세트의 테스트를 수행하는 것이다. 이들 테스트에 의해 회로 보드의 어떤 설계 결함이 확인되면, 회로 보드는 회로의 새로운 설계값을 결정하도록 변경되고, 그 후 앞서 설명된 제 2 및 제 3 프로세스가 수행된다. 이상 설명된 제 1 내지 제 3 프로세스는 상기한 테스트에 의해 어떤 설계 결함도 확인되지 않을 때까지 반복된다.
회로 보드의 테스트를 용이하게 하기 위하여, 다음과 같은 기법이 이용되어 왔다. 회로 설계 프로세스에서, 제로 옴(Zero-Ohm) 저항을 갖는 회로가 설계된다. 테스트 프로세스에서, 제로 옴 저항을 이용하여 쇼트 회로(short circuit)를 형성하거나 제로 옴 저항 양단의 전류를 검출하게 한다. 제로 옴 저항은 통상적으로, 극도의 저저항으로서 칩 저항(chip resistance) 또는 리드타입(lead-type) 저항과 유사한 형상을 갖는 상대 소자(relative element)에 의해 실현될 수 있다.
제로 옴 저항은 회로 구성에는 불필요하다. 이러한 관점에서, 회로 보드의 설계가 완료된 후 이 회로 보드의 대량 생산을 수행하기 위해서는 사용된 제로 옴 저항을 제거 또는 삭제하는 것이 바람직하다. 반대 관점에서, 제로 옴 저항은 대량 생산 프로세스에서 회로 보드의 어떤 결함을 검출하는데 다시 이용될 수 있다. 그러나, 실제로, 제로 옴 저항을 갖는 회로 보드의 대량 생산이 실행될 수 있다. 일본 미심사 특허 출원 제 1 공개 제 7-86729 호는 회로 모드에 제로 옴 저항을 탑재하는 통상적인 기법을 개시한다.
앞서 설명된 바와 같이, 제로 옴 저항이 탑재된 회로 보드의 대량 생산은 회로 보드의 테스트를 수행하는 것을 용이하게 하는 관점에서는 유리하지만, 회로 보드의 총 비용을 증가시키는 관점에서는 불리하다. 총 비용의 증가는 제로 옴 저항의 추가 비용 및 회로 보드상에 제로 옴 저항을 탑재하는데 소요되는 다른 추가 비용에 기인한다. 일반적으로, 제로 옴 저항의 탑재에서의 결함율은 다양한 다른 회로 요소들의 탑재에서의 결함율과 대략 동일하다. 회로 보드 상에 탑재될 제로 옴 저항의 수가 증가하면 회로 보드의 제조 생산성을 감소시킬 수 있다.
대안적으로, 비록 테스트의 편리성이라는 장점이 희생되더라도 제로 옴 저항을 이용하지 않고 회로 보드를 설계하는 다른 제안이 이루어질 수 있다. 그러나, 이 경우, 회로 보드의 어떤 결함이 발생하면, 회로 보드의 하나 이상의 결함 부분을 조사하기 위해 회로 패턴을 절단하는 추가적인 프로세스가 요구된다. 이러한 추가적 프로세스는 회로 보드에 상당한 스트레스를 제공할 수 있다. 심지어 추가적 프로세스를 통해 결함 부분이 회복되더라도, 이러한 상당한 스트레스로 인해 회로 보드가 무용해질 수 있다.
이러한 관점에서, 개선된 회로 보드, 개선된 전자 디바이스, 회로 보드를 제조하는 개선된 방법에 대한 필요가 존재하는 것은 본 명세서로부터 당업자에게 자명하다 할 것이다. 본 발명은 이와 같은 당업계의 필요는 물론, 본 명세서로부터 당분야에 통상의 지식을 가진 자에게 명백하게 되는 그 밖의 다른 필요를 다룬다.
따라서, 본 발명의 주된 목적은 테스트를 용이하게 하기에 적합한 회로 보드를 제공하는 것이다.
본 발명의 다른 목적은 비용을 줄이기에 적합한 회로 보드를 제공하는 것이다.
본 발명의 또 다른 목적은 생산성을 향상시키기에 적합한 회로 보드를 제공하는 것이다.
본 발명의 또 다른 목적은 테스트를 용이하게 하기에 적합한 회로 보드를 포함하는 전자 디바이스를 제공하는 것이다.
본 발명의 또 다른 목적은 비용을 줄이기에 적합한 회로 보드를 포함하는 전 자 디바이스를 제공하는 것이다.
본 발명의 또 다른 목적은 생산성을 향상시키기에 적합한 회로 보드를 포함하는 전자 디바이스를 제공하는 것이다.
본 발명의 또 다른 목적은 테스트를 용이하게 하기에 적합한 회로 보드를 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 비용을 줄이기에 적합한 회로 보드를 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 생산성을 향상시키기에 적합한 회로 보드를 제조하는 방법을 제공하는 것이다.
본 발명의 제 1 측면에 따르면, 회로 보드는 보드와, 상기 보드 위에 제공된 제 1 도전 패드(conductive pad)와, 상기 제 1 도전 패드로부터 제 1 거리로 제공되는 제 2 도전 패드와, 상기 보드 위로 연장하며 상기 제 1 도전 패드의 적어도 일부와, 상기 제 2 도전 패드의 적어도 일부와, 상기 제 1 및 제 2 도전 패드 사이의 상기 보드의 중간 영역의 적어도 일부 위로 연장하는 개구를 구비한 마스크와, 상기 개구 내에 제공되고, 상기 제 1 도전 패드의 적어도 일부, 상기 중간 영역의 적어도 일부 및 상기 제 2 도전 패드의 적어도 일부 위로 연장하는 도전 재료를 포함할 수 있다.
바람직하게, 상기 도전 재료는 솔더(solder)를 포함할 수 있다. 바람직하 게, 상기 솔더는 리플로우(reflow)에 의해 제공될 수 있다. 바람직하게, 상기 회로 보드는 상기 보드 상에 제공된 제 1 탑재 패드와, 상기 보드 상에서 상기 제 1 탑재 패드로부터 제 2 거리로 제공된 제 2 탑재 패드를 더 포함할 수 있으며, 상기 제 1 거리는 상기 제 2 거리보다 좁다.
바람직하게, 상기 개구는 제 1 중심축과, 상기 제 1 중심축에 수직인 제 2 중심축을 가질 수 있다. 상기 개구는 상기 제 2 중심축으로부터의 제 3 거리와 상기 제 1 중심축으로부터 제 4 거리를 가진 궤적 포인트로 규정된 주위(circumference)를 가질 수 있다. 제 3 거리는 상기 제 1 중심축에 평행하게 규정된다. 상기 제 4 거리는 상기 제 2 중심축에 평행하게 규정된다. 제 3 거리가 단순 감소하면 제 4 거리가 단순 증가한다. 제 3 거리가 단순 증가하면 제 4 거리는 단순 감소한다.
바람직하게, 제 1 및 제 2 중심축은 중간 영역에 위치된 중심 위치에서 서로 교차한다.
바람직하게, 상기 개구는 원형 또는 타원형을 가질 수 있다.
본 발명의 제 2 측면에 따르면, 전자 디바이스는 회로 보드와, 상기 보드 상에 제공된 제 1 도전 패드와, 상기 보드 상에서 상기 제 1 도전 패드로부터 제 1 거리로 제공된 제 2 도전 패드와, 상기 보드 위로 연장하고, 상기 제 1 도전 패드의 적어도 일부, 상기 제 2 도전 패드의 적어도 일부 및 상기 제 1 및 제 2 도전 패드 간의 보드의 제 1 중간 영역의 적어도 일부 위로 연장하는 개구를 구비한 제 1 마스크와, 상기 개구 내에 제공되고, 상기 도전 패드의 적어도 일부, 상기 제 1 중간 영역의 적어도 일부 및 상기 제 2 도전 패드의 적어도 일부 위로 연장하는 도전 재료를 더 포함하는 회로 보드를 포함하는 케이싱을 포함할 수 있다.
본 발명의 제 3 측면에 따르면, 회로 보드를 제조하는 방법은, 제 1 도전 패드와 제 2 도전 패드가 서로로부터 제 1 거리로 이격된 보드를 준비하는 단계와, 상기 보드 위로 연장하는 제 1 마스크 - 상기 제 1 도전 패드의 적어도 일부, 상기 제 2 도전 패드의 적어도 일부 및 상기 제 1 및 제 2 도전 패드 사이의 상기 보드의 중간 영역의 적어도 일부 위로 연장하는 제 1 개구를 가짐 - 를 형성하는 단계와, 상기 제 1 도전 패드의 적어도 일부, 상기 중간 영역의 적어도 일부 및 상기 제 2 도전 패드의 적어도 일부 위로 연장하면서, 상기 제 1 개구 내에 제 1 도전 재료를 형성하는 단계를 포함할 수 있다.
바람직하게, 상기 제 1 도전 재료는 솔더를 포함할 수 있다. 바람직하게, 제 1 도전 재료는 리플로우에 의해 제공될 수 있다. 바람직하게, 상기 보드를 준비하는 단계는 상기 제 1 및 제 2 탑재 패드가 서로 제 2 거리로 이격된 보드를 준비하는 단계를 포함할 수 있으며, 여기서 상기 제 1 거리는 상기 제 2 거리보다 좁다.
바람직하게, 상기 제 1 마스크를 형성하는 단계는 제 1 중심축과, 상기 제 1 중심축에 수직인 제 2 중심축을 가진 제 1 개구를 가진 제 1 마스크를 형성하는 단계를 포함할 수 있다. 제 1 개구는 상기 제 2 중심축으로부터의 제 3 거리와 상기 제 1 중심축으로부터의 제 4 거리를 가진 궤적 포인트로 규정된 주위를 가진다. 제 3 거리는 제 1 중심축에 평행하게 규정된다. 제 4 거리는 제 2 중심축에 평행 하게 규정된다. 상기 제 3 거리가 단순 감소하면 상기 제 4 거리가 단순 증가하고, 상기 제 3 거리가 단순 증가하면 상기 제 4 거리는 단순 감소한다.
바람직하게는 상기 제 1 및 제 2 중심축은 중간 영역에 위치된 중심 위치에서 서로 교차한다.
바람직하게는, 제 1 개구는 원형 또는 타원형을 가질 수 있다.
바람직하게는, 상기 제 1 도전 재료를 형성하는 단계는 상기 제 1 마스크의 상기 제 1 개구와 형상이 유사한 제 2 개구를 가진 마스크 스텐실(stencil)을 이용하여 상기 제 1 도전 재료의 리플로우를 수행하는 단계를 포함한다.
바람직하게는, 상기 방법은 상기 제 1 개구 내에 상기 제 1 도전 재료를 형성함과 동시에 상기 마스크 스텐실을 이용하여 상기 리플로우를 수행함으로써 상기 제 1 및 제 2 탑재 패드 위에 제 2 도전 재료를 형성하는 단계를 더 포함할 수 있으며, 상기 마스크 스텐실은 상기 제 1 및 제 2 탑재 패드 각각과 형상이 유사한 제 3 개구를 더 구비하며 상기 제 2 도전 재료를 형성하기 위해서 사용된다.
바람직하게, 상기 마스크 스텐실은 상기 제 2 개구의 에지에서 상기 제 1 거리보다 큰 두께를 갖는다.
바람직하게는, 상기 제 2 개구는 상기 제 1 개구보다 사이즈가 크다.
본 발명의 이상 설명한 목적 및 다른 목적, 특징, 측면 및 장점은, 본 발명의 실시예를 도시하는 첨부 도면을 참조하는 이후의 상세한 설명으로부터 당업자에게는 명백하게 될 것이다.
이제부터 도면을 참조하여 본 발명의 실시예들을 설명한다. 당업자에게 통 상의 지식을 가진 자라면 본 명세서의 개시내용으로부터, 본 발명의 실시예에 대한 이휴의 설명이 첨부된 청구 범위 및 그들의 등가물에 의해 규정되는 바와 같이 발명을 제한할 목적이 아니라 단지 도시를 목적으로 한 것임을 알 것이다.
(실시예 1)
도 1(a)는 본 발명의 실시예 1에 따른 영역 구조(land structure)를 포함하는 회로 보드를 도시하는 부분적인 평면 사시도이다. 도 1(b)는 도 1(a)의 A-A선을 따라 절단한, 부분적인 입면 단면도이다. 회로 보드는, 보드(10)와, 한 쌍의 제 1 및 제 2 패드(11, 12)와. 제 1 및 제 2 배선(13, 14)과, 솔더 마스크(15)와, 솔더(16)를 포함할 수 있으며, 이것에 제한되지 않는다. 제 1 및 제 2 패드(11, 12)는 보드(10) 위에 제공된다. 각각의 제 1 및 제 2 패드(11, 12)는 전기적 도전성을 갖는다. 제 1 및 제 2 패드(11, 12)는 서로 사전결정된 거리로 이격된다. 제 1 패드(11)는 제 1 배선(13)에 전기적으로 접속된다. 제 2 패드(12)는 제 2 배선(14)에 전기적으로 접속된다. 제 1 및 제 2 배선(13, 14)은 보드(10) 위로 연장된다. 각각의 제 1 및 제 2 패드(11, 12)와 제 1 및 제 2 배선(13, 14)은 금속과 같은 도전 재료로 이루어질 수 있다. 도전 재료의 전형적인 예로는 구리(Cu) 및 금(Au)을 들 수 있으며, 이것에 제한되지 않는다. 구리 도금층 또는 금 도금층이 이용될 수 있다.
제 1 및 제 2 패드(11, 12)는 회로 보드의 테스트를 수행하기 위한 테스트 포인트(test point)로서 이용된다. 제 1 및 제 2 패드(11, 12)는, 테스트가 수행 될 때를 제외하고 사전결정된 회로 패턴의 일부로서 또한 이용된다. 각각의 제 1 및 제 2 패드(11, 12)는 평면적으로 반타원 형상(a shape of semi-ellipse)을 갖는다. 즉, 제 1 패드(11)는 제 1 직선 에지(11a)와 제 1 반타원형 곡선 에지(11b)로 규정된다. 제 2 패드(12)는 제 2 직선 에지(12a)와 제 2 반타원형 곡선 에지(12b)로 규정된다.
제 1 및 제 2 패드(11, 12)는, 제 1 및 제 2 직선 에지(11a, 12a)가 서로 이격되어 서로 마주보도록 배치된다. 제 1 및 제 2 직선 에지(11a, 12a)는 서로 평행하게 연장된다. 즉, 제 1 및 제 2 직선 에지(11a, 12a)는 보드(10)의 표면에 평행한 제 1 수평 방향으로 연장된다. 제 1 및 제 2 패드(11, 12)는 그 제 1 수평 방향에 대략 수직인 제 2 수평 방향으로 서로 이격된다. 제 1 및 제 2 패드(11, 12)는 그 제 2 수평 방향에 평행하고 서로에게 정렬된 제 1 및 제 2 반장축(semi-major axes)을 갖는다. 제 1 및 제 2 패드(11, 12)는 또한 상기 제 1 수평 방향에 평행하고 서로에게 또한 평행한 제 1 및 제 2 단축(minor axes)을 갖는다.
제 1 및 제 2 배선(13, 14)은 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 장방향 중심축 위에 연장된다. 제 1 및 제 2 배선(13, 14)은 상기 제 1 및 제 2 반타원형 곡선 에지(11b, 12b)로부터 바깥쪽으로 연장된다. 제 1 패드(11)는 제 1 수평 방향에서 그 최대 사이즈로 규정되는 제 1 치수(dimension)를 갖는다. 제 1 치수는 제 1 직선 에지(11a)의 제 1 길이에 대응한다. 제 2 패드는 제 1 수평 방향에서 그 최대 사이즈로 규정되는 제 2 치수를 갖는다. 제 2 치수는 제 2 직선 에지(12a)의 제 2 길이에 대응한다. 제 2 직선 에지(12a)의 제 2 길이는 제 1 직 선 에지(11a)의 제 1 길이와 동일하다.
제 1 패드(11)는 제 2 수평 방향에 평행한 제 1 반장축에 규정되는 제 3 치수를 갖는다. 제 3 치수는 제 1 반장축의 길이에 대응한다. 제 1 반장축의 길이는 제 1 직선 에지(11a)와, 상기 제 1 배선(13)과 상기 제 1 반타원형 곡선 에지(11b) 사이를 연결하는 점 사이의 거리에 대응한다. 즉, 제 3 치수는 제 1 반장축에서 측정된다.
제 2 패드(12)는 상기 제 2 수평 방향에 평행한 제 2 반장축에 규정되는 제 4 치수를 갖는다. 제 4 치수는 제 1 반장축의 길이에 대응한다. 제 2 반장축의 길이는 제 2 직선 에지(12a)와, 상기 제 2 배선(14)과 상기 제 2 반타원형 곡선 에지(12b) 사이를 연결하는 점 사이의 거리에 대응한다. 즉, 제 4 치수는 제 2 반장축에서 측정된다.
어떤 경우, 제 1 및 제 2 패드(11, 12)의 제 1, 제 2, 제 3 및 제 4 치수는 0.4밀리미터일 수 있으며, 이것에 제한되지 않는다. 제 1 및 제 2 패드(11, 12) 사이의 거리는 제 1 및 제 2 직선 에지(11a, 12a) 사이의 거리로 규정된다. 제 1 및 제 2 패드(11, 12) 사이의 거리는 0.1밀리미터일 수 있으며, 이것에 제한되지 않는다.
제 1 패드(11)는 제 1 측부(side portion)(11c)와 제 1 중심부(11d)를 갖는다. 제 1 측부(11c)는 제 1 반타원형 곡선 에지(11b)를 따라 그에 인접하여 연장된다. 제 1 중심부(11d)는 반타원형을 갖는다. 제 1 중심부(11d)는 제 1 측부(11c)에 의해 부분적으로 포위된다. 제 1 중심부(11d)는 제 1 측부(11c)와 제 1 직선부(11a)로 규정된다. 제 1 패드(11)는 제 1 측부(11c)와 제 1 중심부(11d) 사이에 물리적 경계가 없다.
제 2 패드(12)는 제 2 측부(12c)와 제 2 중심부(12d)를 갖는다. 제 2 측부(12c)는 제 2 반타원형 곡선 에지(12b)를 따라 그에 인접하여 연장된다. 제 2 중심부(12d)는 반타원형을 갖는다. 제 2 중심부(12d)는 제 2 측부(12c)에 의해 부분적으로 포위된다. 제 2 중심부(12d)는 제 2 측부(12c)와 제 2 직선 에지(12a)로 규정된다. 제 2 패드(12)는 제 2 측부(12c)와 제 2 중심부(12d) 사이에 물리적 경계가 없다.
솔더 마스크(15)는 보드(10)와, 제 1 및 제 2 배선(13, 14)와, 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 측부(11c, 12c) 위로 연장된다. 솔더 마스크(15)는 평면적으로 타원형을 갖는 개구(15a)를 갖는다. 개구(15a)는 제 1 및 제 2 패드(11, 12)의 반장축에 정렬되는 장축을 갖는다. 개구(15a)의 장축은 제 2 수평 방향에 평행하다. 개구(15a)는 제 1 수평 방향에서 규정되는 제 1 최대 치수를 갖는다. 제 1 최대 치수는 개구(15a)의 단축으로 규정된다. 개구(15a)는 제 2 수평 방향에서 규정되는 제 2 최대 치수를 갖는다. 제 2 최대 치수는 개구(15a)의 장축으로 규정된다. 제 1 최대 치수는 통상 0.3밀리미터일 수 있으며, 이것에 제한되지 않는다. 제 2 최대 치수는 통상 0.8 밀리미터일 수 있으며, 이것에 제한되지 않는다.
개구(15a)는 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11d, 12d)와 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장된다. 제 1 중간 영역(10a)은 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 직선 에지(11a, 12a) 사이에 규정된다. 즉, 보드(10) 표면의 제 1 중간 영역(10a)은 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11d, 12d) 사이에 위치된다. 개구(15a)는 그 중앙이 제 1 중간 영역(10a)의 중심에 위치된다.
솔더(16)는, 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11d, 12d)와 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장하도록 개구(15a)내에 제공된다. 솔더(16)는 전기적으로 도전성이다. 제 1 및 제 2 패드(11, 12)는 솔더(16)를 통해서 서로에게 전기적으로 접속된다. 즉, 제 1 및 제 2 패드(11, 12)는 솔더(16)에 의해 서로에게 브리지-접속(bridge-connected)된다.
또한, 저항 소자와 같은 구성요소들이 탑재 패드 위에 탑재될 수 있도록 보드(10) 표면에 탑재 패드가 제공된다. 도 2(a)는 본 발명의 실시예 1에 따른 회로 보드 위의 탑재 패드를 도시하는 부분 평면도이다. 도 2(b)는 제조 방법에 포함된 단계에서 도 2(a)의 탑재 패드 위에 배치되는 홀(holes)을 갖는 마스크 스텐실을 도시하는 평면도이다.
도 2(a)에 도시된 바와 같이, 제 1 및 제 2 탑재 패드(41, 42)가 보드(10)의 표면 위에 제공된다. 제 1 및 제 2 탑재 패드(41, 42)는 서로 이격된다. 제 1 및 제 2 탑재 패드(41, 42)의 형상의 전형적인 예로는 직사각형 및 정방형을 포함할 수 있으며, 이것에 제한되지 않는다. 정방형의 경우에, 제 1 및 제 2 탑재 패드(41, 42)는 각 변이 대략 0.4밀리미터 길이를 가질 수 있으며, 이것에 제한되지 않는다. 제 1 탑재 패드(41)와 제 2 탑재 패드(42) 사이의 거리는 제 1 및 제 2 탑재 패드(41, 42)의 제 1 및 제 2 대향 변 사이에 규정된다. 제 1 탑재 패드(41)와 제 2 탑재 패드(42)사이의 거리의 전형적인 예는 약 0.2밀리미터일 수 있으며, 이것에 제한되지 않는다.
제 3 배선(43)은 제 1 탑재 패드(41)의 제 1 반대 변으로부터 제 1 대향 변으로 바깥쪽으로 연장된다. 제 4 배선(44)은 제 2 탑재 패드(42)의 제 2 반대 변으로부터 제 2 대향 변으로 향해 바깥쪽으로 연장된다. 제 1 탑재 패드(41)는 제 3 배선(43)에 전기적으로 접속된다. 제 2 탑재 패드(42)는 제 4 배선(44)에 전기적으로 접속된다. 각각의 제 1 및 제 2 탑재 패드(41, 42)와 제 3 및 제 4 배선(43, 44)은 금속과 같은 도전 재료로 이루어질 수 있다. 이러한 도전 재료의 전형적인 예로, 구리(Cu) 및 금(Au)을 포함할 수 있으며, 이것에 제한되지 않는다. 구리 도금층 또는 금 도금층이 이용될 수 있다. 제 1 및 제 2 탑재 패드(41, 42) 사이에 접속되도록 구성요소가 제공된다. 제 1 및 제 2 탑재 패드(41, 42) 사이의 거리는 p.5밀리미터로 설정될 수 있다.
솔더 마스크(15)는 제 3 및 제 4 배선(43, 44)과 제 1 및 제 2 탑재 패드(41, 42) 위로 연장된다. 상기 제 1 및 제 2 탑재 패드(41, 42) 사이에 접속되도록 구성요소가 제공된다. 이 구성요소는 상기 제 1 및 제 2 탑재 패드(41, 42)에 제각기 전기적으로 접속되는 제 1 및 제 2 전극을 갖는다.
제조 프로세스에서, 금속 마스크 스텐실(20)가 솔더 마스크(15)와 제 1 및 제 1 탑재 패드(41, 42) 위에 배치된다. 금속 마스크 스텐실(20)은 제 1 및 제 2 탑재 패드(41, 42)의 중심부 위에 위치된 제 1 및 제 2 홀(20b, 20c)를 갖는다. 이 제 1 및 제 2 홀(20b, 20c)의 평면 형상의 전형적인 예는 대략 0.3 밀리미터의 직경을 갖는 원일 수 있으며, 이것에 제한되지 않는다.
제 1 및 제 2 패드(11, 12) 사이의 거리는 바람직하게는, 리플로우 프로세스에서, 표면 장력을 갖는 리플로우 솔더(16)가 제 1 및 제 2 패드(11, 12) 사이를 연결하는 것을 촉진하도록, 제 1 및 제 2 탑재 패드(41, 42) 사이의 거리보다 좁을 수 있다. 제 1 및 제 2 패드(11, 12) 사이의 거리를 더 좁게 하려면 앞서 설명된 제로 옴 저항을 탑재하기 위해 요구되는 탑재 패드보다 더 좁은 탑재 패드가 필요하다. 제 1 및 제 2 패드(11, 12)을 솔더(16)에 의해 연결 또는 전기적으로 접속하기 위해 테스트 포인트를 제공 또는 확보한다. 제 1 및 제 2 패드(11, 12) 사이의 거리는 통상적으로 약 0.1 밀리미터일 수 있으며, 이것에 제한되지 않는다. 앞서 설명된 바와 같이, 제 1 및 제 2 탑재 패드(41, 42) 사이의 거리는 통상적으로 약 0.2 밀리미터일 수 있으며, 이것에 제한되지 않는다.
다음 두가지 요인은 제로 옴 저항을 제거할 수 있다. 제 1 요인은, 제 1 및 제 2 패드(11, 12) 사이의 거리가 제 1 및 제 2 탑재 패드(41, 42) 사이의 거리보다 좁다는 것이다. 제 2 요인은, 솔더(16)가 제 1 및 제 2 패드(11, 12) 사이를 연결한다는 것이다. 제로 옴 영역을 마련하지 않으면 보드(10) 위에 탑재되는 부품 또는 구성요소의 수를 감소시킬 수 있다. 제로 옴 저항을 마련하지 않는다는 것은, 제로 옴 저항을 탑재하기 위한 어떤 프로세스가 수행되지 않음을 의미한다. 제로 옴 저항을 마련하지 않으면 제로 옴 저항 자체의 또는 그것을 탑재하는데 기인한 결함율을 감소시킬 수 있다. 제로 옴 저항을 마련하지 않으면 회로 보드의 비용을 절감하고 그의 생산성을 향상시킬 수 있다.
제 1 및 제 2 패드(11, 12)을 연결하는 솔더(16)가 제거된 후, 한 쌍의 제 1 및 제 2 패드(11, 12)는 테스트 포인트로서 이용될 수 있다. 도 3은 도 1에 도시된 회로 보드의 등가 회로를 도시하는 도면이다. 제 1 및 제 2 디바이스(D1, D2)는 전원(P)에 전기적으로 직렬 접속된다. 제 1 디바이스(D1)는 예컨ㄴ대, 사전결정된 전압을 발생하는 전압 디바이스일 수 있다. 제 2 디바이스(D2)는 예컨대 메모리일 수 있다. 제 1 디바이스(D1)는 전원(P)과 제 1 패드(11) 사이에 전기적으로 접속된다. 제 2 디바이스(D2)는 제 2 패드(12)과 그라운드(ground) 사이에 전기적으로 접속된다. 제 1 및 제 2 패드(11, 12)는 솔더(16)에 의해 서로에게 접속된다. 제 1 및 제 2 패드(11, 12)을 연결하는 솔더(16)가 제거된 후에는 한 쌍의 제 1 및 제 2 패드(11, 12)는 테스트 포인트로서 이용될 수 있다. 예컨대, 오직 제 1 패드(11)을 통해 흐르는 제 1 전류가 측정될 수 있고, 오직 제 2 패드(12)을 통해 흐르는 제 2 전류가 측정될 수 있다. 이것은 회로 보드의 테스트의 실행을 촉진한다.
이제부터 앞서 설명된 회로 보드를 제조하는 방법이 설명된다. 도 4는 도 1에 도시된 회로 보드를 제조하는 방법에 포함된 순차적인 단계들을 도시하는 흐름도이다.
단계 S11에서, 보드(10)가 준비된다. 보드(10) 표면에 금속층이 형성된다. 금속층은 구리(Cu) 도금층 또는 금(Au) 도금층을 포함할 수 있으며, 이것에 제한되지 않는다. 이 금속층을 패터닝하도록 리소그래피 프로세스를 실행하여, 보드(10) 위에, 회로 패턴은 물론, 사전결정된 패턴을 갖는 제 1 및 제 2 패드(11, 12)와, 제 1 및 제 2 배선(13, 14)과, 제 1 및 제 2 탑재 패드(41, 42)와, 제 3 및 제 4 배선(43, 44)을 형성한다. 제 1 및 제 2 배선(13, 14), 제 1 및 제 2 탑재 패드(41, 42), 및 제 3 및 제 4 배선(43, 44)은 도 1(a), 1b, 2a, 2b에 도시되어 있다. 회로 패턴은 도시되지 않았다.
단계 S12에서, 상기 회로 패턴은 물론, 솔더 마스크(15)가 상기 제 1 및 제 2 패드(11, 12), 상기 제 1 및 제 2 배선(13, 14), 상기 제 1 및 제 2 탑재 패드(41, 42), 상기 제 3 및 제 4 배선(43, 44)을 덮도록, 상기 보드(10) 위로 연장되는 솔더 마스크(15)를 형성한다. 솔더 마스크(15)에 개구(15a) 및 개구(15e)가 형성된다. 개구(15a)는 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심 부분(11d, 12d)과 상기 제 1 및 제 2 패드(11, 12) 사이의 제 1 중간 영역(10a) 위로 연장된다. 개구(15e)는 제 1 및 제 2 탑재 패드(41, 42)와 보드(10) 표면의 제 2 중간 영역 위로 연장되며, 제 2 중간 영역은 제 1 및 제 2 탑재 패드(41, 42) 사이에 위치된다. 이후 설명되는 바와 같이, 제 1 및 제 2 패드(11, 12) 위로 연장되는 개구(15a)는 솔더(16)에 의해 제 1 및 제 2 패드(11, 12) 사이를 연결하는 것을 용이하게 한다. 개구(15a)는 중앙이 제 1 중간 영역(10a)의 중심에 위치된다. 즉, 개구(15a)의 중심은 제 1 및 제 2 패드(11, 12) 사이의 중간 위치에 위치된다.
단계 S13에서, 보드(10) 위의 선택된 영역 상에 솔더(16)를 형성하기 위해 솔더 마스크(15) 위에 마스크 스텐실이 배치된다. 마스크 스텐실은 금속 마스크 스텐실일 수 있다. 금속 마스크 스텐실은 제 1, 제 2 및 제 3 사전결정된 개구 패 턴(20a, 20b, 20c)을 갖는 금속판으로 실현될 수 있다. 제 1, 제 2 및 제 3 사전결정된 개구 패턴(20a, 20b, 20c)은 사전결정된 형상 및 사전결정된 치수를 갖는다. 마스크 스텐실은, 제 1 사전결정된 개구 패턴(20a)이 제 1 및 제 2 패드(11, 12) 위에 위치되고, 제 2 및 제 3 사전결정된 개구 패턴(20b, 20c)이 제각기 제 1 및 제 2 탑재 패드(41, 42) 위에 위치되도록, 보드(10)에 대해 정렬된다. 마스크 스텐실(20)의 상부면 위에 솔더 크림이 도포된다. 스퀴지(squeegee)를 마스크 스텐실(20)의 상부면을 따라 미끄러지도록 이동시켜서 솔더 크림으로 마스크 스텐실의 제 1, 제 2 및 제 3 사전결정된 개구 패턴(20a, 20b, 20c) 내를 채운다. 그리고 나서, 마스크 스텐실(20)가 보드(10)로부터 제거되면, 보드(10) 위에 사전결정된 패턴의 솔더 크림이 제공된다.
앞서 설명된 바와 같이, 마스크 스텐실(20)은, 제 1 사전결정된 개구 패턴(20a)이 제 1 및 제 2 패드(11, 12) 위에 위치되고, 제 2 및 제 3 사전결정된 개구 패턴(20b, 20c)이 제각기 제 1 및 제 2 탑재 패드(41, 42) 위에 위치되도록 사전결정된 위치에 제 1, 제 2 및 제 3 사전결정된 개구 패턴(20a, 20b, 20c)을 갖는다. 도 5(a)는 본 발명의 실시예 1에 따른 제 1 사전결정된 개구 패턴을 갖는 마스크 스텐실을 도시하는 부분 평면도이다. 도 5(b)는 B-B선을 따라 절단한 부분적인 입면 단면도이다. 마스크 스텐실(20)은 제 1 중심축 "X"와, 상기 제 1 중심축 "X"에 수직인 제 2 중심축 "Y"를 가질 수 있는 제 1 사전결정된 개구 패턴(20a)을 갖는다. 제 1 사전결정된 개구 패턴(20a)은 제 2 중심축 "Y"로부터의 거리 "D"와 제 1 중심축 "X"로부터의 거리 "d"를 가진 포인트 "P"의 궤적으로 규정되는 주위 "C"를 가질 수 있다. 거리 "D"는 제 1 중심축 "X"에 평행하게 규정된다. 거리 "d"는 제 2 중심축에 평행하게 규정된다. 거리 "D"가 단순 감소하면 거리 "d"는 단순 증가한다. 거리 "D"가 단순 증가하면 거리 "d"는 단순 감소한다.
예컨대, 주위 "C" 상의 포인트 "P1"는 제 2 중심축 "Y"로부터의 거리 "D1"와 제 1 중심축 "X"로부터의 거리 "d1"를 갖는다. 주위 "C" 상의 다른 포인트 "P2"는 제 2 중심축 "Y"로부터의 거리 "D2"와 제 1 중심축 "X"로부터의 거리 "d2"를 갖는다. 거리 "D1"는 거리 "D2"보다 크다. 거리 "d1"는 거리 "d2"보다 작다. 주위 "C" 상의 포인트 "P"가 포인트 "P1"로부터 포인트 "P2"로 이동할 때, 제 2 중심축 "Y"로부터의 거리 "D"는 거리 D1로부터 거리 D2로 감소하고, 제 1 중심축 "X"로부터의 거리 "d"는 거리 "d1"로부터 거리 "d2"로 증가한다.
바람직하게, 제 1 및 제 2 중심축 "X" 및 "Y"는 제 1 및 제 2 패드(11, 12) 사이의 중간 영역와, 제 1 및 제 2 패드(11, 12) 사이의 제 1 중간 영역(10a)에 배치된 중심 위치에서 서로 교차한다.
통상적으로, 제 1 사전결정된 개구 패던(20a)의 주위 "C"는 평면적으로 원형 또는 타원형일 수 있다.
제 1 사전결정된 개구 패턴(20a)은 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11d, 12d)와 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장된다. 마스크 스텐실(20)은 또한 평면적으로 원형상을 갖는 제 2 사전결정된 개구 패턴(20b)을 갖는다. 제 2 사전결정된 개구 패턴(20b)은 제 1 탑재 패드(41)의 중심부 위로 연장된다. 마스크 스텐실(20)은 또한 평면적으로 원형상을 갖는 제 3 사전결정된 개구 패턴(20c)을 갖는다. 제 3 사전결정된 개구 패턴(20c)은 제 2 탑재 패드(42)의 중심부 위로 연장된다.
제 1 사전결정된 개구 패턴(20a)은 보드(10) 표면과 제 1 및 제 2 패드(11, 12)을 덮는 솔더 마스크(15) 위에 위치된다. 마스크 스텐실(20)가 보드(10) 위에 위치되며, 제 1 사전결정된 개구 패턴(20a)의 중심은 제 1 및 제 2 패드(11, 12) 사이에 위치된 제 1 중간 영역(10a)의 중심에 평면적으로 정렬된다. 제 1 사전결정된 개구 패턴(20a)은 솔더 마스크(15)의 사전결정된 영역 위로 연장되며, 솔더 마스크(15)의 사전결정된 영역은 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11d, 12d)의 바로 위와, 제 1 및 제 2 중심부(11d, 12d) 사이의 제 1 중간 영역(10a) 위에 위치된다. 제 1 사전결정된 개구 패턴(20a)은 결합된 제 1 및 제 2 패드(11, 12)의 타원 형상과 유사한 타원형을 갖는다.
도 6은 본 발명의 실시예 1에 따른 보드 위에 위치된 마스크 스텐실을 도시하는 부분 평면도이다. 도 6에 도시된 바와 같이, 마스크 스텐실(20)은 마스크 스텐실의 제 1 사전결정된 개구 패턴(20a)의 타원형 에지가 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 반타원형 곡선 에지(11b, 12b)의 세트에 대해 평면적으로 정렬되도록, 보드(10)에 대해서 위치되거나 정렬된다. 마스크 스텐실(20)의 제 1 사전결정된 개구 패턴(20a)은 제 1 수평 방향으로 규정된 0.4 밀리미터의 제 1 최대 치수와 제 2 수평 방향으로 규정된 0.9 밀리미터의 제 2 최대 치수를 갖는다. 마스크 스텐실(20)의 제 1 사전결정된 개구 패턴(20a)은 솔더 마스크(15)의 개구(15a)의 영역보다 큰 면적을 갖는다.
제 1 사전결정된 개구 패턴(20a)을 보다 큰 면적으로 하면 솔더 크림의 양을 더욱 크게 보장할 수 있다. 보드(10) 위에 제공되어야 할 솔더 크림의 양은 제 1 사전결정된 개구 패턴(20a)의 면적과 마스크 스텐실(20)의 두께에 의존한다. 일반적으로, 마스크 스텐실(20)은 고정된 두께를 갖는다. 솔더 크림의 양은 마스크 스텐실(20)의 제 1 사전결정된 개구 패턴(20a)의 면적을 변화시킴으로써 변경될 수 있다. 어떤 경우에, 솔더 마스크(15)의 개구(15a)는 약 0.18㎟의 면적을 가질 수 있고, 마스크 스텐실(20)의 제 1 사전결정된 개구 패턴(20a)은 약 0.27㎟의 면적을 가질 수 있다. 마스크 스텐실(20)은 약 0.12 밀리미터의 두께를 가질 수 있다. 마스크 스텐실(20)의 제 1 사전결정된 개구 패턴(20a)을 채우는 솔더 크림의 양은 약 0.0324㎣일 수 있다.
도 5(b)에 도시된 바와 같이, 제 1 사전결정된 개구 패턴(20a)은 제 1 및 제 2 패드(11, 12) 사이의 거리보다 큰 두께를 갖는 주위를 갖는다. 앞서 설명된 바와 같이 제 1 사전결정된 개구 패턴(20a)을 채우는 솔더 크림의 양은 마스크 스텐실(20)의 두께와 제 1 사전결정된 개구 패턴(20a)의 면적에 의존한다. 마스크 스텐실(20)의 두께를 증가시키면, 제 1 사전결정된 개구 패턴(20a)의 면적을 감소시킬 수 있으며, 마스크 스텐실(20)의 제 1 사전결정된 개구 패턴(20a)을 채우는 솔더 크림의 고정된 양을 확보할 수 있다. 제 1 사전결정된 개구 패턴(20a)의 면적을 지나치게 줄이면, 솔더 크림이 제 1 사전결정된 개구 패턴(20a)와 확실히 맞물려지지 않아서 보드(10) 위에 솔더 크림이 남지 않고 마스크 스텐실(20)와 함께 제거되는 일이 발생할 수 있다. 보드(10) 위에 솔더 크림을 남겨두고 마스크 스텐 실(20)가 확실히 제거되도록, 제 1 사전결정된 개구 패턴(20a)의 주위의 두께는 제 1 및 제 2 패드(11, 12)보다 큰 것이 효과적이다.
솔더의 표면 장력이 증가하면 마스크 스텐실을 오버코팅하지 않고 마스크 스텐실의 개구를 채우는 것이 어렵게 된다. 마스크 스텐실의 두께를 감소시키면 마스크 스텐실을 오버코팅하지 않고 마스크 스텐실의 개구를 채우는 것이 어렵게 된다. 솔더에 의해 마스크 스텐실(20)의 제 1 사전결정된 개구 패턴(20a)을 채우는 것을 용이하게 하기 위하여 제 1 사전결정된 개구 패턴(20a)의 주위의 두께를 제 1 및 제 2 패드(11, 12)보다 큰 것이 효과적일 수 있다. 마스크 스텐실(20)의 무게를 감소시키기 위해, 마스크 스텐실(20)은 제 1 사전결정된 개구 패턴(20a)의 주위에 인접한 부분을 제외하고 마스크 스텐실(20)의 두께를 감소시키도록 변경될 수 있다. 즉, 제 1 사전결정된 개구 패턴(20a)의 주위의 두께는 마스크 스텐실(20)의 평균 두께 보다 크다.
마스크 스텐실(20)은 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11d, 12d)와, 보드(10) 표면의 제 1 중간 영역(10a) 위에 솔더 크림을 선택적으로 도포하는데 이용된다. 제 1 및 제 2 탑재 패드(41, 42) 사이의 거리는 약 0.2 밀리미터이다. 마스크 스텐실(20)의 두께를 줄이면, 제 1 사전결정된 개구 패턴(20a)의 필요 면적이 증가하고, 이에 의해, 보드에 구성요소를 접속하기 위해 필요한 솔더량을 확보할 수 있다. 제 1 사전결정된 개구 패턴(10a)의 필요 면적을 증가시키면, 영역간에 의도하지 않은 쇼트 회로가 발생할 수 있다.
마스크 스텐실(20)은 제 1, 제 2 및 제 2 사전결정된 개구 패턴(20a, 20b, 20c)을 갖는다. 제 1 사전결정된 개구 패턴(20a)은 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11d, 12d) 위로 연장되고, 또한, 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장된다. 제 1 중간 영역(10a)은 제 1 및 제 2 패드(11, 12) 사이에 위치된다. 제 2 및 제 3 사전결정된 개구 패턴(20b, 20c)은 제각기 제 1 및 제 2 탑재 패드(41, 42) 위로 연장된다. 보드(10) 표면의 제 2 중간 영역은 제 1 및 제 2 탑재 패드(41, 42) 사이에 위치된다.
마스크 스텐실(20)은 보드(10)에 대해 위치된다. 솔더 크림은 마스크 스텐실(20) 위에 도포된다. 스퀴지를 마스크 스텐실의 상부면을 따라 미끄러지도록 이동시켜서 솔더 크림을 마스크 스텐실(20)의 제 1 사전결정된 개구 패턴(20a) 및 그의 제 2 및 제 3 사전결정된 개구 패턴(20b, 20c)에 채운다. 결과적으로, 솔더 크림의 제 1 부분은 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11d, 12d)와 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장된다. 도 2(b)에 도시된 바와 같이, 솔더 크림의 제 2 및 제 3 부분은 제각기 제 1 및 제 2 탑재 패드(41, 42)의 중심 영역 위로 연장된다. 마스크 스텐실(20)의 제 2 및 제 3 사전결정된 개구 패턴(20b, 20c)의 형상의 전형적인 예로는 원(circle)일 수 있으며, 이것에 제한되지 않는다. 제 2 및 제 3 사전결정된 개구 패턴(20b, 20c)의 원의 직경은 바람직하게는 정방형 탑재 패드(41, 42)의 모든 변의 길이보다 작을 수 있다. 이 원의 직경의 전형적인 예로는 약 0.3 밀리미터일 수 있으며, 이것에 제한되지 않는다.
다시 도 4를 참조하면, 단계 S13에서, 마스크 스텐실(20)를 이용하여 솔더를 선택적으로 제공한다. 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11d, 12d)와 보드(10) 표면의 제 1 중간 영역(10a) 위에 제 1 분량의 솔더(a piece of solder)를 배치한다. 제 1 탑재 패드(41) 위에 제 2 분량의 솔더를 배치한다. 제 2 탑재 패드(42) 위에 제 3 분량의 솔더를 배치한다.
단계 S14에서, 제 1, 제 2 및 제 3 분량의 솔더 배치를 완료한 후에, 마스크 스텐실(20)를 보드(10)로부터 제거한다.
단계 S15에서, 보드(10) 위에 사전결정된 세트의 구성요소를 배치한다. 사전결정된 세트의 구성요소는 하나 이상의 저항성 소자를 포함할 수 있으며, 이것에 제한되지 않는다. 통상의 경우에, 저항성 소자는 제 1 및 제 2 탑재 패드(41, 42) 사이에 배치된다. 사전결정된 세트의 구성요소의 배치는 탑재기(mounter)를 이용하여 실행될 수 있다. 구성요소가 보드(10) 위에 배치되고, 이 배치된 구성요소에 의해 솔더가 눌려진다.
단계 S16에서, 구성요소의 배치가 완료된 후, 리플로우 프로세스가 실행된다. 리플로우 프로세스의 전형적인 예로는, 적외선(infrared ray) 및 핫에어 리플로우(hot air reflow)를 이용하는 적외선 리플로우 프로세스일 수 있으며, 이것에 제한되지 않는다. 리플로우 프로세스는, 제 1 및 제 2 패드(11, 12) 사이의 브리지 접속과, 구성요소와 각각의 제 1 및 제 2 탑재 패드(41, 42) 사이의 접속을 동시에 행한다.
실시예 1에 따르면, 제 1 및 제 2 패드(11, 12) 사이의 거리가 좁고, 약 0.1 밀리미터일 수 있으며, 이것에 제한되지 않는다. 도전 재료는 제 1 및 제 2 패드(11, 12)을 전기적으로 접속한다. 즉, 도전 재료는 제 1 및 제 2 패드(11, 12) 사이의 전기적 연결을 제공한다. 도전 재료는 솔더(16)에 의해 실현될 수 있으며, 이것에 제한되지 않는다. 도전 재료는 솔더 마스크(15)의 개구(15a)내에 연장된다. 솔더(16)와 같은 도전 재료는 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11d, 12d) 위와 또한 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장된다. 도전 재료를 마련하면 제로 옴 저항을 마련할 필요가 없다. 앞서 설명된 구조는 보드(10)에 탑재되는 부품 또는 구성요소의 수를 감소시킬 수 있다. 제로 옴 저항을 마련하지 않는다는 것은 제로 옴 저항을 탑재하기 위한 어떤 프로세스도 수행되지 않는다는 것을 의미한다. 제로 옴 저항을 마련하지 않으면 그것 자체 또는 그것을 탑재하는데 기인한 결함율을 감소시킬 수 있다. 제로 옴 저항을 마련하지 않으면 회로 보드의 비용을 감소시킬 수 있다. 제로 옴 저항을 마련하지 않으면 회로 보드의 생산성을 향상시킬 수 있다. 솔더(16)가 제 1 및 제 2 패드(11, 12) 사이에 신뢰성있는 전기적 접속을 행하는 것으로 알려져 있다.
솔더(16)가 보드(10)로부터 제거된 후, 제 1 및 제 2 패드(11, 12)는 테스트 포인트로서 이용될 수 있으며, 이에 의해 회로 보드의 테스트 실행이 촉진된다.
제 1 및 제 2 패드(11, 12) 사이에 브리지 접속을 제공하도록 솔더(16)와 같은 도전 재료가, 금속 마스크 스텐실와 같은 마스크 스텐실(20)를 간단히 이용하여 선택적으로 제공될 수 있다. 바람직하게는, 솔더(16)와 같은 도전 재료와, 보드(10) 위의 다른 구성요소를 전기적으로 접속하는 다른 솔더와 같은 다른 도전 재료를 선택적으로 동시에 제공하도록 변경된 마스크 스텐실이 이용될 수 있다.
이상 설명된 실시예 1은 물론 변경될 수 있다. 제 1 및 제 2 패드(11, 12) 는 치수 및 형상이 변경될 수 있다. 솔더 마스크(15)의 개구(15a)도 또한 치수 및 형상이 변경될 수 있다. 개구(15a)의 형상은 마스크 스텐실(20)의 개구(20a)의 형상에 의해 규정된다. 개구(15a)의 형상은 제 1 및 제 2 패드 세트의 외부 주변 형상과 유사하거나 상이할 수 있다.
앞서 설명된 바와 같이, 바람직하게는, 제 1 및 제 2 직선 에지(11a, 12a)가, 제 1 및 제 2 배선(13, 14)가 제 1 및 제 2 패드(11, 12)으로부터 바깥쪽으로 연장되는 제 2 수평 방향에 수직인 제 1 수평 방향으로 연장될 수 있다. 제 1 및 제 2 패드(11, 12)는, 바람직하게는, 제 1 및 제 2 직선 에지(11a, 12a)가 제 1 및 제 2 수평 방향으로부터 상이한 수평 방향으로 연장되도록 변경될 수 있다.
제 1 및 제 2 패드(11, 12) 사이의 거리, 예컨대, 제 1 및 제 2 직선 에지(11a, 12a) 사이의 거리는, 바람직하게는, 약 0.1 밀리미터일 수 있으며, 이것에 제한되지 않는다. 제 1 및 제 2 패드(11, 12) 사이의 거리는, 바람직하게는, 제 1 및 제 2 패드(11, 12) 사이의 거리가 제 1 및 제 2 탑재 패드(41, 42) 사이의 거리보다 작은 한은 변경될 수 있다. 예컨대, 제 1 및 제 2 탑재 패드 사이의 거리가 0.3 밀리미터인 경우, 제 1 및 제 2 패드(11, 12) 사이의 거리는, 바람직하게는, 0.3 밀리미터 보다 작은, 예컨대, 0.2 밀리미터 또는 0.1 밀리미터일 수 있다. 제 1 및 제 2 패드(11, 12) 사이의 거리가 지나치게 감소하면 테스트 동작을 방해할 수 있다. 최소 거리의 대표적 예로는 약 0.1 밀리미터일 수 있으며, 이것에 제한되지 않는다.
(실시예 2)
도 7(a)는 본 발명의 실시예 2에 따른 영역 구조를 포함하는 회로 보드를 도시하는 부분적인 평면 사시도이다. 도 7(b)는 도 7(a)의 A-A선을 따라 절단한 부분적인 입면 단면도이다. 도 1(a), 1b, 7a, 7b에 도시된 실시예 1 및 2 사이에 동일한 구성요소에는 동일한 참조 부호를 할당하였다. 이후의 설명은 실시예 1과는 상이한 실시예 2의 실질적인 부분에 초점을 맞출 것이다. 도 7(a)에 도시된 솔더 마스크(15)는 도 1(a)에 도시된 솔더 마스크(15)의 개구(15a)의 타원 형상과 상이한 타원 형상을 갖는 개구(15b)를 갖는다. 도 7(a)에 도시된 개구(15b)는 장축 대 단축의 길이 비율에 있어서 도 1(a)에 도시된 개구(15a)와 동일하다. 즉, 도 7(a)에 도시된 개구(15b)의 타원 형상은 도 1(a)에 도시된 개구(15a)의 타원 형상에 비교해서 원에 더 가깝다. 솔더(16)는 솔더 마스크(15)의 개구(15b)에 선택적으로 배치된다. 솔더(16)는 제 1 및 제 2 패드(11, 12) 사이에 전기적 브리지 접속을 제공한다.
개구(15b)는 제 1 수평 방향으로 규정되는 제 1 최대 치수를 갖는다. 제 1 최대 치수는 개구(15b)의 단축으로 규정된다. 개구(15b)는 제 2 수평 방향으로 규정되는 제 2 최대 치수를 갖는다. 제 2 최대 치수는 개구(15b)의 장축으로 규정된다. 제 1 최대 치수는 통상 0.3 밀리미터일 수 있으며, 이것에 제한되지 않는다. 제 2 최대 치수는 통상 0.5 밀리미터일 수 있으며, 이것에 제한되지 않는다.
제 1 및 제 2 패드(11, 12)는 제각기 제 1 및 제 2 중심부(11f, 12f)와 제 1 및 제 2 측부(11e, 12e)를 갖는다. 도 7(a)에 도시된 제 1 및 제 2 패드(11, 12) 의 제 1 및 제 2 중심부(11f, 12f)의 면적은 도 1(a)에 도시된 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11d, 12d)의 면적보다 작다. 도 7(a)에 도시된 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 측부(11e, 12e)의 면적은 도 1(a)에 도시된 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 측부(11c, 12c)의 면적보다 크다. 제 1 및 제 2 측부(11e, 12e)는 솔더 마스크(15)에 의해 덮인다. 제 1 및 제 2 중심부(11f, 12f)는 솔더(16)와 접촉한다. 도 7(a)에 도시된 제 1 및 제 2 패드(11, 12)는 도 1(a)에 도시된 제 1 및 제 2 패드과 비교해서 솔더(16)와의 접촉 면적이 보다 작다.
위에서 설명된 바와 같이, 도 7(a)에 도시된 개구(15b)는 장축 대 단축의 길이 비율에 있어서 도 1(a)에 도시된 개구(15a)와 동일하다. 장축 대 단축의 길이 비율의 감소는 바람직하게는 제 1 및 제 2 패드(11, 12)을 전기적으로 접속하는 리플로우 프로세스에서 솔더(16)의 표면 장력을 감안하여 이루어질 수 있다. 리플로우 프로세스에서, 솔더(16)가 용해된다. 용해된 솔더(16)의 표면 장력은 개구(15b)의 중심에서 용해된 솔더(16)의 응집을 일으킨다. 개구(15b)의 중심은 보드(10) 표면의 제 1 중간 영역(10a)에 위치된다. 보드(10)의 표면은 제 1 및 제 2 패드(11, 12)의 표면에 비교해서 용해된 솔더(16)의 도포성이 나쁘다. 제 1 중간 영역(10a)의 나쁜 도포성은 용해된 솔더(16)가 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11f, 12f) 사이에서 팽창하도록 촉진할 수 있다. 리플로우 솔더(16)가 팽창하여 솔더 마스크(15)의 개구(15b)를 채우는 것을 촉진하는 관점에서, 개구(15b)는 평면적으로 원형을 갖는 것이 바람직하다. 개구(15b)의 원형상은 제 1 및 제 2 패드(11, 12)의 접촉 면적, 즉, 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11f, 12f)의 면적을 감소시킨다. 제 1 및 제 2 패드(11, 12)의 큰 접촉 면적을 확보하고 리플로우 솔더(16)에 의해 개구(15b)를 채우는 것을 촉진한다는 관점에서, 개구(15b)는 타원형상인 것이 더 바람직할 수 있다.
도 7(a)에 도시된 제 1 및 제 2 패드(11, 12)는 본 발명의 실시예 1에서 앞서 설명된 것과 동일한 세트의 프로세스로 형성될 수 있다. 솔더 크림은 도 5(a) 및 5b에 도시된 마스크 스텐실(20)와 유사한 마스크 스텐실을 이용함으로써 선택적으로 배치될 수 있다.
본 실시예 2에 따르면, 제 1 및 제 2 패드(11, 12) 사이의 거리는 좁고, 약 0.1 밀리미터일 수 있으며, 이것에 제한되지 않는다. 도전 재료가 제 1 및 제 2 패드(11, 12)을 전기적으로 접속한다. 즉, 도전 재료는 제 1 및 제 2 패드(11, 12) 사이에 전기적 연결을 제공한다. 도전 재료는 솔더(16)에 의해 실현될 수 있으며, 이것에 제한되는 것은 아니다. 도전 재료는 솔더 마스크(15)의 개구(15a)내에 연장된다. 솔더(16)와 같은 도전 재료는 제 1 및 제 2 패드(11, 12)의 제 1 및 제 2 중심부(11d, 12d) 위와, 또한, 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장된다. 도전 재료를 마련하면 제로 옴 저항을 마련할 필요가 없어진다. 앞서 설명된 구조는 보드(10)에 탑재된 부품 또는 구성요소들의 수를 감소시킬 수 있다. 제로 옴 저항을 마련하지 않는다는 것은 제로 옴 저항을 탑재하기 위한 어떤 프로세스도 수행되지 않는다는 것을 의미한다. 제로 옴 저항을 마련하지 않으면 그것 자체 또는 그것을 탑재하는 것과 관련한 결함율을 감소시킬 수 있다. 제로 옴 저 항을 마련하지 않으면, 회로 보드의 비용을 감소시킬 수 있다. 제로 옴 저항을 마련하지 않으면, 회로 보드의 생산성을 향상시킬 수 있다.
솔더(16)가 보드(10)로부터 제거된 후, 제 1 및 제 2 패드(11, 12)는 테스트 포인트로서 이용될 수 있으며, 이에 의해 회로 보드의 테스트 실행이 촉진된다.
솔더(16)와 같은 도전 재료는, 제 1 및 제 2 패드(11, 12) 사이의 브리지 접속을 제공하도록, 금속 마스크 스텐실와 같은 마스크 스텐실(20)를 간단히 이용하여 선택적으로 제공될 수 있다. 바람직하게는, 솔더(16)와 같은 도전 재료와, 보드(10) 위의 다른 구성요소를 전기적으로 접속하는 다른 솔더와 같은 다른 도전 재료를 선택적으로 동시에 제공하도록 변경된 마스크 스텐실이 이용될 수 있다.
이상 설명된 실시예 2는 물론 변경될 수 있다. 제 1 및 제 2 패드(11, 12)도 수치 및 형상이 변경될 수 있다. 솔더 마스크(15)의 개구(15a)도 치수 및 형상이 변경될 수 있다. 개구(15a)의 형상은 마스크 스텐실(20)의 개구(20a)의 형상에 의해 규정된다. 개구(15a)의 형상은 제 1 및 제 2 패드 세트의 외부 주변 형상과 유사하거나 상이할 수 있다.
앞서 설명된 바와 같이, 제 1 및 제 2 직선 에지(11a, 12a)가, 바람직하게는, 제 1 및 제 2 배선(13, 14)이 제 1 및 제 2 패드(11, 12)으로부터 바깥쪽으로 연장되는 제 2 수평 방향에 수직인 제 1 수평 방향으로 연장될 수 있다. 제 1 및 제 2 패드(11, 12)는, 바람직하게는, 제 1 및 제 2 직선 에지(11a, 12a)가 제 1 및 제 2 수평 방향과 상이한 수평 방향으로 연장되도록 변경될 수 있다.
제 1 및 제 2 패드(11, 12) 사이의 거리, 예컨대, 제 1 및 제 2 직선 에 지(11a, 12a) 사이의 거리는, 바람직하게는, 약 0.1 밀리미터일 수 있으며, 이것에 한정되는 것은 아니다. 제 1 및 제 2 패드(11, 12) 사이의 거리는, 바람직하게는, 제 1 및 제 2 패드(11, 12) 사이의 거리가 제 1 및 제 2 탑재 패드(41, 42) 사이의 거리보다 작은 한, 변경될 수 있다. 예컨대, 제 1 및 제 2 탑재 패드 사이의 거리가 0.3 밀리미터인 경우, 제 1 및 제 2 패드(11, 12) 사이의 거리는, 바람직하게는, 0.3 밀리미터 미만, 예컨대, 0.2 밀리미터 또는 0.1 밀리미터일 수 있다. 제 1 및 제 2 패드(11, 12) 사이의 거리를 지나치게 감소시키면 테스트 동작을 방해할 수 있다. 최소 거리의 전형적인 예로는 약 0.1 밀리미터일 수 있으며, 이것에 한정되는 것은 아니다.
(실시예 3)
도 8(a)는 본 발명의 실시예 3에 따른 영역 구조를 포함하는 회로 보드를 도시하는 부분적인 평면 사시도이다. 도 8(b)는 도 8(a)의 A-A선을 따라 절단한 부분적인 입면 단면도이다. 도 1(a), 1b, 7a, 7b, 8a, 8b에 도시된 실시예 1, 2 및 3에서 동일한 구성요소에는 동일한 참조 부호를 부여하였다. 이후의 설명은 실시예 3에 있어서 실시예 1 및 2로부터 실질적으로 상이한 부분에 초점을 맞출 것이다. 도 8(a) 및 8b에 도시된 회로 보드는 각각 반타원 형상을 갖는 제 1 및 제 2 패드(31, 32)을 갖는다. 제 1 패드(31)은 제 1 직선 에지(31a) 및 제 1 반타원 곡선 에지(31b)에 의해 규정된다. 제 2 패드(32)은 제 2 직선 에지(32a) 및 제 2 반타원 곡선 에지(32b)에 의해 규정된다.
제 1 및 제 2 패드(31, 32)은 서로 이격된다. 보드(10) 표면은 제 1 및 제 2 패드(31, 32)의 제 1 및 제 2 직선 에지(31a, 32a) 사이에 규정되는 제 1 중간 영역(10a)을 갖는다.
도 8(a) 및 8b에 도시된 회로 보드는 개구(15c)를 갖는 솔더 마스크(15)를 구비한다. 개구(15c)는 평면적으로 타원 형상을 갖는다. 개구(15c)는 제 1 및 제 2 패드(31, 32) 세트보다 사이즈가 크다. 개구(15c)는 제 1 및 제 2 패드(31, 32)의 제 1 및 제 2 반타원 곡선 에지(31b, 32b)의 바깥쪽에 연장되는 타원형 곡선 에지를 갖는다. 즉, 제 1 및 제 2 패드(31, 32)의 쌍은 개구(15c)의 타원형 곡선 에지에 의해 포위된다. 개구(15c)의 타원형 곡선 에지는 제 1 및 제 2 패드(31, 32)의 제 1 및 제 2 반타원형 곡선 에지(31b, 32b)로부터, 보드(10) 표면의 제 2 및 제 3 중간 영역(10b, 10c)만큼 이격된다. 즉, 제 2 중간 영역(10b)은 개구(15c)의 타원형 곡선 에지의 제 1 절반과 제 1 패드(31)의 제 1 반타원형 곡선 에지(31b) 사이에 연장되는 반타원형 곡선 스트립 영역이다. 제 3 중간 영역(10c)은 개구(15c)의 타원형 곡선 에지의 제 2 절반과 제 2 패드(32)의 제 2 반타원형 곡선 에지(32b) 사이에 연장되는 반타원형 곡선 스트립 영역이다.
제 1 및 제 2 패드(31, 32)은, 제 1 및 제 2 직선 에지(31a, 32a)가 서로 마주하면서 서로 이격되도록 배치된다. 제 1 및 제 2 직선 에지(31a, 32a)는 서로 평행하게 연장된다. 즉, 제 1 및 제 2 직선 에지(31a, 32a)는 보드(10) 표면에 평행한 제 1 수평 방향으로 연장된다. 제 1 및 제 2 패드(31, 32)은 제 1 수평 방향에 대략 수직인 제 2 수평 방향으로 서로로부터 이격된다. 제 1 및 제 2 패드(31, 32)은 서로 정렬되고 제 2 수평 방향에 평행한 제 1 및 제 2 반장축을 갖는다. 제 1 및 제 2 패드(31, 32)은 또한, 서로 평행하고 제 1 수평 방향에 또한 평행한 제 1 및 제 2 단축을 갖는다.
제 1 및 제 2 배선(13, 14)은 제 1 및 제 2 패드(31, 32)의 제 1 및 제 2 반장축상으로 연장된다. 제 1 및 제 2 배선(13, 14)은 제 1 및 제 2 반타원형 곡선 에지(31b, 32b)로부터 바깥쪽으로 연장된다. 제 1 패드(31)은 제 1 수평 방향에서 그의 최대 사이즈로 규정되는 제 1 치수를 갖는다. 제 1 치수는 제 1 직선 에지(31a)의 제 1 길이에 대응한다. 제 2 패드(32)은 제 1 수평 방향에서 그의 최대 사이즈로 규정되는 제 2 치수를 갖는다. 제 2 치수는 제 2 직선 에지(32a)의 제 2 길이에 대응한다. 제 2 직선 에지(32a)의 제 2 길이는 제 1 직선 에지(31a)의 제 1 길이와 동일할 수 있다.
제 1 패드(31)은 제 2 수평 방향에 평행한 제 1 반장축으로 규정되는 제 3 치수를 갖는다. 제 3 치수는 제 1 반장축의 길이에 대응한다. 제 1 반장축의 길이는 제 1 직선 에지(31a)와, 제 1 배선(13)과 제 1 반타원형 곡선 에지(31b)간의 연결 점 사이의 거리에 대응한다. 즉, 제 3 치수는 제 1 반장축에 대해 측정된다.
제 2 패드(32)은 제 2 수평 방향에 평행한 제 2 반장축으로 규정되는 제 4 치수를 갖는다. 제 4 치수는 제 1 반장축의 길이에 대응한다. 제 1 반장축의 길이는 제 2 직선 에지(32a)와, 제 2 배선(14)과 제 2 반타원형 곡선 에지(32b)간의 연결 점 사이의 거리에 대응한다. 즉, 제 4 치수는 제 2 반장축에 대해 측정된다.
어떤 경우에, 제 1 및 제 2 패드(31, 32)의 제 1, 2, 3 및 4 치수는 0.5 밀 리미터일 수 있으며, 이것에 한정되는 것은 아니다. 제 1 및 제 2 패드(31, 32) 사이의 거리는 제 1 및 제 2 직선 에지(31a, 32a) 사이의 거리로 규정된다. 제 1 및 제 2 패드(31, 32) 사이의 거리는 0.1 밀리미터일 수 있으며, 이것에 한정되는 것은 아니다.
솔더 마스크(15)는 평면적으로 타원형을 갖는 개구(15c)를 갖는다. 개구(15c)는 제 1 및 제 2 패드(31, 32)의 반장축에 정렬되는 장축을 갖는다. 개구(15c)의 장축은 제 2 수평 방향에 평행하다. 개구(15c)는 제 1 수평 방향으로 규정되는 제 1 최대 치수를 갖는다. 제 1 최대 치수는 개구(15c)의 단축으로 규정된다. 개구(15c)는 제 2 수평 방향으로 규정되는 제 2 최대 치수를 갖는다. 제 2 최대 치수는 개구(15c)의 장축으로 규정된다. 제 1 최대 치수는 통상적으로는 약 0.5 밀리미터일 수 있으며, 이것에 한정되는 것은 아니다. 제 2 최대 치수는 통상적으로는 약 1.2 밀리미터일 수 있으며, 이것에 한정되는 것은 아니다. 솔더 마스크(15)의 개구(15c)를 통해 제 1 및 제 2 패드(31, 32) 전체가 노출된다. 개구(15c)는 솔더(16)과 제 1 및 제 2 패드(31, 32)의 최대 접촉 면적을 확보하기 위해 제 1 및 제 2 패드(31, 32) 쌍보다 크다.
제 1 및 제 2 패드(31, 32)은 본 발명의 실시예 1에서 설명된 것과 동일한 방식으로 형성될 수 있다. 타원 형상 개구를 갖는 금속 마스크 스텐실와 같은 마스크 스텐실이 보드(10) 위에 솔더 크림을 선택적으로 도포 또는 배치하는데 이용될 수 있다. 마스크 스텐실의 타원 형상 개구의 치수는 제 1 및 제 2 패드(31, 32)의 치수에 근거하여 결정될 수 있다.
본 실시예 3에 따르면, 제 1 및 제 2 패드(31, 32) 사이의 거리는 좁고 약 0.1 밀리미터일 수 있으며, 이것에 한정되는 것은 아니다. 도전 재료는 제 1 및 제 2 패드(31, 32)을 전기적으로 접속한다. 즉, 도전 재료는 제 1 및 제 2 패드(31, 32) 사이에 전기적 연결을 제공할 수 있다. 도전 재료는 솔더(16)에 의해 실현될 수 있으며, 이것에 한정되는 것은 아니다. 도전 재료는 솔더 마스크(15)의 개구(15c)내에 연장된다. 솔더(16)와 같은 도전 재료는 제 1 및 제 2 패드(31, 32)의 위, 또한, 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장된다. 도전 재료를 마련함으로써 제로 옴 저항을 마련할 필요를 제거할 수 있다. 이상 설명된 구조는 보드(10)에 탑재되는 부품 또는 구성요소의 수를 감소시킬 수 있다. 제로 옴 저항을 마련하지 않는다는 것은 제로 옴 저항을 탑재하기 위한 어떤 프로세스도 수행되지 않음을 의미한다. 제로 옴 저항을 마련하지 않으면 그것 자체 또는 그것을 탑재하는 것과 관련한 결함율을 감소시킬 수 있다. 제로 옴 저항을 마련하지 않으면 회로 보드의 비용을 감소시킬 수 있다. 제로 옴 저항을 마련하지 않으면 회로 보드의 생산성을 향상시킬 수 있다.
솔더(16)가 보드(10)로부터 제거된 후에는 제 1 및 제 2 패드(31, 32)은 테스트 포인트로서 이용될 수 있으며, 이에 의해 회로 보드의 테스트 실행이 촉진된다.
솔더(16)와 같은 도전 재료는 제 1 및 제 2 패드(31, 32) 사이에 브리지 접속을 제공하기 위해 금속 마스크 스텐실와 같은 마스크 스텐실(20)를 간단히 이용하여 선택적으로 제공될 수 있다. 바람직하게는, 솔더(16)와 같은 도전 재료와, 보드(10) 위의 다른 구성요소를 전기적으로 접속하는 다른 솔더와 같은 다른 도전 재료를 모두, 선택적으로 동시에 제공하기 위해, 변경된 마스크 스텐실이 이용될 수 있다.
이상 설명된 실시예 3은 물론 변경될 수 있다. 제 1 및 제 2 패드(31, 32)은 치수 및 형상이 변경될 수 있다. 솔더 마스크(15)의 개구(15c)도 크기 및 형상이 변경될 수 있다. 개구(15c)의 형상은 마스크 스텐실(20)의 개구(20a)의 형상에 의해 규정된다. 개구(15c)의 형상은 제 1 및 제 2 패드 세트의 외부 주변 형상과 유사하거나 상이할 수 있다.
이상 설명된 바와 같이, 제 1 및 제 2 직선 에지(31a, 32a)는, 바람직하게는, 제 1 및 제 2 배선(13, 14)이 제 1 및 제 2 패드(31, 32)으로부터 바깥쪽으로 연장되는 제 2 수평 방향에 수직인 제 1 수평 방향으로 연장될 수 있다. 제 1 및 제 2 패드(31, 32)은, 바람직하게는, 제 1 및 제 2 직선 에지(31a, 32a)가 제 1 및 제 2 수평 방향과 상이한 수평 방향으로 연장되도록 변경될 수 있다.
제 1 및 제 2 패드(31, 32) 사이의 거리, 예컨대, 제 1 및 제 2 직선 에지(31a, 32a) 사이의 거리는, 바람직하게는, 약 0.1 밀리미터일 수 있으며, 이것에 한정되는 것은 아니다. 제 1 및 제 2 패드(31, 32) 사이의 거리는, 바람직하게는, 제 1 및 제 2 패드(31, 32) 사이의 거리가 제 1 및 제 2 탑재 패드(41, 42) 사이의 거리보다 작은 한, 변경될 수 있다. 예컨대, 제 1 및 제 2 탑재 패드(41, 42) 사이의 거리가 0.3 밀리미터인 경우, 제 1 및 제 2 패드(31, 32) 사이의 거리는 바람직하게는 0.3 밀리미터 미만, 예컨대, 0.2 밀리미터 또는 0.1 밀리미터일 수 있다. 제 1 및 제 2 패드(31, 32) 사이의 거리를 지나치게 감소시키면 테스트 동작을 방해할 수 있다. 최소 거리의 전형적인 예는 약 0.1 밀리미터일 수 있으며, 이것에 한정되지 않는다.
(실시예 4)
도 9(a)는 본 발명의 실시예 4에 따른 영역 구조를 포함하는 회로 보드를 도시하는 부분적인 평면 사시도이다. 도 9(b)는 도 9(a)의 A-A선을 따라 절단한 부분적인 입면 단면도이다. 도 1(a), 1b, 7a, 7b, 8a, 8b, 9a, 9b에 도시된 실시예 1, 2, 3 및 4 사이에 동일한 구성요소에 대해서는 동일한 참조 부호를 부여하였다. 이후의 설명은 실시예 4에 있어서 실시예 1, 2, 3과 실질적으로 상이한 부분에 초점을 맞출 것이다. 도 9(a)에 도시된 솔더 마스크(15)는 도 1(a)에 도시된 솔더 마스크(15)의 개구(15a)의 타원 형상과 달리 원형상을 갖는 개구(15d)를 구비한다. 솔더(16)는 솔더 마스크(15)의 개구(15d)에 선택적으로 배치된다. 솔더(16)는 제 1 및 제 2 패드(31, 32) 사이에 전기적 브리지 접속을 제공한다.
제 1 및 제 2 패드(31, 32)은, 제 1 및 제 2 직선 에지(31a, 32a)가 서로에 대해 마주하지만 서로로부터 이격되도록 배치된다. 제 1 및 제 2 직선 에지(31a, 32a)는 서로에게 평행하게 연장된다. 즉, 제 1 및 제 2 직선 에지(31a, 32a)는 보드(10) 표면에 평행한 제 1 수평 방향으로 연장된다. 제 1 및 제 2 패드(31, 32)은 제 1 수평 방향에 대략 수직인 제 2 수평 방향으로 서로로부터 이격된다. 제 1 및 제 2 패드(31, 32)은 서로 정렬되고 제 2 수평 방향에 평행한 제 1 및 제 2 반 장축을 갖는다. 제 1 및 제 2 패드(31, 32)은 서로에게 평행하고 제 1 수평 방향에 또한 평행한 제 1 및 제 2 단축을 또한 갖는다.
제 1 및 제 2 배선(13, 14)은 제 1 및 제 2 패드(31, 32)의 제 1 및 제 2 반장축 상으로 연장된다. 제 1 및 제 2 배선(13, 14)은 제 1 및 제 2 반타원형 곡선 에지(31b, 32b)로부터 바깥쪽으로 연장된다. 제 1 패드(31)은 제 1 수평 방향에서 그의 최대 사이즈로 규정되는 제 1 치수를 갖는다. 제 1 치수는 제 1 직선 에지(31a)의 제 1 길이에 대응한다. 제 2 패드(32)은 제 1 수평 방향에서 그의 최대 사이즈로 규정되는 제 2 치수를 갖는다. 제 2 치수는 제 2 직선 에지(32a)의 제 2 길이에 대응한다. 제 2 직선 에지(32a)의 제 2 길이는 제 1 직선 에지(31a)의 제 1 길이와 동일할 수 있다.
제 1 패드(31)은 제 2 수평 방향에 평행한 제 1 반장축으로 규정되는 제 3 치수를 갖는다. 제 3 치수는 제 1 반장축의 길이에 대응한다. 제 1 반장축의 길이는 제 1 직선 에지(31a)와, 제 1 배선(13)과 제 1 반타원형 곡선 에지(31b)간의 연결 점 사이의 거리에 대응한다. 즉, 제 3 치수는 제 1 반장축에 대해 측정된다.
제 2 패드(32)은 제 2 수평 방향에 평행한 제 2 반장축으로 규정되는 제 4 치수를 갖는다. 제 4 치수는 제 1 반장축의 길이에 대응한다. 제 1 반장축의 길이는 제 2 직선 에지(32a)와, 제 2 배선(14)과 제 2 반타원형 곡선 에지(32b)간의 연결 점 사이의 거리에 대응한다. 즉, 제 4 치수는 제 2 반장축에 대해 측정된다.
어떤 경우, 제 1 및 제 2 패드(31, 32)의 제 1, 제 2, 제 3, 제 4 치수는 0.5 밀리미터일 수 있으며, 이것에 한정되지 않는다. 제 1 및 제 2 패드(31, 32) 사이의 거리는 제 1 및 제 2 직선 에지(31a, 32a) 사이의 거리에 의해 규정된다. 제 1 및 제 2 패드(31, 32) 사이의 거리는 0.1 밀리미터일 수 있으며, 이것에 한정되는 것은 아니다.
제 1 패드(31)은 제 1 측부(31e) 및 제 1 중심부(31f)를 갖는다. 제 1 중심부(31f)는 제 1 측부(31e)와 제 1 직선 에지(31a)에 의해 규정된다. 제 2 패드(32)은 제 2 측부(32e)와 제 2 중심부(32f)를 갖는다. 제 2 중심부(32f)는 제 2 측부(32e)와 제 2 직선 에지(32a)에 의해 규정된다.
솔더 마스크(15)는 보드(10), 제 1 및 제 2 배선(13, 13), 및 제 1 및 제 2 패드(31, 32)의 제 1 및 제 2 측부(31e, 32e) 위로 연장된다. 솔더 마스크(15)는 평면적으로 원형상을 갖는 개구(15d)를 갖는다. 통상적으로, 개구(15d)는 약 0.6 밀리미터의 직경을 가질 수 있다. 개구(15d)의 직경은 제 1 및 제 2 패드(31, 32)의 제 1, 제 2, 제 3 및 제 4 치수보다 크다.
개구(15d)는 제 1 및 제 2 패드(31, 32)의 제 1 및 제 2 중심부(31d, 32d)와 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장된다. 제 1 중간 영역(10a)은 제 1 및 제 2 패드(31, 32)의 제 1 및 제 2 직선 에지(31a, 32a) 사이에 규정된다. 즉, 보드(10) 표면의 제 1 중간 영역(10a)은 제 1 및 제 2 패드(31, 32)의 제 1 및 제 2 중심부(31f, 32f) 사이에 위치된다. 개구(15d)는 그 중앙이 제 1 중간 영역(10a)의 중심에 위치된다.
솔더(16)는, 제 1 및 제 2 패드(31, 32)의 제 1 및 제 2 중심부(31d, 32d)와 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장되도록 개구(15d)내에 제공된다. 솔더(16)는 전기적으로 도전성이다. 제 1 및 제 2 패드(31, 32)은 솔더(16)를 통해 서로에게 전기적으로 접속된다. 즉, 제 1 및 제 2 패드(31, 32)은 솔더(16)에 의해 서로에게 브리지 접속된다.
개구(15d)의 직경은, 제 1 및 제 2 패드(31, 32)과 솔더(16) 사이에 충분한 접촉 영역을 확보하기 위하여 제 1 및 제 2 패드(31, 32)의 제 1 및 제 3 치수보다 크다. 솔더 마스크(15)의 개구(15d)가 원형을 갖는 이유는 실시예 2에서 앞서 설명된 것과 동일한 이유이다. 즉, 개구(15d)의 원형상은 제 1 및 제 2 패드(31, 32)을 전기적으로 접속하기 위한 리플로우 프로세스에서 솔더(16)의 표면 장력을 고려하여 채택될 수 있다. 리플로우 프로세스에서, 솔더(16)는 용해된다. 용해된 솔더(16)의 표면 장력은 개구(15d)의 중심에서 용해된 솔더(16)의 응집을 일으킨다. 개구(15d)의 중심은 보드(10) 표면의 제 1 중간 영역(10a)에 위치된다. 보드(10) 표면은 제 1 및 제 2 패드(31, 32)의 표면에 비교해서 용해된 솔더(16)의 도포성이 나쁘다. 제 1 중간 영역(10a)의 나쁜 도포성은 제 1 및 제 2 패드(31, 32)의 제 1 및 제 2 중심부(31f, 32f) 사이에서 용해된 솔더(16)가 팽창하는 것을 촉진할 수 있다. 리플로우 솔더(16)가 팽창하여 솔더 마스크(15)의 개구(15d)를 채우는 것을 촉진하는 관점에서, 개구(15d)는 평면적으로 원형인 것이 바람직하다. 원형 개구(15d)는 제 1 및 제 2 패드(31, 32)의 접촉 면적, 즉, 제 1 및 제 2 패드(31, 32)의 제 1 및 제 2 중심부(31f, 32f)의 면적을 감소시킨다. 제 1 및 제 2 패드(31, 32)의 큰 접촉 면적 확보와 리플로우 솔더(16)의 개구(15d) 충진의 촉진이라는 두가지 관점에서 개구(15d)는 타원형인 것이 바람직할 수 있다.
제 1 및 제 영역(31, 32)은 본 발명의 실시예 1에서 설명된 것과 동일한 방식으로 형성될 수 있다. 타원 형상의 개구를 갖는 금속 마스크 스텐실와 같은 마스크 스텐실이 보드(10) 상에 솔더 크림을 선택적으로 도포 또는 배치하는데 이용될 수 있다. 마스크 스텐실의 타원 형상 개구의 치수는 제 1 및 제 2 패드(31, 32)의 치수에 근거하여 결정될 수 있다.
본 실시예 4에 따르면, 제 1 및 제 2 패드(31, 32) 사이의 거리는 좁고 약 0.1 밀리미터일 수 있으며, 이것에 한정되지 않는다. 도전 재료는 제 1 및 제 2 패드(31, 32)을 전기적으로 접속한다. 즉, 도전 재료는 제 1 및 제 2 패드(31, 32) 사이에 전기적 연결을 제공한다. 도전 재료는 솔더(16)에 의해 실현될 수 있으며, 이것에 한정되는 것은 아니다. 도전 재료는 솔더 마스크(15)의 개구(15d)내에 연장된다. 솔더(16)와 같은 도전 재료는 제 1 및 제 2 패드(31, 32)의 제 1 및 제 2 중심부(31f, 32f) 위, 또한, 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장된다. 도전성 재료를 마련하면 제로 옴 저항을 마련할 필요를 제거할 수 있다. 이상 설명된 구조는 보드(10) 상에 탑재되는 부품 또는 구성요소들의 수를 감소시킬 수 있다. 제로 옴 저항을 마련하지 않는다는 것은 제로 옴 저항을 탑재하기 위한 어떤 프로세스도 수행되지 않음을 의미한다. 제로 옴 저항을 마련하지 않으면 그것 자체 또는 그것을 탑재하는 것과 관련된 결함율을 감소시킬 수 있다. 제로 옴 저항을 마련하지 않으면 회로 보드의 비용을 감소시킬 수 있다. 제로 옴 저항을 마련하지 않으면 회로 보드의 생산성을 향상시킬 수 있다.
솔더(16)가 보드(10)로부터 제거된 후에는, 제 1 및 제 2 패드(31, 32)은 테 스트 포인트로서 이용될 수 있으며, 이에 의해 회로 보드의 테스트 실행이 촉진된다.
솔더(16)와 같은 도전 재료는 제 1 및 제 2 패드(31, 32) 사이에 브리지 접속을 제공하기 위해 금속 마스크 스텐실와 같은 마스크 스텐실(20)를 간단히 이용하여 선택적으로 제공될 수 있다. 바람직하게는, 솔더(16)와 같은 도전 재료와, 보드(10) 위의 다른 구성요소를 전기적으로 접속하는 다른 솔더와 같은 다른 도전 재료를 모두, 동시에 선택적으로 제공하기 위해 변경된 마스크 스텐실이 이용될 수 있다.
이상 설명된 실시예 4는 물론 변경될 수 있다. 제 1 및 제 2 패드(31, 32)은 치수 및 형상이 변경될 수 있다. 솔더 마스크(15)의 개구(15d)도 치수 및 형상이 변경될 수 있다. 개구(15d)의 형상은 마스크 스텐실(20)의 개구(20a)의 형상에 의해 규정된다. 개구(15d)의 형상은 제 1 및 제 2 패드 세트의 외부 주변 형상과 유사하거나 상이할 수 있다.
이상 설명된 바와 같이, 제 1 및 제 2 직선 에지(31a, 32a)는, 바람직하게는, 제 1 및 제 2 배선(13, 14)이 제 1 및 제 2 패드(31, 32)으로부터 바깥쪽으로 연장되는 제 2 수평 방향에 수직인 제 1 수평 방향으로 연장될 수 있다. 제 1 및 제 2 패드(31, 32)은, 바람직하게는, 제 1 및 제 2 직선 에지(31a, 32a)가 제 1 및 제 2 수평 방향과 상이한 수평 방향으로 연장되도록 변경될 수 있다.
제 1 및 제 2 패드(31, 32) 사이의 거리, 예컨대, 제 1 및 제 2 직선 에지(31a, 32a) 사이의 거리는 바람직하게는 약 0.1 밀리미터일 수 있으며, 이것에 한정되는 것은 아니다. 제 1 및 제 2 패드(31, 32) 사이의 거리는, 제 1 및 제 2 패드(31, 32) 사이의 거리가 제 1 및 제 2 탑재 패드(41, 42) 사이의 거리보다 작은 한, 유리하게 채택될 수 있다. 예컨대, 제 1 및 제 2 탑재 패드 사이의 거리가 0.3 밀리미터인 경우 제 1 및 제 2 패드(31, 32) 사이의 거리는 바람직하게는 0.3 밀리미터 미만, 예컨대, 0.2 밀리미터 또는 0.1 밀리미터일 수 있다. 제 1 및 제 2 패드(31, 32) 사이의 거리를 지나치게 감소시키면 테스트 동작을 방해할 수 있다. 최소 거리의 전형적인 예로는 약 0.1 밀리미터일 수 있으며, 이것에 한정되는 것은 아니다.
(변형예)
이상 실시예에서 설명된 회로 보드는 다음과 같은 관점에서 유리하게 변경될 수 있다. 본 발명의 일 측면에 따르면, 회로 보드는 보드와, 이 보드 위의 제 1 도전 패드와, 이 보드 위의 제 2 도전 패드와, 이 보드 위로 연장하는 솔더 마스크와, 개구내의 도전 재료를 포함할 수 있다. 제 2 도전 재료는 제 1 도전 재료로부터 이격된다. 솔더 마스크는 제 1 도전 재료의 적어도 일부, 제 2 도전 재료의 적어도 일부, 및 보드의 중간 영역의 적어도 일부 위로 연장되는 개구를 갖는다. 중간 영역은 제 1 및 제 2 도전 패드 사이에 연장된다. 도전 재료는 중간 영역의 적어도 일부, 제 1 도전 패드의 적어도 일부, 및 제 2 도전 패드의 적어도 일부 위로 연장된다.
실시예 1에 따르면, 도 1(a)에 도시된 바와 같이, 개구(15a)는 제 1 및 제 2 패드(11, 12)의 일부와 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장된다. 실시예 2에 따르면, 도 7(a)에 도시된 바와 같이, 개구(15b)는 제 1 및 제 2 패드(11, 12)의 일부와 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장된다. 실시예 3에 따르면, 도 8(a)에 도시된 바와 같이, 개구(15c)는 제 1 및 제 2 패드(31, 32)의 전체와 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장된다. 실시예 4에 따르면, 도 9(a)에 도시된 바와 같이, 개구(15d)는 제 1 및 제 2 패드(31, 32)의 일부와 보드(10) 표면의 제 1 중간 영역(10a) 위로 연장된다.
바람직하게는, 도전 재료는 리플로우될 수 있다. 리플로우가능한 도전 재료는 리플로우 프로세스를 이용함으로써 솔더 마스크의 개구를 용이하게 완전히 채울수 있고, 그에 따라, 도전 재료가 퍼져서 솔더 마스크의 개구에 의해 규정될 수 있다. 즉, 솔더 마스크의 개구의 형상은 리플로우가능한 도전 재료의 형상을 규정한다. 리플로우가능한 도전 재료는 통상 솔더를 포함할 수 있으며, 이것에 한정되는 것은 아니다.
상술한 실시예에서 설명된 바와 같이, 바람직하게는, 회로 보드는 보드 상에 제 1 탑재 패드와 제 2 탑재 패드를 더 포함할 수 있다. 제 1 탑재 패드는 제 1 및 제 2 도전 패드로부터 이격된다. 제 2 탑재 패드는 제 1 탑재 패드와 제 1 및 제 2 도전 패드로부터 이격된다. 제 1 및 제 2 도전 패드 사이의 제 1 거리는, 표면 장력을 갖는 리플로우 도전 재료가 리플로우 프로세스에서 제 1 및 제 2 도전 재료간을 연결하는 것을 촉진하도록 제 1 및 제 2 탑재 패드 사이의 제 2 거리보다 좁다. 제 1 및 제 2 도전 패드 사이의 거리가 더욱 좁아지면 앞서 설명된 제로 옴 저항을 탑재하는데 필요한 탑재 패드보다 더 좁은 탑재 패드를 필요로 한다. 도전 재료에 의해 제 1 및 제 2 도전 패드를 연결 또는 전기적으로 접속함으로써 테스트 포인트를 제공 또는 확보한다.
통상적으로, 개구는 제 1 중심축과 이 제 1 중심축에 수직인 제 2 중심축을 가질 수 있다. 개구는 제 2 중심축으로부터의 제 3 거리와 제 1 중심축으로부터의 제 4 거리를 갖는 점들의 궤적에 의해 규정되는 주위를 가질 수 있다. 제 3 거리는 제 1 중심축에 평행하게 규정된다. 제 4 거리는 제 2 중심축에 평행하게 규정된다. 제 3 거리가 단순 감소하면 제 4 거리가 단순 증가한다. 제 3 거리가 단순 증가하면 제 4 거리는 단순 감소한다. 개구의 형상에 대해 이러한 조건을 만족시키도록 하면 리플로우 도전 재료가 퍼져서 개구를 채우는 것을 용이하게 할 수 있다. 통상적으로, 제 1 및 제 2 중심축은 중간 영역에 위치된 중심 위치에서 서로에게 교차할 수 있다. 통상적으로, 개구는 원형상 또는 타원 형상을 가질 수 있으며, 이것에 한정되는 것은 아니다.
(산업상 이용가능성)
상술한 실시예에서 설명된 회로 보드는 다양한 전자 디바이스에 유리하게 응용될 수 있다. 전자 디바이스의 통상적인 예로는 이동 전화 또는 셀룰러 전화와 같은 무선 통신 디바이스를 포함할 수 있으며, 이것에 한정되는 것은 아니다. 도 10은 본 발명의 실시예 1 내지 4 각각에 따른 회로 보드를 포함하는 셀룰러 전화를 도시하는 정면도이다. 폴더형 셀룰러 전화(50)는 제 1 및 제 2 보디(51, 52)와, 제 1 및 제 2 보디(51, 52)를 서로에게 힌지 접속하는 힌지 컨넥터(hinge-connector)(53)를 포함할 수 있다. 즉, 힌지 컨넥터(53)는 제 1 및 제 2 보디(51, 52)를 서로에 대해 기계적 전기적으로 접속하도록 구성된다. 힌지 컨넥터(53)는 또한, 제 1 및 제 2 보디(51, 52)가 힌지 컨넥터(53)를 중심으로 서로 상대적으로 회전하도록 셀룰러 전화(50)를 접을 수 있게 구성된다. 제 1 보디(51)는 제 1 정면(56)과 이 제 1 정면(56)의 반대쪽인 제 1 배면을 갖는다. 제 2 보디(52)는 제 2 정면(59)과 이 제 2 정면(59) 반대쪽인 제 2 배면을 갖는다. 셀룰러 전화(50)가 완전히 접히면, 제 1 및 제 2 정면(56, 59)은 서로를 향해 서로에 밀접하게 접한다.
제 1 보디(51)는 소리를 전기적 신호로 변환하는 음향-전기 트랜스듀서 및 동작 유닛을 포함할 수 있다. 이러한 음향-전기 트랜스듀서의 전형적인 예로는 마이크로폰(55)을 포함할 수 있으며, 이것에 한정되는 것은 아니다. 동작 유닛은 셀 키(cell key), 엔드 키(end key), 텐 키(ten keys), 및 소프트웨어 키(software keys)와 같은 각종 동작 키(54)를 포함할 수 있다. 제 1 보디(51)의 제 1 정면(56)은 동작 키(54)의 노출된 표면과 마이크로폰(55)을 포함한다.
제 2 보디(52)는 디스플레이 유닛(57)과 스피커(58)와 같은 전기-음향 트랜스듀서를 포함할 수 있다. 디스플레이 유닛(57)은 디스플레이 스크린(57a)을 포함한다. 디스플레이 유닛(57)의 전형적인 예로는 액정 디스플레이 및 유기 EL 디스플레이를 포함할 수 있으며, 이것에 한정되지 않는다. 제 2 보디(52)의 제 2 정면(59)은 디스플레이 스크린(57a)과 스피커(58)의 노출된 표면을 포함한다.
디스플레이 유닛(57)은 셀룰러 전화(50)와 도시되지 않은 기지국 사이의 통신 상태에 관련된 정보를 디스플레이하도록 구성될 수 있다. 디스플레이 유닛(57)은 또한 동작 키(54)의 동작 내용에 관련된 정보를 또한 디스플레이 하도록 구성될 수 있다. 디스플레이 유닛(57)은 또한 이메일과 같은 다른 정보를 또한 디스플레이하도록 구성될 수 있다. 디스플레이 스크린(57a)의 형상은 일반적으로 직사각형일 수 있지만, 이것에 한정되지 않는다. 마이크로폰(55) 및 스피커(58)는 셀룰러 폰의 안테나를 통한 양방향 무선 통신, 뮤직 리플레이, 및 음성 녹음을 수행하는데 이용될 수 있다. 제 1 보디(51)는 이어폰-마이크로폰용 컨넥터가 제공될 수 있는 측면을 갖는다. 이어폰-마이크로폰은 도시되지 않았다. 이상 설명된 회로 보드는 폴더형 셀룰러 전화의 제 1 및 제 2 보디(51, 52)의 각각에서 채택될 수 있다. 이상 설명된 적어도 하나의 회로 보드를 포함하는 전자 디바이스의 전형적인 예로는 앞서 설명된 폴더형 셀룰러 전화, 비폴더형 셀룰러 전화, 개인용 휴대전화 시스템(personal handyphone system:PHS), 개인 휴대용 정보 단말(personal digital assistants:PDA), 및 개인용 컴퓨터를 포함할 수 있지만, 이것에 한정되지 않는다.
본 명세서에서 이용된, "바깥쪽으로, 전방으로, 후방으로, 위의, 아래쪽으로, 수직의, 수평의, 직교의, 아래의, 및 횡단의"와 같은 방향에 관련된 용어는 물론 어떤 다른 유사한 방향 용어는 본 발명을 장착한 장치의 방향을 가리키는 것이다. 따라서, 본 발명을 설명하는데 이용된 이들 용어는 본 발명을 장착한 장치에 관련하여 설명되어야 한다.
본 명세서에서 사용된 "실질적으로(substantially)", "약(about)", "일반적 으로(generally)" 및 "대략(approximately)"와 같은 정도에 관한 용어는 최종 결과가 현저히 변하지 않는 그 변경된 용어의 합리적인 편차량을 의미한다. 예컨대, 이들 용어는 그들이 변경하는 용어의 의미를 부정하지 않는다면 변경된 용어의 적어도 ±5퍼센트의 편차를 포함하는 것으로 해석될 수 있다.
이상 발명의 바람직한 실시예가 설명되고 예시되었으나, 이들은 발명의 예시일 뿐 발명을 제한하는 것으로 여겨져서는 안된다는 것을 이해해야 한다. 본 발명의 사상 또는 범주로부터 이탈하지 않고, 추가, 생략, 치환, 및 다른 변경이 이루어질 수 있다. 따라서, 본 발명은 이상 상세한 설명에 의해 제한되는 것으로 생각되어서는 안되고 첨부되는 청구범위의 범주에 의해서만 제한된다.
본 발명에 의하면, 테스트가 용이하고, 회로 보드의 비용을 감소시키고, 생산성을 향상시키기에 적합한 회로 보드, 이 회로 보드를 포함하는 전자 디바이스, 및 그 회로 보드의 제조 방법이 제공된다.

Claims (19)

  1. 보드와,
    상기 보드 위에 제공된 제 1 도전 패드(conductive pad)와,
    상기 제 1 도전 패드로부터 제 1 거리로 이격되어 제공되는 제 2 도전 패드와,
    상기 보드 위로 연장하며, 상기 제 1 도전 패드의 적어도 일부와, 상기 제 2 도전 패드의 적어도 일부와, 상기 제 1 및 제 2 도전 패드 사이의 상기 보드의 중간 영역의 적어도 일부 위로 연장하는 개구를 구비한 마스크와,
    상기 개구 내에 제공되고, 상기 제 1 도전 패드의 적어도 일부, 상기 중간 영역의 적어도 일부 및 상기 제 2 도전 패드의 적어도 일부 위로 연장하는 도전 재료
    를 포함하는 회로 보드.
  2. 제 1 항에 있어서,
    상기 도전 재료는 솔더(solder)를 포함하는 회로 보드.
  3. 제 2 항에 있어서,
    상기 솔더는 리플로우(reflow)에 의해 제공되는 회로 보드.
  4. 제 1 항에 있어서,
    상기 회로 보드는,
    상기 보드 상에 제공된 제 1 탑재 패드와,
    상기 보드 상에서 상기 제 1 탑재 패드로부터 제 2 거리로 이격되어 제공된 제 2 탑재 패드를 더 포함하되,
    상기 제 1 거리는 상기 제 2 거리보다 좁은 회로 보드.
  5. 제 1 항에 있어서,
    상기 개구는 제 1 중심축과, 상기 제 1 중심축에 수직인 제 2 중심축을 가지며, 상기 개구는 상기 제 2 중심축으로부터의 제 3 거리와 상기 제 1 중심축으로부터의 제 4 거리를 가진 궤적 포인트로 규정된 주위(circumference)를 가지며, 상기 제 3 거리는 상기 제 1 중심축에 평행하게 규정되며, 상기 제 4 거리는 상기 제 2 중심축에 평행하게 규정되며, 상기 제 3 거리가 단순 감소하면 상기 제 4 거리가 단순 증가하며, 상기 제 3 거리가 단순 증가하면 상기 제 4 거리는 단순 감소하는 회로 보드.
  6. 제 5 항에 있어서,
    상기 제 1 및 제 2 중심축은 상기 중간 영역에 위치된 중심 위치에서 서로 교차하는 회로 보드.
  7. 제 1 항에 있어서,
    상기 개구는 원형 또는 타원형인 회로 보드.
  8. 회로 보드와,
    상기 보드 상에 제공된 제 1 도전 패드와,
    상기 보드 상에서 상기 제 1 도전 패드로부터 제 1 거리로 이격되어 제공된 제 2 도전 패드와,
    상기 보드 위로 연장하고, 상기 제 1 도전 패드의 적어도 일부, 상기 제 2 도전 패드의 적어도 일부 및 상기 제 1 및 제 2 도전 패드 간의 상기 보드의 제 1 중간 영역의 적어도 일부 위로 연장하는 개구를 구비한 제 1 마스크와,
    상기 개구 내에 제공되고, 상기 도전 패드의 적어도 일부, 상기 제 1 중간 영역의 적어도 일부 및 상기 제 2 도전 패드의 적어도 일부 위로 연장하는 도전 재료
    를 더 포함하는 회로 보드를 포함하는 케이싱을 포함하는 전자 디바이스.
  9. 제 1 도전 패드와 제 2 도전 패드가 서로로부터 제 1 거리로 이격된 보드를 준비하는 단계와,
    상기 보드 위로 연장하는 제 1 마스크 - 상기 제 1 도전 패드의 적어도 일부, 상기 제 2 도전 패드의 적어도 일부 및 상기 제 1 및 제 2 도전 패드 사이의 상기 보드의 중간 영역의 적어도 일부 위로 연장하는 제 1 개구를 가짐 - 를 형성하는 단계와,
    상기 제 1 도전 패드의 적어도 일부, 상기 중간 영역의 적어도 일부 및 상기 제 2 도전 패드의 적어도 일부 위로 연장하면서, 상기 제 1 개구 내에 제 1 도전 재료를 형성하는 단계
    를 포함하는 회로 보드의 제조 방법.
  10. 제 9 항에 있어서,
    상기 제 1 도전 재료는 솔더를 포함하는 회로 보드의 제조 방법.
  11. 제 10 항에 있어서,
    상기 제 1 도전 재료는 리플로우에 의해 제공되는 회로 보드의 제조 방법.
  12. 제 9 항에 있어서,
    상기 보드를 준비하는 단계는 상기 제 1 및 제 2 탑재 패드가 서로 제 2 거리로 이격된 보드를 준비하는 단계를 포함하며, 상기 제 1 거리는 상기 제 2 거리보다 좁은 회로 보드의 제조 방법.
  13. 제 12 항에 있어서,
    상기 제 1 마스크를 형성하는 단계는, 제 1 중심축과, 상기 제 1 중심축에 수직인 제 2 중심축을 가진 제 1 개구를 가진 제 1 마스크를 형성하는 단계를 포함하며, 상기 제 1 개구는 상기 제 2 중심축으로부터의 제 3 거리와 상기 제 1 중심축으로부터의 제 4 거리를 가진 궤적 포인트로 규정된 주위를 가지며, 상기 제 3 거리는 상기 제 1 중심축에 평행하게 규정되며, 상기 제 4 거리는 상기 제 2 중심축에 평행하게 규정되며, 상기 제 3 거리가 단순 감소하면 상기 제 4 거리가 단순 증가하고, 상기 제 3 거리가 단순 증가하면 상기 제 4 거리는 단순 감소하는 회로 보드의 제조 방법.
  14. 제 13 항에 있어서,
    상기 제 1 및 제 2 중심축은 상기 중간 영역에 배치된 중심 위치에서 서로 교차하는 회로 보드의 제조 방법.
  15. 제 9 항에 있어서,
    상기 제 1 개구는 원형 또는 타원형인 회로 보드의 제조 방법.
  16. 제 9 항에 있어서,
    상기 제 1 도전 재료를 형성하는 단계는 상기 제 1 마스크의 상기 제 1 개구와 형상이 유사한 제 2 개구를 가진 마스크 스텐실을 이용하여 상기 제 1 도전 재료의 리플로우를 수행하는 단계를 포함하는 회로 보드의 제조 방법.
  17. 제 16 항에 있어서,
    상기 제 1 개구 내에 상기 제 1 도전 재료를 형성함과 동시에 상기 마스크 스텐실을 이용하여 상기 리플로우를 수행함으로써 상기 제 1 및 제 2 탑재 패드 위에 제 2 도전 재료를 형성하는 단계를 더 포함하며,
    상기 마스크 스텐실은 상기 제 1 및 제 2 탑재 패드 각각과 형상이 유사한 제 3 개구를 더 구비하며 상기 제 2 도전 재료를 형성하기 위해서 사용되는 회로 보드의 제조 방법.
  18. 제 16 항에 있어서,
    상기 마스크 스텐실은 상기 제 2 개구의 에지에서 상기 제 1 거리보다 큰 두께를 갖는 회로 보드의 제조 방법.
  19. 제 16 항에 있어서,
    상기 제 2 개구는 상기 제 1 개구보다 사이즈가 큰 회로 보드의 제조 방법.
KR1020060080977A 2005-08-29 2006-08-25 회로 보드, 회로 보드를 포함하는 전자 디바이스 및 회로보드를 제조하는 방법 KR100891214B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005248449A JP2007067019A (ja) 2005-08-29 2005-08-29 回路基板、電子機器、及び回路基板の製造方法
JPJP-P-2005-00248449 2005-08-29

Publications (2)

Publication Number Publication Date
KR20070026044A true KR20070026044A (ko) 2007-03-08
KR100891214B1 KR100891214B1 (ko) 2009-04-01

Family

ID=37818104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060080977A KR100891214B1 (ko) 2005-08-29 2006-08-25 회로 보드, 회로 보드를 포함하는 전자 디바이스 및 회로보드를 제조하는 방법

Country Status (4)

Country Link
US (2) US8008581B2 (ko)
JP (1) JP2007067019A (ko)
KR (1) KR100891214B1 (ko)
CN (1) CN1925717B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190114554A (ko) * 2018-03-30 2019-10-10 주식회사 엘지화학 조립홀 구조
TWI771400B (zh) * 2018-03-30 2022-07-21 南韓商Ｌｇ新能源股份有限公司 組裝孔結構

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067019A (ja) 2005-08-29 2007-03-15 Kyocera Corp 回路基板、電子機器、及び回路基板の製造方法
US20090260854A1 (en) * 2006-10-26 2009-10-22 Shingo Komura Electronic circuit board
US20080123335A1 (en) * 2006-11-08 2008-05-29 Jong Kun Yoo Printed circuit board assembly and display having the same
JP4912917B2 (ja) * 2007-02-22 2012-04-11 京セラ株式会社 回路基板、携帯電子機器及び回路基板の製造方法
WO2010097835A1 (ja) * 2009-02-26 2010-09-02 富士通テレコムネットワークス株式会社 プリント基板とプリント基板を備える電子装置
JP5764897B2 (ja) * 2010-09-29 2015-08-19 凸版印刷株式会社 半導体パッケージ基板の検査方法
JP5059220B2 (ja) * 2011-08-31 2012-10-24 京セラ株式会社 回路基板
US9426901B2 (en) 2011-10-12 2016-08-23 General Electric Company Patterning method for component boards
TWI567902B (zh) * 2013-06-14 2017-01-21 日月光半導體製造股份有限公司 具定位組之基板組
TWI517318B (zh) * 2013-06-14 2016-01-11 日月光半導體製造股份有限公司 具金屬柱組之基板及具金屬柱組之封裝結構
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
JP6185946B2 (ja) * 2015-02-26 2017-08-23 アルプス電気株式会社 入力装置
CN105517338A (zh) * 2015-12-28 2016-04-20 广东欧珀移动通信有限公司 0欧电阻的pcb封装焊盘结构及其制作方法、pcb板
WO2017165525A1 (en) * 2016-03-24 2017-09-28 BOT Home Automation, Inc. Jumpers for pcb design and assembly
CN105873359B (zh) * 2016-06-13 2018-12-25 惠州Tcl移动通信有限公司 用于电容触摸屏的柔性线路板及其电磁屏蔽膜的检测方法
US20180166419A1 (en) * 2016-12-12 2018-06-14 Nanya Technology Corporation Semiconductor package
US10319064B2 (en) 2017-04-10 2019-06-11 Intel Corporation Graphics anti-aliasing resolve with stencil mask
JP6866778B2 (ja) * 2017-06-12 2021-04-28 富士通株式会社 パッケージ基板及びパッケージ基板の製造方法
CN108882519A (zh) * 2018-08-27 2018-11-23 惠科股份有限公司 电路板及其制造方法、驱动电路板、显示设备、显示系统
CN110501567B (zh) * 2019-08-01 2022-07-19 RealMe重庆移动通信有限公司 一种功耗测试装置
WO2024050814A1 (zh) * 2022-09-09 2024-03-14 京东方科技集团股份有限公司 布线基板及其制造方法、电子装置
CN117135819B (zh) * 2023-04-11 2024-06-11 荣耀终端有限公司 终端

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5515331Y2 (ko) * 1974-05-20 1980-04-09
US4164778A (en) * 1976-07-20 1979-08-14 Matsushita Electric Industrial Co., Ltd. Printed circuit board
JPS5515331A (en) 1978-07-17 1980-02-02 Kyokuto Kaihatsu Kogyo Co Ltd Packing case lifting gear
JPS62158367A (ja) * 1985-12-28 1987-07-14 Anritsu Corp 圧力センサ
JPS62158367U (ko) 1986-03-28 1987-10-07
JPH0310647U (ko) * 1989-06-15 1991-01-31
US4982892A (en) * 1989-11-09 1991-01-08 International Business Machines Corporation Solder interconnects for selective line coupling
JPH0774455A (ja) * 1993-08-31 1995-03-17 Ibiden Co Ltd プリント配線板
JPH0786729A (ja) 1993-09-09 1995-03-31 Ibiden Co Ltd プリント配線板におけるジャンパーランドの接続構造及びジャンパーランドの接続方法
KR970010108B1 (en) * 1994-07-12 1997-06-21 Samsung Electronics Co Ltd Chip mounting board module and repairing method of failing chip
JP3010647U (ja) 1994-10-28 1995-05-02 アイコム株式会社 プリント配線基板の導体パターン構造
JPH09199819A (ja) * 1996-01-16 1997-07-31 Rohm Co Ltd 基板上の配線端子間の接続構造
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JPH1126919A (ja) * 1997-06-30 1999-01-29 Fuji Photo Film Co Ltd プリント配線板
US6194667B1 (en) * 1998-08-19 2001-02-27 International Business Machines Corporation Receptor pad structure for chip carriers
JP3759344B2 (ja) * 1999-08-02 2006-03-22 アルプス電気株式会社 磁気ヘッド及び磁気ヘッドの製造方法
JP2002124620A (ja) * 2000-10-18 2002-04-26 Sony Corp 電子機器配線板，光学ピックアップ及び光ディスク装置
JP2002280693A (ja) * 2001-03-19 2002-09-27 Denso Corp 電子部品の実装方法
US6566611B2 (en) * 2001-09-26 2003-05-20 Intel Corporation Anti-tombstoning structures and methods of manufacture
KR100463434B1 (ko) 2001-12-04 2004-12-23 삼성전기주식회사 매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법
JP4328485B2 (ja) * 2002-01-18 2009-09-09 日本電気株式会社 回路基板及び電子機器
JP2004140313A (ja) * 2002-08-22 2004-05-13 Jsr Corp 二層積層膜を用いた電極パッド上へのバンプ形成方法
US7199304B2 (en) * 2002-09-04 2007-04-03 Intel Corporation Configurable microelectronic package using electrically conductive material
TWI243455B (en) 2002-11-27 2005-11-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package
US20040238205A1 (en) * 2003-05-30 2004-12-02 Dell Products L.P. Printed circuit board with controlled solder shunts
TWI234258B (en) * 2003-08-01 2005-06-11 Advanced Semiconductor Eng Substrate with reinforced structure of contact pad
TWI240389B (en) * 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
JP2007067019A (ja) 2005-08-29 2007-03-15 Kyocera Corp 回路基板、電子機器、及び回路基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190114554A (ko) * 2018-03-30 2019-10-10 주식회사 엘지화학 조립홀 구조
TWI771400B (zh) * 2018-03-30 2022-07-21 南韓商Ｌｇ新能源股份有限公司 組裝孔結構

Also Published As

Publication number Publication date
CN1925717B (zh) 2011-05-18
US8008581B2 (en) 2011-08-30
CN1925717A (zh) 2007-03-07
US20070103182A1 (en) 2007-05-10
KR100891214B1 (ko) 2009-04-01
US8420952B2 (en) 2013-04-16
US20110273856A1 (en) 2011-11-10
JP2007067019A (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
KR100891214B1 (ko) 회로 보드, 회로 보드를 포함하는 전자 디바이스 및 회로보드를 제조하는 방법
US7589975B2 (en) Mobile instrument with flexible printed wiring board
US6670700B1 (en) Interconnect substrate and semiconductor device electronic instrument
US5355105A (en) Multi-layer flexible printed circuit and method of making same
JP2017135241A (ja) 半導体装置
JP4502090B2 (ja) 電子部品及びその製造方法
TW595292B (en) Electronic circuit unit
CN101568224B (zh) 电路板及具有该电路板的电子装置
JPH057062A (ja) 電気素子実装装置
US7772501B2 (en) Flexible printed circuit board
CN101252807B (zh) 电路板、具有所述电路板的电子设备及其制造方法
JP2013115732A (ja) 表面実装型圧電発振器
US7109583B2 (en) Mounting with auxiliary bumps
CN213126636U (zh) 一种印刷线路板和电子器件
JP3659439B2 (ja) 表面実装型電子部品
JP2004134559A (ja) チップ型電子部品およびその製造方法
JP5059220B2 (ja) 回路基板
JP4078723B2 (ja) コンデンサを備えたフレキシブル両面プリント回路板及びコンデンサの形成方法。
CN218772524U (zh) 电路板结构和电子组装体
JP2003249743A (ja) 配線基板及びその製造方法、半導体装置並びに電子機器
JPH08204328A (ja) 表面実装用電極装置
JPS6298791A (ja) 可撓性プリントシ−ト
JP4520689B2 (ja) コンタクトプローブ、プローブ装置及びコンタクトプローブの製造方法
US7157362B2 (en) Electronic circuit unit and method of fabricating the same
JP2004356294A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee