JP4328485B2 - 回路基板及び電子機器 - Google Patents
回路基板及び電子機器 Download PDFInfo
- Publication number
- JP4328485B2 JP4328485B2 JP2002009807A JP2002009807A JP4328485B2 JP 4328485 B2 JP4328485 B2 JP 4328485B2 JP 2002009807 A JP2002009807 A JP 2002009807A JP 2002009807 A JP2002009807 A JP 2002009807A JP 4328485 B2 JP4328485 B2 JP 4328485B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- land
- hole
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の属する技術分野】
この発明は、回路基板及び電子機器に関し、特に、サブトラクティブ法によって作製され、挿入型電子部品が実装される回路基板及び電子機器に関する。
【0002】
【従来の技術】
従来、サブトラクティブ法を用いて回路基板を作製することが知られている。このサブトラクティブ法は、回路基板作製方法として最も一般的である。
【0003】
図10は、従来の回路基板に電子部品を実装した状態を示す断面説明図である。図10に示すように、回路基板1のスルーホール2には、錫鉛共晶はんだ(Snが63wt%、残りはPb)3を用いたはんだ付けにより電子部品4が実装されている。この回路基板1は、以下の工程を経て作製される。
【0004】
先ず、紙基材、ガラス基材、ポリエステル繊維基材等に、エポキシ樹脂、フェノール樹脂等をしみこませて、絶縁性のプリプレグ5を形成する。そして、プリプレグ5の上に銅箔を加圧加熱処理して貼り付けることにより、銅張積層基板を形成し、銅張積層基板の所望の箇所に、エッチング処理により内層回路6を形成する。その後、電気的導通に不要な部分は全て取り去る。
【0005】
次に、この銅張積層基板を挟み込むように銅張積層基板の表面と裏面のそれぞれに、プリプレグ5とその上に銅箔を重ねて、熱プレスにより積層する。この銅張積層基板に重ねるプリプレグ5と銅箔は、通常、銅張積層基板に用いたものと同じものが用いられる。その後、エッチング処理により、再度、内層回路6を形成する。
【0006】
これを所定回数繰り返して、n層の回路基板1を作製する。繰り返しの最後の積層プレスを行った後に、挿入型の電子部品4を実装するための貫通孔を形成する。
【0007】
次に、貫通孔のデスミア処理を行う。デスミア処理は、貫通孔をドリル加工する際にまれに生じるスミア(バリ)を化学的に除去するための処理である。その後、下地メッキを行い、更に、電解銅メッキにより、貫通孔の周壁面を介して第1層及び第n層の銅箔を接合し、スルーホール2を形成する。スルーホール2の形成後、第1層及び第n層の表面の銅箔をエッチングすることにより、表層回路7及び表層ランド7aを形成する。
【0008】
最後に、はんだ付けを行う表層ランド7a以外の部分に、錫鉛共晶はんだ3が付かないようにソルダーレジスト8を印刷塗布した後、感光する。
【0009】
上述したように、回路基板1をサブトラクティブ法によって作製する場合、ソルダーレジスト8は、表層ランド7aが形成される第1層と第n層のみに塗布され、電子部品4の電極4aを実装する表層ランド7a以外の表層回路7を保護する役割を担っている。
【0010】
このように、従来のサブトラクティブ法によって作製された回路基板1の場合、内層にあたる第2層から第n−1層で他の層と導通を取る必要の無い層においては、スルーホール2と内層回路6が接触しないように十分なクリアランスを保った状態で、エッチングによりスルーホール2の周囲の内層回路6を取り除いてしまう。
【0011】
従って、電気的導通のない内層においては、スルーホール壁部2aと絶縁性のプリプレグ5は、メッキ処理によるアンカー効果によってのみ接着された状態になっている。このような構造のため、スルーホール壁部2aとプリプレグ5の接着長さLが長い程、熱膨張による大きなずり応力が発生したとき、スルーホール壁部2aとプリプレグ5の間に大きな応力が発生し易くなる。
【0012】
このことは、高融点のはんだを用いて電子部品4の電極4aを実装する際に、スルーホール2における接続不良を起こし易くするため、従来の錫鉛共晶はんだ3を用いた場合には必要がなかった、スルーホール2における接続不良発生への対応を、確実に行うことを必要とする。
【0013】
このような、スルーホール2における接続不良の発生に対応した例として、特開平3−165093号公報に開示された回路基板が知られている。
【0014】
ところで、上記公報に開示された回路基板においては、高融点のはんだ、特に鉛を含まない無鉛はんだを用いた場合の、回路基板の信頼性に及ぼす影響については、全く検討されていない。
【0015】
近年、環境意識の高まりにより、鉛による環境汚染を防止するために、鉛を含むはんだから鉛を含まない無鉛はんだへの転換が進んでいる。この無鉛はんだは、錫を主成分として、銀、銅、亜鉛、ビスマス、インジウム、アンチモン、ニッケル、ゲルマニウム等から構成されており、現在、電子機器におけるはんだ接合に最も多く使われている錫鉛(Sn−Pb)共晶はんだ(Snが63wt%、残りはPb)に比べ、金属の引張り強度、クリープ強度が強く、また、伸びが少ないという金属特性を持っている。
【0016】
このため、はんだ付け部において、無鉛はんだは、鉛はんだより応力緩和が起こり難く、また、溶融温度も、錫鉛共晶はんだが183℃であるのに比べ、無鉛はんだは190℃〜230℃と高くなっている。
【0017】
現在、主に用いられている無鉛はんだとしては、錫亜鉛(Sn−Zn)系はんだ、錫銅(Sn−Cu)系はんだ、或いは錫銀(Sn−Ag)系はんだ等がある。
【0018】
錫亜鉛系はんだは、錫亜鉛の共晶組成であるSn−9.0wt%Znを中心に、亜鉛の量を変えたり、他の元素を添加して特性を改善したものをいい、代表例として、Sn−8.0Zn−3.0Biがある。錫銅系はんだは、錫銅の共晶組成であるSn−0.7wt%Cuを中心に、銅の量を変えたり、他の元素を添加して特性を改善したものをいい、代表例として、Sn−0.7Cu−0.3Agがある。錫銀系はんだは、錫銀の共晶組成であるSn−3.5wt%Agを中心に、銀の量を変えたり、他の元素を添加して特性を改善したものをいい、代表例として、Sn−3.0Ag−0.5Cu、Sn−3.5Ag−0.75Cuがある。
【0019】
【発明が解決しようとする課題】
しかしながら、上記何れの無鉛はんだも、溶融温度が高くなることにより、熱膨張による大きなずり応力が発生したときに、スルーホール壁部2aと絶縁性のプリプレグ5の間での剥離、即ち、壁剥離が、従来の錫鉛共晶はんだに比べ数倍から数十倍発生し易くなる。
【0020】
また、表層となる第1層及び第n層においては、プリプレグ5と表層ランド7aの間で剥離、即ち、ランド剥離が発生し、表層ランド7aにつながって配線されている表層回路7が、熱応力によって断線する場合がある。
【0021】
このようなことから、特に、挿入型の電子部品4の実装に際し、電子部品4の電極4aをスルーホール2に無鉛はんだではんだ付けする場合には、回路基板1及びはんだ付け部の信頼性を再確認する必要があった。
【0022】
そこで、従来の回路基板1において、例えば、ポリアミドのような樹脂で筐体が形成されているコネクタ等の挿入型電子部品4を、無鉛はんだでフローはんだ付けした後に、信頼性試験の一環として、温度サイクル試験による寿命確認実験を実施したところ、特に、内層回路6と導通を有しないスルーホール2において、早期に断線する傾向がみられた。
【0023】
ポリアミドは、熱膨張が、回路基板1のX−Y方向の熱膨張係数に比べて非常に大きい樹脂である。温度サイクル試験は、―40℃(30分)〜25℃(5分)〜125℃(30分)の温度サイクルにより行った。
【0024】
この断線現象を、例えば、従来の4層の回路基板において説明する。従来の4層の回路基板は、回路基板1(図10参照)において、第n層を第4層、第n−1層を第3層とした場合に相当し、電気的導通が不要な第2層及び第3層のスルーホール2が貫通する部分に、内層ランドは設けられておらず、スルーホール2はプリプレグ5を貫通するのみである。
【0025】
従来の錫鉛共晶はんだ3を用いた場合は、信頼性に影響を及ぼすことが殆ど無かったのに対し、高融点の無鉛はんだを用いた場合は、従来の錫鉛共晶はんだ3では見られなかった導通不良が発生し、明らかに信頼性に影響を及ぼすことが分かった。以下、この現象について説明する。
【0026】
図11は、従来の回路基板において錫鉛共晶はんだと無鉛はんだを用いた場合の熱応力サイクル試験結果を表で示す説明図である。ここでは、従来の回路基板1に、全く同じ条件で錫鉛共晶はんだと無鉛はんだ(Sn−Ag系)を用いたはんだ付けを行い、その後、−40℃(30分)⇔25℃(5分)⇔125℃(30分)の繰り返し熱応力サイクル試験を行って、断線するまでのサイクル(cyc)数を比較した。試験サンプル数Nは8である。
【0027】
なお、表層ランド7a間を短絡した表層回路7に電子部品4を実装して電気抵抗の測定を行い、電気抵抗が無限大になった時点で断線と判定した。
【0028】
図11に示すように、従来の回路基板1に無鉛はんだを用いた場合は、熱衝撃試験サイクル数が200で抵抗値の上昇が認められ(抵抗値上昇が1、抵抗値異常無しが7)、300で破断(オープン状態)してしまった(破断が7、抵抗値異常無しが1)。つまり、はんだを無鉛はんだに変えることにより、断線が早期に多発する傾向にあることが確認された。
【0029】
図12は、従来の回路基板に無鉛はんだを用いた場合の熱応力サイクル試験後のスルーホールコーナー部を拡大して示す断面説明図である。ここでは、無鉛はんだを用いた従来の回路基板1に対し、−40℃(30分)⇔常温(5分)⇔125℃(30分)の温度サイクル条件で、熱応力サイクル試験を300サイクル実施した。
【0030】
図12に示すように、無鉛はんだ9に覆われたスルーホールコーナー部2bには、無鉛はんだ9も貫く大きなクラック(割れ)aが発生し、断線していることが明かになった。更に、スルーホール壁部2aとプリプレグ5の間には、スルーホール壁部2aがプリプレグ5から離れてしまう壁剥離bが発生し、この大きな壁剥離b部分からクラックaが発生していることが確認できる。
【0031】
つまり、壁剥離bが発生することによって、スルーホールコーナー部2bにクラックaが発生し、断線させてしまうため、従来の回路基板1に無鉛はんだ9を用いた電子機器の信頼性を著しく低下させてしまうことになる。
【0032】
図13は、従来の回路基板に無鉛はんだを用いた場合の不良発生率を示し、(a)はグラフによる説明図、(b)は表による説明図である。ここでは、従来の回路基板1に無鉛はんだを用いてはんだ付けした数種類のコネクタ電子部品における、はんだ付け直後の壁剥離発生率と、前述の温度サイクル試験を繰り返し500回行った後のクラック発生率を示す。なお、各発生率は、はんだ付け部の断面を観察することによって確認した。
【0033】
図13に示すように、筐体材質がポリアミドからなるコネクタ電子部品Aの場合、壁剥離発生率とクラック発生率が共にほぼ100%であり、筐体材質がポリブタジエンテレフタラートからなるコネクタ電子部品Bの場合、壁剥離発生率がほぼ72%でクラック発生率がほぼ78%であり、筐体材質が液晶ポリマーからなるコネクタ電子部品Cの場合、壁剥離発生率がほぼ5%でクラック発生率がほぼ0%であった。
【0034】
これにより、はんだ付け直後に壁剥離bの発生率が多い電子部品程、500サイクル後にクラックaが発生する確率が高く、スルーホールコーナー部2bのクラックaと壁剥離bには明かな相関関係がある、ということが実験的に明らかになった。
【0035】
図14は、従来の回路基板に無鉛はんだを用いた場合のクラック発生原因を模式的に説明する断面説明図である。図14に示すように、回路基板1に実装される電子部品4は、コネクタ電子部品A(図13参照)のように、筐体が、回路基板1との熱膨張差が大きいポリアミド樹脂からなり、電極4aは、□0.5mm(1辺が0.5mmの柱状リード)を超えた大きさを有している。
【0036】
このような電子部品4の場合、比較的表層に近いスルーホール壁部2aとプリプレグ5の間で壁剥離bが起こり(図12参照)、更に、温度サイクル試験による繰り返しの熱応力が加わると、壁剥離bが起こっていない場合に比べスルーホールコーナー部2bに応力集中が起こり易くなって、クラックaが発生し、早期に断線してしまう、という過程が容易に推測できる。
【0037】
ところで、このような壁剥離bの発生率が高い電気部品4は、その殆どが電源用のコネクタ部品であり、一定の電流密度を確保するため、電極4aの直径を細くすることが困難である。また、筐体材質として、安価で加工性の良いポリアミド樹脂を多用する傾向が見られる。
【0038】
従って、この電子部品4のはんだ付けを、無鉛はんだ9を用いて行った場合、極めて高い確率で、壁剥離bからスルーホールコーナー部2bのクラックaを引き起こすものと思われ、この場合、電気部品4の信頼性を著しく低下させてしまうことになる。
【0039】
また、従来の回路基板1においては、壁剥離bの他にも、回路基板1の表層ランド7aとプリプレグ5の間でランド剥離が発生する場合がある。
【0040】
図15は、従来の回路基板に無鉛はんだを用いた場合のランド剥離発生部を拡大して示す断面説明図である。図15に示すように、従来の回路基板1において無鉛はんだ9を用いた場合、無鉛はんだ9の凝固温度が高いことにより、表層ランド7aがプリプレグ5から離れてしまうランド剥離cが発生する。
【0041】
ランド剥離cが発生すると、表層ランド7aにつながって配線されている表層回路7は大きくねじ曲げられて浮き上がってしまい、この状態で熱ストレスを受けた場合、表層ランド7aにつながる表層回路11は、容易に断線してしまう。このランド剥離cも、回路基板1の信頼性に重大な影響を及ぼす断線不良をもたらす。
【0042】
このような、従来の回路基板1に無鉛はんだ9を用いた場合に発生する、壁剥離b、スルーホールコーナー部2bのクラックa、及びランド剥離cにおいて、壁剥離bとクラックaは、発生箇所の特定や不良回路基板の選別が非常に困難であるという点で、特に、的確な対応を必要とする。
【0043】
何故なら、壁剥離bとクラックaは、スルーホール2の内部やはんだフィレットに覆われているスルーホールコーナー部2bで起こる不良であるため、第1層及び第n層において目視により発生が確認できるランド剥離cに対し、外観による確認が不可能だからである。
【0044】
図16は、従来の回路基板に無鉛はんだを用いた場合の壁剥離とランド剥離の同時発生状態を示す断面説明図である。図16に示すように、回路基板1のスルーホール2には、電子部品4の電極4aが挿入され、無鉛はんだ9を用いてはんだ付けされている。この回路基板1において、スルーホール壁部2aがプリプレグ5から離れてしまう壁剥離bが発生し、基板表面において、表層ランド7aがプリプレグ5から離れてしまうランド剥離cが発生している。
【0045】
つまり、筐体材質として、回路基板1との熱膨張差が大きいポリアミド樹脂が用いられ、電極4aが□0.5mm(1辺が0.5mmの柱状リード)を超えるような電子部品4を、無鉛はんだ9ではんだ付けした場合、壁剥離bとランド剥離cが、それぞれの発生要因により同時に発生する場合が有り得る。
【0046】
この壁剥離bは、主に、回路基板1と電子部品4のX−Y方向の熱膨張・収縮率の差に起因し、ランド剥離cは、主に、回路基板1のZ方向の熱膨張・収縮と無鉛はんだ9の高融点化による凝固のタイミングのズレに起因する。壁剥離bとランド剥離cが同時に発生した場合、表層ランド7aからスルーホール壁部2aまで連続した剥離が発生する可能性が高い。
【0047】
このように、従来の回路基板1において無鉛はんだ9によるはんだ付けを行う場合は、壁剥離bとランド剥離cが同時に起こる可能性があり、壁剥離bとランド剥離cが同時に起こった場合、信頼性の低下をもたらすことになる。これは、従来の回路基板1において無鉛はんだ9によるはんだ付けを行ったものを用いた電子機器においても、同様である。
【0048】
この発明の目的は、無鉛はんだを用いてはんだ付けを行っても、壁剥離やランド剥離による不良が発生しない、信頼性の高い回路基板及び電子機器を提供することである。
【0049】
【課題を解決するための手段】
上記目的を達成するため、この発明に係る回路基板は、n(n≧3)層の回路からなる多層構造を有し、基板貫通孔の壁部と第1層及び第n層に形成された表層ランドの表面が、電気的に導通されて形成されたスルーホールに、電子部品を実装する回路基板であって、前記第1層及び前記第n層を除いた内層回路と同一の層に、スルーホール壁部と接合し、内層回路と同一の層に形成され、かつ、隣接する前記内層回路と電気的に導通しない内層ランドを、少なくとも1個形成したことを特徴としている。
【0050】
上記構成を有することにより、n(n≧3)層の回路からなる多層構造を有し、基板貫通孔の壁部と第1層及び第n層に形成された表層ランドの表面が、電気的に導通されて形成されたスルーホールに、電子部品を実装する回路基板は、第1層及び第n層を除いた内層回路と同一の層に、少なくとも1個形成された、スルーホール壁部と接合し、内層回路と同一の層に形成され、かつ、隣接する内層回路と電気的に導通しない内層ランドを備えることになる。これにより、無鉛はんだを用いてはんだ付けを行っても、壁剥離やランド剥離による不良が発生しない、信頼性の高い回路基板及び電子機器を提供することができる。
【0051】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1は、この発明の第1の実施の形態に係る回路基板に電子部品を実装した状態を示す断面説明図である。図2は、図1のスルーホールとランドの位置関係を模式的に示した斜視説明図である。
【0052】
図1及び図2に示すように、第1の実施の形態に係る回路基板10は、第1層と第n(n≧3)層の表層回路11、及び(n−2)層の内層回路12が、各回路間に絶縁性のプリプレグ13を挟み込んで積層された、多層(n層)構造を有している。
【0053】
この回路基板10には、表裏面を貫通するスルーホール14が開けられており、スルーホール14の周囲には、表層回路11に接続しない表層ランド15、及び内層回路12に接続する内層ランド16が形成されている。
【0054】
表層ランド15及び内層ランド16は、スルーホール14のスルーホール壁部17を介して接続されているが、スルーホール14と電気的導通を持つ内層ランド16が少なくとも1箇所形成されている。即ち、スルーホール14の壁部表面と表層ランド15の表面は、スルーホール壁部17により電気的に導通しているが、第1層と第n層を除いた内層のスルーホール壁部17に接する箇所に、内層回路12と電気的に導通しない内層ランド16が少なくとも1個形成されている。
【0055】
回路基板10には、挿入型の電子部品18が実装されている。電子部品18の電極19は、スルーホール14に挿入され、無鉛はんだ(Sn−Ag系)20を用いてはんだ付けされている。また、表層回路11は、表層ランド15から離間するソルダーレジスト21によって覆われている。
【0056】
なお、回路基板10は、サブトラクティブ法を用いて作製されるが、その製造方法は従来技術に示す回路基板1の製造方法と同様であるので説明を省略する。
【0057】
この回路基板10は、内層ランド16を、第2層(n=3の場合)、或いは第2層から第(n−1)層(n≧4の場合)の内層に設けることにより、主に銅メッキ等によって形成されるスルーホール壁部17と、主に絶縁性樹脂によって構成されるその接着面を、回路基板10の厚み方向で分割して、スルーホールコーナー部22に接する接着長さLを短くしている(図1参照)。
【0058】
従って、回路基板10の厚み方向の熱膨張係数差によって生じるずり応力を小さくし、スルーホール壁部17がプリプレグ13から離れてしまう壁剥離bの発生を抑制することができる。このように壁剥離bを防止することにより、第1層及び第n層のスルーホールコーナー部22への応力集中を緩和することができるため、回路基板10は、クラックaの発生を抑制する構造を有することになる。
【0059】
図3は、図1のスルーホールにおける応力解析結果を示し、(a)は、壁剥離が発生していると仮定した場合の断面説明図、(b)は、壁剥離が発生していないと仮定した場合の断面説明図である。
【0060】
図3に示すように、壁剥離bが発生していないと仮定した場合((b)参照)のスルーホールコーナー部22の応力値を1としたとき、壁剥離bが発生していると仮定した場合(図(a)参照)のスルーホールコーナー部22の応力値は、温度サイクル試験の上限温度である125℃のときに2.54倍、下限温度である−40℃のときに2.12倍と、高くなっていた。
【0061】
このように、応力解析結果から、壁剥離bの発生を抑制すれば、スルーホールコーナー部22への応力集中を緩和することが可能であることが分かる。
【0062】
次に、この回路基板10を用いて電子機器を製造した場合の効果について検証実験を行った。実験結果を、このときの実験データを用いて具体的に解説する。
【0063】
図4は、図1の回路基板に無鉛はんだを用いた場合と従来の回路基板に無鉛はんだを用いた場合の、それぞれの熱応力サイクル試験結果を表で示す説明図である。
【0064】
ここでは、無鉛はんだ20として、Sn−3.0Ag−0.5Cuはんだを用い、この発明に係る回路基板10と従来の回路基板1に対し全く同じ条件ではんだ付けを行い、その後、−40℃(30分)⇔25℃(5分)⇔125℃(30分)の繰り返し熱応力サイクル試験を行って、断線するまでのサイクル(cyc)数を比較した。試験サンプル数Nは8である。
【0065】
なお、表層ランド15間を短絡した表層回路11に電子部品18を実装して電気抵抗の測定を行い、電気抵抗が無限大になった時点で断線と判定した。
【0066】
実装した電子部品18は、筐体材料がポリアミド樹脂、電極19の寸法が□0.64mm(1辺が0.64mmの柱状リード)の、壁剥離bが発生し易い代表的なコネクタ部品を用いた。
【0067】
この検証実験の結果、従来の回路基板1に無鉛はんだを用いてはんだ付けした場合、200サイクルで電気抵抗の上昇が始まり(抵抗値上昇が1、抵抗値異常無しが7)、300サイクルで断線が確認された(破断が7、抵抗値異常無しが1)のに対し、この出願発明に係る回路基板10に無鉛はんだ20を用いてはんだ付けした場合は、500サイクルを経て1000サイクルに達するまで、従来の錫鉛共晶はんだ3を用いてはんだ付けした場合(図11参照)と同様に、断線は全く確認されなかった。
【0068】
図5は、図1の回路基板に無鉛はんだを用いた場合の熱応力サイクル試験後のスルーホールコーナー部を拡大して示す断面説明図である。ここでは、無鉛はんだを用いた回路基板10に対し、−40℃(30分)⇔常温(5分)⇔125℃(30分)の温度サイクル条件で、熱応力サイクル試験を300サイクル実施した。
【0069】
図5から分かるように、回路基板10において、スルーホールコーナー部22に特に異常は認められず、スルーホール壁部17とプリプレグ13の間に壁剥離bも発生していない。
【0070】
従って、スルーホールコーナー部22のクラックaと壁剥離bには明かな相関関係がある(図13参照)ことから、回路基板10は、壁剥離bを抑制し、ひいてはスルーホールコーナー部22のクラックaに対しても効果があると言える。
【0071】
また、回路基板10及びこの回路基板10を用いて製造された電子機器は、壁剥離b及びクラックaの発生を抑制することができることから、断線のおそれがなく高い信頼性を有することとなる。
【0072】
なお、図示しないが、内層ランド16は、スルーホール14の半径(内径)と内層ランド16の半径との差である内層ランド幅が、約0.125mmからスルーホール14の半径(内径)の約1.5倍以下までとなるように、設置することが望ましい。この内層ランド幅については、下限が約0.175mm以上であることが、更に望ましい。
【0073】
この条件は、回路基板10を作製するときの製造マージンとの関係で決まり、内層ランド16は、スルーホール14のメッキ厚みが片側最大約0.025mmの場合で、スルーホール壁部17の周囲に片側約0.10mm以上突き出すように設置されていればよい。
【0074】
これにより、スルーホール壁部17とプリプレグ13の間の接着長さLを短くするという、この出願発明の目的を果たすことができるが、サブトラクティブ法による回路基板作製時のエッチング精度や積層精度等を考慮すると、片側最大約0.05mm程度はズレが生じる可能性がある。
【0075】
回路基板10の製造マージンは、回路基板10の作製メーカにより変動することが考えられるが、内層ランド幅の下限は、スルーホール14の半径に関わりなく、内層ランド16がスルーホール壁部17から片側約0.10mm以上突き出ていればよい。
【0076】
一方、内層ランド幅の上限は、隣接する電極19が実装されるスルーホール14のスルーホール壁部17との間に、少なくとも0.1mmの間隔を有して絶縁を保つことができれば、電気的には特に問題がない。従って、プリプレグ13と内層ランド16との接着強度を考慮すると、可能な限り幅広く設けた方が良い。
【0077】
しかしながら、内層ランド幅を、スルーホール半径の約1.5倍より大きくしてしまうと、内層密度の向上を妨げるだけでなく、スルーホール14に充填される無鉛はんだ20の熱容量に対し、内層ランド16によって拡散される熱容量が多くなり過ぎてしまう。
【0078】
内層ランド16によって拡散される熱容量が多くなり過ぎると、錫鉛共晶はんだに比べて融点が高く濡れ性が悪い無鉛はんだ20を用いてはんだ付けを行う場合には、正常なはんだ付けを行うのに必要な熱容量が不足してしまい、スルーホール14への濡れ上がりを阻害して、他のはんだ付け不良を誘発するおそれがある。
【0079】
よって、内層ランド幅の上限を、スルーホール半径の約1.5倍以下にすれば、スルーホール14に充填されるはんだ熱容量はスルーホール径に比例することから、正常なはんだ付けを行うことができる。
【0080】
また、スルーホールコーナー部22に接する接着長さLを、約0.5mm以下になるようにした。即ち、内層ランド16は、スルーホール壁部17が、第1層及び第n層に接するスルーホールコーナー部22と内層ランド16の間で、回路間のプリプレグ13と接着する接着長さLが、0.5mm以下となるように配置される。
【0081】
その理由は、回路基板10に実装される電子部品18は、電極19をスルーホール14内に挿入してはんだ付けされるが、スルーホール14の直径は、概ね0.5mm以上に形成されているからである。なお、電子部品18を挿入しない電気信号伝達用のスルーホールでは、直径が0.5mm未満のものも存在する。
【0082】
また、回路基板10は、主に樹脂のプリプレグ13によって形成されるが、プリプレグ13によって形成した場合、はんだ付けを行うときの熱膨張収縮変化量は、基板平面においてX−Y方向よりZ方向の収縮が大きくなる。このため、無鉛はんだにおいては、はんだの融点が上昇することから、従来のSn−64Pbはんだに比べてその影響は顕著である。
【0083】
従って、スルーホールコーナー部22に近接するスルーホール壁部17にかかる応力を緩和するためには、接着長さLは短いほうが良く、内層ランド16の間隔は、常にスルーホール14の直径以下となるように設置するのが望ましい。
【0084】
図6は、図1の回路基板に設けられた内層ランドの他の例を示す平面図である。回路基板10に設けられた内層ランド16は、薄い円盤の中心部をスルーホール14が貫通するリング状に形成されているが、外形平面形状がこれに限るものではなく、長円形を含む円形からなるもの、星形や十字形等の多角形からなるもの、或いは内層ランド16にサブランドが設けられたもの等の異形内層ランドでも良い。
【0085】
図6に示すように、異形内層ランドとしては、平面形状が、例えば、八角形の異形内層ランド23((a)参照)、円形外周を一部残した十字形の突出部を有する異形内層ランド24((b)参照)、四角形を45度ずらして組み合わせた異形内層ランド25((c)参照)、一部に円形突出部からなるサブランド26aを有する異形内層ランド26((d)参照)等でもよい。
【0086】
即ち、どのような平面形状でも、スルーホール壁部17とプリプレグ13の接着長さLを短くして壁剥離bを防止することができるものであればよく、サブランド26aの形状も、半円形やティアドロップ形等、様々な形状が考えられる。(第2の実施の形態)
図7は、この発明の第2の実施の形態に係る回路基板に電子部品を実装した状態を示す断面説明図である。図7に示すように、第2の実施の形態に係る回路基板30は、多層回路基板の一例として6層構造からなり、導通を有しない内層ランド16を選択的に設けている。
【0087】
即ち、回路基板30にあっては、スルーホールコーナー部22に隣接する、第2層と第5層にのみ内層ランド16を設け、第3層と第4層には内層ランド16を設けていない。その他の構成及び作用は、第1の実施の形態の回路基板10と同様である。
【0088】
この回路基板30は、スルーホールコーナー部22への応力集中を緩和することを主目的として形成されている。このため、第1層と第2層の間及び第5層と第6層の間、特に、実装される電子部品18に近接する第1層と第2層の間の壁剥離bを防止することが、最も重要である。
【0089】
よって、6層以上の回路基板において、基板厚み方向中央部に近い層近傍の導通のない層については、必ずしも内層ランド16を設ける必要はなく、その場合でも十分な信頼性を得ることができる。
【0090】
また、図示しないが、4層の回路基板においても、熱膨張係数がポリアミド樹脂ほど大きくない樹脂を筐体材料として使用している電子部品18、或いは電極19の直径がおおよそ0.5mm以下の電子部品18を実装する場合には、熱膨張係数差による応力集中が小さくなるため、最も応力集中を受け易い、スルーホールコーナー部22に近い第2層にのみ、内層ランド16を設けてもよい。
【0091】
熱膨張係数がポリアミド樹脂ほど大きくない樹脂の例としては、液晶ポリマー、ポリブタジエンテレフタラート樹脂、ポリフェニレンサラファイド樹脂、エポキシ樹脂等がある。
【0092】
このように、回路基板30においては、電気的導通を有しない内層ランド16を、必ずしも全ての電気的導通を有しない層に設置する必要はなく、電子部品18の構造や信頼性のレベルや用途等に合わせて選択的に設置することが可能である。
【0093】
この回路基板30は、高電流、高周波の電気製品等において、基板厚み方向中央部に近い層の導通のない層で、その特性保持のため、スルーホール14と内層回路12の間に一定のクリアランスを必要とし、且つ、内層ランド16を設けるとクリアランスが確保できない場合等に、有効である。
(第3の実施の形態)
図8は、この発明の第3の実施の形態に係る回路基板に電子部品を実装した状態を示す断面説明図である。図8に示すように、第3の実施の形態に係る回路基板35は、多層回路基板の一例としてn(n≧3)層構造からなり、第1層と第n層の表層ランド15の端部にソルダーレジスト36を被せる構造と、導通を有しない他の内層に内層ランド16を設けた構造とを、同時に有している。
【0094】
なお、上述した第2の実施の形態に示すように、内層ランド16は、状況に応じて配置し、必ずしも全ての内層に配置する必要はない。その他の構成及び作用は、第1の実施の形態の回路基板10と同様である。
【0095】
この回路基板35は、無鉛はんだ20を用いたはんだ付けにおいて多発する、表層ランド15がプリプレグ13から離れてしまうランド剥離cと壁剥離bを、同時に抑制することができる。
【0096】
図9は、図8の回路基板に無鉛はんだを用いた場合の熱応力サイクル試験後のスルーホールコーナー部を拡大して示す断面説明図である。ここでは、無鉛はんだを用いた回路基板35に対し、−40℃(30分)⇔常温(5分)⇔125℃(30分)の温度サイクル条件で、熱応力サイクル試験を300サイクル実施した。
【0097】
図9に示すように、表層ランド15の端部にソルダーレジスト36を被せたことで、無鉛はんだ20が表層ランド15の端部まで濡れ広がるのが、ソルダーレジスト36によって抑制されることになる。これにより、表層ランド15の端部に加わる応力が緩和され、その結果、ランド剥離cの発生を抑制することができる。
【0098】
同時に、電気的に導通のない他の内層に内層ランド16を設けることにより、スルーホール壁部17とプリプレグ13との間で起こる壁剥離bを防止することもできる。
【0099】
つまり、表層ランド15の端部にソルダーレジスト36を被せる構成と、電気的に導通のない他の内層に内層ランド16を設ける構成、これら2つを同時に有することにより、スルーホール14の表層ランド15からスルーホール壁部17までの連続した剥離を防止することができる。この結果、断線のおそれを無くし、より信頼性の高い回路基板35を確保することができる。
【0100】
このように、この発明によれば、サブトラクティブ法により作製され、無鉛はんだ20を用いたはんだ付けで挿入型の電子部品18が実装される、多層構造の回路基板10,30,35は、スルーホール壁部17とプリプレグ13の間の壁剥離bを防止し、スルーホールコーナー部22のクラックaを防止するため、スルーホール14の周囲に、電気的導通を持たない内層ランド16が少なくと1箇所形成されている。
【0101】
この内層ランド16は、内層ランド幅が、約0.125mmからスルーホール半径(内径)の約1.5倍以下の範囲に入るように設計されており、スルーホール壁部17とプリプレグ13との接着面を、基板厚み(Z)方向で分割して、スルーホールコーナー部22に接する接着長さLが約0.5mm以下となるようにしている。
【0102】
接着長さLを短く区切ることによって、特に、接着長さL当たりの熱膨張係数差によって生じるずり応力を小さくすることができ、スルーホール壁部17とプリプレグ13のアンカー効果のみで接着されている面積を少なくすることもできる。これにより、スルーホール壁部17とプリプレグ13の間で発生する壁剥離bを防止することができる。
【0103】
また、壁剥離bを防止することによって、基板表層のスルーホールコーナー部22への応力集中を緩和し、クラックaの発生を抑制することができる。更に、基板表層のスルーホールコーナー部22に隣接する、第2層と第(n−1)層、特に、電子部品18が実装されている側の第2層に、内層ランド16を設けたので、スルーホールコーナー部22のクラックaによる断線を防止することができる。
【0104】
なお、回路基板の積層数が6以上の場合、基板厚み方向の中央部に近い層付近に設けた導通のない層については、必ずしも内層ランド16を設けなくても良い。勿論、全ての導通を有しない層に内層ランド16を設置してもよい。
【0105】
また、第1層及び第n層の表層ランド15の端部側の少なくとも一部を覆うソルダーレジスト36を有する構造と、導通を有しない他の内層に内層ランド16を設けた構造とを、同時に有することにより、壁剥離bとランド剥離cを同時に防止することができるので、無鉛はんだ20を用いた場合でも、断線のおそれのない十分に信頼性の高い電子機器を製造することができる。
【0106】
また、表層ランド15及び内層ランド16の形状は、円形に限るものではなく、表層ランド15及び内層ランド16の幅の最も短い部分が、ほぼ0.125mm以上あれば、長円形、多角形、星形、十字形等、どのような形状でも、ランド剥離c及び壁剥離bを防止することができる。
【0107】
また、この回路基板10,30,35を用いて製造された電子機器は、繰り返しの熱応力サイクルにおいても従来の回路基板を使用した電子機器に比べて非常に高寿命であることが確認された。これにより、無鉛はんだ20を用いた場合でも、十分に信頼性の高い電子機器を製造することができる。
【0108】
【発明の効果】
以上説明したように、この発明によれば、n(n≧3)層の回路からなる多層構造を有し、基板貫通孔の壁部と第1層及び第n層に形成された表層ランドの表面が、電気的に導通されて形成されたスルーホールに、電子部品を実装する回路基板は、第1層及び第n層を除いた内層回路と同一の層に、少なくとも1個形成された、スルーホール壁部と接合し、内層回路と同一の層に形成され、かつ、隣接する内層回路と電気的に導通しない内層ランドを備えるので、無鉛はんだを用いてはんだ付けを行っても、壁剥離やランド剥離による不良が発生しない、信頼性の高い回路基板及び電子機器を提供することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態に係る回路基板に電子部品を実装した状態を示す断面説明図である。
【図2】図1のスルーホールとランドの位置関係を模式的に示した斜視説明図である。
【図3】図1のスルーホールにおける応力解析結果を示し、(a)は、壁剥離が発生していると仮定した場合の断面説明図、(b)は、壁剥離が発生していないと仮定した場合の断面説明図である。
【図4】図1の回路基板に無鉛はんだを用いた場合と従来の回路基板に無鉛はんだを用いた場合の、それぞれの熱応力サイクル試験結果を表で示す説明図である。
【図5】図1の回路基板に無鉛はんだを用いた場合の熱応力サイクル試験後のスルーホールコーナー部を拡大して示す断面説明図である。
【図6】図1の回路基板に設けられた内層ランドの他の例を示す平面図である。
【図7】この発明の第2の実施の形態に係る回路基板に電子部品を実装した状態を示す断面説明図である。
【図8】この発明の第3の実施の形態に係る回路基板に電子部品を実装した状態を示す断面説明図である。
【図9】図8の回路基板に無鉛はんだを用いた場合の熱応力サイクル試験後のスルーホールコーナー部を拡大して示す断面説明図である。
【図10】従来の回路基板に電子部品を実装した状態を示す断面説明図である。
【図11】従来の回路基板において錫鉛共晶はんだと無鉛はんだを用いた場合の熱応力サイクル試験結果を表で示す説明図である。
【図12】従来の回路基板に無鉛はんだを用いた場合の熱応力サイクル試験後のスルーホールコーナー部を拡大して示す断面説明図である。
【図13】従来の回路基板に無鉛はんだを用いた場合の不良発生率を示し、(a)はグラフによる説明図、(b)は表による説明図である。
【図14】従来の回路基板に無鉛はんだを用いた場合のクラック発生原因を模式的に説明する断面説明図である。
【図15】従来の回路基板に無鉛はんだを用いた場合のランド剥離発生部を拡大して示す断面説明図である。
【図16】従来の回路基板に無鉛はんだを用いた場合の壁剥離とランド剥離の同時発生状態を示す断面説明図である。
【符号の説明】
10,30,35 回路基板
11 表層回路
12 内層回路
13 プリプレグ
14 スルーホール
15 表層ランド
16 内層ランド
17 スルーホール壁部
18 電子部品
19 電極
20 無鉛はんだ
21,36 ソルダーレジスト
22 スルーホールコーナー部
23,24,25,26 異形内層ランド
L 接着長さ
a クラック
b 壁剥離
c ランド剥離
Claims (6)
- n(n≧3)層の回路からなる多層構造を有し、基板貫通孔の壁部と第1層及び第n層に形成された表層ランドの表面が、電気的に導通されて形成されたスルーホールに無鉛はんだを充填することにより、電子部品を実装する回路基板であって、
前記第1層及び前記第n層を除いた内層回路と同一の層に、スルーホール壁部と接合し、内層回路と同一の層に形成され、かつ、隣接する前記内層回路と電気的に導通しない内層ランドを、少なくとも1個形成したことを特徴とする回路基板。 - 前記内層ランドは、
前記スルーホールの半径と前記内層ランドの半径の差である内層ランド幅が、0.125mmから前記スルーホールの半径の1.5倍以下の範囲になるように設定されることを特徴とする請求項1に記載の回路基板。 - 前記内層ランドは、
前記スルーホール壁部が、前記第1層及び前記第n層に接するスルーホールコーナー部と前記内層ランドの間で、前記回路間の絶縁性樹脂と接着する接着長さが、0.5mm以下となるように配置されることを特徴とする請求項1または2のいずれか一項に記載の回路基板。 - 前記表層ランドの端部の少なくとも一部がソルダーレジストにより覆われていることを特徴とする請求項1から3のいずれか一項に記載の回路基板。
- 前記内層ランドは、
外形平面形状が、長円形を含む円形、星形や十字形等の多角形、或いはサブランドが設けられた形状を有し、前記外形平面形状内をスルーホールが貫通することを特徴とする請求項1から4のいずれか一項に記載の回路基板。 - 請求項1から5のいずれか一項に記載された回路基板を用いて製造されることを特徴とする電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002009807A JP4328485B2 (ja) | 2002-01-18 | 2002-01-18 | 回路基板及び電子機器 |
CNB038024268A CN100539812C (zh) | 2002-01-18 | 2003-01-15 | 印刷布线板和电子设备 |
PCT/JP2003/000259 WO2003063563A1 (fr) | 2002-01-18 | 2003-01-15 | Carte de circuit imprime et dispositif electronique |
TW092101134A TW556465B (en) | 2002-01-18 | 2003-01-17 | Circuit board |
US10/894,456 US6940023B2 (en) | 2002-01-18 | 2004-07-16 | Printed-wiring board and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002009807A JP4328485B2 (ja) | 2002-01-18 | 2002-01-18 | 回路基板及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003218534A JP2003218534A (ja) | 2003-07-31 |
JP4328485B2 true JP4328485B2 (ja) | 2009-09-09 |
Family
ID=27605975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002009807A Expired - Fee Related JP4328485B2 (ja) | 2002-01-18 | 2002-01-18 | 回路基板及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6940023B2 (ja) |
JP (1) | JP4328485B2 (ja) |
CN (1) | CN100539812C (ja) |
TW (1) | TW556465B (ja) |
WO (1) | WO2003063563A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067019A (ja) | 2005-08-29 | 2007-03-15 | Kyocera Corp | 回路基板、電子機器、及び回路基板の製造方法 |
JP2007150120A (ja) * | 2005-11-30 | 2007-06-14 | Nec Access Technica Ltd | プリント配線板 |
JP4790439B2 (ja) | 2006-02-09 | 2011-10-12 | 富士通株式会社 | 電極、電子部品及び基板 |
JP2007317806A (ja) * | 2006-05-24 | 2007-12-06 | Fujitsu Ltd | プリント基板ユニット |
DE102006027748A1 (de) * | 2006-06-16 | 2007-12-20 | Robert Bosch Gmbh | Leiterplatte und Verfahren zur Herstellung einer lötfreien elektrischen Verbindung |
FR2906434A1 (fr) * | 2006-09-22 | 2008-03-28 | Schneider Electric Ind Sas | Circuit imprime et dispositif electronique comportant ledit circuit imprime |
US8102057B2 (en) * | 2006-12-27 | 2012-01-24 | Hewlett-Packard Development Company, L.P. | Via design for flux residue mitigation |
TW200921868A (en) * | 2007-11-07 | 2009-05-16 | Advanced Semiconductor Eng | Substrate structure |
JP5628772B2 (ja) * | 2011-10-20 | 2014-11-19 | 日立オートモティブシステムズ株式会社 | プリント基板およびそれを用いた電子機器 |
JP2013172003A (ja) * | 2012-02-21 | 2013-09-02 | Aisin Seiki Co Ltd | 基板構造 |
US20140159758A1 (en) * | 2012-12-12 | 2014-06-12 | Qualcomm Incorporated | Assembly for optical backside failure analysis of package-on-package (pop) during electrical testing |
JP2014175399A (ja) * | 2013-03-07 | 2014-09-22 | Denso Corp | 静電気保護回路基板 |
CN104093267B (zh) * | 2014-06-11 | 2017-02-22 | 深圳市磊科实业有限公司 | 基于轻质量微型smt元器件的pcb封装结构 |
JP6460845B2 (ja) * | 2015-03-03 | 2019-01-30 | 日東電工株式会社 | 配線回路基板 |
JP6869855B2 (ja) * | 2017-09-06 | 2021-05-12 | 株式会社日立産機システム | プリント配線板 |
DE202017006874U1 (de) * | 2017-09-20 | 2018-08-29 | Ebm-Papst St. Georgen Gmbh & Co. Kg | Leiterplatten-Baugruppe |
CN108012417A (zh) * | 2018-01-11 | 2018-05-08 | 广合科技(广州)有限公司 | 预防孔壁分离的pcb板及其加工工艺 |
CN108551732A (zh) * | 2018-05-24 | 2018-09-18 | 郑州云海信息技术有限公司 | 一种防止pcb组装孔孔铜与基材分离的方法 |
JP7296205B2 (ja) * | 2018-11-30 | 2023-06-22 | 日立Astemo株式会社 | 配線基板、及び電動駆動装置 |
CN112673716B (zh) * | 2018-12-28 | 2022-08-26 | 华为技术有限公司 | 印制电路板及其制造方法、电子设备 |
JP7455078B2 (ja) * | 2021-02-02 | 2024-03-25 | 株式会社日立産機システム | プリント配線板 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63264341A (ja) | 1987-04-21 | 1988-11-01 | Toshiba Chem Corp | 多層銅張積層板 |
JPH03165093A (ja) | 1989-11-24 | 1991-07-17 | Toshiba Corp | 多層プリント配線板 |
JPH03165094A (ja) | 1989-11-24 | 1991-07-17 | Mitsubishi Electric Corp | 多層プリント配線板 |
JPH04354180A (ja) | 1991-05-31 | 1992-12-08 | Sharp Corp | 多層プリント配線板の製造方法 |
JP3213074B2 (ja) | 1992-10-01 | 2001-09-25 | イビデン株式会社 | 多層プリント配線板 |
JPH06232562A (ja) * | 1993-01-29 | 1994-08-19 | Mitsubishi Electric Corp | プリント配線板及びそのプリント配線板の生産方法 |
US5363280A (en) * | 1993-04-22 | 1994-11-08 | International Business Machines Corporation | Printed circuit board or card thermal mass design |
JPH098443A (ja) * | 1995-06-21 | 1997-01-10 | Fujitsu Ltd | プリント配線板 |
JPH1041605A (ja) * | 1996-07-25 | 1998-02-13 | Hitachi Aic Inc | 電子部品の実装構造 |
JP2001024297A (ja) | 1999-07-09 | 2001-01-26 | Nippon Mektron Ltd | 可撓性多層回路基板のスル−ホ−ル導通構造及びその形成法 |
JP4547817B2 (ja) * | 2000-03-15 | 2010-09-22 | ソニー株式会社 | プリント配線板のランド部、部品実装されたプリント配線板、プリント配線板の製造方法、及び、プリント配線板実装方法 |
US6849805B2 (en) * | 2000-12-28 | 2005-02-01 | Canon Kabushiki Kaisha | Printed wiring board and electronic apparatus |
US6521842B2 (en) * | 2001-06-20 | 2003-02-18 | International Business Machines Corporation | Hybrid surface mount and pin thru hole circuit board |
-
2002
- 2002-01-18 JP JP2002009807A patent/JP4328485B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-15 CN CNB038024268A patent/CN100539812C/zh not_active Expired - Fee Related
- 2003-01-15 WO PCT/JP2003/000259 patent/WO2003063563A1/ja active Application Filing
- 2003-01-17 TW TW092101134A patent/TW556465B/zh not_active IP Right Cessation
-
2004
- 2004-07-16 US US10/894,456 patent/US6940023B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040262040A1 (en) | 2004-12-30 |
TW200302691A (en) | 2003-08-01 |
WO2003063563A1 (fr) | 2003-07-31 |
CN100539812C (zh) | 2009-09-09 |
TW556465B (en) | 2003-10-01 |
US6940023B2 (en) | 2005-09-06 |
JP2003218534A (ja) | 2003-07-31 |
CN1620844A (zh) | 2005-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4328485B2 (ja) | 回路基板及び電子機器 | |
US8069558B2 (en) | Method for manufacturing substrate having built-in components | |
JP4945974B2 (ja) | 部品内蔵配線板 | |
JP5931799B2 (ja) | 層間接続基板およびその製造方法 | |
JP2001237512A (ja) | 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 | |
JP2003318524A (ja) | 配線板、電子機器および電子部品の実装方法 | |
JP2007273654A (ja) | フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器 | |
JP2010232249A (ja) | 多層プリント配線板とその製造方法 | |
JP2001036253A (ja) | 多層配線回路基板及びその製造方法 | |
JP4479848B2 (ja) | 回路基板 | |
EP1272019B1 (en) | Printed-circuit board, multilayer printed-circuit board and method of manufacture thereof | |
JP3726046B2 (ja) | 回路基板及びそれを用いた電子機器 | |
JP5130666B2 (ja) | 部品内蔵配線板 | |
KR20150094795A (ko) | 인쇄회로기판 | |
JP5176500B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
WO2005072032A1 (ja) | 回路基板、回路基板の実装構造および回路基板の実装方法 | |
WO2002047449A1 (fr) | Carte a circuit imprime, equipement electronique utilisant cette carte a circuit imprime, et procede de tri de carte a circuit imprime | |
JP2011071560A (ja) | 部品内蔵配線板の製造方法 | |
JP4735538B2 (ja) | 電子機器 | |
JP2016171123A (ja) | 層間接続基板およびその製造方法 | |
JP2009278050A (ja) | 電子モジュール、配線板、電子モジュールの製造方法、配線板の製造方法 | |
CN111385981A (zh) | 多样化装配印刷线路板及制造方法 | |
JP2014146842A (ja) | 部品内蔵配線板の製造方法 | |
JP2000299550A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070426 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070607 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070727 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080604 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |