JPH03165093A - 多層プリント配線板 - Google Patents
多層プリント配線板Info
- Publication number
- JPH03165093A JPH03165093A JP30503189A JP30503189A JPH03165093A JP H03165093 A JPH03165093 A JP H03165093A JP 30503189 A JP30503189 A JP 30503189A JP 30503189 A JP30503189 A JP 30503189A JP H03165093 A JPH03165093 A JP H03165093A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- printed wiring
- multilayer printed
- wiring board
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims abstract 3
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 12
- 230000005611 electricity Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は多層プリント配線板に係り、特に、層間の電気
的接続がスルーホールによって行われている多層プリン
ト配線板に関する。
的接続がスルーホールによって行われている多層プリン
ト配線板に関する。
(従来の技術)
多層プリント配線は、複雑なシステムへ小型電子部品を
相互接続する方法として現れ、半導体デバイスの出現と
ともに発展を続けている。
相互接続する方法として現れ、半導体デバイスの出現と
ともに発展を続けている。
多層プリント配線板は、通常、熱と圧力とによって複数
の回路板が積層一体化され、それぞれの内層板には、銅
箔などの導体からなる回路パターンが形成されている。
の回路板が積層一体化され、それぞれの内層板には、銅
箔などの導体からなる回路パターンが形成されている。
これらの内層板同士を電気的に接続する方法の一つとし
て、めっきスルーホールがある。
て、めっきスルーホールがある。
これは、個々の回路板にスルーホールを穿設し、このス
ルーホール内壁面にめ゛っきを施すことで、必要な内層
板同士を導通させている。
ルーホール内壁面にめ゛っきを施すことで、必要な内層
板同士を導通させている。
この際、スルーホールの外周には、ランド(またはパッ
ド)と称される導体部が形成され、ランドは、その内層
板上の回路パターンへと続いている。つまり、スルーホ
ール内を流れてきた電気は、所定の層のランドから内層
回路パターンへと流れる。
ド)と称される導体部が形成され、ランドは、その内層
板上の回路パターンへと続いている。つまり、スルーホ
ール内を流れてきた電気は、所定の層のランドから内層
回路パターンへと流れる。
一方、導通の不必要な部分では、スルーホールの外周に
ランドを設けず、電気がその内層板に流れ込まないよう
にされている。
ランドを設けず、電気がその内層板に流れ込まないよう
にされている。
このような従来の多層プリント配線板を第2図に、斜視
断面図として示す。なお、説明をわかり易くするために
、第2図(a)では個々の回路板を切離した状態の斜視
断面図とし、同図(b)では圧着後の断面図として示し
た。
断面図として示す。なお、説明をわかり易くするために
、第2図(a)では個々の回路板を切離した状態の斜視
断面図とし、同図(b)では圧着後の断面図として示し
た。
第2図(a)において、外層回路板1aおよび1bの間
には、内層回路板2が配置されており、各回路板の両面
に回路が形成されている。
には、内層回路板2が配置されており、各回路板の両面
に回路が形成されている。
これら6層の回路からなる積層体には、スルーホール3
が穿設され、スルーホール3の外周にはランド4が設け
られている。
が穿設され、スルーホール3の外周にはランド4が設け
られている。
ランド4は、それぞれの回路板の回路パターン5と連結
しており、電気は、スルーホール3の内壁面を伝わって
ランド4を通過し、回路パターン5へと流れるようにな
っている。
しており、電気は、スルーホール3の内壁面を伝わって
ランド4を通過し、回路パターン5へと流れるようにな
っている。
このようにして、たとえば外層回路板1aと内層回路板
2とが電気的に接続される。
2とが電気的に接続される。
(発明が解決しようとする課題)
ところで、多層プリント配線板の基板部材であるポリイ
ミドなどの樹脂と、導体部材である銅箔とは、接着性が
低く、スルーホール内壁面に施しためっきが実装時の熱
などによって剥離しゃすいという問題がある。
ミドなどの樹脂と、導体部材である銅箔とは、接着性が
低く、スルーホール内壁面に施しためっきが実装時の熱
などによって剥離しゃすいという問題がある。
特に、内層間におけるランドとランドとの距離が長いと
、めっき層が配線板に対して垂直方向に長く延び、より
スルーホールの内壁から剥がれ易くなる。
、めっき層が配線板に対して垂直方向に長く延び、より
スルーホールの内壁から剥がれ易くなる。
もし、ランド間が近接していれば、スルーホール内壁面
すなわち配線板に対して垂直方向のめっき層は、ランド
すなわち配線°板に対して水平方向のめっき層で短く区
切られるため、壁面との接着性は良好である。ところが
、このような区切りが長いと、スルーホール内壁面めっ
き層の中間部分では、歪みや、たるみなどが生じ易くな
るのである。
すなわち配線板に対して垂直方向のめっき層は、ランド
すなわち配線°板に対して水平方向のめっき層で短く区
切られるため、壁面との接着性は良好である。ところが
、このような区切りが長いと、スルーホール内壁面めっ
き層の中間部分では、歪みや、たるみなどが生じ易くな
るのである。
こうしためっき層の剥離は、導通不良を招き、歩留りの
低下、信頼性の低下の原因となっていた。
低下、信頼性の低下の原因となっていた。
多層プリント配線板は、回路パターンの高密度化、そし
て配線板の小型化に伴って、今後さらに多層化が進むも
のと予想され、その場合、上述したような問題は、コス
ト、信頼性により大きな影響を及ぼすことになる。
て配線板の小型化に伴って、今後さらに多層化が進むも
のと予想され、その場合、上述したような問題は、コス
ト、信頼性により大きな影響を及ぼすことになる。
したがって、多層配線板のめっきスルーホールを高い精
度で確実に形成し、信頼性を向上させることが重要課題
とされている。
度で確実に形成し、信頼性を向上させることが重要課題
とされている。
本発明は、このような課題を解決するためになされたも
ので、スルーホールによる電気的接続が良好で、高精度
、高信頼性の多層プリント配線板を提供することを目的
とする。
ので、スルーホールによる電気的接続が良好で、高精度
、高信頼性の多層プリント配線板を提供することを目的
とする。
[発明の構成]
(課題を解決するための手段)
本発明の多層プリント配線板は、所要の回路パターン層
が絶縁体層を介して積層一体化され、かつ、前記回路パ
ターン層同士を電気的に接続するスルーホールを備えた
多層プリント配線板であって、前記各回路パターン層の
スルーホール外l領域には、回路パターンに連結した接
続用ランドと、回路パターンと分離した補強用ランドと
を、それぞれ形成配置したことを特徴としている。
が絶縁体層を介して積層一体化され、かつ、前記回路パ
ターン層同士を電気的に接続するスルーホールを備えた
多層プリント配線板であって、前記各回路パターン層の
スルーホール外l領域には、回路パターンに連結した接
続用ランドと、回路パターンと分離した補強用ランドと
を、それぞれ形成配置したことを特徴としている。
(作 用)
本発明の多層プリント配線板によれば、スルーホールに
対して、内層回路間の電気的接続を図るためのランドと
、内層回路パターンとは導通していない補強用ランドを
設けている。
対して、内層回路間の電気的接続を図るためのランドと
、内層回路パターンとは導通していない補強用ランドを
設けている。
これによって、スルーホール内壁面のめっき層が補強用
ランドに挟まれることによって内壁面につなぎ止められ
、めっき剥離や導通不良を防ぐことができる。
ランドに挟まれることによって内壁面につなぎ止められ
、めっき剥離や導通不良を防ぐことができる。
このように、それぞれの百層板のスルーホールに補強用
ランドを設けることによって、多層プリント配線板の歩
留りの向上、信頼性の向上を図ることができる。
ランドを設けることによって、多層プリント配線板の歩
留りの向上、信頼性の向上を図ることができる。
(実施例)
次に、本発明の実施例について図面を用いて説明する。
第1図は、本発明の一実施例の多層プリント配線板を示
す図であり、先に述べた第2図と同様、説明をわかり易
くするために、第1図(a)では個々の回路板を切離し
た状態の斜視断面図とし、同図(b)では圧着後の断面
図として示した。
す図であり、先に述べた第2図と同様、説明をわかり易
くするために、第1図(a)では個々の回路板を切離し
た状態の斜視断面図とし、同図(b)では圧着後の断面
図として示した。
なお、第2図と同一部分には同一符号を付しである。
第1図(a)において、外層回路板1aおよび1bの間
には、内層回路板2が配置されており、各回路板の両面
に回路が形成されている。
には、内層回路板2が配置されており、各回路板の両面
に回路が形成されている。
これら6層の回路からなる積層体には、スルーホール3
が穿設され、スルーホール3の外周には接続用ランド4
が設けられている。
が穿設され、スルーホール3の外周には接続用ランド4
が設けられている。
接続用ランド4は、それぞれの回路板の回路パターン5
と連結しており、電気は、スルーホール3の内壁面を伝
わって接続用ランド4を通過し、回路パターン5へと流
れるようになっている。
と連結しており、電気は、スルーホール3の内壁面を伝
わって接続用ランド4を通過し、回路パターン5へと流
れるようになっている。
このようにして、たとえば外層回路板1aと内層回路板
2とが電気的に接続される。
2とが電気的に接続される。
これに加えて、内層回路板2の両面、および外層回路板
1a、lbのそれぞれ内層側の回路面には、補強用ラン
ド6が設けられている。
1a、lbのそれぞれ内層側の回路面には、補強用ラン
ド6が設けられている。
この補強用ランド6は回路パターンと続いておらず、単
にスルーホール3のまわりに独立して設けられているだ
けである。
にスルーホール3のまわりに独立して設けられているだ
けである。
つまり、補強用ランド6からは回路板へ電流が流れず、
所定の接続層(すなわち接続用ランド)に到達するまで
、電流はスルーホール3内壁面を伝わるようになってい
る。
所定の接続層(すなわち接続用ランド)に到達するまで
、電流はスルーホール3内壁面を伝わるようになってい
る。
なお、この実施例では、外層回路板にも接続用ランドを
設けた多層プリント配線板について説明したが、外層回
路板には接続用ランドを設けず、ランドレススルーホー
ルとしてもよいことはもちろんである。
設けた多層プリント配線板について説明したが、外層回
路板には接続用ランドを設けず、ランドレススルーホー
ルとしてもよいことはもちろんである。
特に、このランドレススルーホールとした場合、最外層
の回路板にランドがないため、強度的に不安定となりや
すいが、本発明による補強用ランドを設けることによっ
て、積層体の形状および強度を良好な状態に維持するこ
とができる。
の回路板にランドがないため、強度的に不安定となりや
すいが、本発明による補強用ランドを設けることによっ
て、積層体の形状および強度を良好な状態に維持するこ
とができる。
[発明の効果]
以上説明したように、本発明の多層プリント配線板は、
各回路板間の導通をスルーホールとその周囲のランドを
介して行うにあたり、導通の不要なスルーホールにもラ
ンドを形成している。
各回路板間の導通をスルーホールとその周囲のランドを
介して行うにあたり、導通の不要なスルーホールにもラ
ンドを形成している。
したがって、スルーホール内壁面でのめつき層が、ラン
ドの存在によってスルーホール内壁面方向に引張られる
ようになり、めっきの接着性を向上させることができる
。
ドの存在によってスルーホール内壁面方向に引張られる
ようになり、めっきの接着性を向上させることができる
。
このように、本発明は、スルーホールを有する多層プリ
ント配線板において、歩留りおよび信頼性の向上に大き
く役立つものである。
ント配線板において、歩留りおよび信頼性の向上に大き
く役立つものである。
第1図は本発明の一実施例の多層プリント配線板を説明
するための図、第2図は従来の多層プリント配線板を説
明するための図である。 la、lb・・・・・・外層回路板 2・・・・・・内層回路板
するための図、第2図は従来の多層プリント配線板を説
明するための図である。 la、lb・・・・・・外層回路板 2・・・・・・内層回路板
Claims (1)
- 【特許請求の範囲】 所要の回路パターン層が絶縁体層を介して積層一体化
され、かつ、前記回路パターン層同士を電気的に接続す
るスルーホールを備えた多層プリント配線板であって、 前記各回路パターン層のスルーホール外周領域には、回
路パターンに連結した接続用ランドと、回路パターンと
分離した補強用ランドとを、それぞれ形成配置したこと
を特徴とする多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30503189A JPH03165093A (ja) | 1989-11-24 | 1989-11-24 | 多層プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30503189A JPH03165093A (ja) | 1989-11-24 | 1989-11-24 | 多層プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03165093A true JPH03165093A (ja) | 1991-07-17 |
Family
ID=17940263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30503189A Pending JPH03165093A (ja) | 1989-11-24 | 1989-11-24 | 多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03165093A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0971570A1 (en) * | 1997-02-03 | 2000-01-12 | Ibiden Co., Ltd. | Printed wiring board and its manufacturing method |
US6940023B2 (en) | 2002-01-18 | 2005-09-06 | Nec Corporation | Printed-wiring board and electronic device |
-
1989
- 1989-11-24 JP JP30503189A patent/JPH03165093A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0971570A1 (en) * | 1997-02-03 | 2000-01-12 | Ibiden Co., Ltd. | Printed wiring board and its manufacturing method |
EP0971570A4 (en) * | 1997-02-03 | 2006-01-04 | Ibiden Co Ltd | PRINTED PCB AND METHOD FOR THE PRODUCTION THEREOF |
US7552531B2 (en) | 1997-02-03 | 2009-06-30 | Ibiden Co., Ltd. | Method of manufacturing a printed wiring board having a previously formed opening hole in an innerlayer conductor circuit |
US6940023B2 (en) | 2002-01-18 | 2005-09-06 | Nec Corporation | Printed-wiring board and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5036431A (en) | Package for surface mounted components | |
KR101145038B1 (ko) | 프린트 배선판 | |
US6802120B2 (en) | Method of manufacturing a printed wiring board having a non-through mounting hole | |
KR102488164B1 (ko) | 프로파일된 도전성 층을 갖는 인쇄 회로 기판 및 그 제조 방법 | |
US6466113B1 (en) | Multi-layer RF printed circuit architecture with low-inductance interconnection and low thermal resistance for wide-lead power devices | |
WO2000044210A9 (en) | Multi-layer rf printed circuit architecture | |
EP0287681A1 (en) | Multi-layer printed circuit board and a method of fabricating the same | |
US20030047355A1 (en) | Printed wiring board with high density inner layer structure | |
JPH0794868A (ja) | 多層配線基板及びその製造方法 | |
WO2014128892A1 (ja) | プリント基板及びプリント基板の製造方法 | |
JPH03165093A (ja) | 多層プリント配線板 | |
JPH10261854A (ja) | プリント配線板及びその製造方法 | |
US5763060A (en) | Printed wiring board | |
JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
KR20000025528A (ko) | 다층 인쇄 회로 기판의 층간 전기 접속 방법 | |
JP2517315B2 (ja) | 電子回路パッケ―ジ | |
JP2919953B2 (ja) | 多層基板の製造方法 | |
JPS62186595A (ja) | 多層印刷配線板の製造方法 | |
JP2867631B2 (ja) | 半導体チップキャリア | |
JP2629917B2 (ja) | 多層印刷配線板及びその製造方法 | |
JPH0870183A (ja) | 多層プリント配線板の製造方法 | |
KR20140147398A (ko) | 인쇄회로기판 제조방법 | |
JPH07221458A (ja) | 多層プリント配線板 | |
JPH06216539A (ja) | プリント配線板及び半導体装置 | |
JPH03228396A (ja) | 多層プリント配線板の製造方法 |