JP6866778B2 - パッケージ基板及びパッケージ基板の製造方法 - Google Patents
パッケージ基板及びパッケージ基板の製造方法 Download PDFInfo
- Publication number
- JP6866778B2 JP6866778B2 JP2017115291A JP2017115291A JP6866778B2 JP 6866778 B2 JP6866778 B2 JP 6866778B2 JP 2017115291 A JP2017115291 A JP 2017115291A JP 2017115291 A JP2017115291 A JP 2017115291A JP 6866778 B2 JP6866778 B2 JP 6866778B2
- Authority
- JP
- Japan
- Prior art keywords
- lands
- bga
- package substrate
- substrate
- balls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 187
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 72
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 32
- 230000000052 comparative effect Effects 0.000 description 21
- 230000007547 defect Effects 0.000 description 6
- 230000004907 flux Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000012792 core layer Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
ージ基板の下面にBGAボール(半田ボール)が格子状に配置されている。半導体パッケージがプリント回路基板(PCB:Printed Circuit Board)に搭載されている場合、B
GAボールを介して半導体パッケージがプリント回路基板に電気的に接続されている。
れ、IO部品93は、BGAボール83を介してパッケージ基板92から給電される。半導体素子91への給電に用いられたBGAボール82の許容電流を満足するために、半導体素子91への給電に用いられるBGAボール82のサイズが、IO部品93への給電に用いられるBGAボール83のサイズよりも大きくなっている。したがって、半導体素子91への給電用のBGAボール82に接合されるランドのサイズは、IO部品93への給電に用いられるBGAボール83に接合されるランドのサイズよりも大きく設計されている。図17では、ランドの図示を省略しているが、ランドは、パッケージ基板92の下面に設けられている。レジストによってランドの一部が覆われており、ランドのサイズは、ランドのうちレジストから露出している部分のサイズである。
に設けられ、前記複数のランドそれぞれを取り囲むソルダレジストと、前記複数のランドのうち2つのランド及び前記2つのランドに挟まれた前記ソルダレジストに跨った状態にある半田ボールを含む、複数の群と、を備え、前記複数の群のうちの隣り合う2つの群の一方に含まれる2つのランドのうち1つのランドが設けられた位置と、前記隣り合う2つの群の他方に含まれる2つのランドのうち1つのランドが設けられた位置と、の間の各ピッチは、前記各群に含まれる前記2つのランドのうちの一方が設けられた位置と、前記各群に含まれる前記2つのランドのうちの他方が設けられた位置と、の間のピッチよりも大きい、パッケージ基板が提供される。
ッケージ基板1が示されている。
すように、パッケージ基板1は、ランド3C及び3Dと、ランド3Cとランド3Dとに挟まれたソルダレジスト4に跨った状態で形成されたBGAボール5Fと、を備えている。BGAボール5Fは、BGAボール5C及び5Dを有する。BGAボール5Fは、基板2の下面の法線方向からの平面視で、1つの楕円形状である。パッケージ基板1は、ランド3C、3D及びランド3Cとランド3Dとに挟まれたソルダレジスト4に跨った状態で形成されたBGAボール5Fを含む1つの群を備えている。このように、パッケージ基板1は、複数のランド3のうち2つのランド3及び2つのランド3に挟まれたソルダレジスト4に跨った状態にあるBGAボール5を含む複数の群を備えている。
、5B同士が同電位であり、BGAボール5C、5D同士が同電位である。また、BGAボール5A、5Bの各電位と、BGAボール5C、5Dの各電位とが、同じであってもよいし、異なっていてもよい。BGAボール5A〜5Dが、電源電位又はグランド電位であってもよい。BGAボール5A、5Bが、電源電位であり、BGAボール5C、5Dがグランド電位であってもよい。BGAボール5A、5Bが、グランド電位であり、BGAボール5C、5Dが電源電位であってもよい。
方が設けられた第2位置の間のピッチは、第1位置と、2つの群の他方に含まれる2つのランド3の他方が設けられた第3位置の間のピッチと等しい。
Px=Po−B+A ・・・(1)
式(1)のPo及びBは、ランド3を正規格子配列で設計して、ランド3をパッケージ基板1に設け、ランド3上にBGAボールを設けたときのパラメータである。式(1)のPoは、隣り合う2つのランド3の一方が設けられた位置と、隣り合うランド3の他方が設けられた位置と、の間のピッチである。式(1)のBは、隣り合う2つのランド3上に設けた隣り合う2つのBGAボール5が接近した場合の2つのBGAボール5間の隙間の最小ギャップである。式(1)のAは、プロセス係数、パッケージ基板1の反り及び熱挙動等のプロセス要因を考慮して決定される値である。図9は、ランド3を正規格子配列で設計して、ランド3をパッケージ基板1に設けたときのパッケージ基板1の下面図である。
のBGAボール5間の隙間の最小ギャップ(mm)は、BGAボール5の径及びソルダレジスト4の厚みの各値を適宜変更して、シミュレーションによって求めてもよいし、パッケージ基板1と同様の構成を備えるTEG基板を作成して測定してもよい。図10Bに示すように、BGAボール5の移動量が0.15mmである場合、2つのBGAボール5間の隙間の最小ギャップは0mmである。このように、図10A及び図10Bに基づいて、B=0mmを求めることができる。
面図である。図13の左には実施形態に係るパッケージ基板1が示され、図13の右には比較例に係るパッケージ基板201が示されている。
ル5とが繋がっていないため、3つ以上のBGAボール5同士が繋がることが回避できる。したがって、BGAボール5の高さが規定値よりも高い状態が維持されるため、パッケージ基板1をプリント回路基板21に搭載する際、パッケージ基板1とプリント回路基板21との間のオープン不良が回避される。その結果、BGAボール5をランド3から取り外す等の修正作業の工数が削減されると共に、修正作業によるパッケージ基板1の不良を回避することができる。
2 基板
3、3A、3B、3C、3D ランド
4 ソルダレジスト
5、5A、5B、5C、5D BGAボール
6 :フラックス
21 :プリント回路基板
22 :パッド電極
Claims (4)
- 基板と、
前記基板上に設けられた複数のランドと、
前記基板上に設けられ、前記複数のランドそれぞれを取り囲むソルダレジストと、
前記複数のランドのうち2つのランド及び前記2つのランドに挟まれた前記ソルダレジストに跨った状態にある半田ボールを含む、複数の群と、
を備え、
前記複数の群のうちの隣り合う2つの群の一方に含まれる2つのランドのうち1つのランドが設けられた位置と、前記隣り合う2つの群の他方に含まれる2つのランドのうち1つのランドが設けられた位置と、の間の各ピッチは、前記各群に含まれる前記2つのランドのうちの一方が設けられた位置と、前記各群に含まれる前記2つのランドのうちの他方が設けられた位置と、の間のピッチよりも大きい、
ことを特徴とするパッケージ基板。 - 前記隣り合う2つの群の一方に含まれる2つのランドの一方が設けられた第1位置と前記隣り合う2つの群の他方に含まれる2つのランドの一方が設けられた第2位置の間のピッチは、前記第1位置と前記隣り合う2つの群の他方に含まれる2つのランドの他方が設けられた第3位置の間のピッチと等しい、
ことを特徴とする請求項1に記載のパッケージ基板。 - 前記半田ボールは1つの楕円形状である、請求項1又は2に記載のパッケージ基板。
- 基板上に設けられたソルダレジストによって取り囲まれた2つのランドを含む複数の群上に複数の半田ボールを設ける際に、前記複数の群のうちの隣り合う2つの群の一方に含まれる2つのランドのうち1つのランドが設けられた位置と、前記隣り合う2つの群の他方に含まれる2つのランドのうち1つのランドが設けられた位置と、の間の各ピッチが、各群に含まれる2つのランドのうちの一方が設けられた位置と、前記各群に含まれる2つのランドのうちの他方が設けられた位置と、の間のピッチよりも大きい状態で、前記複数の半田ボールを設ける工程と、
加熱処理を行い、前記複数の半田ボールのうち隣り合う2つの半田ボールが、前記2つのランドに挟まれた前記ソルダレジストに跨った状態で、前記複数の半田ボールを融解する工程と、
を備える、ことを特徴とするパッケージ基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017115291A JP6866778B2 (ja) | 2017-06-12 | 2017-06-12 | パッケージ基板及びパッケージ基板の製造方法 |
US16/001,980 US10181437B2 (en) | 2017-06-12 | 2018-06-07 | Package substrate and method of manufacturing package substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017115291A JP6866778B2 (ja) | 2017-06-12 | 2017-06-12 | パッケージ基板及びパッケージ基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019003981A JP2019003981A (ja) | 2019-01-10 |
JP6866778B2 true JP6866778B2 (ja) | 2021-04-28 |
Family
ID=64563649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017115291A Active JP6866778B2 (ja) | 2017-06-12 | 2017-06-12 | パッケージ基板及びパッケージ基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10181437B2 (ja) |
JP (1) | JP6866778B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7123237B2 (ja) * | 2019-03-27 | 2022-08-22 | 三菱電機株式会社 | プリント配線板 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303330A (ja) * | 1997-04-23 | 1998-11-13 | Ngk Spark Plug Co Ltd | 配線基板 |
JPH1174637A (ja) | 1997-08-29 | 1999-03-16 | Canon Inc | 電子回路基板 |
JP2007067019A (ja) * | 2005-08-29 | 2007-03-15 | Kyocera Corp | 回路基板、電子機器、及び回路基板の製造方法 |
KR100987688B1 (ko) * | 2005-10-14 | 2010-10-13 | 가부시키가이샤후지쿠라 | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 |
JP2007189084A (ja) * | 2006-01-13 | 2007-07-26 | Toshiba Corp | 半導体装置 |
JP5501562B2 (ja) * | 2007-12-13 | 2014-05-21 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
JP5168156B2 (ja) | 2009-01-08 | 2013-03-21 | 株式会社デンソーウェーブ | Bga搭載用基板 |
JP5649788B2 (ja) * | 2009-01-21 | 2015-01-07 | 富士通株式会社 | プリント板、プリント板実装構造、およびプリント板実装方法 |
JP2011096819A (ja) * | 2009-10-29 | 2011-05-12 | Panasonic Corp | 半導体装置および回路基板 |
JP2011119765A (ja) | 2011-03-07 | 2011-06-16 | Panasonic Corp | 半導体装置およびその製造方法 |
-
2017
- 2017-06-12 JP JP2017115291A patent/JP6866778B2/ja active Active
-
2018
- 2018-06-07 US US16/001,980 patent/US10181437B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2019003981A (ja) | 2019-01-10 |
US10181437B2 (en) | 2019-01-15 |
US20180358289A1 (en) | 2018-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8525042B2 (en) | Printed circuit board and printed circuit board unit | |
JP6013960B2 (ja) | 配線基板 | |
JP2008300691A (ja) | 配線基板およびその製造方法 | |
JP2013074054A (ja) | 電子装置、配線基板、及び、電子装置の製造方法 | |
KR102600022B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
KR100313826B1 (ko) | 반도체 장치 | |
US9769925B2 (en) | Relieved component pad for 0201 use between vias | |
JP6866778B2 (ja) | パッケージ基板及びパッケージ基板の製造方法 | |
US20100327452A1 (en) | Mounting structure and method of manufacturing the same | |
JP6834775B2 (ja) | 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法 | |
JP5634571B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
KR100313655B1 (ko) | 반도체 장치, 그 제조 방법 및 그 설치 방법, 이것을 설치한 회로 기판 및 가요성 기판 및 그 제조 방법 | |
JP2007012690A (ja) | ボールグリッドアレイパッケージの実装構造 | |
JP2011029287A (ja) | プリント配線基板、半導体装置及びプリント配線基板の製造方法 | |
US20070095566A1 (en) | Printed wiring board and printed circuit board using the same | |
JP6907749B2 (ja) | Bgaパッケージ基板、及びbgaパッケージ基板の製造方法 | |
JP4545615B2 (ja) | 組立部品、モジュール基板、モジュール基板製造方法、電子回路装置および電子機器 | |
JP2013211497A (ja) | 部品接合構造 | |
JP5403944B2 (ja) | 半導体装置、半導体装置の製造方法および分割前基板 | |
US20150189752A1 (en) | Wiring substrate and production method therefor | |
JPH07263849A (ja) | 印刷回路基板 | |
JP6153406B2 (ja) | プリント配線板、プリント回路板、プリント回路板の製造方法、及び電子機器 | |
JP2015146404A (ja) | 半導体装置およびその製造方法 | |
JP7423462B2 (ja) | 実装基板及び半導体装置 | |
JP2010153751A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210322 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6866778 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |