JP5403944B2 - 半導体装置、半導体装置の製造方法および分割前基板 - Google Patents

半導体装置、半導体装置の製造方法および分割前基板 Download PDF

Info

Publication number
JP5403944B2
JP5403944B2 JP2008136367A JP2008136367A JP5403944B2 JP 5403944 B2 JP5403944 B2 JP 5403944B2 JP 2008136367 A JP2008136367 A JP 2008136367A JP 2008136367 A JP2008136367 A JP 2008136367A JP 5403944 B2 JP5403944 B2 JP 5403944B2
Authority
JP
Japan
Prior art keywords
bump
semiconductor device
bumps
outermost
outermost peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008136367A
Other languages
English (en)
Other versions
JP2009283811A (ja
Inventor
誠也 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2008136367A priority Critical patent/JP5403944B2/ja
Priority to US12/467,587 priority patent/US8283779B2/en
Publication of JP2009283811A publication Critical patent/JP2009283811A/ja
Application granted granted Critical
Publication of JP5403944B2 publication Critical patent/JP5403944B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本特許は、半導体装置、半導体装置の製造方法および分割前基板に関する。
近年、半導体チップの多機能・高速化に伴うパッケージの多端子化と、高密度実装化を実現するためのパッケージの小型化が求められている。
パッケージを小型化する半導体装置としては、たとえば、ボールグリッドアレイパッケージ（以下、ＢＧＡ）タイプの半導体装置を挙げることができる。ＢＧＡタイプの半導体装置は、半導体素子が搭載される素子搭載エリアと、前記半導体素子と電気的に接続される配線パターンとが表面側に設けられ、裏面側に半田ボールが接合されるボールランドが格子状に形成されてなり、クワッドフラットパッケージ（ＱＦＰ）タイプの半導体装置のように側面に外部接続端子を設ける必要がないので、実装エリアを小さくして実装基板の小型化を図ることができる。また、パッケージの小型化により、パッケージの多端子化も実現できる。
図１は、従来のＢＧＡタイプの半導体装置の一例を示す平面図であって、バンプ搭載面（裏面）側から見た図である。
図１に示すように、従来のＢＧＡタイプの半導体装置１１４は、略矩形状のパッケージ基板（配線基板）１１６の４辺に沿ってバンプ非搭載エリア１１８が設けられ、その内側にバンプ搭載エリア１１７が設けられて概略構成されている。
バンプ搭載エリア１１７は略矩形状の領域とされており、その領域内に円形状のバンプ１２０が６×６のマトリックス状に配置されている。バンプ非搭載エリア１１８は、半導体装置１１４の４辺から一定の幅で設けられ、バンプ１２０は配置されていない。
非搭載エリア１１８を小さくすれば、バンプ搭載エリア１１７の領域を大きくとることができ、バンプ搭載エリア１１７内にバンプ１２０を多く配置することができ、パッケージ基板１１６の基板面を有効に活用することができるが、従来のＢＧＡタイプの半導体装置１１４では、２つの理由から、非搭載エリア１１８を小さくすることができなかった。
第１の理由は、従来のＢＧＡタイプの半導体装置の製造方法が、モールドアレイパッケージ（以下、ＭＡＰ）方式を採用しており、一定の幅の非搭載エリア１１８を設けなければ、その半導体装置の製造工程において問題が生じるためである。
ＭＡＰ方式の半導体装置の製造方法は、１枚の分割前基板の上に複数個分の半導体チップやバンプなどを一度に組み上げた後、ダイシングして複数の半導体装置に分割する方法である。これにより、製造工程を簡略化して作業効率を向上させることができるとともに、製造コストを低減することができるので、この方法は製造現場で多用されている。
１枚の分割前基板上で個々の半導体装置が隣接して配置されるので、ダイシングラインの極めて近くにバンプを配置した場合には、ダイシングラインを挟んで形成されるバンプの間の距離が近くなり、バンプ同士が接触するおそれが発生したり、バンプをリフローする時にブリッジが発生するおそれが発生する。そのため、非搭載エリアを一定の大きさで確保することが必要となる。
図２は、従来のＭＡＰ方式の分割前基板の一例を示す平面図であって、バンプ搭載面（裏面）側から見た図である。
図２に示すように、従来のＭＡＰ方式の分割前基板１１１は、４辺に沿った外周部分に製造工程で取り扱う際に使用する取扱用エリア１１３が設けられており、その内側に半導体装置１１４が、３×４のマトリックス状に配置されて概略構成されている。この分割前基板１１１を縦横に設けられたダイシングライン１１２に沿ってダイシングすることにより、１２個の半導体装置１１４を形成することができる構成とされている。
しかし、各半導体装置１１４は隣接して配置されているので、ダイシングライン１１２の極めて近くにバンプ１２０を配置した場合には、ダイシングライン１１２を挟むバンプ１２０の間の距離が近くなり、バンプ１２０同士が接触するおそれが発生したり、バンプ１２０をリフローする時にブリッジが発生するおそれが発生する。そのため、非搭載エリア１１８を一定の大きさで確保することが必要となる。
このようにバンプ非搭載エリア１１８を一定の幅で確保する必要があるので、バンプ搭載エリア１１７の領域を大きくとることができず、バンプ搭載エリア１１７内にバンプ１２０を多く配置することができない。その結果、パッケージ基板１１６の基板面を有効に活用できず、半導体装置１１４の多端子化や小型化に対応することができなかった。
非搭載エリア１１８が必要となる第２の理由は、ランド剥れが発生することである。一般に、バンプと配線基板との間にはランドが設けられており、接続パッドなどを介して半導体チップなどに接続されている。
バンプ非搭載エリアを小さくして、ダイシングラインの極めて近くにバンプを配置する構成とした場合には、各バンプに対応するランドもダイシングラインの極めて近くに配置される。各ランドは、バンプと配線基板との間に塗布されるソルダーレジストによって、製造用パッケージ基板に押さえつけられているが、バンプ非搭載エリアが一定の大きさで確保されていない場合には、ソルダーレジストによる押さえ効果が低減する。そのため、個々の半導体装置に分割したときに、ランドが個々の半導体装置の外周（ダイシングライン）側で剥れるおそれが発生する。そのため、バンプ非搭載エリアを一定の幅で確保することが必要となる。
バンプ搭載エリアの領域を大きくする方法として、最外列のバンプをシフト配置させる方式が考えられる。最外列のバンプをシフト配置させる方式としては、たとえば、特許文献１には、ボールグリッドアレイパッケージの実装構造が開示されている。
しかし、特許文献１に開示された方式では、最外列のバンプ列を内部のバンプ列に対して１／２ピッチずつシフトさせているので、ＭＡＰ方式の半導体装置の製造方法を用いた場合には、分割前基板のダイシングラインを挟んで隣接する最外列のバンプ列同士は同じ並びとなり、これらの最外列のバンプ列の間の接触を避けることはできず、また、リフロー時のブリッジの対策ともならない。
また、ランド剥れを抑制する方法として、ランドの形状を変えることが考えられる。たとえば、特許文献２は、１または複数の突出領域が備えられた平面パターンを有するソルダレジストクリアランスをパッドの回りに形成したプリント基板が開示されており、半田付けの際の半田の流れがこの突出領域により規定される。特許文献３は、円に突起が付いた形状の端子電極が備えられた半導体装置が開示されており、前記突起に半田が引き寄せられて端子電極と半田バンプとの接合強度が高くされる。さらに、特許文献４は、周辺部分のパッド形状を方形状にしたＢＧＡ型半導体装置が開示されており、半田寿命が長くされている。また、特許文献５は、パッド形状を方形状にした回路基板が開示されており、パッドの剥離を抑制している。
しかし、いずれも、半導体装置の外周（ダイシングライン）側からのランド剥れを抑制することはできなかった。
特開２００７−０１２６９０号公報 特開平１１−１７７２２５号公報 特開平２００２−１００６４８号公報 特開２０００−０５８７００号公報 特開２００６−２１０８５１号公報
本発明は、以上の問題を鑑みてなされたものであり、ランド剥れを抑制するとともに、バンプ搭載エリアを大きく確保して小型化と多端子化を可能とする分割前基板、半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置は、配線基板の一面側に半導体チップが具備され、前記配線基板の他面側に前記配線基板の各辺に沿って形成されたバンプ非搭載エリアと前記バンプ非搭載エリアに囲まれたバンプ搭載エリアとが設けられており、前記バンプ搭載エリアに複数のバンプが形成された半導体装置であって、前記バンプが、前記バンプ搭載エリア内の最外周に配置された最外周バンプと、前記最外周バンプの内側に格子状に配置された内側バンプとからなり、前記配線基板の一辺に沿って形成された最外周バンプからなる一辺側の最外周バンプ列が、前記一辺と対向する他辺に沿って形成された最外周バンプからなる他辺側の最外周バンプ列に対して、前記一辺の延長方向に沿ってずれて配置されていることを特徴とする。
本発明の半導体装置は、前記一辺側の最外周バンプ列の各最外周バンプと前記配線基板の一辺との直交方向の延長上に前記他辺側の最外周バンプ列の最外周バンプが配置されていないことを特徴とする。
本発明の半導体装置は、前記最外周バンプ列の少なくとも一方が、前記内側バンプの縦ラインまたは横ラインのいずれかのラインとずれて配置されていることを特徴とする。
本発明の半導体装置は、前記最外周バンプ列の少なくとも一方が、前記配線基板の外側方向にずれて配置されていることを特徴とする。
本発明の半導体装置は、前記最外周バンプと前記配線基板との間に形成されたランドが、前記最外周バンプと接合される本体部と、前記最外周バンプに最も近い一辺と平行な方向に前記本体部から突出された突出部と、からなることを特徴とする。
本発明の半導体装置は、前記本体部の形状が、平面視したときに円形状または方形状のいずれかであることを特徴とする。
本発明の半導体装置の製造方法は、一面側に複数の半導体チップを形成した配線基板の他面側に、複数の半導体装置に区画するダイシングラインを設定し、前記ダイシングラインに沿ってバンプ非搭載エリアを設定するとともに、前記バンプ非搭載エリアに囲まれた領域をバンプ搭載エリアとして、前記バンプ搭載エリアに複数のランドを形成するランド形成工程と、前記ランド上にバンプを配置して分割前基板を形成するバンプ形成工程と、前記分割前基板を前記ダインシングラインで分割して先に記載の半導体装置を複数形成する分割工程と、を有する半導体装置の製造方法であって、前記バンプ形成工程で前記ダインシングラインを挟んで形成された最外周バンプからなる一対の最外周バンプ列が前記ダイシングラインの延長方向に沿って互いにずらして配置されるように、前記ランド形成工程でランドを形成することを特徴とする。
本発明の半導体装置の製造方法は、前記バンプ形成工程で前記ダイシングラインを挟んで配置された最外周バンプからなる一対の最外周バンプ列の少なくとも一方を前記ダイシングラインに近づく方向にずらして配置するように、前記ランド形成工程でランドを形成することを特徴とする。
本発明の分割前基板は、先に記載の半導体装置がダイシングラインにより格子状に区画されてなる分割前基板であって、前記半導体装置の最外周に最外周バンプが配置されており、前記最外周バンプの内側に格子状に内側バンプが配置されており、前記ダイシングラインを挟んで配置された最外周バンプからなる一対の最外周バンプ列が前記ダイシングラインの延長方向に沿って互いにずらして配置されていることを特徴とする。
本発明の分割前基板は、前記一対の最外周バンプ列の少なくとも一方が前記ダイシングラインに近づく方向にずらして配置されていることを特徴とする。
本発明によれば、ランド剥れを抑制するとともに、バンプ搭載エリアを大きく確保して小型化と多端子化を可能とする分割前基板、半導体装置および半導体装置の製造方法を提供することができる。
以下、本発明を実施するための形態について説明する。
（実施形態１）
＜半導体装置＞
図３は、本発明の実施形態である半導体装置の一例を示す平面図である。
図３に示すように、本発明の実施形態である半導体装置１４は、略矩形状の配線基板２４上に、外周に沿って形成されたバンプ非搭載エリア１８と、バンプ非搭載エリア１８により取り囲まれて形成されたバンプ搭載エリア１７と、から概略構成されている。
バンプ搭載エリア１７には、複数のバンプ２０が形成されている。バンプ２０は、バンプ搭載エリア１７で最外周に配置された最外周バンプ２２と、最外周バンプ２２の内側に格子状に配置された内側バンプ２１とから構成されている。
配線基板２４の一辺２４ｃに沿って形成された最外周バンプ２２からなる一辺側の最外周バンプ列２２Ｙ１は、一辺２４ｃと対向する他辺２４ｅに沿って形成された最外周バンプ２２からなる他辺側の最外周バンプ列２２Ｙ２に対して、一辺２４ｃの延長方向に沿ってずれて配置されている。
また、配線基板２４の別の一辺２４ｄに沿って形成された最外周バンプ２２からなる一辺側の最外周バンプ列２２Ｘ２は、一辺２４ｄと対向する別の他辺２４ｆに沿って形成された最外周バンプ２２からなる他辺側の最外周バンプ列２２Ｘ１に対して、一辺２４ｄの延長方向に沿ってずれて配置されている。
これにより、ＭＡＰ方式の半導体装置の製造方法を用いてＢＧＡタイプの半導体装置を製造する際に、最外周バンプ２２同士が接触するおそれを発生させず、最外周バンプ２２をリフローする時にブリッジが発生するおそれも発生させない。
図３において、補助線ｍ１〜ｍ７および補助線ｎ１〜ｎ６は、最外周バンプ２２の配置のずれを説明するための補助線である。
補助線ｍ１〜ｍ７は、半導体装置１４の右手側の最外周バンプ２２の中心を通る線であり、内側バンプ２１の下側をかすめるとともに、左手側の最外周バンプ２２の配置の間を通っている。
また、補助線ｎ１〜ｎ６は、半導体装置１４の下側の最外周バンプ２２の中心を通る線であり、内側バンプ２１ほぼ中心を通るとともに、上側の最外周バンプ２２の配置の間を通っている。
このように、一辺側の最外周バンプ列２２Ｙ１の各最外周バンプ２２と配線基板２４の一辺２４ｃとの直交方向の延長上、すなわち、図３で示す補助線ｍ１〜ｍ７上に、他辺側の最外周バンプ列２２Ｙ２の最外周バンプ２２が配置されていない。
また、別の一辺側の最外周バンプ列２２Ｘ２の各最外周バンプ２２と配線基板２４の一辺２４ｄとの直交方向の延長上、すなわち、図３で示す補助線ｎ１〜ｎ６上に、別の他辺側の最外周バンプ列２２Ｘ１の最外周バンプ２２が配置されていない。
これにより、ＭＡＰ方式の半導体装置の製造方法を用いてＢＧＡタイプの半導体装置を製造する際に、最外周バンプ２２同士が接触するおそれを発生させず、最外周バンプ２２をリフローする時にブリッジが発生するおそれも発生させない。
内側バンプ２１は、６行×６列で縦横ほぼ一定のピッチで格子状に形成されている。
内側バンプ２１の格子状の配列の縦ラインｎ１〜ｎ６に対して、最外周バンプ列２２Ｘ２の最外周バンプ２２はずれなく配置されているが、最外周バンプ列２２Ｘ１の各最外周バンプ２２はずれて配置されている。
また、内側バンプ２１の格子状の配列の横ラインｌ１〜ｌ６に対して、最外周バンプ列２２Ｙ１の各最外周バンプ２２および最外周バンプ列２２Ｙ２の最外周バンプ２２はともにずれて配置されている。
このように、最外周バンプ列２２Ｙ１、２２Ｙ２の少なくとも一方もしくは最外周バンプ列２２Ｘ１、２２Ｘ２の少なくとも一方が、内側バンプ２１の縦ラインｎ１〜ｎ６または横ラインｌ１〜ｌ６のいずれかのラインとずれて配置されていることが好ましい。これにより、ＭＡＰ方式の半導体装置の製造方法を用いてＢＧＡタイプの半導体装置を製造する際に、最外周バンプ２２同士が接触するおそれを発生させず、最外周バンプ２２をリフローする時にブリッジが発生するおそれも発生させない。
また、最外周バンプ列２２Ｙ１、２２Ｙ２の少なくとも一方もしくは最外周バンプ列２２Ｘ１、２２Ｘ２の少なくとも一方が、配線基板２４の外側方向にずれて配置されている。これにより、バンプ搭載エリア１７の面積を大きくすることができる。
なお、内側バンプ２１の配置については、たとえば、図３に示される配置に限定されるものではない。また、半導体チップ４０のサイズや種類、枚数、搭載方向、並びにバンプ２０の種類は問わない。
図４は、図３のＡ−Ａ’線における断面図である。図４に示すように、半導体装置１４は、所定の配線（図示略）が形成された配線基板２４から構成される。配線基板２４は、例えば、板厚０．２５ｍｍのガラスエポキシ基板である。
配線基板２４の一面２４ａ側には、配線基板２４の上の配線（図示略）を保護する絶縁性のソルダーレジスト（ＳＲ）３２が塗布されている。また、ソルダーレジスト３２には、配線基板２４の一面２４ａが露出するように開口部が設けられ、前記開口部に接続パッド３４が埋設されている。
ソルダーレジスト３２の上側の略中央部には、絶縁性の接着剤４２を介して、半導体チップ４０が固定されている。半導体チップ４０の一面４０ａには、論理回路や記憶回路等の回路素子（図示略）が形成されるとともに、電極パッド４４が形成されている。
電極パッド４４は、配線基板２４の接続パッド３４と導電性のワイヤ３８により結線されて電気的に接続されている。ワイヤ３８としては、例えば、Ａｕ、Ｃｕなどの金属を用いることができる。
さらに、配線基板２４の一面２４ａ側は、半導体チップ４０、ワイヤ３８およびソルダーレジスト３２を覆うように、封止体３６で覆われている。封止体３６としては、例えば、エポキシ樹脂などの熱硬化性樹脂を用いる。
配線基板２４の他面２４ｂ側にはソルダーレジスト３２が塗布されており、ソルダーレジスト３２には、配線基板２４の他面２４ｂが露出するように形成された複数の開口部が一定間隔で設けられており、各開口部にはランド３０が埋設されている。さらに、各ランド３０には、半田ボールなどからなる球状のバンプ２０が搭載されている。
なお、接続パッド３４とランド３０は、配線基板２４の配線（図示略）により電気的に接続されている。これにより、バンプ２０は、半導体チップ４０の外部端子として用いることができる。
＜分割前基板＞
図５は、本発明の実施形態である分割前基板の一例を示す平面図である。
図５に示すように、本発明の実施形態である分割前基板１１は、製造工程で取り扱う際に使用する取扱用エリア１３が４辺に沿って設けられており、その内側に半導体装置１４が、２×３のマトリックス状に配置されて概略構成されている。分割前基板１１を縦横に設けられたダイシングライン１２に沿ってダイシングすることにより、図３で示した半導体装置１４を６個形成することができる構成とされている。
各半導体装置１４は、ダイシングライン１２に沿って形成されたバンプ非搭載エリア１８と、バンプ非搭載エリア１８により取り囲まれて形成されたバンプ搭載エリア１７と、から概略構成されている。
バンプ搭載エリア１７には、複数のバンプ２０が形成されている。バンプ２０は、バンプ搭載エリア１７で最外周に配置された最外周バンプ２２と、最外周バンプ２２の内側に格子状に配置された内側バンプ２１とからなり、内側バンプ２１は、６行×６列で縦横ほぼ一定のピッチで形成されており、最外周バンプ２２は、内側バンプ２１の格子状の配列に対してずれて配置されている。
図５において、補助線ｍ１〜ｍ７は、上側に配置された各半導体装置１４の右手側の最外周バンプ２２の中心を通る線であり、内側バンプ２１の下側をかすめるとともに、左手側の最外周バンプ２２の配置の間を通っている。また、補助線ｎ１〜ｎ６は、左側に配置された各半導体装置１４の下側の最外周バンプ２２の中心を通る線であり、内側バンプ２１ほぼ中心を通るとともに、上側の最外周バンプ２２の配置の間を通っている。
次に、図５に示す半導体装置１４Ａ、１４Ｂを一例として、最外周バンプ２２の配置のずれについて説明する。
図６は、図５で示した分割前基板上の半導体装置１４Ａ、１４Ｂの間のダイシングライン１２の近傍領域の拡大平面図である。
図６に示すように、最外周バンプ２２が、内側バンプ２１の格子状の配列に対して外側にずれて配置されることにより、バンプ非搭載エリア１８の幅が、従来のバンプ非搭載エリア１１８の幅よりも狭くされるとともに、バンプ搭載エリア１７の面積が、従来のバンプ搭載エリアよりも広くされている。
図７は、図６をさらに拡大した平面図である。また、図８は、従来の分割前基板上の半導体装置１１４Ａ、１１４Ｂの間のダイシングライン１２の近傍領域を拡大した平面図である。図７と図８を比較して、最外周バンプ２２の配置のずれについて説明する。
図８において、半導体装置１１４Ａの内側バンプ１２１の中心を通る線（横ライン）ｌ１は、半導体装置１１４Ａの最外周バンプ１２２Ａ１、半導体装置１１４Ｂの最外周バンプ１２２Ｂ１および半導体装置１１４Ｂの内側バンプ１２１の中心を通っている。また、これらは一定のピッチで形成されており、バンプ非搭載エリアの幅がｈ１１８とされている。
一方、図７に示すように、半導体装置１４Ａの内側バンプ２１の中心を通る線（横ライン）ｌ１は、半導体装置１４Ｂの内側バンプ２１の中心を通っているが、半導体装置１４Ｂの最外周バンプ２２Ｂ１は、中心線ｌ１に対して上側にずれて配置されている。また、半導体装置１４Ｂの最外周バンプ２２Ｂ２も、同様の割合で上側にずれて配置されている。さらにまた、半導体装置１４Ａの最外周バンプ２２Ａ１は、横ラインｌ１に対して、下側にシフト配置されて、半導体装置１４Ｂの最外周バンプ２２Ｂ１、２２Ｂ２の中間位置に配置されている。
さらに、最外周バンプ２２Ａ１、２２Ｂ１、２２Ｂ２は、ダイシングライン１２の垂直な方向であってダイシングライン１２に近づく方向にずれて配置されており、バンプ非搭載エリア１８の幅は、従来のバンプ非搭載エリア１１８の幅ｈ１１８より両側から距離ｈ１００だけ狭くされている。
これにより、配線基板２４のダイシングライン１２の極近傍の位置に最外周バンプ２２を配置することができ、バンプ搭載エリア１７の面積を従来の半導体装置のバンプ搭載エリア１１７の面積よりも拡大して、半導体装置１４にバンプ２０をより多く搭載することができる。その結果、半導体装置１４の小型化および多端子化を実現することができる。
また、最外周バンプ２２Ａ１と最外周バンプ２２Ｂ１との間の距離および最外周バンプ２２Ａ１と最外周バンプ２２Ｂ２との間の距離はともに、従来のバンプ非搭載エリア１１８の幅ｈ１１８と等しくされているので、最外周バンプ２２Ａ１、２２Ｂ１、２２Ｂ２同士が接触するおそれを発生させず、最外周バンプ２２Ａ１、２２Ｂ１、２２Ｂ２をリフローする時にブリッジが発生するおそれも発生させない。
図９は、図６に示したＥ部の拡大平面図であって、最外周バンプ２２と配線基板２４との間に設けられたランドの平面形状を説明する図である。
図９に示すように、ランド３０は、円形状の本体部６１と、本体部６１から突出された２つの突出部６２と、半導体チップなどと電気的に接合される配線部５９とから概略構成されている。
突出部６２はそれぞれ略矩形状とされており、長手方向の辺が、ダイシングライン１２に対して平行となるように形成されている。これにより、ランド３０の本体部６１の外周部分を覆うようにソルダーレジスト３２が塗布されたときに、ソルダーレジスト３２が突出部６２を押さえつけてランド３０自体を強固に押さえつけることができ、最外周のランド３０の剥れを抑制することができる。
このような突出部６２を形成しない場合には、ランド３０のソルダーレジスト３２に覆われる面積が小さくなり、ランド剥れが生じるおそれが高まる。
なお、突出部６２の長さおよび数は、図９に示した例に特に限定されるものではなく、必要とする用途に合わせに任意の長さ及び数を選択することができる。
また、本体部６２の形状は円形状とすることが好ましい。これにより、本体部６２の外周部分を均一に覆うようにソルダーレジスト３２を塗布することにより、ソルダーレジスト３２が本体部６１の外周部分を押さえつけてランド３０自体を強固に押さえつけることができ、最外周のランド３０の剥れを抑制することができる。
＜半導体装置の製造方法＞
次に、本発明の実施形態である半導体装置の製造方法について説明する。
本発明の実施形態である半導体装置の製造方法は、ＭＡＰ方式のＢＧＡ型半導体装置の製造方法であり、一面側に複数の半導体チップを形成した配線基板の他面側に、複数の半導体装置に区画するダイシングラインを設定し、前記ダイシングラインに沿ってバンプ非搭載エリアを設定するとともに、前記バンプ非搭載エリアに囲まれた領域をバンプ搭載エリアとして、前記バンプ搭載エリアに複数のランドを形成するランド形成工程と、前記ランド上にバンプを配置して分割前基板を形成するバンプ形成工程と、前記分割前基板を前記ダインシングラインで分割して半導体装置を複数形成する分割工程と、を有する。
なお、部材の符号については、図３で示した半導体装置および図５で示した分割前基板で用いた符号を用いて以下の説明を行う。
本発明の実施形態である半導体装置の製造方法は、バンプ形成工程でダインシングライン１２を挟んで形成された最外周バンプ２２からなる一対の最外周バンプ列がダイシングライン１２の延長方向に沿って互いにずらして配置されるように、ランド形成工程でランド３０を形成するほかは、従来のＭＡＰ方式のＢＧＡ型半導体装置の製造方法と同様の方法である。
ランド形成工程は、配線基板２４の他面側に、複数の半導体装置１４に区画するダイシングライン１２を設定し、ダイシングライン１２に沿ってバンプ非搭載エリア１８を設定するとともに、バンプ非搭載エリア１８に囲まれた領域をバンプ搭載エリア１７として、バンプ搭載エリア１７に複数のランド３０を形成する工程である。
このとき、バンプ形成工程でダインシングライン１２を挟んで形成された最外周バンプ２２からなる一対の最外周バンプ列がダイシングライン１２の延長方向に沿って互いにずらして配置されるように、ランド形成工程でランド３０を形成する。
これにより、バンプ形成工程でバンプ２０を形成しても、最外周バンプ２２同士が接触するおそれを発生させず、最外周バンプ２２をリフローする時にブリッジが発生するおそれも発生させない。
更に、最外周バンプ列２２Ｙ１、２２Ｙ２の少なくとも一方もしくは最外周バンプ列２２Ｘ１、２２Ｘ２の少なくとも一方が、配線基板２４の外側方向にずれるように配置してもよい。これにより、バンプ形成工程でバンプ２０を形成しても、最外周バンプ２２同士が接触するおそれを発生させず、最外周バンプ２２をリフローする時にブリッジが発生するおそれも発生させずに、バンプ搭載エリア１７の面積を拡大することができる。
このようにランドを形成した後、バンプ形成工程および分割工程を行うことにより、バンプ搭載エリア１７を大きく確保して小型化と多端子化が可能とされた複数の半導体装置１４を安定して製造することができる。
本発明の実施形態である半導体装置１４は、バンプ搭載エリア１７に形成された複数のバンプ２０が、バンプ搭載エリア１７内の最外周に配置された最外周バンプ２２と、最外周バンプ２２の内側に格子状に配置された内側バンプ２１とからなり、配線基板２４の一辺２４ｃに沿って形成された最外周バンプ２２からなる一辺側の最外周バンプ列２２Ｙ１が、一辺２４ｃと対向する他辺２４ｅに沿って形成された最外周バンプ２２からなる他辺側の最外周バンプ列２２Ｙ２に対して、一辺２４ｃの延長方向に沿ってずれて配置されている構成なので、ＭＡＰ方式の半導体装置の製造方法を用いてＢＧＡタイプの半導体装置を製造する際に、最外周バンプ２２同士が接触するおそれを発生させず、最外周バンプ２２をリフローする時にブリッジが発生するおそれも発生させない。
本発明の実施形態である半導体装置１４は、一辺側の最外周バンプ列２２Ｙ１の各最外周バンプ２２と配線基板２４の一辺２４ｃとの直交方向の延長上に他辺側の最外周バンプ列２２Ｙ２の最外周バンプ２２が配置されていない構成なので、ＭＡＰ方式の半導体装置の製造方法を用いてＢＧＡタイプの半導体装置を製造する際に、最外周バンプ２２同士が接触するおそれを発生させず、最外周バンプ２２をリフローする時にブリッジが発生するおそれも発生させない。
本発明の実施形態である半導体装置１４は、最外周バンプ列２２Ｙ１、２２Ｙ２の少なくとも一方が、内側バンプ２１の縦ラインまたは横ラインのいずれかのラインとずれて配置されている構成なので、ＭＡＰ方式の半導体装置の製造方法を用いてＢＧＡタイプの半導体装置を製造する際に、最外周バンプ２２同士が接触するおそれを発生させず、最外周バンプ２２をリフローする時にブリッジが発生するおそれも発生させない。
本発明の実施形態である半導体装置１４は、最外周バンプ列２２Ｙ１、２２Ｙ２の少なくとも一方が、配線基板２４の外側方向にずれて配置されている構成なので、バンプ搭載エリア１７の面積を従来の半導体装置のバンプ搭載エリア１１７の面積よりも拡大して、半導体装置１４にバンプ２０をより多く搭載させることができ、半導体装置１４の小型化および多端子化を実現することができる。
さらに、バンプ数を増やす必要のない半導体装置１４の場合であっても、内側バンプ２１のバンプピッチを広く取ることが可能となり、配線の引き回しの自由度を高める事ができる。
本発明の実施形態である半導体装置１４は、最外周バンプ２２と配線基板２４との間に形成されたランド３０が、最外周バンプ２２と接合される本体部６１と、最外周バンプ２２に最も近い一辺２４ｄと平行な方向に本体部６１から突出された突出部６２と、からなる構成なので、ランド３０の本体部６１の外周部分を覆うようにソルダーレジスト３２を塗布して突出部６２を押さえつけることによって、ランド３０自体を強固に押さえつけることができ、最外周ランドの剥れを抑制することができる。これにより、最外周ランドの剥れによる製品不良を減らす事が可能となる。
本発明の実施形態である半導体装置１４は、本体部６１の形状が、平面視したときに円形状である構成なので、本体部６２の外周部分を均一に覆うようにソルダーレジスト３２を塗布して本体部６２の外周部分を押さえつけることによって、ランド３０自体を強固に押さえつけることができ、最外周ランドの剥れを抑制することができる。
本発明の実施形態である半導体装置の製造方法は、バンプ形成工程で前記ダインシングラインを挟んで形成された最外周バンプからなる一対の最外周バンプ列が前記ダイシングラインの延長方向に沿って互いにずらして配置されるように、前記ランド形成工程でランドを形成する構成なので、ＭＡＰ方式の半導体装置の製造方法を用いてＢＧＡタイプの半導体装置を製造する際に、最外周バンプ２２同士が接触するおそれを発生させず、最外周バンプ２２をリフローする時にブリッジが発生するおそれも発生させない。
本発明の実施形態である半導体装置の製造方法は、前記バンプ形成工程で前記ダイシングラインを挟んで配置された最外周バンプからなる一対の最外周バンプ列の少なくとも一方を前記ダイシングラインに近づく方向にずらして配置するように、前記ランド形成工程でランドを形成する構成なので、バンプ搭載エリア１７の面積を従来の半導体装置のバンプ搭載エリア１１７の面積よりも拡大して、半導体装置１４にバンプ２０をより多く搭載させることができ、半導体装置１４の小型化および多端子化を実現することができる。
本発明の実施形態である分割前基板１１は、半導体装置１４がダイシングライン１２により格子状に区画されてなる分割前基板１１であって、半導体装置１４の最外周に最外周バンプ２２が配置されており、最外周バンプ２２の内側に格子状に内側バンプ２１が配置されており、ダイシングライン１２を挟んで配置された最外周バンプ２２からなる一対の最外周バンプ列２２Ｙ１、２２Ｙ２がダイシングライン１２の延長方向に沿って互いにずらして配置されている構成なので、ＭＡＰ方式の半導体装置の製造方法を用いてＢＧＡタイプの半導体装置を製造する際に、最外周バンプ２２同士が接触するおそれを発生させず、最外周バンプ２２をリフローする時にブリッジが発生するおそれも発生させない。
本発明の実施形態である分割前基板１１は、前記一対の最外周バンプ列の少なくとも一方が前記ダイシングラインに近づく方向にずらして配置されている構成なので、ＭＡＰ方式の半導体装置の製造方法を用いてＢＧＡタイプの半導体装置を製造する際に、最外周バンプ２２同士が接触するおそれを発生させず、最外周バンプ２２をリフローする時にブリッジが発生するおそれも発生させない。
（実施形態２）
図１０は、最外周バンプの配置の別の一例を説明する平面図である。
図１０に示すように、半導体装置１４Ａでは２つの内側バンプ２１と１つの最外周バンプ２２Ａ２が示されており、半導体装置１４Ｂでは、２つの内側バンプ２１と２つの最外周バンプ２２Ｂ３、２２Ｂ４が示されている。
半導体装置１４Ａの内側バンプ２１の中心を通る線ｌ１は、半導体装置１４Ｂの内側バンプ２１の中心を通っている。半導体装置１４Ｂの最外周バンプ２２Ｂ３は線ｌ１に対して、上側に距離ｈ６だけずれて配置されている。また、半導体装置１４Ｂの最外周バンプ２２Ｂ４も、同様の割合で上側にずれて配置されている。
逆に、半導体装置１４Ａの最外周バンプ２２Ａ２は、線ｌ１に対して、下側にシフト配置されて、半導体装置１４Ｂの最外周バンプ２２Ｂ３、２２Ｂ４の中間位置となるように配置されている。
このように、ダイシングライン１２を挟んで隣接する最外周バンプ２２Ａ２と、最外周バンプ２２Ｂ３、２２Ｂ４とが、互いにダイシングライン１２の延長方向に沿ってずれて配置されることにより、ダイシングライン１１２を挟んで形成される最外周バンプ２２Ａ２と最外周バンプ２２Ｂ３、２２Ｂ４の間が、従来のｈ１１８よりも距離ｈ３だけ広げられた距離ｈ２とされる。
そのため、最外周バンプ２２Ａ２、２２Ｂ３、２２Ｂ４同士が接触するおそれを発生させず、最外周バンプ２２Ａ２、２２Ｂ３、２２Ｂ４をリフローする時にブリッジが発生するおそれも発生させない 。
なお、最外周バンプ２２Ｂ３、２２Ｂ４をずらす際に最も効果があるずれ位置は、半導体装置１４Ａの内側バンプ２１の中心を通る線ｌ１からのずれ距離ｈ６を、最外周バンプ２２Ｂ３、２２Ｂ４のバンプピッチｈ７の１／４だけ同一回転方向、例えば、半導体装置１４中心から見て４辺の最外周バンプ２２を時計回りにずらした位置であることが望ましい。
（実施形態３）
図１１は、図６に示されるＥ部の別の一例を示す拡大平面図であって、最外周バンプ２２と配線基板２４との間に設けられたランドの平面形状を説明する図である。
図１１に示すように、ランド３０は、方形状の本体部６３と、本体部６３から突出された２つの突出部６２と、半導体チップなどと電気的に接合される配線部５９とから概略構成されている。
図９で示したランド３１とは本体部６３の形状が異なる他は同一とされている。
このような構成によっても、突出部６２はそれぞれ略矩形状とされており、長手方向の辺が、ダイシングライン１２に対して平行となるように形成されているので、ランド３０の本体部６３の外周部分を覆うようにソルダーレジスト３２を塗布したときに、ランド３０をより強固に押さえつけることができ、最外周ランドの剥れを低減することができる。
また、本体部６３の形状を方形状として、その外周部分を覆うようにソルダーレジスト３２を塗布することにより、ランド３０をより強固に押さえつけることができ、最外周ランドの剥れを抑制することができる。
本発明の実施形態である分割前基板１１は、本体部６３の形状が、平面視したときに方形状である構成なので、本体部６３の外周部分を覆うようにソルダーレジスト３２を塗布して本体部６３の外周部分を押さえつけることによって、ランド３０自体を強固に押さえつけることができ、最外周ランドの剥れを抑制することができる。
本発明は、分割前基板、半導体装置および半導体装置の製造方法に関するものであり、半導体装置を製造・利用する産業において利用可能性がある。
従来の半導体装置を示す平面図である。 従来の分割前基板を示す平面図である。 本発明の実施形態である半導体装置を示す平面図である。 本発明の実施形態である半導体装置を示す断面図である。 本発明の実施形態である分割前基板を示す平面図である。 本発明の実施形態である分割前基板の拡大平面図である。 本発明の実施形態である分割前基板の最外周バンプの配置を説明する拡大平面図である。 従来の分割前基板の最外周バンプの配置を説明する拡大平面図である。 本発明の実施形態である半導体装置のランドパターンを示す拡大平面図である。 本発明の実施形態である分割前基板の最外周バンプの配置の別の一例を説明する拡大平面図である。 本発明の実施形態である半導体装置のランドパターンの別の一例を示す拡大平面図である。
符号の説明
１１…分割前基板、１２…ダイシングライン、１３…取扱用エリア、１４、１４Ａ、１４Ｂ…半導体装置、１６…半導体装置、１７…バンプ搭載エリア、１８…バンプ非搭載エリア、２０…バンプ、２１…内側バンプ、２２、２２Ａ１、２２Ａ２、２２Ｂ１、２２Ｂ２、２２Ｂ３、２２Ｂ４…最外周バンプ、２２Ｘ１、２２Ｘ２、２２Ｙ１、２２Ｙ２…最外周バンプ列、２４…配線基板、２４ａ…一面、２４ｂ…他面、２４ｃ、２４ｄ、２４ｅ、２４ｆ…辺、３０…ランド、３２…ソルダーレジスト、３４…接続パッド、３６…封止体、３８…ワイヤ、４０…半導体チップ、４０ａ…一面、４２…接着剤、４４…電極パッド、５０、５０Ａ、５０Ｂ…半導体装置、５９…接続部、６１…本体部、６２…突出部、６３…本体部、１１１…分割前基板、１１２…ダイシングライン、１１３…取扱用エリア、１１４、１１４Ａ、１１４Ｂ…半導体装置、１１７…バンプ搭載エリア、１１８…バンプ非搭載エリア、１２０…バンプ、１２１…内側バンプ、１２２、１２２Ａ１、１２２Ｂ１…最外周バンプ。

Claims (10)

  1. 配線基板の一面側に半導体チップが具備され、前記配線基板の他面側に前記配線基板の各辺に沿って形成されたバンプ非搭載エリアと前記バンプ非搭載エリアに囲まれたバンプ搭載エリアとが設けられており、前記バンプ搭載エリアに複数のバンプが形成された半導体装置であって、
    前記バンプが、前記バンプ搭載エリア内の最外周に配置された最外周バンプと、前記最外周バンプの内側に格子状に配置された内側バンプとからなり、
    前記配線基板の一辺に沿って形成された最外周バンプからなる一辺側の最外周バンプ列が、前記一辺と対向する他辺に沿って形成された最外周バンプからなる他辺側の最外周バンプ列に対して、前記一辺の延長方向に沿ってずれて配置されていることを特徴とする半導体装置。
  2. 前記一辺側の最外周バンプ列の各最外周バンプと前記配線基板の一辺との直交方向の延長上に前記他辺側の最外周バンプ列の最外周バンプが配置されていないことを特徴とする請求項１に記載の半導体装置。
  3. 前記最外周バンプ列の少なくとも一方が、前記内側バンプの縦ラインまたは横ラインのいずれかのラインとずれて配置されていることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記最外周バンプ列の少なくとも一方が、前記配線基板の外側方向にずれて配置されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記最外周バンプと前記配線基板との間に形成されたランドが、前記最外周バンプと接合される本体部と、前記最外周バンプに最も近い一辺と平行な方向に前記本体部から突出された突出部と、からなることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記本体部の形状が、平面視したときに円形状または方形状のいずれかであることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 一面側に複数の半導体チップを形成した配線基板の他面側に、複数の半導体装置に区画するダイシングラインを設定し、前記ダイシングラインに沿ってバンプ非搭載エリアを設定するとともに、前記バンプ非搭載エリアに囲まれた領域をバンプ搭載エリアとして、前記バンプ搭載エリアに複数のランドを形成するランド形成工程と、
    前記ランド上にバンプを配置して分割前基板を形成するバンプ形成工程と、
    前記分割前基板を前記ダインシングラインで分割して請求項１〜６のいずれか１項に記載の半導体装置を複数形成する分割工程と、を有する半導体装置の製造方法であって、
    前記バンプ形成工程で前記ダインシングラインを挟んで形成された最外周バンプからなる一対の最外周バンプ列が前記ダイシングラインの延長方向に沿って互いにずらして配置されるように、前記ランド形成工程でランドを形成することを特徴とする半導体装置の製造方法。
  8. 前記バンプ形成工程で前記ダイシングラインを挟んで配置された最外周バンプからなる一対の最外周バンプ列の少なくとも一方を前記ダイシングラインに近づく方向にずらして配置するように、前記ランド形成工程でランドを形成することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 請求項１〜６のいずれか１項に記載の半導体装置がダイシングラインにより格子状に区画されてなる分割前基板であって、
    前記半導体装置の最外周に最外周バンプが配置されており、前記最外周バンプの内側に格子状に内側バンプが配置されており、
    前記ダイシングラインを挟んで配置された最外周バンプからなる一対の最外周バンプ列が前記ダイシングラインの延長方向に沿って互いにずらして配置されていることを特徴とする分割前基板。
  10. 前記一対の最外周バンプ列の少なくとも一方が前記ダイシングラインに近づく方向にずらして配置されていることを特徴とする請求項９に記載の分割前基板。
JP2008136367A 2008-05-26 2008-05-26 半導体装置、半導体装置の製造方法および分割前基板 Expired - Fee Related JP5403944B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008136367A JP5403944B2 (ja) 2008-05-26 2008-05-26 半導体装置、半導体装置の製造方法および分割前基板
US12/467,587 US8283779B2 (en) 2008-05-26 2009-05-18 Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008136367A JP5403944B2 (ja) 2008-05-26 2008-05-26 半導体装置、半導体装置の製造方法および分割前基板

Publications (2)

Publication Number Publication Date
JP2009283811A JP2009283811A (ja) 2009-12-03
JP5403944B2 true JP5403944B2 (ja) 2014-01-29

Family

ID=41341481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008136367A Expired - Fee Related JP5403944B2 (ja) 2008-05-26 2008-05-26 半導体装置、半導体装置の製造方法および分割前基板

Country Status (2)

Country Link
US (1) US8283779B2 (ja)
JP (1) JP5403944B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2337068A1 (en) * 2009-12-18 2011-06-22 Nxp B.V. Pre-soldered leadless package
US9027226B2 (en) * 2013-03-27 2015-05-12 Bae Systems Information And Electronic Systems Integration Inc. Method for implementing prompt dose mitigating capacitor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846079A (ja) * 1994-07-28 1996-02-16 Matsushita Electric Ind Co Ltd 半導体装置
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
JPH11177225A (ja) 1997-12-15 1999-07-02 Toshiba Corp プリント基板
US6323559B1 (en) * 1998-06-23 2001-11-27 Lsi Logic Corporation Hexagonal arrangements of bump pads in flip-chip integrated circuits
JP2968788B1 (ja) 1998-08-05 1999-11-02 九州日本電気株式会社 Ｂｇａ型半導体装置
JP2001144197A (ja) * 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
JP2002100648A (ja) 2000-09-22 2002-04-05 Ricoh Co Ltd 半導体装置、半導体装置実装基板及びそれらの実装方法
JP2006210851A (ja) 2005-01-31 2006-08-10 Toshiba Corp 回路基板
JP2007012690A (ja) 2005-06-28 2007-01-18 Fujifilm Holdings Corp ボールグリッドアレイパッケージの実装構造
JP2008071873A (ja) * 2006-09-13 2008-03-27 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20090289358A1 (en) 2009-11-26
US8283779B2 (en) 2012-10-09
JP2009283811A (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
JP4719009B2 (ja) 基板および半導体装置
JP4068635B2 (ja) 配線基板
KR101828386B1 (ko) 스택 패키지 및 그의 제조 방법
JP2005197491A (ja) 半導体装置
JP6750872B2 (ja) プリント配線板、プリント回路板及び電子機器
JP5393986B2 (ja) 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
KR101797760B1 (ko) 반도체 장치 및 그 제조 방법
JP2008172228A (ja) 半導体素子及び半導体素子のパッケージ
JP2008124470A (ja) パターンフィルム及びその製造方法
JP2008218882A (ja) 半導体装置
JP5405749B2 (ja) 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
JP2007142017A (ja) 半導体装置およびその製造方法
JP5403944B2 (ja) 半導体装置、半導体装置の製造方法および分割前基板
WO2017006391A1 (ja) 半導体装置
KR20070019475A (ko) 인쇄회로보드, 및 이를 이용한 반도체 패키지 및 멀티스택반도체 패키지
JP2009200289A (ja) 半導体装置、電子装置、半導体装置の製造方法および配線基板
CN106549001B (zh) 具有再分布焊盘的半导体装置
KR100612783B1 (ko) 반도체 장치
JP2010161295A (ja) プリント基板およびこれを備えた半導体装置
US6965162B2 (en) Semiconductor chip mounting substrate and semiconductor device using it
US11670574B2 (en) Semiconductor device
JP7423462B2 (ja) 実装基板及び半導体装置
JP2009130074A (ja) 半導体装置
JP3681855B2 (ja) Ｉｃパッケージの構造
JP2012069772A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120131

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140115

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20140507

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20140527

LAPS Cancellation because of no payment of annual fees