JP2002100648A - 半導体装置、半導体装置実装基板及びそれらの実装方法 - Google Patents

半導体装置、半導体装置実装基板及びそれらの実装方法

Info

Publication number
JP2002100648A
JP2002100648A JP2000288028A JP2000288028A JP2002100648A JP 2002100648 A JP2002100648 A JP 2002100648A JP 2000288028 A JP2000288028 A JP 2000288028A JP 2000288028 A JP2000288028 A JP 2000288028A JP 2002100648 A JP2002100648 A JP 2002100648A
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
electrode
electrodes
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000288028A
Other languages
English (en)
Inventor
Hiroshi Kobayashi
寛史 小林
Tsutomu Sakatsu
務 坂津
Satoshi Kuwazaki
聡 桑崎
Hideaki Okura
秀章 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2000288028A priority Critical patent/JP2002100648A/ja
Publication of JP2002100648A publication Critical patent/JP2002100648A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の端子電極数を減少することな
く、簡易な方法で接合強度を向上する半導体装置、半導
体装置実装基板及びそれらの実装方法を提供する。 【解決手段】 本発明の半導体装置は、少なくとも１つ
の端子電極を円に突起がついた形状にしているので、は
んだリフロー工程で半導体装置の端子電極の突起にはん
だが引き寄せられバンプ中央部のはんだ量が減り、この
結果、はんだバンプ形状は鼓型となるように引き寄せら
れて接合するので、半導体装置の電極とはんだバンプの
接合強度を高くすることができる。また、同様に、半導
体装置実装基板の電極も形成されるので、半導体装置と
半導体装置実装基板間の接合強度を向上することができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、半導
体装置実装基板及びそれらの実装方法に関し、詳細に
は、電極上にアレイ状に配置されたはんだバンプによっ
て実装基板との接続を行う半導体装置、半導体装置実装
基板及びそれらの実装方法に関する。
【０００２】
【従来の技術】従来例１として、例えば、特開平１１−
２３３９２６号公報に開示される「電子部品の実装方
法」がある。この従来例１の「電子部品の実装方法」に
よれば、電子部品と実装基板との間のギャップを確保す
るための接着剤を塗布する工程等、工程数を増加させる
ことなく必要な領域におけるバンプの形状が鼓型にする
ものである。
【０００３】図５は、従来例１の概略構成を示し、図６
は、その接合前の半導体基板の端子部を示すものであ
る。図５及び図６に基づいて、従来例１の具体的な手法
を以下に説明する。
【０００４】アレイ状に配列された電極５１のうち、各
コーナーに位置するコーナー電極５１ａの面積が非コー
ナー電極５１ｂよりも大きくなっている電子部品（ＢＧ
Ａパッケージ）５２を用意する。そして、コーナー電極
５１ａを含む第１の電極５１のそれぞれに同等サイズの
はんだボールを付けた後、このはんだボールを溶融させ
てはんだバンプを形成する。このとき、コーナー電極５
１ａの面積に対するはんだの絶対量が他の電極５１ｂの
面積に対するはんだの絶対量よりも少なくなる。次に、
ＢＧＡパッケージ５２を多層プリント配線基板上に搭載
した後、はんだバンプを溶融させて電極５１と多層プリ
ント配線基板に形成された電極とを接合する。
【０００５】以上のように従来例１においては、熱疲労
に最も弱い部分がコーナーであると推定し、コーナー部
の３電極を一体化し、単位面積当たりのはんだ量を他の
電極より少なくすることで、コーナー部のはんだバンプ
の形状を鼓型にし、接合強度を高めている。この場合、
有効電極数が（２または３）×４個分少なくなる。
【０００６】従来例２として、例えば、特開平７−３０
７４１０号公報に開示される「半導体装置」がある。こ
の従来例２の「半導体装置」によれば、半導体素子〜基
板間、或いは基板〜基板間の信頼性の高いバンプ接続及
び実装を提供するものである。
【０００７】図７は、従来例２の概略構成を示すもので
ある。図７に基づいて、従来例２の具体的な方法を以下
に説明する。
【０００８】半導体素子７１は、電気配線基板７３にボ
ンディング接続されている。この電気配線基板７３は、
実装基板７９と多数のはんだボール７８により接続され
ている。はんだボール７８は隣り合うものが互いにその
径なり形なりが異なるようにすべく、各基板７３，７９
の電極部７６，７７の面積を変化させている。
【０００９】以上のように従来例２においては、外周部
ほど電極面積（円の直径）を大きくし、場合によりはん
だボール径を変え、単位面積当たりのはんだ量を他の電
極より少なくすることで、外周部のはんだバンプの形状
を鼓型にし、接合強度を高めている。
【００１０】このように、従来から電極上にアレイ状に
配置されたはんだバンプによって実装基板との接続を行
う半導体装置の実装構造において、はんだバンプ形状を
鼓型にすることで、はんだと電極部の接合部の耐熱疲労
性が向上することが周知である。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来例１においては、電極間隔が広いとコーナー部電極の
はんだ量が少なくなり、実装基板と接合しなかったり、
はんだバンプ内に空隙ができ接合強度が低くなるため、
はんだ体積を高精度にコントロールする必要があるとい
う問題があった。
【００１２】また、上記従来例２においては、仮に、ア
レイ上の電極ピッチが同一であると、外周部ほど電極数
を少なくする必要がある。逆に、アレイ上の電極間距離
が同一であると、半導体装置と半導体装置実装基板の位
置合わせが困難となる。また、はんだボール径を変えた
場合は工程が複雑になり、ボールの配置等が困難である
という問題があった。
【００１３】すなわち、上述される従来例に示される方
法では、半導体装置の端子電極数を少なくする必要があ
り、また製造工程が増加したり、はんだバンプの体積な
どを高精度にコントロールする必要があるといった不具
合が生じるものであった。
【００１４】本発明は、上記不具合を解消するために成
されたものであり、半導体装置の端子電極数を少なくす
る必要がなく、簡易な方法で接合強度を高くすることの
できる、半導体装置、半導体装置実装基板及びそれらの
実装方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、外部との電気的接続用の球
状端子がマトリックス状に配置された半導体装置におい
て、少なくとも１つの端子電極が円に少なくとも１つの
突起を設けた形状であることを特徴とする。
【００１６】請求項２記載の発明は、請求項１記載の発
明において、前記突起が設けられた端子電極は、前記マ
トリックス状に配置された端子電極のうち、最外周部に
設けられる端子電極であることを特徴とする。
【００１７】請求項３記載の発明は、請求項１または２
記載の発明において、前記突起は、前記半導体装置の中
心方向または該中心方向に対して反対方向に突出する形
状であることを特徴とする。
【００１８】請求項４記載の発明は、外部との電気的接
続用の球状端子がマトリックス状に配置された半導体装
置を実装する半導体装置実装基板において、前記半導体
装置の端子電極に対応する少なくとも１つの基板電極が
円に少なくとも１つの突起を設けた形状であることを特
徴とする。
【００１９】請求項５記載の発明は、請求項４記載の発
明において、前記突起は、配線であることを特徴とす
る。
【００２０】請求項６記載の発明は、請求項４または５
記載の発明において、前記突起は、前記半導体装置の中
心方向または該中心方向に対して反対方向に突出する形
状であることを特徴とする。
【００２１】請求項７記載の発明は、請求項１から３の
いずれかに記載の半導体装置と請求項４から６のいずれ
かに記載の半導体装置実装基板とを、はんだバンプで接
合することを特徴とする。
【００２２】請求項８記載の発明は、半導体装置の電極
形状を請求項６記載の半導体装置実装基板の電極形状と
同一にし、はんだバンプで接合することを特徴とする。
【００２３】請求項９記載の発明は、半導体装置実装基
板の電極形状を請求項５記載の半導体装置の電極形状と
同一にし、はんだバンプで接合することを特徴とする。
【００２４】請求項１０記載の発明は、請求項７から９
のいずれかに記載の発明において、前記はんだバンプを
粒径一定のはんだボールで形成したことを特徴とする。
【００２５】
【発明の実施の形態】次に、添付図面を参照しながら本
発明の実施形態である半導体装置、半導体実装基板及び
その実装方法を詳細に説明する。図１から図４を参照す
ると、本発明に係る半導体装置、半導体実装基板及びそ
れらの実装方法の実施の形態が示されている。
【００２６】図１は、本発明の実施形態である半導体装
置を示す平面図である。図１において、電極１ａは、円
に２個の突起を設け、電極１ｂ，１ｃは、円に１個の突
起を設け、突起を半導体装置の中心方向またはその反対
方向に向けて設けたものである。
【００２７】このように少なくとも１つの端子電極が円
に少なくとも１つの突起がついた形状をしており、はん
だリフロー工程で半導体装置の端子電極の突起にはんだ
が引き寄せられバンプ中央部のはんだ量が減り、この結
果、半導体装置電極部のバンプ形状は鼓型になる。
【００２８】図１において、電極１ａ，１ｂ，１ｃを混
在させた例を示めしているが、電極間隔が狭く、電極間
に突起が設けられない場合は、Ａ−Ａ線上の内側の３個
は突起のない円状とし、最外周部の電極だけに突起を設
けることもできる。逆に、電極間隔が広く電極間に突起
が設けられる場合は、突起の数や突起のある電極数を増
やすこともできる。
【００２９】また、図１において、半導体装置の反りに
対し、半導体装置電極とはんだバンプの接合強度が高く
なるように、突起を半導体装置の中心またはその反対方
向に正確に向けているが、半導体装置の外周辺に向かっ
て外側に向けるのも有効である。特に、半導体装置が正
方形状ではなく、長方形状の場合には、半導体装置の長
軸方向と平行に突起を向けるのが有効である。
【００３０】図２は、本発明の実施形態である半導体実
装基板を示す平面図である。図２において、電極３ａ
は、円に２個の突起を設け、電極３ｂ，３ｃは、円に１
個の突起を設け、電極３ａ，３ｂは、突起を半導体装置
の中心方向またはその反対方向に向け、電極３ｃは、突
起を半導体装置実装基板の長軸方向またはその反対方向
に向けて設けたものである。
【００３１】このように半導体装置の端子電極に対応す
る電極が円に少なくとも１つの突起がついた形状をして
おり、はんだリフロー工程で半導体装置実装基板の電極
の突起にはんだが引き寄せられバンプ中央部のはんだ量
が減り、この結果、半導体装置実装基板の電極とはんだ
バンプの接合強度が高くなるように、電極３ａ、３ｂ
は、突起の方向を半導体装置実装基板の中心またはその
反対方向に正確に向けて設けているが、半導体装置実装
基板の外周辺に向かって外側に向けるのも有効である。
【００３２】また、半導体装置実装基板が正方形状では
なく、長方形状の場合は、電極３ｃのように半導体装置
実装基板の長軸方向と平行に突起の方向を向けるのも有
効である。
【００３３】図３は、本発明の実施形態である半導体装
置実装基板の電極部構造を示す図である。図３に示すよ
うに、電極３ｄは、半導体装置実装基板の引き出し配線
を電極部の突起とする形成している。これは、引き出し
配線を保護するためのソルダーレジスト７を形成する際
に、引き出し配線の一部を覆わないことで容易に形成で
きる。
【００３４】図３において、最外周部の電極だけに突起
を設けているが、電極間隔が広く電極間に引き出し配線
が設けられる場合は、内周部の電極も同様に円に突起が
ついた形状にすることができる。
【００３５】図４は、本発明の半導体基板と半導体実装
基板をはんだバンプで接合した実装状態を示す断面図で
あり、電極の突起にはんだが引き寄せられ、はんだバン
プ中央部のはんだ量が減り、この結果、はんだバンプ形
状は鼓型になっている。
【００３６】以下、上述される本発明の実施形態である
半導体装置と半導体装置実装基板の実装方法について説
明する。
【００３７】まず、半導体装置の端子電極にはんだバン
プを形成する。具体的には、端子電極上にはんだペース
トまたは導電性接着剤としてのフラックスを塗布し、は
んだボールを電極上に付着させる。この時、粒径一定の
はんだボールを用いることにより、アレイ電極に対応し
た開口部を有するマスクにはんだボールを通したり、あ
るいは予め配列したはんだボールを転写することで、容
易にはんだボールを電極上に配置できる。
【００３８】はんだボールを使用する他には電極部にバ
ンプ形成に必要なはんだ量になるように厚くはんだペー
ストを塗布する方法もある。
【００３９】その後、リフロー等によりはんだボールま
たははんだペーストを溶融し、電極の突起にはんだが引
き寄せられ、電極とはんだバンプの接合部が裾野をひい
たような鼓型または鼓型に近い形状となる。
【００４０】次に、半導体装置を、当該半導体装置の端
子電極と半導体実装基板の電極との位置合わせしてから
半導体実装基板上に搭載する。
【００４１】その後、リフロー等によりはんだバンプを
溶融し、電極の突起にはんだが引き寄せられ、はんだバ
ンプが鼓型となり、半導体装置の端子電極と半導体装置
実装基板の端子電極とが電気的に接合される。
【００４２】なお、上述される各実施形態は、本発明の
好適な実施形態であり、本発明の要旨を逸脱しない範囲
内において種々変形して実施することが可能である。
【００４３】
【発明の効果】以上の説明より明らかなように、請求項
１記載の発明によれば、少なくとも１つの端子電極を円
に少なくとも１つの突起がついた形状にしているので、
はんだリフロー工程で半導体装置の端子電極の突起には
んだが引き寄せられバンプ中央部のはんだ量が減り、こ
の結果、はんだバンプ形状は鼓型になり、半導体装置電
極とはんだバンプの接合強度を高くすることができる。
【００４４】請求項２記載の発明によれば、請求項１記
載の発明において、突起を最外周部の電極だけに形成し
ているので、狭ピッチで最外周以外に突起を設けられな
い半導体装置でも、半導体装置電極とはんだバンプの接
合強度を高くすることができる。
【００４５】請求項３記載の発明によれば、請求項１ま
たは２記載の発明において、突起の方向を半導体装置の
中心方向またはその反対方向に形成しているので、はん
だリフロー工程で半導体装置の端子電極の突起にはんだ
が引き寄せられバンプ中央部のはんだ量が減り、この結
果、半導体装置電極部のバンプ形状は鼓型で、かつ、半
導体装置電極とはんだバンプの接合部である裾野が半導
体装置の中心方向またはその反対方向に広がることにな
り、半導体装置の反りに対し、半導体装置電極とはんだ
バンプの接合強度を高くすることができる。
【００４６】請求項４記載の発明によれば、半導体装置
の端子電極に対応する少なくとも１つの基板電極を円に
少なくとも１つの突起がついた形状にしているので、は
んだリフロー工程で半導体装置実装基板電極の突起には
んだが引き寄せられバンプ中央部のはんだ量が減り、こ
の結果、はんだバンプ形状は鼓型になり、半導体装置実
装基板電極とはんだバンプの接合強度を高くすることが
できる。
【００４７】請求項５記載の発明によれば、請求項４記
載の発明において、突起を配線部で形成しているので、
配線部以外に突起を設けられない半導体装置実装基板で
も、半導体装置実装基板電極とはんだバンプの接合接合
の信頼性を高くすることができる。
【００４８】請求項６記載の発明によれば、請求項４ま
たは５記載の発明において、突起の方向を半導体装置実
装基板の中心方向またはその反対方向に形成しているの
で、はんだリフロー工程で半導体装置実装基板電極の突
起にはんだが引き寄せられバンプ中央部のはんだ量が減
り、この結果、半導体装置実装基板電極部のバンプ形状
は鼓型で、かつ、半導体装置実装基板電極とはんだバン
プの接合部である裾野が半導体装置実装基板の中心方向
またはその反対方向に広がることになり、半導体装置実
装基板の反りに対し、半導体装置実装基板電極とはんだ
バンプの接合強度を高くすることができる。
【００４９】請求項７記載の発明によれば、請求項１か
ら３のいずれかに記載の円に突起がついた形状に形成し
た半導体装置電極と請求項４から６のいずれかに記載の
円に突起がついた形状に形成した半導体装置実装基板電
極をはんだバンプで接合しているので、はんだリフロー
工程で半導体装置の端子電極の突起と半導体実装基板電
極の突起にはんだが引き寄せられバンプ中央部のはんだ
量が減り、この結果、バンプ形状は鼓型になり、半導体
装置電極とはんだバンプ及び半導体装置実装基板電極と
はんだバンプの接合の信頼性をともに高くすることがで
き、はんだの単位面積当たりの体積をコントロールする
ので、電極径を場所により変えていないので、電極数を
減らすこともない。
【００５０】請求項８記載の発明によれば、半導体装置
の電極形状を請求項６記載の半導体装置実装基板の電極
形状と同一に形成しているので、はんだリフロー工程で
半導体装置電極の突起と半導体装置実装基板電極の突起
にはんだが引き寄せられバンプ中央部のはんだ量が減
り、この結果、バンプ形状は鼓型で、かつ、半導体装置
電極とはんだバンプ及び半導体装置実装基板電極とはん
だバンプの接合部である裾野が半導体装置実装基板の中
心方向またはその反対方向に広がることになり、半導体
装置実装基板の反りに対し、半導体装置電極とはんだバ
ンプ及び半導体装置実装基板電極とはんだバンプの接合
の信頼性がともに高くすることができる。
【００５１】請求項９記載の発明によれば、半導体装置
実装基板の電極形状を請求項５記載の半導体装置の電極
形状と同一に形成しているので、はんだリフロー工程で
半導体装置電極の突起と半導体装置実装基板電極の突起
にはんだが引き寄せられバンプ中央部のはんだ量が減
り、この結果、バンプ形状は鼓型で、かつ、半導体装置
電極とはんだバンプ及び半導体装置実装基板電極とはん
だバンプの接合部である裾野が半導体装置の中心方向ま
たはその反対方向に広がることになり、半導体装置の反
りに対し、半導体装置電極とはんだバンプ及び半導体装
置実装基板電極とはんだバンプの接合の信頼性がともに
高くすることができる。
【００５２】請求項１０記載の発明によれば、請求項７
から８のいずれかに記載の発明において、はんだバンプ
を粒径一定のはんだボールで形成しているので、はんだ
体積をコントロールする必要がなく、簡単な工程ではん
だバンプを半導体基板装置電極上に配置できる。
【図面の簡単な説明】
【図１】本発明の実施形態である半導体装置の電極図で
ある。
【図２】本発明の実施形態である半導体実装基板の電極
図である。
【図３】本発明の実施形態である半導体装置実装基板の
電極部の構造を示す拡大図である。
【図４】本発明の実施形態である半導体装置と半導体装
置実装基板との実装状態を示す断面図である。
【図５】従来例１の概略構成を示す断面図である。
【図６】従来例１の接合前の半導体装置の端子部を示す
拡大図である。
【図７】従来例２の概略構成を示す断面図である。
【符号の説明】
１ａ、１ｂ、１ｃ 半導体装置の電極 ２ 半導体装置 ３ａ、３ｂ、３ｃ、３ｄ 半導体装置実装基板の電極 ４ 半導体装置実装基板 ５ はんだバンプ ６ レジスト ７ ソルダーレジスト ８ 半導体装置実装領域 ９ 引き出し線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０２Ｑ 23/12 Ｆ (72)発明者 大倉 秀章 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 Ｆターム(参考） 5E319 AA03 AB05 AC01 AC16 BB04 CC33 GG11 GG20 5E336 AA04 BB01 CC32 EE03 GG05 5F044 KK17 LL01 LL04 QQ02

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 外部との電気的接続用の球状端子がマト
    リックス状に配置された半導体装置において、 少なくとも１つの端子電極が円に少なくとも１つの突起
    を設けた形状であることを特徴とする半導体装置。
  2. 【請求項２】 前記突起が設けられた端子電極は、 前記マトリックス状に配置された端子電極のうち、最外
    周部に設けられる端子電極であることを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】 前記突起は、 前記半導体装置の中心方向または該中心方向に対して反
    対方向に突出する形状であることを特徴とする請求項１
    または２記載の半導体装置。
  4. 【請求項４】 外部との電気的接続用の球状端子がマト
    リックス状に配置された半導体装置を実装する半導体装
    置実装基板において、 前記半導体装置の端子電極に対応する少なくとも１つの
    基板電極が円に少なくとも１つの突起を設けた形状であ
    ることを特徴とする半導体装置実装基板。
  5. 【請求項５】 前記突起は、 配線であることを特徴とする請求項４記載の半導体装置
    実装基板。
  6. 【請求項６】 前記突起は、 前記半導体装置の中心方向または該中心方向に対して反
    対方向に突出する形状であることを特徴とする請求項４
    または５記載の半導体装置実装基板。
  7. 【請求項７】 請求項１から３のいずれかに記載の半導
    体装置と請求項４から６のいずれかに記載の半導体装置
    実装基板とを、はんだバンプで接合することを特徴とす
    る半導体装置と半導体装置実装基板の実装方法。
  8. 【請求項８】 半導体装置の電極形状を請求項６記載の
    半導体装置実装基板の電極形状と同一にし、はんだバン
    プで接合することを特徴とする半導体装置と半導体装置
    実装基板の実装方法。
  9. 【請求項９】 半導体装置実装基板の電極形状を請求項
    ５記載の半導体装置の電極形状と同一にし、はんだバン
    プで接合することを特徴とする半導体装置と半導体装置
    実装基板の実装方法。
  10. 【請求項１０】 前記はんだバンプを粒径一定のはんだ
    ボールで形成したことを特徴とする請求項７から９のい
    ずれかに記載の半導体装置と半導体装置実装基板の実装
    方法。
JP2000288028A 2000-09-22 2000-09-22 半導体装置、半導体装置実装基板及びそれらの実装方法 Pending JP2002100648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000288028A JP2002100648A (ja) 2000-09-22 2000-09-22 半導体装置、半導体装置実装基板及びそれらの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000288028A JP2002100648A (ja) 2000-09-22 2000-09-22 半導体装置、半導体装置実装基板及びそれらの実装方法

Publications (1)

Publication Number Publication Date
JP2002100648A true JP2002100648A (ja) 2002-04-05

Family

ID=18771682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000288028A Pending JP2002100648A (ja) 2000-09-22 2000-09-22 半導体装置、半導体装置実装基板及びそれらの実装方法

Country Status (1)

Country Link
JP (1) JP2002100648A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283779B2 (en) 2008-05-26 2012-10-09 Elpida Memory, Inc. Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283779B2 (en) 2008-05-26 2012-10-09 Elpida Memory, Inc. Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6734557B2 (en) Semiconductor device
JP3593833B2 (ja) 半導体装置
JP2001185640A (ja) 表面実装型パッケージ及び電子部品並びに電子部品の製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH1116949A (ja) Ａｃｆ接合構造
JP2008288490A (ja) チップ内蔵基板の製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2000124258A (ja) 半導体装置とその製造方法
JP2002100648A (ja) 半導体装置、半導体装置実装基板及びそれらの実装方法
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP3394479B2 (ja) 半導体装置
JP3002965B2 (ja) 電子部品の面実装用接続部材
JPH10178144A (ja) Ｂｇａ型電子部品の同軸電極構造
JPH11163489A (ja) 電子部品の実装構造
JP3070544B2 (ja) ボール・グリッド・アレイ型半導体装置
JP2001267452A (ja) 半導体装置
JPH10242328A (ja) 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器
JP3647665B2 (ja) 半導体装置の製造方法
JP3780088B2 (ja) 電子部品の面実装用接合部材
JP3446608B2 (ja) 半導体ユニット
JPH10150065A (ja) チップサイズパッケージ
JP2670505B2 (ja) 電子部品搭載用基板
JP2001358253A (ja) Ｂｇａ型半導体装置
JP3604001B2 (ja) 半導体装置の製造方法
JP2001189338A (ja) 半導体装置、半導体装置の製造方法及び試験方法