JP2001189338A - 半導体装置、半導体装置の製造方法及び試験方法 - Google Patents

半導体装置、半導体装置の製造方法及び試験方法

Info

Publication number
JP2001189338A
JP2001189338A JP37564499A JP37564499A JP2001189338A JP 2001189338 A JP2001189338 A JP 2001189338A JP 37564499 A JP37564499 A JP 37564499A JP 37564499 A JP37564499 A JP 37564499A JP 2001189338 A JP2001189338 A JP 2001189338A
Authority
JP
Japan
Prior art keywords
loop
semiconductor device
loop terminal
terminal
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP37564499A
Other languages
English (en)
Inventor
Tetsuya Fujisawa
哲也 藤沢
Takashi Nomoto
隆司 埜本
Masaaki Seki
正明 関
Noriaki Shiba
典章 柴
Mitsutaka Sato
光孝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP37564499A priority Critical patent/JP2001189338A/ja
Publication of JP2001189338A publication Critical patent/JP2001189338A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 本発明は、半導体装置の実装時のリフロース
トレスを低減し、基板に実装された状態で加熱された際
にハンダ接合部に加わる応力を軽減することを目的とす
る。 【解決手段】 半導体素子1に設けられたインターポー
ザ2の電極パッド3上に、金属ワイヤをループ形状にし
たループ端子11を形成する。ループ端子11の電極パ
ッド3との接合部を樹脂12により封止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置、半導体
装置の製造方法及び試験方法に係り、特に表面実装用の
突起電極を有する半導体装置及びそのような半導体装置
の製造方法及び試験方法に関する。近年、半導体装置の
主流はBGA(ボールグリッドアレイ)タイプやCSP
(チップサイズパッケージ)タイプに移行してきてい
る。BGAやCSPの半導体装置は、ハンダボール等の
突起電極を有しており、この突起電極により基板に表面
実装される。
【0002】
【従来の技術】図1は従来のCSPタイプの半導体装置
の側面図である。図1に示す半導体装置において、半導
体素子1上にインターポーザ(再配線層)2が設けら
れ、インターポーザ2には電極パッド3が設けられてい
る。電極パッド3上にはメタルポスト4が形成され、メ
タルポスト4にハンダボール5が設けられている。そし
て、インターポーザ2、電極パッド3及びメタルポスト
4は封止樹脂6により封止されている。
【0003】図2は従来のBGAタイプの半導体装置の
側面図である。図2に示す半導体装置において、半導体
素子1は基板8に搭載され、封止樹脂9により封止され
ている。基板8の半導体チップ搭載面の反対側には電極
パッド3が設けられ、ハンダボール5が電極パッド3上
に形成されている。
【0004】
【発明が解決しようとする課題】図1及び図2に示す半
導体装置は、突起電極としてハンダボール5を使用して
おり、半導体装置を基板に表面実装する際にはハンダボ
ール5をハンダの融点以上の温度に加熱する必要があ
る。このハンダボール5の加熱の際に、半導体装置自体
も加熱されるため、半導体装置にはいわゆるリフロース
トレス (熱ストレス)が作用し、半導体装置の故障を招
く要因となっていた。
【0005】近年、ハンダボール5の材料として鉛フリ
ーハンダが使用されるようになってきているが、鉛フリ
ーハンダは通常のハンダよりも融点が高いため、リフロ
ーストレス (熱ストレス)による半導体装置の信頼性の
低下はより増大している。また、半導体装置が基板に搭
載された状態では、温度サイクルに起因する応力がハン
ダ接合部に作用する。すなわち、半導体装置と基板との
熱膨張係数の相違により、半導体装置と基板とを接続し
ているハンダ接合部に応力が作用する。鉛フリーハンダ
は通常のハンダよりも固いためハンダ部分が変形し難
く、応力を緩和する作用が普通のハンダより小さい。し
たがって、鉛フリーハンダにより形成されたハンダボー
ルによるハンダ接合部は、小さな応力でも割れ等の損傷
が発生するおそれがある。
【0006】本発明は上記の点に鑑みてなされたもので
あり、実装時のハンダの加熱による半導体装置への熱影
響を低減するとともに、基板に実装された状態で加熱さ
れた際にハンダ接合部に加わる応力を軽減することので
きる半導体装置及びそのような半導体装置の製造方法及
び試験方法を提供することを目的とする。
【0007】
【課題を解決するための手段】上記の課題は、次に述べ
る各手段を講じることにより解決することができる。請
求項1記載の発明は、半導体素子と、該半導体素子の電
極を再配線する再配線層と、該再配線層上に設けられた
電極パッドと、両端が該電極パッドに接合さたループ形
状をなす金属ワイヤよりなるループ端子と、前記再配線
層と前記電極パッドとを封止し、かつ前記ループ端子と
前記電極パッドとの接合部を覆うように設けられた封止
樹脂とを有する構成とする。
【0008】請求項2記載の発明は、請求項1記載の半
導体装置であって、前記ループ端子にハンダ接合可能な
金属層が設けられる構成とする。請求項3記載の発明
は、請求項1又は2記載の半導体装置であって、前記ル
ープ端子の表面は金により覆われている構成とする。」
請求項4記載の発明は、請求項1乃至3のうちいずれか
一項記載の半導体装置であって、前記ループ端子の一端
はバンプ形状部分が形成されるように前記電極パッドに
接合され、前記ル−プ端子の他端は該バンプ形状部分に
接合される構成とする。
【0009】請求項5記載の発明は、請求項1乃至4の
うちいずれか一項記載の半導体装置であって、前記ルー
プ端子のループが含まれる面は、半導体装置の中心から
放射状に広がる方向に整列している構成とする。請求項
6記載の発明は、金属ワイヤをループ形状に形成したル
ープ端子を有する半導体装置の製造方法であって、前記
ループ端子のループ幅より小さい寸法を有する開口を有
する導電性部材の該開口に前記ループ端子を挿入して前
記ループ端子を前記開口の内壁に係合させる工程と、前
記導電性部材を電極として用いて前記ループ端子にメッ
キを施すメッキ工程とを有する構成とする。
【0010】請求項7記載の発明は、金属ワイヤをルー
プ形状に形成したループ端子を有する半導体装置の試験
方法であって、前記ループ端子のループ幅より小さい寸
法を有し内壁が導電性部材よりなる開口を有する配線基
板の該開口に前記ループ端子を挿入し、前記ループ端子
を前記開口の内壁に係合させることにより、前記配線基
板を介して電気的試験を行う構成とする。
【0011】上述の各手段は次のように作用する。請求
項1記載の発明によれば、半導体装置が実装された状態
で接合部に作用する応力をループの弾性変形により緩和
することができる。また、ループ端子の両端の接合部を
樹脂により封止することにより、接合部を補強するとと
もに、ループ形成面に垂直な方向へのループ端子の変形
を防止することができる。
【0012】請求項2記載の発明によれば、ハンダ付け
可能な金属層をループ端子に設けることにより、半導体
装置をハンダ付け実装することができる。ハンダ付けの
際は、ループ端子の先端部分がハンダ付けされるだけな
ので、ハンダを溶融するための加熱が少なくてすみ、半
導体装置に作用するリフローストレスを低減することが
できる。
【0013】請求項3記載の発明によれば、ループ端子
の表面を金により覆うことにより、ループ端子への樹脂
の付着を防止することができ、結果としてループ端子に
樹脂バリが形成されることを防止することができる。請
求項4記載の発明によれば、ループ端子の両端を同じ位
置に接合することができるため、ループの幅を小さくし
てループ端子を形成することができる。これにより、ル
ープ端子のピッチを小さくすることができ、半導体装置
の電極のファインピッチ化を達成することができる。
【0014】請求項5記載の発明によれば、ループ端子
のループが含まれる面を、半導体装置の中心から放射状
に広がる方向に整列させることにより、ループの形成面
を応力が作用する方向に一致させることができる。すな
わち、ループ端子の弾性変形方向を応力の作用する方向
に一致させることができ、ループ端子に作用する応力を
効率的に緩和することができる。
【0015】請求項6記載の発明によれば、ループ端子
のループ幅より小さい寸法を有する開口にループ端子を
挿入して係合させるため、簡単な作業でメッキ用の電極
をループ端子に装着することができる。請求項7記載の
発明によれば、ループ幅より小さい寸法を有し、内壁が
導電性部材よりなる開口を有する配線基板が用意され、
この開口にループ端子を挿入してループ端子を開口の内
壁に係合させることにより、ループ端子の電気的導通を
簡単な構成により得ることができる。したがって、配線
基板を介して電気的試験を行うことができ、複雑なコン
タクトピン等の試験装置を用いる必要がない。
【0016】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図3は本発明の第一の実施の形
態による半導体装置の側面図である。図3において、図
1に示した構成部品と同じ部品には同一の符号を付し、
その説明は省略する。
【0017】図3に示す半導体装置10において、半導
体素子1はインターポーザ(再配線基板)2に搭載され
る。インターポーザ2の半導体素子1の搭載面の反対側
には電極パッド3が設けられる。ハンダボールを突起電
極とする構成では、電極パッド3上にメタルポストが形
成され、その上にハンダボールが形成される。本実施の
形態では、メタルポストとハンダボールの代わりに、ル
ープ端子11が電極搭載用ランドとしての電極パッド3
上に形成される。そして、インターポーザ2及び電極パ
ッド3は樹脂12により封止される。このとき、樹脂1
2はループ端子11の根元部分を覆うような厚みで形成
される。したがって、図3に示すように、ループ端子1
1の一部は樹脂12内にあり、一部が樹脂12から突出
する。このループ端子11の突出した部分が半導体装置
10の突起電極として機能する。
【0018】上述の構成において、ループ端子11の両
端の電極パッド3への接合部は樹脂12内に埋設され
る。これにより、ループ端子11の接合部は樹脂12に
より補強され、ループ端子11の突出部に応力が作用し
てもループ端子11の接合部が外れることが防止され
る。また、ループ端子11の接合部に近い部分が樹脂1
2により補強されることにより、ループ端子11の変形
が弾性変形範囲内に留められる。特に、ループ端子11
のループ形成面に直角な方向に対しては、ループ端子1
1は塑性変形しやすいので、この方向に関して樹脂12
により補強することは非常に重要である。
【0019】なお、本発明による半導体装置10は基板
にハンダ付け実装されるものとして構成される。すなわ
ち、半導体装置10のループ端子11はハンダ付け可能
な金属材料を用いて形成される。図4は半導体装置10
に形成されたループ端子11の拡大断面図である。図4
に示されたループ端子11は図3ループ端子11を上下
反転したものである。ループ端子11は、Auワイヤあ
るいはCuワイヤ等のハンダ付け可能な金属ワイヤ11
Aにより形成される。すなわち、ループ端子11Aはワ
イヤボンダを使用して形成される。
【0020】図4において、ループ端子の左側端部が最
初に電極パッド3に接合され、所定のループが形成され
た後に、右側端部が同じ電極パッド3に接合される。し
たがって、ループ電極11は簡単なワイヤボンディング
技術により形成されるため、従来のようにメタルポスト
を形成した後にハンダボールを形成する工程より簡単で
あり、製造コストも低い。
【0021】図4に示すループ端子11では、金属ワイ
ヤ11AがAuワイヤであり、金属ワイヤ11Aにメッ
キ層11Bが形成されている。メッキ層11Bは実装時
のハンダ付けを容易にするために設けられるものであ
り、本実施の形態では、ニッケル(Ni)により形成さ
れる。すなわち、Auワイヤはボンディングワイヤとし
て接合性及び加工性に優れているが、ハンダに拡散して
しまうので、ハンダとの接合性のよいニッケルメッキを
施してAuの拡散を防止するものである。
【0022】なお、金属ワイヤ11AをCuワイヤある
いはハンダとの接合性のよいワイヤにより形成した場合
は、メッキ層11Bを設ける必要はない。ただし、Cu
ワイヤの場合は表面の酸化防止の目的でニッケルのよう
なメッキ層を設けることとしてもよい。このように、ル
ープ端子11をハンダ付けすることにより、半導体装置
10を基板に実装する構成では、ループ端子の先端にお
ける実装用のハンダを融点以上になるように加熱すれば
よいので、従来のハンダボールを溶融するための加熱よ
り少ない加熱ですむ。したがって、半導体装置の実装時
に半導体装置に作用するリフローストレスを低減するこ
とができる。
【0023】また、メッキ層11Bは単一の層に限るこ
となく、複数の異なるメッキ層により構成されることと
してもよい。すなわち、後述するように、樹脂12の形
成を容易にするために、ニッケルメッキ層の上に更に金
(Au)メッキ層を形成することとしてもよい。次に、
メッキ層11Bの形成方法について説明する。図5は電
解メッキ法によりメッキ層11Bを金属ワイヤ11A上
に形成する工程を説明するための図である。
【0024】図5において、ル−プ状に形成された金属
ワイヤ11Aに、図6に示すような孔 (開口)20aを
有する金属板20をかぶせ、これを電解メッキ用の電極
としてメッキ浴槽内でメッキ層11Bを形成する。すな
わち、孔20aはループ端子11のループの幅よりわず
かに小さい径を有しており、ループ端子11が孔20a
の内壁に係合するようになっている。
【0025】図7はループ端子11の寸法と金属板20
の孔20aの内径dとの関係を説明するための図であ
る。孔20aの内径をd、ループ端子11の最大幅をL
1、ループ端子11の中間部分の幅をL2とすると、d
<L2<L1という関係が成立するように各寸法を設定
する。すなわち、ループ端子11が孔20aに挿入され
た際に、所定の高さtにおいてループ端子11が孔20
aに係合するように構成する。この高さtは、後述する
ように、電極パッド3が樹脂12で封止された際に、樹
脂12の高さより低くなるように設定される。すなわ
ち、孔20aの内壁が係合する部分はメッキが施されな
いので、樹脂12に覆われる部分とすることにより、突
起電極として樹脂12から突出する部分には全体にメッ
キが施されることとなる。
【0026】なお、図6に示すように、複数の孔20a
を金属板20に形成して、複数のループ端子11を一度
にメッキ処理することが可能である。したがって、半導
体装置を1個毎個別にメッキ処理することもできるし、
ウェーハ状態においてループ端子11を形成した場合
は、メッキ処理もウェーハ状態で行うこともできる。図
8は樹脂12により電極パッド3を封止する工程を示す
図である。ループ端子11を形成した後、図8(a)に
示すように、樹脂12をインターポーザ2上に滴下す
る。樹脂12としては、粘度の低いシリコン樹脂、ある
いは低弾性のエポキシ樹脂が好適である。滴下された硬
化前の樹脂12は、図8(b)に示すように、ループ端
子11全体が覆われる程度に供給される。そして、樹脂
12は自重により広がって、図8(c)に示すように、
ループ端子11の一部が樹脂12の表面から突出する。
このとき、スピンコート法を用いて、強制的に硬化前の
樹脂12を周りに広げて樹脂12を所定の厚みとするこ
ととしてもよい。
【0027】上述のように樹脂12をポッティングによ
り供給する場合、ループ端子を形成する金属ワイヤの種
類によっては、金属ワイヤに硬化前の樹脂12が付着し
てそのまま硬化してしまい、いわゆる樹脂バリがループ
端子11に形成されてしまうことがある。このような場
合、ループ端子11の表面に金メッキを施すことによ
り、このような樹脂バリの形成を防止することができ
る。
【0028】すなわち、金は樹脂12が付着しにくい性
質を有しており、この性質を利用して樹脂がループ端子
11に付着したまま硬化しないようにするものである。
ループ端子11が金ワイヤのままであれば、金メッキを
施す必要はないが、金ワイヤの上にニッケルメッキを施
した場合は、ニッケルメッキの上に更に金メッキを施す
ことで、樹脂バリの形成を防止することができる。
【0029】次に、本発明の第2の実施の形態について
図9及び図10を参照して説明する。図9は本発明の第
2の実施の形態による半導体装置に設けられるループ端
子の側面図である。本発明の第2の実施の形態による半
導体装置は、ループ端子の形状を除いて、上述第1の実
施の形態による半導体装置10と同じ構成であり、その
説明は省略する。
【0030】本発明の第2の実施の形態による半導体装
置のループ端子25は、図9に示すように、ループ端子
25の両端が同じ場所に接合されている。このような形
状とすることにより、ループ端子25は上述のループ端
子11よりループ幅を小さく形成することができ、ルー
プ電極のピッチを小さくすることができる。図10はル
ープ電極25の形成方法を説明するための図である。ま
ず、ワイヤボンダのキャピラリ26を使用して金属ワイ
ヤの先端を電極パッド3に接合する。この際、図10
(a)に示すように、接合部にバンプ部25aを形成し
ておく。そして、キャピラリ26を矢印に示すように移
動して、図10(b)に示すように、金属ワイヤをルー
プ状に形成する。この際、金属ワイヤのループの他端が
最初に接合したバンプ部25aに戻るようにする。次
に、バンプ部25aに金属ワイヤの他端を接合すること
によりループ端子25が電極パッド3上に形成される。
なお、ループ端子25を形成した後は、次のループ端子
のバンプ部を形成するために、金属ワイヤの先端にボー
ルを形成しておく。
【0031】上述のように形成されたループ端子25
は、上述の第一の実施の形態のように樹脂により接合部
が封止される。なお、ループ端子25は、第1の実施の
形態によるループ端子11と同様な材料により形成し、
また、同様なメッキ処理を施すこととしてもよい。次
に、複数のループ端子11又は25が半導体装置の全面
にわたって形成される場合に好適なループ端子の形成に
ついて説明する。図11はループ端子11又は25が形
成された半導体装置の底面を示す模式図である。
【0032】図11中、電極パッド3は略円形に形成さ
れており、電極パッド3の中央にループ端子11又は2
5が太い実線で示されている。ここで、半導体装置がマ
ザーボード等の基板に実装された状態で、加熱、冷却が
繰り返されるヒートサイクルが発生すると、半導体装置
と基板との熱膨張係数の相違に起因して、半導体装置の
接合部、すなわち、ループ端子11又は25に応力が発
生する。応力の作用する方向は、図11において矢印で
示すように、半導体装置の中央から放射状に周囲に向か
う方向となる。
【0033】ループ電極11又は25はループの形成さ
れる面の方向に対して弾性変形して応力を吸収するよう
になっている。このため、ループの形成される面が応力
が作用する方向に一致するようにループ端子11又は2
5を形成すればよい。したがって、ループ端子のループ
が形成される面は、半導体装置の中央から放射状に周囲
に向かう方向に整列することとなる。ループ端子11又
は25を図11に示すように整列させることにより、効
率的に応力を吸収し緩和することができる。
【0034】図12は、図11に示すようにループ端子
11又は25を形成する場合の、電極パッド3の好適な
形状を示す模式図である。図12において、電極パッド
3Aはループ形成面に平行な方向に延在する長方形に形
成される。このような形状で電極パッドを形成すること
により、電極パッド間の距離を大きくとることができ
る。
【0035】図13は、上述の第1の実施の形態による
ループ端子11を、一つの電極パッド3に対して2つ形
成した例を示す斜視図である。ループ端子11は電極パ
ッド3に最初に接続される端部と後から接続される反対
側の端部との接続強度が異なり、応力の緩和に方向性が
ある。図13(a)に示すように、ループ端子11を二
つ平行に形成し、且つボンディングの方向を反対とする
ことでどちらの方向にも同じように応力を緩和できる構
成となる。また、図13(b)に示すように、長方形の
電極パッド3Aを用いた場合は、その対角線に沿って二
つのループ電極11を形成する。
【0036】図13の例では、本発明の第1の実施の形
態におけるループ電極11を示したが、第2の実施の形
態によるループ電極25を図13に示すように2つ平行
に形成することとしてもよい。次に、本発明によるルー
プ電極11又は25を有する半導体装置の試験方法につ
いて説明する。図14は本発明の第1の実施の形態によ
る半導体装置の電気的な試験を行う際に電気的なコンタ
クトをとるための構成を示す図である。
【0037】図14において、半導体装置10の各ルー
プ端子11と電気的な接続を得るために、試験基板30
が半導体装置10に装着される。試験基板30は、半導
体装置10のループ電極11に対応する位置に孔 (開
口)31を有している。孔31はループ端子11の幅よ
りわずかに小さい内径を有しており、内壁には導電体3
2がメッキ等により設けられている。導電体32は配線
パターン33を介して対応する電極34に接続されてい
る。
【0038】試験基板30が半導体装置10に装着され
た状態では、図15に示すように、ループ電極11は対
応する孔31に挿入され、導電体32がループ電極11
に係合する。したがって、ループ端子11は導電体32
及び配線パターン33を介して対応する電極34に電気
的に接続される。ループ端子11は弾性変形可能なた
め、試験基板30の孔31に対して弾性変形した状態で
挿入される。このため、導電体32とループ電極11と
を確実に接触させることができ、確実な導通を得ること
ができる。したがって、ハンダボール等の突起電極を有
する半導体装置を試験するために使用される高価で微細
なコンタクトピンを使用することなく、確実な電気的接
続を得ることができる。
【0039】上述の試験基板30を使用した試験方法
は、ループ端子25にもて機用できることは明らかであ
る。この場合、ループ端子25の形状を試験基板30を
使用して矯正することもできる。図16は、試験基板3
0によりループ端子25の形状を矯正する工程を示す側
面図である。ループ端子25はその形成方法により片側
につぶれたようなループ形状とならざるを得ない。そこ
で、図16(a)に示すように、試験基板30をループ
端子25に装着し、試験基板30をループのつぶれた方
向とは逆の方向に移動する。これにより、図16(b)
に示すように、ループ端子25のループ形状を矯正する
ことができる。
【0040】以上、本願発明をCSPタイプの半導体装
置に適用した例を説明してきたが、本発明によるループ
端子は、図17に示すように、BGAタイプの半導体装
置に適用することもできる。
【0041】
【発明の効果】上述のように、半導体装置が実装された
状態で接合部に作用する応力をループの弾性変形により
緩和することができる。また、ループ端子の両端の接合
部を樹脂により封止することにより、接合部を補強する
とともに、ループ形成面に垂直な方向へのループ端子の
変形を防止することができる。
【0042】請求項2記載の発明によれば、ハンダ付け
可能な金属層をループ端子に設けることにより、半導体
装置をハンダ付け実装することができる。請求項3記載
の発明によれば、ループ端子の表面を金により覆うこと
により、ループ端子への樹脂の付着を防止することがで
き、結果としてループ端子に樹脂バリが形成されること
を防止することができる。
【0043】請求項4記載の発明によれば、ループ端子
の両端を同じ位置に接合することができるため、ループ
の幅を小さくしてループ端子を形成することができる。
これにより、ループ端子のピッチを小さくすることがで
き、半導体装置の電極のファインピッチ化を達成するこ
とができる。請求項5記載の発明によれば、ループ端子
のループが含まれる面を、半導体装置の中心から放射状
に広がる方向に整列させることにより、ループの形成面
を応力が作用する方向に一致させることができる。すな
わち、ループ端子の弾性変形方向を応力の作用する方向
に一致させることができ、ループ端子に作用する応力を
効率的に緩和することができる。
【0044】請求項6記載の発明によれば、ループ端子
のループ幅より小さい寸法を有する開口にループ端子を
挿入して係合させるため、簡単な作業でメッキ用の電極
をループ端子に装着することができる。請求項7記載の
発明によれば、ループ幅より小さい寸法を有し、内壁が
導電性部材よりなる開口を有する配線基板が用意され、
この開口にループ端子を挿入してループ端子を開口の内
壁に係合させることにより、ループ端子の電気的導通を
簡単な構成により得ることができる。したがって、配線
基板を介して電気的試験を行うことができ、複雑なコン
タクトピン等の試験装置を用いる必要がない。
【図面の簡単な説明】
【図1】従来のCSPタイプの半導体装置の側面図であ
る。
【図2】従来のBGAタイプの半導体装置の側面図であ
る。
【図3】本発明の第1の実施の形態による半導体装置の
側面図である。
【図4】本発明の第1の実施の形態による半導体装置の
ループ電極の断面である。
【図5】ループ端子にメッキを施す工程を示す側面図で
ある。
【図6】ループ端子にメッキ処理用の電極を装着する工
程を示す斜視図である。
【図7】図6に示した金属板の孔の寸法とループ端子の
寸法との関係を説明するための側面図である。
【図8】樹脂による封止工程を説明するための側面図で
ある。
【図9】本発明の第2の実施の形態による半導体装置の
ループ端子の側面図である。
【図10】図9に示すループ端子の形成工程を説明する
ために側面図である。
【図11】ループ端子のループの方向を示す模式図であ
る。
【図12】ループ端子を形成する電極パッドの配列を示
す模式図である。
【図13】ループ端子を2つ平行に形成した構成を示す
社シズである。
【図14】ループ端子を有する半導体装置の電気的試験
を行うための試験基板を示す斜視図である。
【図15】ループ端子が試験基板の孔に挿入された状態
を示す側面図である。
【図16】ループ端子の形状の矯正工程を示す側面図で
ある。
【図17】BGAタイプの半導体装置に本発明によるル
ープ端子を形成した例を示す側面図である。
【符号の説明】
1 半導体素子 2 インターポーザ接地リング 3,3A 電極パッド 4 メタルポスト 5 ハンダボール 8 基板 9 封止樹脂 10 半導体装置 11,25 ループ端子 11A 金属ワイヤ 11B メッキ層 12 樹脂 20 金属板 20a 孔 26 キャピラリ 30 試験基板 31 孔 32 導電体 33 配線パターン 34 電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関 正明 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 柴 典章 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 佐藤 光孝 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 2G003 AA07 AG01 AG08 AG12 AH07 2G011 AA01 AA14 AB06 AC14 AC21 AE02 AF07

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子と、 該半導体素子の電極を再配線する再配線層と、 該再配線層上に設けられた電極パッドと、 両端が該電極パッドに接合さたループ形状をなす金属ワ
    イヤよりなるループ端子と、 前記再配線層と前記電極パッドとを封止し、かつ前記ル
    ープ端子と前記電極パッドとの接合部を覆うように設け
    られた封止樹脂とを有することを特徴とする半導体装
    置。
  2. 【請求項2】 請求項1記載の半導体装置であって、 前記ループ端子にハンダ接合可能な金属層が設けられる
    ことを特徴とする半導体装置。
  3. 【請求項3】 請求項1又は2記載の半導体装置であっ
    て、 前記ループ端子の表面は金により覆われていることを特
    徴とする半導体装置。
  4. 【請求項4】 請求項1乃至3のうちいずれか一項記載
    の半導体装置であって、 前記ループ端子の一端はバンプ形状部分が形成されるよ
    うに前記電極パッドに接合され、前記ル−プ端子の他端
    は該バンプ形状部分に接合されることを特徴とする半導
    体装置。
  5. 【請求項5】 請求項1乃至4のうちいずれか一項記載
    の半導体装置であって、 前記ループ端子のループが含まれる面は、半導体装置の
    中心から放射状に広がる方向に整列していることを特徴
    とする半導体装置。
  6. 【請求項6】 金属ワイヤをループ形状に形成したルー
    プ端子を有する半導体装置の製造方法であって、 前記ループ端子のループ幅より小さい寸法を有する開口
    を有する導電性部材の該開口に前記ループ端子を挿入し
    て前記ループ端子を前記開口の内壁に係合させる工程
    と、 前記導電性部材を電極として用いて前記ループ端子にメ
    ッキを施すメッキ工程とを有することを特徴とする半導
    体装置の製造方法。
  7. 【請求項7】 金属ワイヤをループ形状に形成したルー
    プ端子を有する半導体装置の試験方法であって、 前記ループ端子のループ幅より小さい寸法を有し内壁が
    導電性部材よりなる開口を有する配線基板の該開口に前
    記ループ端子を挿入し、前記ループ端子を前記開口の内
    壁に係合させることにより、前記配線基板を介して電気
    的試験を行うことを特徴とする半導体装置の試験方法。
JP37564499A 1999-12-28 1999-12-28 半導体装置、半導体装置の製造方法及び試験方法 Pending JP2001189338A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37564499A JP2001189338A (ja) 1999-12-28 1999-12-28 半導体装置、半導体装置の製造方法及び試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37564499A JP2001189338A (ja) 1999-12-28 1999-12-28 半導体装置、半導体装置の製造方法及び試験方法

Publications (1)

Publication Number Publication Date
JP2001189338A true JP2001189338A (ja) 2001-07-10

Family

ID=18505841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37564499A Pending JP2001189338A (ja) 1999-12-28 1999-12-28 半導体装置、半導体装置の製造方法及び試験方法

Country Status (1)

Country Link
JP (1) JP2001189338A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302759A (ja) * 2004-04-06 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置
KR100884520B1 (ko) * 2006-05-01 2009-02-18 샤프 가부시키가이샤 범프 구조, 그 형성 방법, 및 그것을 이용한 반도체 장치
KR101004897B1 (ko) * 2008-08-21 2010-12-28 삼성전기주식회사 멀티 칩 모듈 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302759A (ja) * 2004-04-06 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置
KR100884520B1 (ko) * 2006-05-01 2009-02-18 샤프 가부시키가이샤 범프 구조, 그 형성 방법, 및 그것을 이용한 반도체 장치
US7683484B2 (en) 2006-05-01 2010-03-23 Sharp Kabushiki Kaisha Bump structure, method of forming bump structure, and semiconductor apparatus using the same
KR101004897B1 (ko) * 2008-08-21 2010-12-28 삼성전기주식회사 멀티 칩 모듈 패키지

Similar Documents

Publication Publication Date Title
US6734557B2 (en) Semiconductor device
US6046910A (en) Microelectronic assembly having slidable contacts and method for manufacturing the assembly
JP4308608B2 (ja) 半導体装置
JPH0888245A (ja) 半導体装置
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
JP3450236B2 (ja) 半導体装置及びその製造方法
JP2009521803A (ja) 超ファインピッチ配線で積層された超小型電子アセンブリ
US6320254B1 (en) Plug structure
JP3593833B2 (ja) 半導体装置
US20020089836A1 (en) Injection molded underfill package and method of assembly
US7119000B2 (en) Method of manufacturing semiconductor device
JP3477486B2 (ja) 電子部品の実装体の製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2001189338A (ja) 半導体装置、半導体装置の製造方法及び試験方法
US20030082848A1 (en) Semiconductor device and manufacturing method
JP3180041B2 (ja) 接続端子及びその形成方法
JP3859963B2 (ja) 半導体装置及びその製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
JPH08236911A (ja) ボール状外部接続端子の構造
JPH08274211A (ja) 半導体装置
JP3450838B2 (ja) 電子部品の実装体の製造方法
JP3070544B2 (ja) ボール・グリッド・アレイ型半導体装置
JP2000133680A (ja) 面実装用接合部材
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2000091380A (ja) フリップチップの実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090929