JPH0846079A

JPH0846079A - 半導体装置

Info

Publication number: JPH0846079A
Application number: JP17631994A
Authority: JP
Inventors: Manabu Tazaki; 学田崎; Eishin Nishikawa; 英信西川; Koichi Kumagai; 浩一熊谷; Kazuo Arisue; 一夫有末
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1994-07-28
Filing date: 1994-07-28
Publication date: 1996-02-16

Abstract

(57)【要約】【目的】同一電極数で小面積化を可能とし、高密度配
線を可能にする。【構成】半導体素子２と、半導体素子２を保持すると
ともに半導体素子２の電極３に接続された上面電極４と
この上面電極４にビア電極７を介して電気的に接続され
た底面電極８とを有する絶縁性基体から成る半導体キャ
リア１とを備えた半導体装置において、底面電極８を半
導体キャリア１の底面のほぼ全面に、千鳥状もしくは同
心円状に配列し、若しくは底面電極８の形状を多角形に
し、又は底面電極８の形状を三角形にし、かつ三角形の
底辺に沿う方向に隣接する底面電極の底辺と頂点が交互
に反対側を向くように配列した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体素子の集積回路
部を保護するとともに外部装置と半導体素子の電気的接
続を安定に確保する機能を有し、かつ高密度な実装を可
能とする半導体装置であって、情報通信機器、事務用電
子機器、測定装置、組立ロボット等の産業用電子機器、
医療用電子機器、電子玩具等に利用することによってそ
の小型化を容易にする半導体装置に関するものである。

【０００２】

【従来の技術】従来、半導体装置は半導体素子の保護、
外部装置への信号の授受、電源の供給並びに冷却等の目
的から半導体収納装置、いわゆる半導体パッケージに収
納された状態にて用いられている。この半導体パッケー
ジは大きく２つの種類に分類することができる。第１に
セラミックパッケージがあり、セラミックパッケージは
さらに積層タイプセラミックパッケージとガラス封止セ
ラミックパッケージに大別される。第２はプラスチック
パッケージで、最も一般的に用いられている。

【０００３】近年、半導体素子の電極数の増加に伴うパ
ッケージの多ピン化、電子機器の小型化・軽量化に伴う
外部電極端子の狭ピッチ化への要求が高まっている。こ
のような要求に答える半導体装置として次のような構成
のものが提案されている。

【０００４】その半導体装置は、上面に半導体素子の電
極に対応して配列された複数の上面電極を有し、底面に
格子状に配列された底面電極上に設けられた半田突起か
ら成る外部電極端子とを有する絶縁性基体からなる半導
体キャリアと、半導体キャリアの上面電極に対して導電
性接着剤もしくは半田によるフリップチップ工法を用い
て電極が接合された半導体素子と、半導体素子と半導体
キャリアとの間隙と半導体素子の周辺端部を充填被覆し
ているエポキシ系樹脂、及び半導体素子背面全域に接着
された粘着性シールとから成っている。

【０００５】この半導体装置によれば、半導体キャリア
底面に設けられた格子状に配列された円形の底面電極
に、従来用いられているピングリッドアレイに代えて高
温半田を芯材とした半田バンプを設けることで、バンプ
高さをバンプ径よりも大きくし、電極間隔を従来のピン
グリッドアレイより小さくすることが可能となる。さら
にフリップチップ実装工法を用いること及び蓋体を設け
ないことにより、半導体キャリア本体の外形寸法は、半
導体素子と比較して同等程度の大きさにすることが可能
となる。さらに、半導体キャリア底面に設けられた外部
電極端子が格子状電極であるため、キャリア実装に必要
とされる面積がキャリア本体寸法より大きくなることが
ないなどの特長を有している。

【０００６】以下、従来の上記半導体装置について、図
１８を参照しながら説明する。図１８において、セラミ
ックを絶縁基体とした多層回路基板である半導体キャリ
ア２１に、半導体素子２２が接合されている。半導体素
子２２の表面の電極部にはＡｕバンプから成る電極２３
が形成され、その表面側を下にして半導体キャリア２１
に接合されている。半導体キャリア２１の上面には半導
体素子２２との導通のための上面電極２４が形成されて
おり、上面電極２４と半導体素子２２上に形成された電
極２３とが、予め電極２３に供給されている導電性接着
剤２５で接合されている。そして接合された半導体素子
２２と半導体キャリア２１との間の隙間と半導体素子２
２の端部はエポキシ系の封止樹脂２６によりモールドさ
れている。多層回路基板である半導体キャリア２１には
上面電極２４と円形の底面電極２８を導通するビア電極
２７が形成され、底面電極２８はＡｇ−Ｐｄ、Ｃｕ、Ａ
ｕのメタライズ金属層から成り、一定間隔で格子状に配
列・形成され、この円形の底面電極２８上に外部電極端
子となる半田バンプが形成される。

【０００７】

【発明が解決しようとする課題】ところで、半導体素子
２２の電極数の増加に伴い、パッケージの多ピン化、電
子機器の小型化、軽量化、薄型化に伴う外部電極端子の
狭ピッチ化への要求が高まっている。しかしながら、上
記のような構成では、半導体キャリア２１の格子状の円
形の底面電極２８の数には限界があり、一定面積の半導
体キャリア２１では電極数に限界が生じる。また、半導
体キャリア２１の円形の底面電極２８と内部のビア電極
２７との接続が不十分だと信頼性にも問題を生じること
になり、また半導体素子２２と半導体キャリア２１と底
面電極２８上に形成される外部電極端子を合わせた高さ
もパッケージに比べて厚くなるため、小型化、軽量化、
薄型化に逆行することとなる。また、半導体キャリア２
１をガラスエポキシで構成されたマザー基板に実装する
際に、熱膨張係数の違いにより応力が発生し、半導体キ
ャリア２１にクラックが発生し、実装での信頼性が確保
できなくなるという問題もある。また、上面電極２４に
対して導電性接着剤２５が側方にはみ出したり、円形の
底面電極２８とその上に形成される半田バンプ位置に位
置ずれがあると、半導体素子２２やマザー基板に対する
接合の信頼性が低下するという問題もある。

【０００８】本発明は、上記従来の問題点に鑑み、同一
電極数で小面積化が可能となって高密度配線を可能に
し、また薄型化でき、また半導体キャリアの底面電極と
その内部のビア電極との接合信頼性、半導体素子やマザ
ー基板との接続信頼性を向上できる半導体装置を提供す
ることを目的としている。

【０００９】

【課題を解決するための手段】本願の第１発明の半導体
装置は、半導体素子と、半導体素子を保持するとともに
半導体素子の電極に接続された上面電極とこの上面電極
にビア電極を介して電気的に接続された底面電極とを有
する絶縁性基体から成る半導体キャリアとを備えた半導
体装置において、底面電極を半導体キャリアの底面のほ
ぼ全面に、千鳥状もしくは同心円状に配列したことを特
徴とする。

【００１０】また、第２発明の半導体装置は、底面電極
を半導体キャリアの底面のほぼ全面に配列するとともに
その形状を多角形にしたことを特徴とする。

【００１１】また、第３発明の半導体装置は、底面電極
を半導体キャリアの底面のほぼ全面に配列するとともに
その形状を三角形にし、かつ三角形の底辺に沿う方向に
隣接する底面電極の底辺と頂点が交互に反対側を向くよ
うに配列したことを特徴とする。

【００１２】また、第４発明の半導体装置は、底面電極
にスリット又は中央部に凹みを形成したことを特徴とす
る。

【００１３】また、第５発明の半導体装置は、半導体キ
ャリアの外周にもビア電極及び底面電極を形成したこと
を特徴とする。

【００１４】また、第６発明の半導体装置は、互いに対
応する上面電極と底面電極をそれぞれ複数のビア電極に
て接続したことを特徴とする。

【００１５】また、第７発明の半導体装置は、上面電極
もしくは底面電極又は両電極を半導体キャリア表面に埋
め込んで形成したことを特徴とする。

【００１６】また、第８発明の半導体装置は、半導体キ
ャリアの周囲又は四隅の底面電極の面積を内側の底面電
極の面積よりも大きく形成したことを特徴とする。

【００１７】また、第９発明の半導体装置は、半導体キ
ャリアの四隅の底面電極を無くしたことを特徴とする。

【００１８】また、第１０発明の半導体装置は、半導体
キャリアの周囲又は四隅に、ビア電極と接続されない補
強用電極を配設したことを特徴とする。

【００１９】また、第１１発明の半導体装置は、半導体
キャリアの中央部に、ビア電極と接続されない補強用電
極を配設したことを特徴とする。

【００２０】また、第１２発明の半導体装置は、ビア電
極を上面電極側で半導体キャリアの外面より凹ませて低
く形成し、上面電極の中央部に凹みを形成したことを特
徴とする。

【００２１】また、第１３発明の半導体装置は、ビア電
極を底面電極側で半導体キャリアの外面より凹ませて低
く形成し、底面電極の中央部に凹みを形成したことを特
徴とする。

【００２２】

【作用】本願の第１発明によれば、半導体キャリア底面
の底面電極を格子状でなく千鳥状もしくは同心円状に配
列したことにより、電極間の距離を確保しながら同一面
積の半導体キャリアにより多くの底面電極を配設するこ
とができる。

【００２３】また、第２発明の構成によれば、電極形状
を多角形にしたことにより、従来の円形に比して電極の
端縁間距離を確保しながらそのピッチ間隔を小さくで
き、同一面積の半導体キャリアにより多くの底面電極を
配設することができる。

【００２４】また、第３発明の構成によれば、同様に電
極形状を三角形にしてその斜辺同志が対向するように配
設したことによって同様により多くの底面電極を配設す
ることができる。

【００２５】また、第４発明の構成によれば、底面電極
にスリット又は中央部に凹みを形成したことにより、こ
の底面電極上に接合される半田などの外部電極端子に対
してアンカー効果が発揮され、接合強度が向上し、接合
信頼性を高くできる。

【００２６】また、第５発明の構成によれば、半導体キ
ャリアの外周にもビア電極及び底面電極を形成したの
で、その分底面電極数を増加することができる。

【００２７】また、第６発明の構成によれば、上面電極
と底面電極を複数のビア電極にて接続したことにより上
面電極と底面電極の接続の信頼性が高くできる。

【００２８】また、第７発明の構成によれば、上面電極
もしくは底面電極又は両電極を半導体キャリア表面に埋
め込むことにより、それらの電極の厚さ分半導体装置の
高さ寸法を小さくすることができる。

【００２９】また、第８発明の構成によれば、半導体キ
ャリアの周囲又は四隅の底面電極の面積を大きくするこ
とにより、半導体キャリアの周囲又は四隅でマザー基板
の結合強度を高くでき、熱膨張係数の違いによる半導体
キャリアのクラック発生を防止することができる。

【００３０】また、第９発明の構成によれば、逆に熱膨
張係数の違いによりクラックが発生し易い半導体キャリ
アの四隅部の底面電極を無くしたことによって信頼性を
高くできる。

【００３１】また、第１０発明の構成によれば、半導体
キャリアの周囲又は四隅に配設した補強用電極にてマザ
ー基板との結合強度を高くでき、熱膨張係数の違いによ
る半導体キャリアのクラック発生を防止することができ
る。

【００３２】また、第１１発明の構成によれば、半導体
キャリアの中央部の配設した補強用電極にて半導体キャ
リアの中央部が強固に結合固定され、周囲の熱応力が均
等化されることによって局部的に過大な応力が発生して
クラックが発生するのを防止できる。

【００３３】また、第１２発明の構成によれば、ビア電
極を上面電極側で半導体キャリアの外面より凹ませて低
く形成して上面電極の中央部に凹みを形成したことによ
り、半導体素子の電極との接合剤のはみ出しを効果的に
防止でき、接続信頼性が向上する。

【００３４】また、第１３発明の構成によれば、ビア電
極を底面電極側で半導体キャリアの外面より凹ませて低
く形成し、底面電極の中央部に凹みを形成したことによ
り、外部電極端子を形成する半田ボールを容易に位置精
度良く形成できる。

【００３５】

【実施例】本発明の第１実施例について、図１を参照し
ながら説明する。

【００３６】図１において、セラミックを絶縁基体とし
た多層回路基板である半導体キャリア１に半導体素子２
が接合されており、その半導体素子２の表面の電極部に
はＡｕバンプから成る電極３が形成され、その表面側を
下にして半導体キャリア１に接合されている。半導体キ
ャリア１の上面には半導体素子２との導通のための上面
電極４が形成されており、上面電極４と半導体素子２上
に形成された電極３とが予め電極３に付着された導電性
接着剤５で接合されている。そして接合された半導体素
子２と半導体キャリア１との間の隙間と半導体素子２の
端部はエポキシ系の封止樹脂６によりモールドされてい
る。多層回路基板である半導体キャリア１の底面には底
面電極８が一定間隔で千鳥状に配列されており、それぞ
れ上面電極４とビア電極７を通して接続されている。

【００３７】半導体キャリア１は、アルミナ、ムライ
ト、窒化アルミ、ガラスセラミック、ガラス繊維とエポ
キシ樹脂の複合材、アラミド不織布とエポキシ樹脂の複
合材等にて構成される。また、底面電極８はＡｇ−Ｐ
ｄ、Ｃｕ、Ａｕなどのメタライズ金属層にて構成され、
さらに詳細には半導体キャリア１がアルミナ、ムライト
又は窒化アルミの場合には、表面をＮｉメッキ又はＡｕ
メッキで被覆したタングステン焼結メタライズにて、半
導体キャリア１が低温焼結セラミックの場合には、Ａｕ
厚膜若しくは表面をＮｉメッキ又はＡｕメッキで被覆し
た銅焼結メタライズにて、半導体キャリア１が樹脂材料
の場合には、銅箔若しくは銅メタライズにて構成するの
が好適である。

【００３８】本実施例の上記構成によれば、底面電極８
を千鳥状に配列しているので、格子状に配列した場合に
比して各底面電極８、８間の間隔を同じにしても同一面
積の半導体キャリア１により多くの底面電極８を配列で
き、同一電極数の底面電極８の場合半導体キャリア１の
小面積化が可能となり、高密度配線が可能となる。

【００３９】次に、本発明の第２実施例について、図２
を参照しながら説明する。

【００４０】図２において、図１と同一の構成要素につ
いては同一参照番号を付して説明は省略する。本実施例
においては、底面電極８が一定の間隔で同心円状に配列
されている。

【００４１】本実施例においても、第１実施例と同様に
同一電極数で小面積化が可能となり、高密度配線が可能
となる。

【００４２】次に、本発明の第３実施例について、図３
を参照しながら説明する。

【００４３】図３において、図１と同一の構成要素につ
いては同一参照番号を付して説明は省略する。本実施例
においては、底面電極８の電極形状が六角形に形成さ
れ、かつ一定間隔で千鳥状に配列されている。なお、図
示例では六角形としたが、多角形に形成してもよく、ま
た千鳥状に配列したが格子状に配列してもよい。

【００４４】本実施例においては、底面電極８の形状を
六角形、一般的には多角形にしたことにより、従来の円
形の場合に比して電極面積と電極の端縁間の距離を同じ
ように確保しても底面電極８、８間のピッチを小さくす
ることができ、それだけ同一電極数で半導体キャリア１
の小面積化が可能となり、高密度配線が可能となる。

【００４５】また、図示例のように六角形の場合に千鳥
状に配列すると第１実施例と同様にさらに小面積化する
ことが可能となる。

【００４６】次に、本発明の第４実施例について、図４
を参照しながら説明する。

【００４７】図４において、図１と同一の構成要素につ
いては同一参照番号を付して説明は省略する。本実施例
においては、底面電極８の形状が正方形でかつ一定間隔
で格子状に配列されている。図示例では正方形とした
が、長方形にしてもよい。

【００４８】本実施例においても、第３実施例と同様に
同一電極数で小面積化が可能となり、高密度配線が可能
となる。

【００４９】次に、本発明の第５実施例について、図５
を参照しながら説明する。

【００５０】図５において、図１と同一の構成要素につ
いては同一参照番号を付して説明は省略する。本実施例
においては、底面電極８の形状が三角形でかつその三角
形の底辺に沿う方向に隣接する底面電極８の底辺と頂点
が交互に反対側を向くように配列されている。

【００５１】本実施例においても、底面電極８の形状を
三角形にしてその斜辺同志が対向するように配列したこ
とによって底面電極８、８間のピッチを小さくできて同
様に同一電極数で小面積化が可能となり、高密度配線が
可能となる。

【００５２】次に、本発明の第６実施例について、図６
を参照しながら説明する。

【００５３】図６において、図１と同一の構成要素につ
いては同一参照番号を付して説明は省略する。本実施例
においては、底面電極８が一定間隔で格子状に配列さ
れ、かつこの底面電極８にスリット１１又は中央部に凹
みが設けられている。なお、図示例では、底面電極８を
格子状に配列した例を示したが、千鳥状や同心円状に配
列してもよく、またスリット１１に代えて底面電極８の
中央部に凹みを形成してもよい。

【００５４】本実施例によれば、この底面電極８上に接
合される半田などの外部電極端子の一部がスリット１１
に入り込むことによってアンカー効果が発揮され、接合
強度が向上し、接合信頼性が高くなる。

【００５５】次に、本発明の第７実施例について、図７
を参照しながら説明する。

【００５６】図７において、図１と同一の構成要素につ
いては同一参照番号を付して説明は省略する。本実施例
においては、底面電極８が一定間隔で格子状に配列さ
れ、かつ半導体キャリア１の外周面にもビア電極１２が
形成されるとともにこのビア電極１２に対応して底面電
極１３が形成されている。ビア電極１２は、図示は省略
しているが、半導体キャリア１の上面に適宜配設された
上面電極４に電気的に接続されており、この上面電極４
を介して半導体素子２の適宜電極３に接続されている。
なお、底面電極８を格子状に配列した例を示したが、千
鳥状や同心円状に配列してもよい。以下の実施例におい
ても特に断らないが同様である。

【００５７】本実施例においては、半導体キャリア１の
外周にも底面電極１３が配設されることにより半導体キ
ャリア１に配設できる底面電極８、１３の数が増え、同
一電極数では小面積化が可能となり、高密度配線が可能
となる。

【００５８】次に、本発明の第８実施例について、図８
を参照しながら説明する。

【００５９】図８において、図１と同一の構成要素につ
いては同一参照番号を付して説明は省略する。本実施例
においては、外部電極端子８が一定間隔で格子状に配列
され、かつ各外部電極端子８に対して複数のビア電極７
が設けられている。

【００６０】本実施例によれば、外部電極端子８とビア
電極７との電気的接合の信頼性が向上する。

【００６１】次に、本発明の第９実施例について、図９
を参照しながら説明する。

【００６２】図９において、図１と同一の構成要素につ
いては同一参照番号を付して説明は省略する。本実施例
においては、底面電極８が一定間隔で格子状に配列さ
れ、かつ上面電極４及び底面電極８が半導体キャリア１
に埋め込まれている。半導体キャリア１が多層基板から
成る場合には、最上層と最下層の基板にそれぞれ上面電
極４と底面電極８を形成して積層することにより容易に
製造できる。

【００６３】本実施例によれば、上面電極４及び底面電
極８が半導体キャリア１内に埋め込まれているために薄
型化が可能となる。なお、本実施例では上面電極４と底
面電極８の両方を半導体キャリア１の表面に埋め込んだ
が、いずれか一方のみを埋め込んで形成してもよい。

【００６４】次に、本発明の第１０実施例について、図
１０を参照しながら説明する。

【００６５】図１０において、図１と同一の構成要素に
ついては同一参照番号を付して説明は省略する。本実施
例においては、底面電極８の内、半導体キャリア１の周
囲に位置する底面電極８の径が内側のものよりも大きく
形成されている。

【００６６】本実施例によれば、マザー基板との接合に
より発生する熱応力を周囲の大面積の底面電極８との接
合面で支持することによりクラックの発生を防止してマ
ザー基板との接合の信頼性が向上する。

【００６７】次に、本発明の第１１実施例について、図
１１を参照しながら説明する。

【００６８】図１１において、図１と同一の構成要素に
ついては同一参照番号を付して説明は省略する。本実施
例においては、底面電極８の内、半導体キャリア１の四
隅に位置する底面電極８の径が内側のものよりも大きく
形成されている。

【００６９】本実施例によれば、第１０実施例と同様に
マザー基板との接合の信頼性が向上する。

【００７０】次に、本発明の第１２実施例について、図
１２を参照しながら説明する。

【００７１】図１２において、図１と同一の構成要素に
ついては同一参照番号を付して説明は省略する。本実施
例においては、底面電極８の内、半導体キャリア１の四
隅の底面電極８を無くしている。

【００７２】本実施例によれば、マザー基板との接合に
より発生する熱応力が集中してクラックが発生し易い四
隅の底面電極８を無くしているのでマザー基板との接合
の信頼性が向上する。

【００７３】次に、本発明の第１３実施例について、図
１３を参照しながら説明する。

【００７４】図１３において、図１と同一の構成要素に
ついては同一参照番号を付して説明は省略する。本実施
例においては、半導体キャリア１の中央部に通常の底面
電極８と等しいかもしくは大きい面積で、ビア電極７に
接続されない正方形の補強用電極１４が形成されてい
る。なお、補強用電極１４の形状は図示例に限らず任意
の形状にできる。

【００７５】本実施例によれば、この補強用電極１４を
マザー基板に半田付け等でマザー基板に接合することに
より、半導体キャリア１の中央部が強固に結合固定さ
れ、周囲の熱応力が均等化されることによって半導体キ
ャリア１の周辺部に局部的に過大な応力が発生してクラ
ックが発生するのを防止でき、マザー基板との接合の信
頼性が向上する。

【００７６】次に、本発明の第１４実施例について、図
１４を参照しながら説明する。

【００７７】図１４において、図１と同一の構成要素に
ついては同一参照番号を付して説明は省略する。本実施
例においては、半導体キャリア１の四隅部に通常の底面
電極８と等しいかもしくは大きい面積で、ビア電極７に
接続されない正方形の補強用電極１５が形成されてい
る。なお、補強用電極１５の形状は図示例に限らず任意
の形状にでき、又図示例では補強用電極１５を四隅に配
設したが周囲に適当に配設してもよい。

【００７８】本実施例によれば、半導体キャリア１の四
隅に配設した補強用電極１５にてマザー基板との結合強
度を高くし、相互の熱膨張差を拘束でき、熱膨張係数の
違いによる半導体キャリア１のクラック発生を防止する
ことができ、マザー基板との接合の信頼性が向上する。

【００７９】次に、本発明の第１５実施例について、図
１５を参照しながら説明する。

【００８０】図１５において、図１と同一の構成要素に
ついては同一参照番号を付して説明は省略する。本実施
例においては、ビア電極７が上面電極４側では半導体キ
ャリア１と同一面であるが、底面電極８側では半導体キ
ャリア１の外面より凹んで形成され、それに伴って底面
電極８の中央部に凹み１６が形成されている。

【００８１】本実施例によれば、底面電極８の中央部に
凹み１６が形成されているので、この底面電極８上に外
部電極端子を形成する際にその半田ボールを容易に位置
精度良く形成できる。

【００８２】次に、本発明の第１６実施例について、図
１６を参照しながら説明する。

【００８３】図１６において、図１と同一の構成要素に
ついては同一参照番号を付して説明は省略する。本実施
例においては、ビア電極７が上記第１５実施例とは逆に
底面電極８側では半導体キャリア１と同一面であるが、
上面電極４側では半導体キャリア１の外面より凹んで形
成され、それに伴って上面電極４の中央部に凹み１７が
形成されている。

【００８４】本実施例によれば、上面電極４の中央部に
凹み１７が形成されているので、半導体素子２の電極３
との導電性接着剤５が上面電極４の中央部に位置規制さ
れて側方へのはみ出しを効果的に防止でき、接続信頼性
が向上する。また、導電性接着剤５の一部が凹み１７内
に入ることによって接合力を低下することなく接着剤層
の厚さをその分薄くできる。

【００８５】次に、本発明の第１７実施例について、図
１７を参照しながら説明する。

【００８６】図１７において、図１と同一の構成要素に
ついては同一参照番号を付して説明は省略する。本実施
例は、上記第１５と第１６実施例を複合したもので、ビ
ア電極７が上面電極４側及び底面電極８側の両方で半導
体キャリア１の外面より凹んで形成され、底面電極８の
中央部に凹み１６が、上面電極４の中央部に凹み１７が
形成されている。

【００８７】本実施例によれば、上記第１６と第１７の
実施例の作用効果を合わせた効果を発揮する。

【００８８】

【発明の効果】以上の説明から明らかなように、本願の
第１発明によれば、半導体キャリア底面の底面電極を格
子状でなく、千鳥状もしくは同心円状に配列したことに
より、電極間の距離を確保しながら同一面積の半導体キ
ャリアにより多くの底面電極を配設することができ、高
密度化配線が可能となる。

【００８９】また、第２発明によれば、電極形状を多角
形にしたことにより、従来の円形に比して電極の端縁間
距離を確保しながらそのピッチ間隔を小さくでき、また
第３発明によれば、電極形状を三角形にしてその斜辺同
志が対向するように配設したことによりピッチ間隔を小
さくでき、同様に高密度化配線が可能となる。

【００９０】また、第４発明によれば、底面電極にスリ
ット又は中央部に凹みを形成したことにより、この底面
電極上に接合される半田などの外部電極端子に対してア
ンカー効果が発揮され、接合強度が向上し、接合信頼性
を高くできる。

【００９１】また、第５発明によれば、半導体キャリア
の外周にもビア電極及び底面電極を形成したので、その
分底面電極数を増加することができる。

【００９２】また、第６発明によれば、上面電極と底面
電極を複数のビア電極にて接続したことにより上面電極
と底面電極の接続の信頼性が高くできる。

【００９３】また、第７発明によれば、上面電極もしく
は底面電極又は両電極を半導体キャリア表面に埋め込む
ことにより、それらの電極の厚さ分半導体装置の高さ寸
法を小さくすることができる。

【００９４】また、第８発明の構成によれば、半導体キ
ャリアの周囲又は四隅の底面電極の面積を大きくするこ
とにより、半導体キャリアの周囲又は四隅でマザー基板
の結合強度を高くでき、熱膨張係数の違いによる半導体
キャリアのクラック発生を防止することができ、また第
９発明によれば、逆に熱膨張係数の違いによりクラック
が発生し易い半導体キャリアの四隅部の底面電極を無く
したことによって信頼性を高くできる。

【００９５】また、第１０発明によれば、半導体キャリ
アの周囲又は四隅に配設した補強用電極にてマザー基板
との結合強度を高くでき、熱膨張係数の違いによる半導
体キャリアのクラック発生を防止することができ、また
第１１発明によれば、半導体キャリアの中央部の配設し
た補強用電極にて半導体キャリアの中央部が強固に結合
固定され、周囲の熱応力が均等化されることによって局
部的に過大な応力が発生してクラックが発生するのを防
止できる。

【００９６】また、第１２発明によれば、ビア電極を上
面電極側で半導体キャリアの外面より凹ませて低く形成
して上面電極の中央部に凹みを形成したことにより、半
導体素子の電極との接合剤のはみ出しを効果的に防止で
き、接続信頼性が向上し、また第１３発明によれば、ビ
ア電極を底面電極側で半導体キャリアの外面より凹ませ
て低く形成し、底面電極の中央部に凹みを形成したこと
により、外部電極端子を形成する半田ボールを容易に位
置精度良く形成できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における半導体装置を示
し、（ａ）は（ｂ）のＡ−Ａ断面図、（ｂ）は底面図で
ある。

【図２】本発明の第２の実施例における半導体装置を示
し、（ａ）は（ｂ）のＢ−Ｂ断面図、（ｂ）は底面図で
ある。

【図３】本発明の第３の実施例における半導体装置を示
し、（ａ）は（ｂ）のＣ−Ｃ断面図、（ｂ）は底面図で
ある。

【図４】本発明の第４の実施例における半導体装置を示
し、（ａ）は（ｂ）のＤ−Ｄ断面図、（ｂ）は底面図で
ある。

【図５】本発明の第５の実施例における半導体装置を示
し、（ａ）は（ｂ）のＥ−Ｅ断面図、（ｂ）は底面図で
ある。

【図６】本発明の第６の実施例における半導体装置を示
し、（ａ）は（ｂ）のＦ−Ｆ断面図、（ｂ）は底面図で
ある。

【図７】本発明の第７の実施例における半導体装置を示
し、（ａ）は（ｂ）のＧ−Ｇ断面図、（ｂ）は底面図で
ある。

【図８】本発明の第８の実施例における半導体装置を示
し、（ａ）は（ｂ）のＨ−Ｈ断面図、（ｂ）は底面図で
ある。

【図９】本発明の第９の実施例における半導体装置を示
し、（ａ）は（ｂ）のＩ−Ｉ断面図、（ｂ）は底面図で
ある。

【図１０】本発明の第１０の実施例における半導体装置
を示し、（ａ）は（ｂ）のＪ−Ｊ断面図、（ｂ）は底面
図である。

【図１１】本発明の第１１の実施例における半導体装置
を示し、（ａ）は（ｂ）のＫ−Ｋ断面図、（ｂ）は底面
図である。

【図１２】本発明の第１２の実施例における半導体装置
を示し、（ａ）は（ｂ）のＬ−Ｌ断面図、（ｂ）は底面
図である。

【図１３】本発明の第１３の実施例における半導体装置
を示し、（ａ）は（ｂ）のＭ−Ｍ断面図、（ｂ）は底面
図である。

【図１４】本発明の第１４の実施例における半導体装置
を示し、（ａ）は（ｂ）のＮ−Ｎ断面図、（ｂ）は底面
図である。

【図１５】本発明の第１５の実施例における半導体装置
を示し、（ａ）は（ｂ）のＯ−Ｏ断面図、（ｂ）は底面
図である。

【図１６】本発明の第１６の実施例における半導体装置
を示し、（ａ）は（ｂ）のＰ−Ｐ断面図、（ｂ）は底面
図である。

【図１７】本発明の第１７の実施例における半導体装置
を示し、（ａ）は（ｂ）のＱ−Ｑ断面図、（ｂ）は底面
図である。

【図１８】従来例における半導体装置を示し、（ａ）は
（ｂ）のＲ−Ｒ断面図、（ｂ）は底面図である。

【符号の説明】

１半導体キャリア２半導体素子４上面電極７ビア電極８底面電極１１スリット１２ビア電極１３底面電極１４補強用電極１５補強用電極１６凹み１７凹み

───────────────────────────────────────────────────── フロントページの続き (72)発明者有末一夫大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体素子と、半導体素子を保持すると
ともに半導体素子の電極に接続された上面電極とこの上
面電極にビア電極を介して電気的に接続された底面電極
を有する絶縁性基体から成る半導体キャリアとを備えた
半導体装置において、底面電極を半導体キャリアの底面
のほぼ全面に、千鳥状もしくは同心円状に配列したこと
を特徴とする半導体装置。
【請求項２】半導体素子と、半導体素子を保持すると
ともに半導体素子の電極に接続された上面電極とこの上
面電極にビア電極を介して電気的に接続された底面電極
を有する絶縁性基体から成る半導体キャリアとを備えた
半導体装置において、底面電極を半導体キャリアの底面
のほぼ全面に配列するとともにその形状を多角形にした
ことを特徴とする半導体装置。
【請求項３】半導体素子と、半導体素子を保持すると
ともに半導体素子の電極に接続された上面電極とこの上
面電極にビア電極を介して電気的に接続された底面電極
を有する絶縁性基体から成る半導体キャリアとを備えた
半導体装置において、底面電極を半導体キャリアの底面
のほぼ全面に配列するとともにその形状を三角形にし、
かつ三角形の底辺に沿う方向に隣接する底面電極の底辺
と頂点が交互に反対側を向くように配列したことを特徴
とする半導体装置。
【請求項４】半導体素子と、半導体素子を保持すると
ともに半導体素子の電極に接続された上面電極とこの上
面電極にビア電極を介して電気的に接続された底面電極
を有する絶縁性基体から成る半導体キャリアとを備えた
半導体装置において、底面電極にスリット又は中央部に
凹みを形成したことを特徴とする半導体装置。
【請求項５】半導体素子と、半導体素子を保持すると
ともに半導体素子の電極に接続された上面電極とこの上
面電極にビア電極を介して電気的に接続された底面電極
を有する絶縁性基体から成る半導体キャリアとを備えた
半導体装置において、半導体キャリアの外周にもビア電
極及び底面電極を形成したことを特徴とする半導体装
置。
【請求項６】半導体素子と、半導体素子を保持すると
ともに半導体素子の電極に接続された上面電極とこの上
面電極にビア電極を介して電気的に接続された底面電極
を有する絶縁性基体から成る半導体キャリアとを備えた
半導体装置において、互いに対応する上面電極と底面電
極をそれぞれ複数のビア電極にて接続したことを特徴と
する半導体装置。
【請求項７】半導体素子と、半導体素子を保持すると
ともに半導体素子の電極に接続された上面電極とこの上
面電極にビア電極を介して電気的に接続された底面電極
を有する絶縁性基体から成る半導体キャリアとを備えた
半導体装置において、上面電極もしくは底面電極又は両
電極を半導体キャリア表面に埋め込んで形成したことを
特徴とする半導体装置。
【請求項８】半導体素子と、半導体素子を保持すると
ともに半導体素子の電極に接続された上面電極とこの上
面電極にビア電極を介して電気的に接続された底面電極
を有する絶縁性基体から成る半導体キャリアとを備えた
半導体装置において、半導体キャリアの周囲又は四隅の
底面電極の面積を内側の底面電極の面積よりも大きく形
成したことを特徴とする半導体装置。
【請求項９】半導体素子と、半導体素子を保持すると
ともに半導体素子の電極に接続された上面電極とこの上
面電極にビア電極を介して電気的に接続された底面電極
を有する絶縁性基体から成る半導体キャリアとを備えた
半導体装置において、半導体キャリアの四隅の底面電極
を無くしたことを特徴とする半導体装置。
【請求項１０】半導体素子と、半導体素子を保持する
とともに半導体素子の電極に接続された上面電極とこの
上面電極にビア電極を介して電気的に接続された底面電
極を有する絶縁性基体から成る半導体キャリアとを備え
た半導体装置において、半導体キャリアの周囲又は四隅
に、ビア電極と接続されない補強用電極を配設したこと
を特徴とする半導体装置。
【請求項１１】半導体素子と、半導体素子を保持する
とともに半導体素子の電極に接続された上面電極とこの
上面電極にビア電極を介して電気的に接続された底面電
極を有する絶縁性基体から成る半導体キャリアとを備え
た半導体装置において、半導体キャリアの中央部に、ビ
ア電極と接続されない補強用電極を配設したことを特徴
とする半導体装置。
【請求項１２】半導体素子と、半導体素子を保持する
とともに半導体素子の電極に接続された上面電極とこの
上面電極にビア電極を介して電気的に接続された底面電
極を有する絶縁性基体から成る半導体キャリアとを備え
た半導体装置において、ビア電極を上面電極側で半導体
キャリアの外面より凹ませて低く形成し、上面電極の中
央部に凹みを形成したことを特徴とする半導体装置。
【請求項１３】半導体素子と、半導体素子を保持する
とともに半導体素子の電極に接続された上面電極とこの
上面電極にビア電極を介して電気的に接続された底面電
極を有する絶縁性基体から成る半導体キャリアとを備え
た半導体装置において、ビア電極を底面電極側で半導体
キャリアの外面より凹ませて低く形成し、底面電極の中
央部に凹みを形成したことを特徴とする半導体装置。