JP3180758B2 - 積層可能な半導体装置とこれらの半導体装置モジュール - Google Patents
積層可能な半導体装置とこれらの半導体装置モジュールInfo
- Publication number
- JP3180758B2 JP3180758B2 JP10138298A JP10138298A JP3180758B2 JP 3180758 B2 JP3180758 B2 JP 3180758B2 JP 10138298 A JP10138298 A JP 10138298A JP 10138298 A JP10138298 A JP 10138298A JP 3180758 B2 JP3180758 B2 JP 3180758B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor device
- external terminals
- semiconductor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、積層可能な半導体
装置およびそれらを積層した半導体装置モジュールに関
し、より詳しくは、半導体素子を搭載した半導体装置を
複数重ね合わせたBGA(Ball Grid Array)タイプの積層構
造を備えた半導体装置モジュールに関する。
装置およびそれらを積層した半導体装置モジュールに関
し、より詳しくは、半導体素子を搭載した半導体装置を
複数重ね合わせたBGA(Ball Grid Array)タイプの積層構
造を備えた半導体装置モジュールに関する。
【０００２】
【従来の技術】半導体素子、特にDRAM等の半導体記憶装
置は、例えばCPU モジュール等に使用される場合に、１
つではなく、多数個使用されることが一般的である。こ
のとき、これらの半導体記憶装置を積層して実装するこ
とができれば、より高密度な実装基板を実現することが
できる。
置は、例えばCPU モジュール等に使用される場合に、１
つではなく、多数個使用されることが一般的である。こ
のとき、これらの半導体記憶装置を積層して実装するこ
とができれば、より高密度な実装基板を実現することが
できる。
【０００３】一方、例えばDRAM等の半導体記憶装置で
は、例えば電源等に接続されて電力を供給する電極を半
導体素子の中央に配置する方が素子の性能が向上するこ
とが知られている。
は、例えば電源等に接続されて電力を供給する電極を半
導体素子の中央に配置する方が素子の性能が向上するこ
とが知られている。
【０００４】したがって、このような目的と要求によ
り、例えば特開平９−139441号公報に記載されている従
来より使用されている半導体装置のパッケージ40の構造
は、図４に示すように、底面を構成する第１絶縁基板41
とその表面の外周部に設けられた第２絶縁基板42とから
成り、第１絶縁基板41は底面が凹部を構成しており、そ
の中央には開口部Ｈが設けられている。かかるパッケー
ジ40では、開口部Ｈを中心に第１絶縁基板41の底面に半
導体素子46の表面側を接着することで、半導体素子46の
表面中央に設けられた電極 (図示せず) を開口部内に露
出させる。第１絶縁基板41の表面に形成された金属導体
層43と前記半導体素子46の電極とを銅線48で接続すると
ともに、金属導体層43をこのパッケージ40の端部まで引
き出し、側面を経由して第１絶縁基板41の底面およびこ
の第１絶縁基板上に形成された第２絶縁基板42の側面に
外部端子44、45をそれぞれ一体的に形成し、これらの外
部端子44、45を介してパッケージ40が順次積層できるよ
うにしている。これは、いわゆるLLCC(Leadless Chip C
arrier) タイプのパッケージである。
り、例えば特開平９−139441号公報に記載されている従
来より使用されている半導体装置のパッケージ40の構造
は、図４に示すように、底面を構成する第１絶縁基板41
とその表面の外周部に設けられた第２絶縁基板42とから
成り、第１絶縁基板41は底面が凹部を構成しており、そ
の中央には開口部Ｈが設けられている。かかるパッケー
ジ40では、開口部Ｈを中心に第１絶縁基板41の底面に半
導体素子46の表面側を接着することで、半導体素子46の
表面中央に設けられた電極 (図示せず) を開口部内に露
出させる。第１絶縁基板41の表面に形成された金属導体
層43と前記半導体素子46の電極とを銅線48で接続すると
ともに、金属導体層43をこのパッケージ40の端部まで引
き出し、側面を経由して第１絶縁基板41の底面およびこ
の第１絶縁基板上に形成された第２絶縁基板42の側面に
外部端子44、45をそれぞれ一体的に形成し、これらの外
部端子44、45を介してパッケージ40が順次積層できるよ
うにしている。これは、いわゆるLLCC(Leadless Chip C
arrier) タイプのパッケージである。
【０００５】図５には、金属導体層43を介して半導体素
子46からパッケージ側面の外部端子44、45までを電気的
に接続する導体の配置の拡大図を示す。図５に示すよう
に、半導体素子46の電極51は、銅線48により第１絶縁基
板41の上の金属導体層43に接続されている。第１絶縁基
板41の周辺部は第２絶縁基板42によって被覆されてお
り、上記金属導体層43もこの周辺部では第２絶縁基板42
によって被覆されている。このパッケージ40の側面の外
部端子44、45を形成する導体は、第２絶縁基板42の端部
を半円形に切り出して形成したその側面に形成されてい
る。
子46からパッケージ側面の外部端子44、45までを電気的
に接続する導体の配置の拡大図を示す。図５に示すよう
に、半導体素子46の電極51は、銅線48により第１絶縁基
板41の上の金属導体層43に接続されている。第１絶縁基
板41の周辺部は第２絶縁基板42によって被覆されてお
り、上記金属導体層43もこの周辺部では第２絶縁基板42
によって被覆されている。このパッケージ40の側面の外
部端子44、45を形成する導体は、第２絶縁基板42の端部
を半円形に切り出して形成したその側面に形成されてい
る。
【０００６】
【発明が解決しようとする課題】図５からも分かるよう
に、従来の半導体装置にあっては、外部端子の数は、上
述の半円形の形成ピッチ以上に増やすことができない。
に、従来の半導体装置にあっては、外部端子の数は、上
述の半円形の形成ピッチ以上に増やすことができない。
【０００７】また、図５の外観を見てわかるように、外
部端子44、45はパッケージ周辺に１列になって形成され
ている。また、このパッケージがLLCCタイプであるた
め、積層構造体とするには上下のパッケージの接続形態
がはんだ接続となる。はんだ接続の場合は、隣接する端
子同士が短絡するハンダブリッジという問題があり、や
はり、外部端子のピッチを狭くすることには一定の制限
があり、結局、外部端子の増大には限界がある。
部端子44、45はパッケージ周辺に１列になって形成され
ている。また、このパッケージがLLCCタイプであるた
め、積層構造体とするには上下のパッケージの接続形態
がはんだ接続となる。はんだ接続の場合は、隣接する端
子同士が短絡するハンダブリッジという問題があり、や
はり、外部端子のピッチを狭くすることには一定の制限
があり、結局、外部端子の増大には限界がある。
【０００８】一方で、ますます半導体素子は微細化が進
み、近年それに伴って必要な外部端子数が増大する傾向
にあり、LLCCタイプにおける上述の欠点は、致命的であ
る。さらに、従来のパッケージでは第２絶縁基板が必要
である。その理由は以下のようである。
み、近年それに伴って必要な外部端子数が増大する傾向
にあり、LLCCタイプにおける上述の欠点は、致命的であ
る。さらに、従来のパッケージでは第２絶縁基板が必要
である。その理由は以下のようである。
【０００９】すなわち、第１絶縁基板の表面には接続用
導体層および保護用封止樹脂が形成されており、この上
方にLLCCタイプのパッケージを直接、積層接続すること
はできない。そのため、その上に第２絶縁基板を形成
し、高さを稼ぐことにより、上下方向の実装を実現して
いる。また、LLCCという表面実装タイプのパッケージに
したために、本来は無用の第２絶縁基板を必要としてお
り、高価にならざるを得ない。さらに、第１絶縁基板を
凹部を有する形状に加工する理由も同様である。これも
製造コストを上昇させる原因である。
導体層および保護用封止樹脂が形成されており、この上
方にLLCCタイプのパッケージを直接、積層接続すること
はできない。そのため、その上に第２絶縁基板を形成
し、高さを稼ぐことにより、上下方向の実装を実現して
いる。また、LLCCという表面実装タイプのパッケージに
したために、本来は無用の第２絶縁基板を必要としてお
り、高価にならざるを得ない。さらに、第１絶縁基板を
凹部を有する形状に加工する理由も同様である。これも
製造コストを上昇させる原因である。
【００１０】また、他方では、LLCCタイプのパッケージ
は凹凸部がなく、積み重ねるとすきまなく積層されるた
め、半導体素子から放出される熱が十分拡散できないと
いう問題も有していた。
は凹凸部がなく、積み重ねるとすきまなく積層されるた
め、半導体素子から放出される熱が十分拡散できないと
いう問題も有していた。
【００１１】このように、従来のLLCCタイプのパッケー
ジでは、パッケージの上下方向の導通をとるための導体
が側面を経由していること、そして、外部端子がパッケ
ージ周辺部に１列に形成されていることのために、近年
の外部端子増加要求に十分応えられないという問題があ
った。
ジでは、パッケージの上下方向の導通をとるための導体
が側面を経由していること、そして、外部端子がパッケ
ージ周辺部に１列に形成されていることのために、近年
の外部端子増加要求に十分応えられないという問題があ
った。
【００１２】また、保護用封止樹脂等が第１絶縁基板の
表面よりも高くなるため、LLCCタイプのパッケージで
は、必然的に第２絶縁基板を必要とし、その結果、絶縁
基板の構造が複雑になり、高価になることも問題であっ
た。
表面よりも高くなるため、LLCCタイプのパッケージで
は、必然的に第２絶縁基板を必要とし、その結果、絶縁
基板の構造が複雑になり、高価になることも問題であっ
た。
【００１３】本発明の目的は、外部端子数が多くなって
も、容易に積層することができ、高密度の実装基板を実
現でき、熱放出性の高い、かつ安価な半導体装置および
半導体装置モジュールを提供することである。
も、容易に積層することができ、高密度の実装基板を実
現でき、熱放出性の高い、かつ安価な半導体装置および
半導体装置モジュールを提供することである。
【００１４】
【課題を解決するための手段】本発明者は、上記課題を
解決するために、半導体装置 (パッケージ) 自体の構造
を基本的に見直した。まず、半導体装置の側面に外部端
子を配置していることが、外部端子数増加の障害になっ
ていると考えた。側面に配置するということは、すなわ
ち、外部端子を、一次元的あるいは直線的に配置してい
るということである。外部端子を一次元的に配置し、外
部端子間のピッチを小さくするとそれだけハンダブリッ
ジの危険性も出てくる。そこで、外部端子を二次元的に
配置すればより多くの外部端子を配置でき、外部端子間
のピッチも余裕をもたせることができると考えた。
解決するために、半導体装置 (パッケージ) 自体の構造
を基本的に見直した。まず、半導体装置の側面に外部端
子を配置していることが、外部端子数増加の障害になっ
ていると考えた。側面に配置するということは、すなわ
ち、外部端子を、一次元的あるいは直線的に配置してい
るということである。外部端子を一次元的に配置し、外
部端子間のピッチを小さくするとそれだけハンダブリッ
ジの危険性も出てくる。そこで、外部端子を二次元的に
配置すればより多くの外部端子を配置でき、外部端子間
のピッチも余裕をもたせることができると考えた。
【００１５】次に、製造工程が複雑になり、コスト高に
つながる第１絶縁基板の凹部および第２絶縁基板をなく
すことを構造面から検討した。従来の半導体装置では完
全に凹凸のない形状をしていた。これは、保護用樹脂封
入と側面での接続の関係上、このような構造を取らざる
を得なかった。よって、半導体装置に凹凸があっても、
半導体装置同士が接続できるようにするにはどのように
したらよいか検討した。
つながる第１絶縁基板の凹部および第２絶縁基板をなく
すことを構造面から検討した。従来の半導体装置では完
全に凹凸のない形状をしていた。これは、保護用樹脂封
入と側面での接続の関係上、このような構造を取らざる
を得なかった。よって、半導体装置に凹凸があっても、
半導体装置同士が接続できるようにするにはどのように
したらよいか検討した。
【００１６】上記の考察から、半導体装置同士をハンダ
ボールで接続し、ハンダボールに高さを調整する役割を
もたせればよいと考えた。そこで、本発明は次の通りで
ある。
ボールで接続し、ハンダボールに高さを調整する役割を
もたせればよいと考えた。そこで、本発明は次の通りで
ある。
【００１７】(1) 表面に電極を有する半導体素子と、開
口部を有するとともに表面に第１外部端子、裏面に第２
外部端子を備えた絶縁基板とから構成され、前記半導体
素子は前記電極が前記開口部内に配置されるようにその
表面が前記絶縁基板の底面に接着されており、前記絶縁
基板は、表面に複数の金属導体層を備え、前記電極は前
記開口部を通る導線により該金属導体層に接続され、前
記金属導体層は前記第１外部端子に接続されるととも
に、該第１外部端子と前記第２外部端子は前記絶縁基板
を貫通する導体部を経由して接続されていることを特徴
とする半導体装置。
口部を有するとともに表面に第１外部端子、裏面に第２
外部端子を備えた絶縁基板とから構成され、前記半導体
素子は前記電極が前記開口部内に配置されるようにその
表面が前記絶縁基板の底面に接着されており、前記絶縁
基板は、表面に複数の金属導体層を備え、前記電極は前
記開口部を通る導線により該金属導体層に接続され、前
記金属導体層は前記第１外部端子に接続されるととも
に、該第１外部端子と前記第２外部端子は前記絶縁基板
を貫通する導体部を経由して接続されていることを特徴
とする半導体装置。
【００１８】(2) 前記第１端子および第２端子が格子状
に配置されていることを特徴とする上記(1) 記載の半導
体装置。(3) 上記(1) または(2) 記載の複数の半導体装
置を積層し、対向する各半導体装置を球状金属を介して
前記外部端子同士を接続したことを特徴とする半導体装
置モジュール。
に配置されていることを特徴とする上記(1) 記載の半導
体装置。(3) 上記(1) または(2) 記載の複数の半導体装
置を積層し、対向する各半導体装置を球状金属を介して
前記外部端子同士を接続したことを特徴とする半導体装
置モジュール。
【００１９】このように、本発明によれば、パッケージ
上下面に形成された外部端子と金属導体層との接続を、
パッケージ側面を経由せずに、絶縁基板内部を貫通する
導体によって行うと共に、パッケージの上下面に形成さ
れた外部端子を格子状に配置することにより、端子ピッ
チを広げても端子数の増大に対応できるようにし、はん
だブリッジの危険性を低減できる。
上下面に形成された外部端子と金属導体層との接続を、
パッケージ側面を経由せずに、絶縁基板内部を貫通する
導体によって行うと共に、パッケージの上下面に形成さ
れた外部端子を格子状に配置することにより、端子ピッ
チを広げても端子数の増大に対応できるようにし、はん
だブリッジの危険性を低減できる。
【００２０】また、格子状に配置された外部端子同士の
接続を、球状の金属を介して行うことで、上下のパッケ
ージの離間距離に余裕を持たせながら実現し、従来の第
２絶縁基板の必要性をなくし、安価なパッケージを実現
できる。
接続を、球状の金属を介して行うことで、上下のパッケ
ージの離間距離に余裕を持たせながら実現し、従来の第
２絶縁基板の必要性をなくし、安価なパッケージを実現
できる。
【００２１】さらに第１絶縁基板からも凹部を設ける必
要性を取り除き、一層安価なパッケージを実現できる。
加えて、このような半導体装置構造としたことで、半導
体素子から発生する熱放出の問題も解決できる。
要性を取り除き、一層安価なパッケージを実現できる。
加えて、このような半導体装置構造としたことで、半導
体素子から発生する熱放出の問題も解決できる。
【００２２】
【発明の実施の形態】本発明による半導体装置では、半
導体素子を底面に接着する絶縁基板は、その中央に開口
部を有する。これは、素子特性向上のために、半導体素
子の電極を素子中央に形成することに対応したものであ
り、またその電極を露出させるためである。しかし、本
発明の場合、従来のように底面に半導体素子収容用の凹
部を設ける必要はない。
導体素子を底面に接着する絶縁基板は、その中央に開口
部を有する。これは、素子特性向上のために、半導体素
子の電極を素子中央に形成することに対応したものであ
り、またその電極を露出させるためである。しかし、本
発明の場合、従来のように底面に半導体素子収容用の凹
部を設ける必要はない。
【００２３】絶縁基板の表面には、複数の金属導電層
(配線) が形成されており、その先端部と半導体素子の
電極とが導体によって接続される。通常はワイヤーボン
ドによって導線を使って接続される。
(配線) が形成されており、その先端部と半導体素子の
電極とが導体によって接続される。通常はワイヤーボン
ドによって導線を使って接続される。
【００２４】また、金属導体層の個々の配線は、放射状
に広がり、絶縁基板の周縁部に配置された第１外部端子
の設置位置にまで延設される。本発明における外部端子
の配置については、格子状に配置することが好ましい。
ここで、格子状配置とは何列かにわたって存在する外部
端子を互い違いに配置することを意味する。例えば、外
部端子を図２に示すように２列に配置する場合、便宜
上、同一サイズの金属導体層および端子を用いるとする
と、ほぼ２倍の数の金属導体層および端子を設けること
ができる。このような外部端子は３列以上でも構わな
い。もちろん、外部端子数が少ない場合は、格子状にす
る必要はなく、１列であってもよい。
に広がり、絶縁基板の周縁部に配置された第１外部端子
の設置位置にまで延設される。本発明における外部端子
の配置については、格子状に配置することが好ましい。
ここで、格子状配置とは何列かにわたって存在する外部
端子を互い違いに配置することを意味する。例えば、外
部端子を図２に示すように２列に配置する場合、便宜
上、同一サイズの金属導体層および端子を用いるとする
と、ほぼ２倍の数の金属導体層および端子を設けること
ができる。このような外部端子は３列以上でも構わな
い。もちろん、外部端子数が少ない場合は、格子状にす
る必要はなく、１列であってもよい。
【００２５】このように絶縁基板の表面に形成された第
１外部端子は、金属導電層に接続されると共に、絶縁基
板を貫通する導体によって、絶縁基板裏面に形成された
第２外部端子に接続される。
１外部端子は、金属導電層に接続されると共に、絶縁基
板を貫通する導体によって、絶縁基板裏面に形成された
第２外部端子に接続される。
【００２６】絶縁基板を貫通する導体は、絶縁基板がセ
ラミックス基板の場合はビアホール、プラスチック基板
の場合はスルーホールであることが一般的である。この
ようにして、第１、第２外部端子の上下の導通を図る。
ラミックス基板の場合はビアホール、プラスチック基板
の場合はスルーホールであることが一般的である。この
ようにして、第１、第２外部端子の上下の導通を図る。
【００２７】絶縁基板の開口部はワイヤボンディング後
に樹脂等で保護する必要があり、ポッティング等により
樹脂封止する。このため、封止樹脂の高さは、絶縁基板
表面より高くなる。また、絶縁基板裏面も、半導体素子
が露出しており、樹脂等で封止する必要がある。従っ
て、裏面封止樹脂の高さも、絶縁基板裏面よりも低くな
る。
に樹脂等で保護する必要があり、ポッティング等により
樹脂封止する。このため、封止樹脂の高さは、絶縁基板
表面より高くなる。また、絶縁基板裏面も、半導体素子
が露出しており、樹脂等で封止する必要がある。従っ
て、裏面封止樹脂の高さも、絶縁基板裏面よりも低くな
る。
【００２８】このため、本発明の半導体装置を積層構造
体とするには、ある程度高さを有する接続方法が必要と
なる。したがって、本発明では、球状の金属を介して接
続した、いわゆるBGA 構造を採用する。球状金属とし
て、高温ハンダボールやCuボール等が望ましい。外部端
子と球状金属は共晶ハンダや導電性樹脂によって接続さ
れる。これらの方法は実装温度が低く、球状金属を溶か
さず、高さが維持されるので好ましい。
体とするには、ある程度高さを有する接続方法が必要と
なる。したがって、本発明では、球状の金属を介して接
続した、いわゆるBGA 構造を採用する。球状金属とし
て、高温ハンダボールやCuボール等が望ましい。外部端
子と球状金属は共晶ハンダや導電性樹脂によって接続さ
れる。これらの方法は実装温度が低く、球状金属を溶か
さず、高さが維持されるので好ましい。
【００２９】一方で、球状金属に共晶はんだを使用する
方法もある。この場合、はんだボールは溶けるが、上下
に形成された封止樹脂が接続高さを維持する働きをす
る。また、表面の露出した金属導体層および第１、第２
外部端子は外部との接続に必要な部分だけを残して、樹
脂等で保護することが望ましい。
方法もある。この場合、はんだボールは溶けるが、上下
に形成された封止樹脂が接続高さを維持する働きをす
る。また、表面の露出した金属導体層および第１、第２
外部端子は外部との接続に必要な部分だけを残して、樹
脂等で保護することが望ましい。
【００３０】このような構造とすることで、安価で多端
子化に対応した積層構造体の半導体装置モジュールを提
供することができる。また、外部端子の配置を格子状と
することにより、その外部端子の配置密度は同一サイズ
の金属導体層および端子を用いた場合、単純にほぼ倍
に、あるいは金属導体層および端子のサイズを小さくす
れば、それ以上の外部端子を配置することができる。
子化に対応した積層構造体の半導体装置モジュールを提
供することができる。また、外部端子の配置を格子状と
することにより、その外部端子の配置密度は同一サイズ
の金属導体層および端子を用いた場合、単純にほぼ倍
に、あるいは金属導体層および端子のサイズを小さくす
れば、それ以上の外部端子を配置することができる。
【００３１】
【実施例】本発明の実施形態について、図１を参照して
説明する。図１は、本発明にかかる半導体装置の断面図
である。まず、本発明の第１の実施形態として絶縁基板
１がプリント基板の場合について説明する。
説明する。図１は、本発明にかかる半導体装置の断面図
である。まず、本発明の第１の実施形態として絶縁基板
１がプリント基板の場合について説明する。
【００３２】図示のように、開口部を有する絶縁基板１
には、所望の金属導体層３、第１外部端子４、５、絶縁
基板１を貫通するスルーホール６、７、第２外部端子
８、９が形成されている。スルーホール６、７は穴側面
がCu等の金属で皮膜されるとともに導電性材料で穴埋め
されている。後で説明するように、金属ボールを実装を
するために、スルーホール６、７は上記のように導電性
材料で穴埋めされていることが望ましい。
には、所望の金属導体層３、第１外部端子４、５、絶縁
基板１を貫通するスルーホール６、７、第２外部端子
８、９が形成されている。スルーホール６、７は穴側面
がCu等の金属で皮膜されるとともに導電性材料で穴埋め
されている。後で説明するように、金属ボールを実装を
するために、スルーホール６、７は上記のように導電性
材料で穴埋めされていることが望ましい。
【００３３】さらに、これらの金属パターン部のうち露
出させる必要がない部分は、樹脂部11、12、13、14、1
5、16で被覆して保護する。この状態で、LSI 素子であ
る半導体素子２を絶縁基板１の底面にこの素子の電極端
子 (図示せず) が開口部に露出するように接着剤 (図示
せず) で固着し、ワイヤ10で金属導体層３に接続する。
同時に、樹脂17ａ、17ｂにより、ワイヤ接続部および半
導体素子(LSI素子)2を封止し、保護する。
出させる必要がない部分は、樹脂部11、12、13、14、1
5、16で被覆して保護する。この状態で、LSI 素子であ
る半導体素子２を絶縁基板１の底面にこの素子の電極端
子 (図示せず) が開口部に露出するように接着剤 (図示
せず) で固着し、ワイヤ10で金属導体層３に接続する。
同時に、樹脂17ａ、17ｂにより、ワイヤ接続部および半
導体素子(LSI素子)2を封止し、保護する。
【００３４】図示するように、第１および第２外部端子
は格子状に配置されているため、小型のパッケージであ
っても多数の外部端子を取り出すことができ、しかも端
子ピッチを広くできるために、信頼性も高い。
は格子状に配置されているため、小型のパッケージであ
っても多数の外部端子を取り出すことができ、しかも端
子ピッチを広くできるために、信頼性も高い。
【００３５】次に、絶縁基板１がアルミナセラミック基
板の場合である本発明の第２の実施形態について、構造
が実質上同一であるため、同じく図１に基づいて、説明
する。ただし、上述のスルーホール６、７は本例ではビ
アホール６、７とする。
板の場合である本発明の第２の実施形態について、構造
が実質上同一であるため、同じく図１に基づいて、説明
する。ただし、上述のスルーホール６、７は本例ではビ
アホール６、７とする。
【００３６】まず、アルミナのグリーンシートに穴空け
加工を施し、ワイヤ接続のための開口部およびビアホー
ル６、７の穴部を形成する。次に、スクリーン印刷等の
方法により、高融点金属ペーストを用いて、金属導体層
３、第１外部端子４、５、ビアホール６、７の内部金属
層、第２外部端子８、９を形成する。さらに、これら金
属パターンを保護する目的で、アルミナペーストを印刷
する等の方法により、保護膜11、12、13、14、15、16を
形成し、その後、焼成する。さらに、露出した金属パタ
ーン部にNi／Auめっきを施す。半導体素子２を絶縁基板
１の底面に固着し、ワイヤ10を形成するとともに、封止
樹脂17ａ、17ｂを用いて、ワイヤ接続部および半導体素
子2 を保護する。
加工を施し、ワイヤ接続のための開口部およびビアホー
ル６、７の穴部を形成する。次に、スクリーン印刷等の
方法により、高融点金属ペーストを用いて、金属導体層
３、第１外部端子４、５、ビアホール６、７の内部金属
層、第２外部端子８、９を形成する。さらに、これら金
属パターンを保護する目的で、アルミナペーストを印刷
する等の方法により、保護膜11、12、13、14、15、16を
形成し、その後、焼成する。さらに、露出した金属パタ
ーン部にNi／Auめっきを施す。半導体素子２を絶縁基板
１の底面に固着し、ワイヤ10を形成するとともに、封止
樹脂17ａ、17ｂを用いて、ワイヤ接続部および半導体素
子2 を保護する。
【００３７】図示例では、金属パターンは絶縁基板１の
表裏面にしか形成されていないが、電気特性向上や多数
の配線を引き回すこと等を目的に、多層構造としても差
し支えない。
表裏面にしか形成されていないが、電気特性向上や多数
の配線を引き回すこと等を目的に、多層構造としても差
し支えない。
【００３８】次に、本発明の半導体装置同士を積層する
ために用いる接続部材について図２を用いて説明する。
なお、本例では図２の半導体装置の構造それ自体は図１
のそれに同じである。
ために用いる接続部材について図２を用いて説明する。
なお、本例では図２の半導体装置の構造それ自体は図１
のそれに同じである。
【００３９】図２の断面図より明らかなように、本発明
の半導体装置は絶縁基板１の表裏面にそれぞれ凸部を有
する。従って、これらを積層するためには、凸部の高さ
よりも高い接続部材を必要とする。本例ではそのような
凸部の高さよりも大きな直径を持った高温ハンダボール
18、19を接続部材として用いる。半導体装置は、そのよ
うな外部端子と共晶はんだ等の導電性接着剤により接続
される。従って、あらかじめ、外部端子表面に共晶はん
だ等の導電性接着剤を印刷等の方法により塗布しておく
ことが望ましい。
の半導体装置は絶縁基板１の表裏面にそれぞれ凸部を有
する。従って、これらを積層するためには、凸部の高さ
よりも高い接続部材を必要とする。本例ではそのような
凸部の高さよりも大きな直径を持った高温ハンダボール
18、19を接続部材として用いる。半導体装置は、そのよ
うな外部端子と共晶はんだ等の導電性接着剤により接続
される。従って、あらかじめ、外部端子表面に共晶はん
だ等の導電性接着剤を印刷等の方法により塗布しておく
ことが望ましい。
【００４０】次に、本発明の半導体装置を用いたモジュ
ールについて、図３の略式断面図を用いて説明する。本
発明の半導体装置をマザー基板29に３層に積層した状態
の略式断面図を図３に示す。符号20、21、22は本発明の
半導体装置をその略式断面で示している。これらを高温
ハンダボール23〜28を介して接続することにより、図示
する積層構造体、つまり半導体装置モジュールを実現す
ることができる。各半導体装置と高温はんだボールは共
晶はんだ等により接続される。
ールについて、図３の略式断面図を用いて説明する。本
発明の半導体装置をマザー基板29に３層に積層した状態
の略式断面図を図３に示す。符号20、21、22は本発明の
半導体装置をその略式断面で示している。これらを高温
ハンダボール23〜28を介して接続することにより、図示
する積層構造体、つまり半導体装置モジュールを実現す
ることができる。各半導体装置と高温はんだボールは共
晶はんだ等により接続される。
【００４１】図示するようにパッケージ間の接続部材
を、高さのある球状金属とすることにより、前述の図４
に示すような従来例のように絶縁基板１に凹部を形成し
たり、絶縁基板２を形成したりする必要もなく、安価に
提供できる。
を、高さのある球状金属とすることにより、前述の図４
に示すような従来例のように絶縁基板１に凹部を形成し
たり、絶縁基板２を形成したりする必要もなく、安価に
提供できる。
【００４２】また、外部端子の配置を格子状とすること
により、その配置密度は同一条件であれば、単純に云え
ばほゞ倍にまで増加することができ、これによって各半
導体素子の集積度向上に対処できることになる。
により、その配置密度は同一条件であれば、単純に云え
ばほゞ倍にまで増加することができ、これによって各半
導体素子の集積度向上に対処できることになる。
【００４３】
【発明の効果】以上のように、本発明の半導体装置で
は、従来のように複雑な構造をした絶縁基板を使用する
ことなく、積層構造体を提供できるため、安価である。
また、外部端子を二次元的に配置するため、外部端子の
数を多くすることができ、特に、外部端子を格子状に配
置することにより多数の外部端子が必要な場合でも小型
のパッケージで適用可能である。さらに、積層化に当っ
ても半導体装置同士が十分な高さをもった球状金属で接
続されているので、積層構造も簡単で、しかも空間がで
き、熱放出性もよい。
は、従来のように複雑な構造をした絶縁基板を使用する
ことなく、積層構造体を提供できるため、安価である。
また、外部端子を二次元的に配置するため、外部端子の
数を多くすることができ、特に、外部端子を格子状に配
置することにより多数の外部端子が必要な場合でも小型
のパッケージで適用可能である。さらに、積層化に当っ
ても半導体装置同士が十分な高さをもった球状金属で接
続されているので、積層構造も簡単で、しかも空間がで
き、熱放出性もよい。
【図１】本発明の実施例に係る半導体装置の断面図であ
る。
る。
【図２】本発明の実施例に係る半導体装置の接続部材を
示した断面図である。
示した断面図である。
【図３】本発明の実施例に係る半導体装置を使用し、構
成された半導体装置モジュールを模式的に示す略式断面
図である。
成された半導体装置モジュールを模式的に示す略式断面
図である。
【図４】従来の半導体装置の断面図である。
【図５】従来の半導体装置の側面を経由する外部端子の
拡大図である。
拡大図である。
１：絶縁基板 (プリント基板あるいはアルミナ等のセラ
ミック基板) ２：ＬＳＩの半導体素子 ３：複数の金属導電層 ４、５：第１外部端子 (絶縁基板表面) ６、７：絶縁基板を貫通する導体 (スルーホールあるい
はビアホール) ８、９：第２外部端子 (絶縁基板裏面) 10：接続部材 (ワイヤ) 11〜16：保護部材 (樹脂あるいはアルミナ) 17a, 17b：封止樹脂 18、19：接続用球状金属 (高温はんだボール等) 20〜22：本発明の半導体装置 23〜28：接続用球状金属 (高温ハンダボール等) 29：マーザ基板( プリント基板）
ミック基板) ２：ＬＳＩの半導体素子 ３：複数の金属導電層 ４、５：第１外部端子 (絶縁基板表面) ６、７：絶縁基板を貫通する導体 (スルーホールあるい
はビアホール) ８、９：第２外部端子 (絶縁基板裏面) 10：接続部材 (ワイヤ) 11〜16：保護部材 (樹脂あるいはアルミナ) 17a, 17b：封止樹脂 18、19：接続用球状金属 (高温はんだボール等) 20〜22：本発明の半導体装置 23〜28：接続用球状金属 (高温ハンダボール等) 29：マーザ基板( プリント基板）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 25/18 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 25/10
Claims (3)
- 【請求項１】 表面に電極を有する半導体素子と、開口
部を有するとともに表面に第１外部端子、裏面に第２外
部端子を備えた絶縁基板とから構成され、前記半導体素
子は前記電極が前記開口部内に配置されるようにその表
面が前記絶縁基板の底面に接着されており、前記絶縁基
板は、表面に複数の金属導体層を備え、前記電極は前記
開口部を通る導線により該金属導体層に接続され、前記
金属導体層は前記第１外部端子に接続されるとともに、
該第１外部端子と前記第２外部端子は前記絶縁基板を貫
通する導体部を経由して接続されていることを特徴とす
る半導体装置。 - 【請求項２】 前記第１端子および第２端子が格子状に
配置されていることを特徴とする請求項１記載の半導体
装置。 - 【請求項３】 請求項１または２記載の複数の半導体装
置を積層し、対向する各半導体装置を球状金属を介して
前記外部端子同士を接続したことを特徴とする半導体装
置モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10138298A JP3180758B2 (ja) | 1998-04-13 | 1998-04-13 | 積層可能な半導体装置とこれらの半導体装置モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10138298A JP3180758B2 (ja) | 1998-04-13 | 1998-04-13 | 積層可能な半導体装置とこれらの半導体装置モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297883A JPH11297883A (ja) | 1999-10-29 |
| JP3180758B2 true JP3180758B2 (ja) | 2001-06-25 |
Family
ID=14299231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10138298A Expired - Fee Related JP3180758B2 (ja) | 1998-04-13 | 1998-04-13 | 積層可能な半導体装置とこれらの半導体装置モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3180758B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101965196B1 (ko) * | 2017-03-09 | 2019-08-07 | 이승우 | 네일 아트용 테이블 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100564585B1 (ko) * | 2003-11-13 | 2006-03-28 | 삼성전자주식회사 | 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지 |
| KR100535181B1 (ko) * | 2003-11-18 | 2005-12-09 | 삼성전자주식회사 | 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법 |
| JP2006032379A (ja) * | 2004-07-12 | 2006-02-02 | Akita Denshi Systems:Kk | 積層半導体装置及びその製造方法 |
| KR100688501B1 (ko) * | 2004-09-10 | 2007-03-02 | 삼성전자주식회사 | 미러링 구조를 갖는 스택 ｂｏｃ 패키지 및 이를 장착한양면 실장형 메모리 모듈 |
| JP2007103681A (ja) * | 2005-10-05 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4829853B2 (ja) * | 2007-08-24 | 2011-12-07 | 力成科技股▲分▼有限公司 | 半導体ｐｏｐ装置 |
| JP2009054741A (ja) * | 2007-08-27 | 2009-03-12 | Powertech Technology Inc | 半導体パッケージ |
-
1998
- 1998-04-13 JP JP10138298A patent/JP3180758B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101965196B1 (ko) * | 2017-03-09 | 2019-08-07 | 이승우 | 네일 아트용 테이블 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11297883A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6414391B1 (en) | Module assembly for stacked BGA packages with a common bus bar in the assembly | |
| US7618849B2 (en) | Integrated circuit package with etched leadframe for package-on-package interconnects | |
| KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
| US6429528B1 (en) | Multichip semiconductor package | |
| US8283767B1 (en) | Dual laminate package structure with embedded elements | |
| US6803254B2 (en) | Wire bonding method for a semiconductor package | |
| JP3762844B2 (ja) | 対向マルチチップ用パッケージ | |
| US6552416B1 (en) | Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring | |
| US6873040B2 (en) | Semiconductor packages for enhanced number of terminals, speed and power performance | |
| JPH0846136A (ja) | 半導体装置 | |
| US5951804A (en) | Method for simultaneously manufacturing chip-scale package using lead frame strip with a plurality of lead frames | |
| EP0590915B1 (en) | Chip on board assembly | |
| EP2880684A1 (en) | Reconstituted wafer-level microelectronic package | |
| JP3180758B2 (ja) | 積層可能な半導体装置とこれらの半導体装置モジュール | |
| US7030489B2 (en) | Multi-chip module having bonding wires and method of fabricating the same | |
| US7265441B2 (en) | Stackable single package and stacked multi-chip assembly | |
| KR101345035B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP3923944B2 (ja) | 半導体装置 | |
| JP3195548B2 (ja) | 半導体装置および半導体モジュールならびに半導体モジュールの製造方法 | |
| KR100256306B1 (ko) | 적층형 멀티 칩 모듈 | |
| KR940006578B1 (ko) | 반도체 패케이지 및 그 제조방법 | |
| JPS60136346A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010321 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |