JP2004134559A

JP2004134559A - チップ型電子部品およびその製造方法

Info

Publication number: JP2004134559A
Application number: JP2002297253A
Authority: JP
Inventors: Shigeru Kanbara; 蒲原　滋; Toshihiro Hanamura; 花村　敏裕
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2002-10-10
Filing date: 2002-10-10
Publication date: 2004-04-30

Abstract

【課題】電極や抵抗膜が形成された面を下向きにした姿勢で回路基板などに実装する場合に、電極へのハンダ付けを適切に行なうことが可能なチップ型電子部品を提供する。
【解決手段】基板１の片面１１に形成された少なくとも１つの抵抗膜３ａ〜３ｃと、この抵抗膜３ａ〜３ｃに導通する複数の電極２ａ，２ｂと、抵抗膜３ａ〜３ｃを覆う絶縁膜４と、を有しているチップ型電子部品Ｘであって、各電極２ａ，２ｂは、抵抗膜３ａ〜３ｃに接触するようにして基板１の片面１１に形成された第１の導電膜２１と、この第１の導電膜２１上に積層され、かつ絶縁膜４の側方に位置するように形成された第２の導電膜２２とを含んで構成されている。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本願発明は、チップ型アッテネータなどのチップ型電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
チップ型アッテネータは、たとえば携帯電話機や車両のスマートキーシステムにおける無線通信回路に組み込まれるなどして、高周波信号の減衰に用いられる。また、インピーダンス整合を図る用途に用いられる場合もある。このようなチップ型アッテネータの従来例としては、本願の図９に示すものがある（特許文献１参照）。
【０００３】
図９に示すチップ型アッテネータ１００は、基板１０１の表面１０１ａに設けられた略Ｔ字状の抵抗膜１０２と、この抵抗膜１０２に導通する複数の電極１０３とを備えている。これらの電極１０３は、その全体または一部分が断面コ字状を有しており、基板１０１の表面１０１ａ、側面１０１ｂおよび裏面１０１ｃにわたって形成されている。各電極１０３の一部および抵抗膜１０２の全体は、絶縁膜１０４（クロスハッチング部分）によって覆われている。
【０００４】
このチップ型アッテネータ１００は、図１０に示すように、回路基板１０５に実装するときには、基板１０１の表面１０１ａが下向きとなる姿勢とする。このようにすれば、抵抗膜１０２と回路基板１０５の各端子部１０６との間の距離を短くし、このチップ型アッテネータ１００の接合に用いられるハンダの電気抵抗の影響を受け難くすることが可能となる。すなわち、チップ型アッテネータ１００を図９に示した姿勢のまま回路基板１０５に実装したのでは、各端子部１０６上に形成されるハンダフィレットを通過した電流が抵抗膜１０２に流れることとなる。これでは、減衰量などの特性値に大きな狂いを生じる虞れがある。これに対し、図１０に示した姿勢で実装を行なえば、そのような虞れを回避することができる。
【０００５】
【特許文献１】
特開平５−２４３００１号公報（第２−３頁、図２）
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来技術においては、次のような不具合があった。
【０００７】
すなわち、従来においては、絶縁膜１０４は、各電極１０３の一部を覆うように設けられており、各電極１０３よりも基板１０１上において突出している。このため、図１０に示されているように、基板１０１の表面１０１ａを下向きにした姿勢でチップ型アッテネータ１００を実装するときには、回路基板１０５に絶縁膜１０４が当接し、各電極１０３と端子部１０６との間に隙間Ｈが生じる場合がある。このような隙間Ｈが生じたのでは、チップ型アッテネータ１００の適切かつ強固なハンダ付けが行なえなくなる虞れがある。従来において、上記したような隙間Ｈの発生を防止するには、たとえば端子部１０６の厚みをかなり大きくし、かつこの端子部１０６が絶縁膜１０４と干渉しないようにその形状やサイズを工夫するといった配慮が必要となるが、このような配慮は煩雑である。
【０００８】
本願発明は、このような事情のもとで考え出されたものであって、電極や抵抗膜が形成された面を下向きにした姿勢で回路基板などに実装する場合に、電極へのハンダ付けを適切に行なうことが可能なチップ型電子部品およびその製造方法を提供することをその課題としている。
【０００９】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１０】
本願発明の第１の側面によって提供されるチップ型電子部品は、基板の片面に形成された少なくとも１つの抵抗膜と、この抵抗膜に導通する複数の電極と、上記抵抗膜を覆う絶縁膜と、を有しているチップ型電子部品であって、上記各電極は、上記抵抗膜に接触するようにして上記基板の上記片面に形成された第１の導電膜と、この第１の導電膜上に積層され、かつ上記絶縁膜の側方に位置するように形成された第２の導電膜とを含んで構成されていることを特徴としている。ここで、「上記絶縁膜の側方に位置する」とは、上記基板の片面が広がる方向において上記第２の導電膜が上記絶縁膜の横または周囲に位置することを意味しており、上記絶縁膜に対して上記第２の導電膜が接触している場合と離れている場合とのいずれであってもよい。
【００１１】
このような構成によれば、上記各電極は、上記第１の導電膜上に上記第２の導電膜が積層している分だけその厚みが大きくなり、上記絶縁膜が上記各電極に対して大きな段差で突出しないようにすることが可能となる。したがって、上記基板の上記片面が下向きとなる姿勢でこのチップ型電子部品を回路基板に実装する場合には、従来技術とは異なり、絶縁膜が回路基板に当接することによって回路基板の端子部と上記各電極との間に大きな隙間が生じるといった不具合が発生しないようにすることができる。その結果、上記各電極へのハンダ付けを適切に行ない、適切かつ強固な実装が可能となる。
【００１２】
本願発明の好ましい実施の形態においては、上記基板上における上記第２の導電膜の表面の高さは、上記絶縁膜の表面の高さと同一またはそれ以上とされている。このような構成によれば、このチップ型電子部品を上記基板の上記片面が下向きとなる姿勢にしたときに、上記電極の第２の導電膜は上記絶縁膜と面一または上記絶縁膜よりも下方に突出することとなる。したがって、上記各電極へのハンダ付けを適切に行なわせるのにより好ましいものとなる。
【００１３】
本願発明の好ましい実施の形態においては、上記各第１の導電膜は、上記基板の側縁から離間するように形成されており、かつ上記各第２の導電膜は、上記各第１の導電膜上から上記側縁まで延びている。このような構成によれば、上記各第１の導電膜に比べて上記第２の導電膜を大きな面積に形成することができ、上記各電極へのハンダ付けを確実かつ強固に行なうのにより好適となる。また、上記基板の側面に側面電極と称される導電膜をさらに追加して設ける場合に、この導電膜を上記第２の導電膜と導通させることも簡単に行なうことが可能となる。上記構成においては、上記各第１の導電膜が上記基板の側縁から離間するように形成されているが、これは次のような意義がある。すなわち、チップ型電子部品を製造するには、まず集合基板上に複数の導電膜や抵抗膜をパターン形成することによって、１つのチップ型電子部品に対応した所定の構成を有する単位領域を上記集合基板上に複数並べて形成する。その後は、それら複数の単位領域どうしの境界部分において上記集合基板を分断するように、上記集合基板を複数のチップに分割する。このような製造過程において、互いに隣り合う２つの単位領域の第１の導電膜どうしが導通していたのでは、これら第１の導電膜に測定プローブを接触させることによって各単位領域ごとの抵抗値などの測定を行なおうとしても、そのような測定を適切に行なうことが困難となる。これを解消するには、上記した２つの第１の導電膜どうしが導通しないように離間させる必要があり、上記第１の導電膜を上記基板の側縁から離間して形成する構成は、それに対応するものである。
【００１４】
本願発明の好ましい実施の形態においては、上記基板の上記片面とは反対の面には、上記第２の導電膜に対応する第３の導電膜が設けられており、かつ上記基板の側面には、上記第２および第３の電極に繋がった第４の導電膜が形成されている。上記第４の導電膜は、いわゆる側面電極に相当する部分であり、上記構成によれば、この第４の導電膜が適切に形成されていることにより、上記各電極へのハンダ付け時にはこの第４の導電膜に沿って立ち上がるハンダフィレットの形成が可能となる。したがって、ハンダの接合強度、ひいては実装強度を高めるのにより好ましいものとなる。
【００１５】
本願発明の好ましい実施の形態においては、上記基板の上記片面とは反対の面には、標印が設けられている。このような構成によれば、上記基板の上記片面を下向きとする姿勢でこのチップ型電子部品を回路基板などに実装する場合に、上記標印が上向きとなる。上記標印は、たとえばチップ型電子部品の種別や製造番号を示すものである。したがって、上記標印に基づき、製品管理などを適切に行なうことが可能となる。
【００１６】
本願発明の好ましい実施の形態においては、上記抵抗膜および上記複数の電極が減衰回路を形成しているチップ型アッテネータとして構成されている。むろん、本願発明に係るチップ型電子部品は、チップ型アッテネータに代えて、抵抗膜を一つのみ有するチップ型抵抗器など、他の種類の電子部品として構成することもできる。
【００１７】
本願発明の第２の側面によって提供されるチップ型電子部品の製造方法は、基板の片面に少なくとも１つの抵抗膜と複数の電極とを導通させて形成する工程と、上記抵抗膜を覆う絶縁膜を形成する工程と、を有しているチップ型電子部品の製造方法であって、上記各電極を形成する工程は、上記基板の上記片面に上記抵抗膜に接触させるための第１の導電膜を形成する工程と、上記絶縁膜の形成後において上記第１の導電膜上に第２の導電膜を積層させて形成する工程と、を含んでいることを特徴としている。
【００１８】
このような構成によれば、本願発明の第１の側面によって提供されるチップ型電子部品を適切に製造することが可能であり、チップ型電子部品について述べたのと同様な効果が期待できる。
【００１９】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００２０】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照しつつ具体的に説明する。
【００２１】
図１〜図３は、本願発明に係るチップ型電子部品の具体例としてのチップ型アッテネータを示している。本実施形態のチップ型アッテネータＸは、基板１と、一対ずつの電極２ａ，２ｂと、３つの抵抗膜３ａ〜３ｃと、絶縁膜４とを備えている。一対ずつの電極２ａ，２ｂと３つの抵抗膜３ａ〜３ｃにより、いわゆるπ型の減衰回路が構成されている。
【００２２】
基板１は、たとえばアルミナセラミック製であり、１ｍｍ角あるいは数ｍｍ角程度のサイズを有するチップ状である。この基板１の一対の側縁部のそれぞれには、略半円状の切り欠き部１３が形成されている。基板１の他の一対の側縁部には、そのような切り欠き部は形成されておらず、切り欠き部１３は、チップ型アッテネータＸの向きを判断するのに役立つ。
【００２３】
一対の電極２ａは、グランド接続用の端子として利用される部分である。一対の電極２ｂの一方は入力端子として利用され、かつその他方は出力端子として利用される部分である。これら計４つの電極２ａ，２ｂは、第１の導電膜２１（２１ａ，２１ｂ）、第２の導電膜２２、第３の導電膜２３、第４の導電膜２４、および第５の導電膜２５を有している。この第５の導電膜２５の表面には、実装時のハンダ付け性を向上させるための手段として、ハンダメッキ膜６が形成されている。
【００２４】
第１の導電膜２１は、抵抗膜３ａ〜３ｃに直接接触する導電膜であり、基板１の四隅部分の近傍に分散配置されるようにして基板１の下向きの面１１上に形成されている。ただし、これら第１の導電膜２１は、基板１の側縁（エッジ）から適当な寸法Ｓ１，Ｓ２だけ離間するように形成されている。
【００２５】
第２の導電膜２２は、その一部分が第１の導電膜２１上に積層されるようにして基板１の面１１上に形成されている。この第２の導電膜２２は、第１の導電膜２１が未形成とされた上記の寸法Ｓ１，Ｓ２の領域上にも形成されており、この第２の導電膜２２の一部分は基板１の側縁まで延びている。この第２の導電膜２２のうち、基板１の側縁上に位置する端面は基板１の側面と面一状となっている。この第２の導電膜２２は、絶縁膜４の外面に接触するようにして絶縁膜４の側方に位置しており、この第２の絶縁膜２２の表面高さ（図１においては下方への高さ）は、絶縁膜４の表面の高さと同一、またはそれ以上の高さとされている。
【００２６】
第３の導電膜２３は、基板１の上向きの面１２のうち、第２の導電膜２２の真裏に相当する部分に設けられている。第４の導電膜２４は、いわゆる側面電極となる導電膜であり、その下部および上部が第２および第３の導電膜２２，２３に重なるようにして基板１の側面に形成されている。第５の導電膜２５は、電極２ａ，２ｂの全体の導電性を良好にするために形成されたものであり、第４の導電膜２４の表面の略全面を覆うように形成されている。上記した第１ないし第４の導電膜は、後述するように、たとえは銀などの金属粒子を含有する導電性ペースト材料を用いて製造されるのに対し、この第５の導電膜２５の材質はそれらよりも導電率の高いニッケルのメッキ層とされている。
【００２７】
抵抗膜３ａ〜３ｃは、それらの両端の一部が第１の導電膜２１上に重なるようにして基板１の面１１上に形成されている。これらの抵抗膜３ａ〜３ｃは、いわゆるπ型の減衰回路が構成されるように、抵抗膜３ａ，３ｂのそれぞれが電極２ａ，２ｂと導通し、かつ抵抗膜３ｃが一対の電極２ｂと導通した構成となっている。抵抗膜３ａ，３ｂの抵抗値は同一であるのに対し、抵抗膜３ｃの抵抗値はそれらとは異なっている。抵抗膜３ａ〜３ｃの抵抗値は、このチップ型アッテネータＸに要求される特性インピーダンスの値に応じて適宜選択される事項であり、その具体的な値は特定されるものではない。
【００２８】
絶縁膜４は、抵抗膜３ａ〜３ｃと各第１の導電膜２１の一部分を覆うように形成されている。この絶縁膜４は、アンダコートガラス層４１、ミドルコートガラス層４２、およびオーバコートガラス層４３が順次積層して構成された３層構造となっている。このような３層構造を採用すれば、チップ型アッテネータＸの製造過程において、たとえばレーザトリミングを適切に行なうことができるとともに、必要かつ十分な厚さを有しながらも絶縁膜４の表面を平面状に仕上げることができる。すなわち、抵抗膜に対してレーザトリミングを行なう場合、そのトリミング時に飛散する抵抗膜物質が既になされたトリミング部分に再付着することをアンダコートガラス層４１によって抑制することが可能となる。また、アンダコートガラス層４１上にミドルコートガラス層４２およびオーバコートガラス層４３を順次積層する構造とすれば、アンダコートガラス層４１上に多量のガラスのペーストを一度に印刷する場合と比較して、それぞれのガラス層４２，４３を薄くすることができる。したがって、ガラス層の表面は、表面張力によって凸曲面状になり難く、平面状に仕上げられる。
【００２９】
基板１の面１２には、標印５が設けられている。この標印５は、チップ型アッテネータＸの製品番号などを示すものであり、その材質はたとえば顔料を含むガラスである。
【００３０】
次に、チップ型アッテネータＸの製造方法の一例について説明する。
【００３１】
チップ型アッテネータＸを製造するには、図４に示されているような集合基板１０を準備する。この集合基板１０は、たとえばアルミナセラミック製であり、チップ型アッテネータＸを複数個取り可能なサイズを有している。同図の仮想線Ｌ１，Ｌ２は、この集合基板１０を複数のチップに分割する際の切断線であり、これら切断線Ｌ１，Ｌ２によって囲まれた長矩形状の領域が、１つのチップ型アッテネータＸの基板１となる単位領域Ａである。集合基板１０には、適当な幅および深さを有する縦横のスリットを切断線Ｌ１，Ｌ２に沿って形成しておくことにより、集合基板１０を複数のチップに分割するときの分断作業の容易化が図られるようにすることもできる。集合基板１０には複数の穴１３ａが形成されているが、これは切り欠き部１３となる部分である。
【００３２】
集合基板１０の各単位領域Ａの片面には、上述した複数の第３の導電膜２３および標印５を形成する。切断線Ｌ１を挟んで隣り合う２つの第３の導電膜２３については、繋がった状態に形成してもかまわない。第３の導電膜２３は、たとえば金属粒子を含有するガラスペーストを印刷し、かつこれを焼成することにより形成する。標印５は、顔料を含むガラスペーストを印刷し、かつこれを焼成することにより形成する。第３の導電膜２３と標印５との焼成を同時に行なうことも可能である。
【００３３】
次いで、集合基板１０の表裏を反転させてから、図５に示すように、各単位領域Ａの上記片面とは反対の面に、複数の第１の導電膜２１（２１ａ，２１ｂ）および複数の抵抗膜３ａ〜３ｃを形成する。複数の第１の導電膜２１は、第３の導電膜２３と同様な手法により形成するが、切断線Ｌ１，Ｌ２に対しては寸法Ｓ１，Ｓ２だけ離間するように形成する。このことにより、隣り合う２つの単位領域Ａの第１の導電膜２１どうしは、非導通となる。抵抗膜３ａ〜３ｃの形成は、たとえばペースト状の抵抗材料を印刷することにより未焼成の抵抗膜３ｃを形成した後に、これと同様な印刷手法によって未焼成の抵抗膜３ａ，３ｂのそれぞれを同時に形成し、その後これらの抵抗膜３ａ〜３ｃを一括して焼成する、といった手順で行なう。
【００３４】
その後は、図６に示すように、複数の絶縁膜４を形成する。絶縁膜４のアンダコートガラス層４１、ミドルコートガラス層４２、およびオーバコートガラス層４３は、いずれもガラスペーストの印刷およびその焼成により形成することが可能であるが、ミドルコートガラス層４２およびオーバコートガラス層４３の焼成は、後述する第２および第４の導電膜２２，２４の焼成と同時に行なうことが可能である。
【００３５】
絶縁膜４の形成途中において、アンダコートガラス層４１の形成後には、抵抗膜３ａ〜３ｃに対するレーザトリミングを行ない、減衰回路が所望の電気特性となるように調整する。レーザトリミングは、必ずしも抵抗膜３ａ〜３ｃの全てに対して行なう必要はなく、たとえば抵抗膜３ｃのみをトリミング対象としてもかまわない。上記電気特性の調整は、第１の導電膜２１に測定プローブをあてて抵抗値を測定しつつ、レーザ光をアンダコートガラス層４１の上からたとえば抵抗膜３ｃに照射して行なう。既述したとおり、隣り合う２つの単位領域Ａの第１の導電膜２１どうしは非導通状態に設けられているために、各単位領域Ａごとの抵抗値などの測定を適切に行なうことが可能である。
【００３６】
絶縁膜４の形成後には、図７に示されているように、未焼成である複数の第２の導電膜２２を形成する。このように、絶縁膜４の形成後に第２の導電膜２２を形成すれば、この第２の導電膜２２を絶縁膜４の側方においてこの絶縁膜４と同等高さ、あるいはそれ以上の高さに形成することができる。なお、この第２の導電膜２２の形成も、第１および第３の導電膜２１，２３と同様な手法で形成することが可能であるが、その焼成は、後述する第４の導電膜２４の焼成と同時に行なうことができる。また、第２の導電膜２２は、第１の導電膜２１とは異なり、切断線Ｌ１を挟んで隣り合う２つの第２の導電膜２２どうしが繋がるように形成する。
【００３７】
その後は、集合基板１０を各切断線Ｌ１に沿って切断することにより、複数の棒状基板に分割する。次いで、各棒状基板の側面には、複数の第４の導電膜２４を形成する。各第４の導電膜２４は、第２および第３の導電膜２２，２３と導通するように形成するが、これら第２および第３の導電膜２２，２３は、集合基板１０の切断前に各切断線Ｌ１を挟んで繋がっており、これらの端面は上記棒状基板の側面と面一状である。このため、第４の導電膜２４については、上記棒状基板の側面から第２および第３の導電膜２２，２３の端面にわたる一連の領域に対して適切に形成することができる。この第４の導電膜２４の形成は、金属粒子を含有するガラスペーストを塗布してからこれを焼成して行なうが、この焼成時には、ミドルコートガラス層４２、オーバコートガラス層４３、および第２の導電膜２２の焼成も同時に行なうことができる。
【００３８】
次いで、第４の導電膜２４の表面にニッケルメッキを施すことにより第５の導電膜２５を形成してから、その上にハンダメッキ膜６を形成する。最後に、上記棒状基板を各切断線Ｌ２に沿って切断することにより複数の基板１に分割する。第５の導電膜２５およびハンダメッキ膜６の形成は、上記棒状基板を複数の基板１に分割した後に行なってもよい。
【００３９】
上記した一連の作業により、チップ型アッテネータＸが製造される。好ましくは、このチップ型アッテネータＸの製造後には、測定プローブを第２の導電膜２２にあてることにより、チップ型アッテネータＸの特性値を測定し、最終の品質検査を行なう。
【００４０】
次に、上記のチップ型アッテネータＸの作用について説明する。
【００４１】
図１に示すように、このチップ型アッテネータＸを回路基板７に実装するときには、抵抗膜３ａ〜３ｃが形成されている基板１の面１１が下向きとなる姿勢とする。このような姿勢にすれば、端子部７０から抵抗膜３ａ〜３ｃに至るまでの電流経路を短くし、ハンダの電気抵抗の影響を受け難くすることができるために、このチップ型アッテネータＸの本来の電気特性またはそれに非常に近い電気特性が得られることとなる。
【００４２】
このチップ型アッテネータＸにおいては、電極２ａ，２ｂの第２の導電膜２２は、絶縁膜４の表面と同一高さ、またはそれよりも下方に突出した高さとされていることにより、電極２ａ，２ｂの第４の導電膜２４の下部は、絶縁膜４よりも下方に突出している。このため、既述した従来技術の場合とは異なり、絶縁膜４が回路基板７に当接することにより電極２ａ，２ｂが端子部７０の上方に浮いてしまうといったことはなく、電極２ａ，２ｂを端子部７０に対して適切に接触させることができる。したがって、端子部７０に対する電極２ａ，２ｂのハンダ付けが適切に行なわれる。
【００４３】
このハンダ付けに際しては、第４の導電膜２４に沿って立ち上がるハンダフィレットを形成することが可能であり、このことによりハンダの接合強度をさらに高めることができる。上記ハンダフィレットは、端子部７０から抵抗膜３ａ〜３ｃに向かう電流経路にはならないために、このハンダフィレットが大きく形成されているからといって、このチップ型アッテネータＸによって得られる電気特性に大きな狂いは生じない。また、第２の導電膜２２は、絶縁膜４の側方において第１の導電膜２１よりも広い面積をもつように形成されているために、このことにより電極２ａ，２ｂに対するハンダの接合面積が大きくなり、ハンダ接合強度をより高めることが可能となる。上記したチップ型アッテネータＸの実装姿勢においては、標印５が基板１の上向き面上に位置する。したがって、この標印５の確認が容易となり、製品管理などに際しても便利となる。
【００４４】
本願発明は、上述した実施形態の内容に限定されるものではない。
【００４５】
たとえば、図８に示すように、第３ないし第５の導電膜を有しない構成とすることもできる。このような構成であっても、第２の導電膜２２の表面の高さが絶縁膜４の表面の高さと同一か、またはそれ以上の高さであると、絶縁膜４が回路基板７に当接しないようにして電極２ａ，２ｂを端子部７０に対して適切に接触させることが可能である。また、第２の導電膜２２が絶縁膜４の表面の高さよりも低くされていてもかまわない。このような構成であっても、第２の導電膜２２に相当する部分を有しない従来技術と比較すると、絶縁膜と電極との段差を小さくすることができるために、その分だけ電極へのハンダ付けを適切に行なうことが可能である。
【００４６】
チップ型アッテネータの減衰回路は、π型と称されるものに限定されない。Ｔ型やＬ型と称されるタイプの減衰回路とすることも可能である。したがって、抵抗膜や電極の具体的な数も限定されない。さらには、既に述べたとおり、本願発明に係るチップ型電子部品は、１つの抵抗膜とこれに導通する一対の電極とを有するチップ型抵抗器として構成することもできる。
【００４７】
絶縁膜は、アンダー、ミドル、およびオーバの各コート層からなる３層構造に限定されない。たとえばアンダコート層上にオーバコート層を積層した２層構造であってもよく、さらには一層構造にすることもできる。絶縁膜の材質もガラスに限定されない。抵抗膜や電極も、ガラスペーストなどを印刷・焼成したものに限らず、その具体的な形成方法などは問うものではない。
【図面の簡単な説明】
【図１】本願発明に係るチップ型電子部品の一例を示す断面図である。
【図２】図１のＩＩ−ＩＩ矢視底面図である。
【図３】図１のＩＩＩ−ＩＩＩ矢視平面図である。
【図４】図１〜図３に示すチップ型電子部品の製造に用いられる集合基板の一例を示す要部平面図である。
【図５】図１〜図３に示すチップ型電子部品の製造方法の一工程を示す要部平面図である。
【図６】図１〜図３に示すチップ型電子部品の製造方法の他の工程を示す要部断面図である。
【図７】図１〜図３に示すチップ型電子部品の製造方法の他の工程を示す要部断面図である。
【図８】本願発明に係るチップ型電子部品の他の例を示す断面図である。
【図９】従来のチップ型電子部品の一例を示す斜視図である。
【図１０】図９に示すチップ型電子部品の使用状態を示す断面図である。
【符号の説明】
Ｘ　チップ型アッテネータ（チップ型電子部品）
１　基板
２ａ，２ｂ　電極
３ａ〜３ｃ　抵抗膜
４　絶縁膜
５　標印
１１　面（片面）
１２　面
２１　第１の導電膜
２２　第２の導電膜
２３　第３の導電膜
２４　第４の導電膜
２５　第５の導電膜

Claims

基板の片面に形成された少なくとも１つの抵抗膜と、この抵抗膜に導通する複数の電極と、上記抵抗膜を覆う絶縁膜と、を有しているチップ型電子部品であって、
上記各電極は、上記抵抗膜に接触するようにして上記基板の上記片面に形成された第１の導電膜と、この第１の導電膜上に積層され、かつ上記絶縁膜の側方に位置するように形成された第２の導電膜とを含んで構成されていることを特徴とする、チップ型電子部品。
上記基板上における上記第２の導電膜の表面の高さは、上記絶縁膜の表面の高さと同一またはそれ以上とされている、請求項１に記載のチップ型電子部品。
上記各第１の導電膜は、上記基板の側縁から離間するように形成されており、かつ上記各第２の導電膜は、上記各第１の導電膜上から上記側縁まで延びている、請求項１または２に記載のチップ型電子部品。
上記基板の上記片面とは反対の面には、上記第２の導電膜に対応する第３の導電膜が設けられており、かつ上記基板の側面には、上記第２および第３の電極に繋がった第４の導電膜が形成されている、請求項３に記載のチップ型電子部品。
上記基板の上記片面とは反対の面には、標印が設けられている、請求項１ないし４のいずれかに記載のチップ型電子部品。
上記抵抗膜および上記複数の電極が減衰回路を形成しているチップ型アッテネータとして構成されている、請求項１ないし５のいずれかに記載のチップ型電子部品。
基板の片面に少なくとも１つの抵抗膜と複数の電極とを導通させて形成する工程と、上記抵抗膜を覆う絶縁膜を形成する工程と、を有しているチップ型電子部品の製造方法であって、
上記各電極を形成する工程は、上記基板の上記片面に上記抵抗膜に接触させるための第１の導電膜を形成する工程と、上記絶縁膜の形成後において上記第１の導電膜上に第２の導電膜を積層させて形成する工程と、を含んでいることを特徴とする、チップ型電子部品の製造方法。