JP3679677B2 - 抵抗付き回路基板及びその製造方法 - Google Patents
抵抗付き回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP3679677B2 JP3679677B2 JP2000055011A JP2000055011A JP3679677B2 JP 3679677 B2 JP3679677 B2 JP 3679677B2 JP 2000055011 A JP2000055011 A JP 2000055011A JP 2000055011 A JP2000055011 A JP 2000055011A JP 3679677 B2 JP3679677 B2 JP 3679677B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance value
- circuit board
- trimming
- intermediate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の属する技術分野】
本発明は、所要の抵抗値を有する抵抗体を一部に接続した閉ループ回路を有する抵抗付き回路基板及びその製造方法に関する。
【0002】
【従来の技術】
絶縁層の上に電子回路を有する配線基板等では、回路の一部に抵抗体を接続した閉ループ回路を形成する場合がある。
上記閉ループ回路を得るため、従来においては、次のような方法が用いられていた。即ち、図6(A)に示すように、先ず絶縁層30の上に円弧形の一対の配線31,31と、これらが互いに近接する端部32,33間を接続する抵抗体34とからなる開回路を形成する。この状態で、端部32,33間に通電することにより、抵抗体34の抵抗値を測定する。この際、所要の抵抗値にするため、抵抗体34をレーザなどにより除去する等のトリミングを行う。
【0003】
次いで、図6(B)に示すように、配線31,31の他方の端部35,35間に配線36を接続することにより、所要の抵抗値を有する抵抗体34を含む平面視で略逆Ω形の閉ループ回路38を形成する方法がある。
しかしながら、図6に示した方法では、トリミングによる抵抗体34の抵抗値を精度良く設定できる反面、工数が多くコスト高になる、という問題があった。
【0004】
一方、閉ループ回路の一部を形成する抵抗体Raにおいて、トリミングする予定の上記抵抗体の付近にモニタ抵抗体(ダミー抵抗体)Rbを形成し、このモニタ抵抗体Rbの抵抗値を測定しつつトリミングすると共に、同時に抵抗体Raをトリミングして所要の抵抗値にする方法もある。しかしながら、この方法では抵抗体Raの抵抗値を実際に測定しないため、その抵抗値の精度が低くなり、例えば求める抵抗値の規格範囲を外れてしまう、という問題があった。
【0005】
【発明が解決すべき課題】
本発明は、以上において説明した従来の技術における問題点を解決し、閉ループ回路の一部を形成する抵抗体を、所要の抵抗値に精度良く容易に設定できる抵抗付き回路基板とその製造方法を提供する、ことを課題とする。
【0006】
【課題を解決するための手段】
本発明は、上記課題を解決するため、閉ループ回路の一部に含まれるトリミング予定の抵抗体を複数に分割し、分割された部分抵抗体毎の各抵抗値を基に抵抗体をトリミングすること、に着想して成されたものである。
即ち、本発明の抵抗付き回路基板(請求項1)は、絶縁層の上に形成され且つ平面視で略逆Ω形を呈する配線と、係る配線の両端部間に接続され且つ一部にトリミングされる予定の抵抗体とを配置した閉ループ回路と、前記抵抗体の中間に設けられ且つ当該抵抗体を複数に分割する中間電極と、を含み、前記中間電極は、前記抵抗体を複数に分割し且つ当該抵抗体のトリミング後に切断される予定のダミーパターンを含む、ことを特徴とする。
【0007】
これによれば、中間電極により例えば二分割された抵抗体における各部分抵抗体毎の各抵抗値を合計した合成抵抗値を基準として、抵抗体をトリミングすることにより、狙いとする抵抗値に精度良く設定した抵抗体を一部に含む閉ループ回路を有する回路基板とすることが容易となる。例えば、抵抗体を中間電極により等分に二分割することにより、一対の部分抵抗体の抵抗値R1とR2との合成抵抗値(1/R=1/R1+1/R2)を測定することができる。このため、係る合成抵抗値に基づいて抵抗体をその基準抵抗値に一致させるように、抵抗体の一部を例えばレーザで除去するトリミングにより所要抵抗値の抵抗体にすることが容易となる。従って、所要抵抗値の抵抗体を含む抵抗付き閉ループ回路を有する回路基板とすることが容易となる。
しかも、前記抵抗付き回路基板によれば、トリミングの後で抵抗体に接触するダミーパターンを切断するのみで、所要抵抗値の抵抗体をループ回路内に配置できると共に、トリミング時において抵抗体の抵抗値を測定する際に、プローブを立てるために十分な電極面積を確保することが可能となる。
【0008】
また、前記中間電極は、前記抵抗体の長手方向における中間に単数又は複数が配置されている、抵抗付き回路基板(請求項2)も含まれる。
これによれば、中間電極が、抵抗体をその長手方向に二分割又は三分割以上で且つ等間隔又は不等間隔に分割しても、上記同様に例えば一対の部分抵抗体の各抵抗値から、抵抗体全体の合成抵抗値を容易に測定でき、精度の良いトリミングを行うことができる。また、抵抗体を三つ以上に分割する場合、ガード電極法により部分抵抗体毎の抵抗値を測定することができる。更に、抵抗体を不等間隔に分割した場合でも、後述するように、個々の部分抵抗体間における抵抗値に、それぞれに分割した長さの差に比例した比を加算することにより、合成抵抗値や個別の抵抗値を容易に測定することができる。
【0009】
更に、前記中間電極のダミーパターンは、前記抵抗体の中間における幅方向の一部のみを覆う、抵抗付き回路基板(請求項3)も本発明に含まれる。これによっても、前記と同様の効果が得られる。
【0010】
一方、本発明の抵抗付き回路基板の製造方法(請求項4)は、絶縁層の上に平面視で略逆Ω形を呈する配線と、係る配線の両端部間に接続される抵抗体と、からなる閉ループ回路を形成すると共に、上記抵抗体の中間に当該抵抗体を複数に分割する中間電極を形成する工程と、分割された複数の部分抵抗体の合成抵抗値又は個別の抵抗値に基づいて、上記抵抗体全体における所望の抵抗値に近似するようにトリミングする工程と、係るトリミング工程の後に、上記中間電極において前記抵抗体を分割していたダミーパターンを切断する工程と、を含む、ことを特徴とする。
これによれば、抵抗体の中間にこれを複数に分割する中間電極を配置し、例えば二分割された各部分抵抗体の合成抵抗値を測定すると共に、これらを合計した合成抵抗値を基にして抵抗体をトリミングすることにより、抵抗体の抵抗値を所要の抵抗値に精度良く設定することができる。しかも、合成抵抗値を計測しながらトリミングが行えるため、少ない工数で精度良く抵抗値を設定できる。このため、工程が複雑にならず且つ全体の工程数も増やすことなく、上記のような抵抗体を一部に含む閉ループ回路を有する回路基板を容易に提供することができる。しかも、抵抗体に接触するダミーパターン付近のみを切断する簡単な工程により、所要抵抗値の抵抗体をループ回路内に配置することができる。
【0011】
また、前記トリミング工程は、前記抵抗体の一方の側面全体を研削するようにトリミングするスキャントリムを行うか、あるいは、前記抵抗体にレーザを照射して、当該抵抗体に略L字形のスリット、または、上記抵抗体の両側面に沿って交互に複数のスリットを形成するものである、抵抗付き回路基板の製造方法(請求項5)も含まれる。これによれば、次の切断工程を容易に行えると共に、上記スキャントリムの場合、中間電極により分割される部分抵抗体の各抵抗値の測定と平行して行えるので、製造工数を増やさずに済む。また、交互にスリットを形成する形態では、中間電極により分割される部分抵抗体の抵抗値を低減する値に応じて、スリットの数を設定たり、徐々に増やしていく調整を行うことができる。
尚、抵抗体を三つ以上に分割する場合には、各部分抵抗体毎の抵抗値を個別に測定し、それぞれを所望の抵抗値に近似するようトリミング(ガード電極法)することができる。また、上記閉ループ回路を形成する工程と上記抵抗体を複数に分割する中間電極を形成する工程とを、個別の工程として行うことも可能である。更に、本発明の回路基板には、絶縁基板等の絶縁層上に上記抵抗体を一部に有する閉ループ回路を同じレベルにて形成する形態の他、絶縁層を挟んだ上下の配線層間に跨って、上記閉ループ回路を形成した多層配線基板の形態も含まれる。
【0012】
【発明の実施の形態】
以下において本発明の実施に好適な形態を図面と共に説明する。
図1(A)は、本発明の回路基板1を示す。この基板1は、絶縁層2の上に平面視で略逆Ω形を呈する配線4と、その端部5,6間に抵抗体10とを配置した閉ループ回路3を形成している。端部5,6には、図示しない配線層と導通するための端子部7,8が接続されている。尚、上記配線4はCuをスパッタリングした上にCu・Ni・Auメッキすることにより、また、抵抗体10はTa2Nを絶縁層2の表面にスパッタリング等することにより形成される。
また、抵抗体10は、所要の抵抗値にするため、追ってトリミングすることが予定されている。このため、図1(A)に示すように、抵抗体10の長手方向の中央において、これを部分抵抗体11,12に二分割するCu製の中間電極14が配置されている。この中間電極14は、抵抗体10の表面に接触するダミーパターン16と、その基端の端子部15とからなる。
【0013】
上記抵抗体10の抵抗値をR、部分抵抗体11,12の抵抗値をR1,R2、中間電極14の端子部15をX、配線4の端子部8をYとする。そして、X・Y間に通電した際におけるX・Y間の抵抗値は、X・Y間に部分抵抗体11,12を並列に配置した図1(B)の回路S1に示すように、それぞれの等価な抵抗値R1と抵抗値R2との合計値となる。上記回路S1中において配線4は、部分抵抗体11(R1)と端子部8(Y)との間に位置する。この場合、X・Y間における抵抗体10全体の合成抵抗値(RXY)は、数式1により算出される。尚、上記R1,R2は、それぞれ上記Rの2分の1とする。
【0014】
【数1】
RXY=(R1×R2)/(R1+R2)=R/4
【0015】
例えば、抵抗体10における抵抗値Rの規格が100Ω±2%である場合、上記合成抵抗値(RXY)を測定しつつ、これが25Ωになるように、抵抗体10に対し後述するトリミングを施すことにより、上記規格の範囲内に抵抗値Rを精度良く設定することができる。
また、図1(A)のように中間電極14を抵抗体10の長手方向における中央の位置で抵抗体10が等間隔に分割されるのでなく、両側が不等間隔になる位置に配置して、抵抗体10を二分割しても良い。
仮に、部分抵抗体11,12間の長さの相違に比例して、部分抵抗体11の抵抗値R1が部分抵抗体12の抵抗値R2よりも2倍大きいと、R1は2/3RでR2は1/3Rとなる。しかも、抵抗体10の抵抗値Rの規格が100Ω±2%である場合、前記回路S1中のX・Y間における抵抗体10全体の合成抵抗値(RXY)は、数式2により算出される。
【0016】
【数2】
RXY=(R1×R2)/(R1+R2)=2/9・R=22.2Ω
【0017】
上記合成抵抗値(RXY)を直接測定しながら、抵抗体10をトリミングするため、合成抵抗値(RXY)を22.2Ω±2%の範囲に容易に設定できる。また、数式2から、部分抵抗体11の抵抗値R1は66.6Ωとなる。更に、部分抵抗体12の抵抗値R2は、抵抗値R1の1/2であるため、33.3Ωとなる。
従って、抵抗体10の全体の抵抗値Rは、上記抵抗値R1及び抵抗値R2を合計した99.9Ωとなり、前記規格100Ω±2%の範囲内に入る。即ち、抵抗体10を等分に分割しない場合でも、部分抵抗体11,12の抵抗値R1,R2の和を基に、抵抗体10の抵抗値Rを精度良く規格内に納めることができる。
尚、中間電極14により抵抗体10を等分に分割した方が好ましい。何故なら規格がR±X%の場合、Rの値の高い方が抵抗値の絶対値で幅が広くなる分広がり、係る拡大した目的の規格の範囲内に含まれるよう、トリミングする幅を広くすることができる故である。
【0018】
以上に説明した抵抗体10のトリミングの後、中間電極14のダミーパターン16を、抵抗体10とその端子部15との中間17で切断する。尚、特に高周波用回路基板としてを使用する場合には、ダミーパターン16にて抵抗体10からはみ出す部分が大きい程、インピーダンスを持つため、高周波の信号が上記はみ出し部分で不用意な伝播をしないように、可及的に抵抗体10に近い位置で切断することが望ましい。
以上の結果、図1(A)に示したように、規格内に抵抗値Rを精度良くを設定した抵抗体10を一部に含む閉ループ回路3を絶縁層2上に有する回路基板1を、得ることができる。
尚、図1(B)に示した並列回路S1が形成されるならば、端部5,6間の配線4は絶縁層2の上に限らず、その上層又は下層に位置する図示しない配線層内において形成することも可能である。また、絶縁層2には、例えばガラス−エポキシ樹脂の複合材からなる基板や、エポキシ樹脂を主成分とする樹脂絶縁層、或いはアルミナ等のセラミック等が含まれる。
【0019】
図2(A)は、前記回路基板1の応用形態の回路基板1aを示す。回路基板1aも、絶縁層2の上に平面視で略逆Ω形を呈する配線4と、その端部5,6間に抵抗体10とを配置した閉ループ回路3を形成すると共に、端部5,6には端子部7,8が接続されている。また、抵抗体10の長手方向に沿って、これを部分抵抗体11,12,13に三分割する中間電極14,18が等間隔に配置される。
図2(A)で右側の中間電極14は、前記と同じくダミーパターン16と、その基端の端子部15とからなる。左側の中間電極18は、Cuからなるパターンで、回路基板1a内の他の配線と導通されており、その基端に端子部19を有する。
【0020】
上記抵抗体10の抵抗値をR、部分抵抗体11,12,13の抵抗値をR1,R2-1,R2-2とし、中間電極14の端子部15をX、配線4の端子部8をY、中間電極18の端子部19をZとする。すると、図2(B)に示す三つの抵抗R1,R2-1,R2-2をX,Y,Zで接続した等価回路の閉ループ回路S2が形成される。
抵抗体10のトリミングは、次のようにして行う。例えば、部分抵抗体11の抵抗値R1を測定する場合、図2(A),(B)において、Z及びXの電位を等価にして、且つZ−X間の電流値が0になるよう制御した状態で、Z−Y間における電流及び電圧から上記抵抗値R1を測定するガード電極法を行う。同様の方法に基づいて、部分抵抗体12,13の抵抗値R2-1,R2-2も測定する。そして、抵抗値R1,R2-1,R2-2が部分抵抗体11〜13への設定すべき抵抗値となるように、抵抗体10をトリミングする。これより、抵抗体10全体の抵抗値Rを基準値に対し±2%の範囲内に容易に納めることができる。
【0021】
尚、抵抗体10を不等間隔に三分割する場合でも、部分抵抗体11〜13の抵抗値R1,R2-1,R2-2間のそれぞれ比を、上記合成抵抗値RX〜Zの算出に加味することにより、上記抵抗値Rを基準値±2%の範囲内に容易に入ることが可能となる。上記トリミングの後、前記同様に中間電極14のダミーパターン16を切断する。
以上のような回路基板1aによっても、抵抗体10の抵抗値Rを精度良く設定した閉ループ回路3を形成することができる。尚、抵抗体10を四つ以上に等間隔又は不等間隔に分割しても、上記と同様にして抵抗体10の抵抗値Rを精度良く設定することが可能である。
【0022】
図3及び図4は、前記回路基板1,1aの製造方法に関する。
図3(A)は、絶縁層2の上に、前記抵抗体10となる例えばTa2Nからなる絶縁体20をスパッタリングにより被覆して成膜した状態を示す。この絶縁体20上に、図3(B)に示すように、例えばエポキシ樹脂を主成分とする感光性の樹脂21を形成した後、所定のパターンを有する図示しないマスクを介した露光及び現像を上記樹脂21に施すことにより、樹脂21に所定パターン22が形成される。
かかる状態で、レジスト21間から露出する絶縁体20に対し、エッチング液を接触させた後、上記レジスト21を剥離する。この結果、図3(C)に示すように、絶縁体20は上記パターン22に倣った絶縁部23,24に形成される。
【0023】
次に、図3(D)に示すように、上記絶縁部23,24の上に、Ti層25及びPd層26をスパッタリングにより順次形成する。表層のPd層26の上に、図3(E)に示すように、前記同様の方法によりパターンレジスト27を形成する。
更に、図3(F)に示すように、パターンレジスト27内の隙間に、Auメッキ又はCu・Ni・Auメッキを施して、パターンメッキ層28を形成する。次いで、3(G)に示すように、上記レジスト27を剥離した後、その跡に形成される隙間から露出するTi層25とPd層26とに対しエッチングを施す。
【0024】
この結果、図3(H)に示すように、左側の絶縁部23上の両端と中央に、隙間29を介してTi層25、Pd層26、及び上記メッキ層28をそれぞれ積層した前記図1(A)に示した抵抗体10が得られる。また、右側の絶縁部24上の両端と中間二カ所に、隙間29を介して四組のTi層25、Pd層26、及びメッキ層28をそれぞれ積層した前記図2(A)に示した抵抗体10が形成される。そして、これらの抵抗体10を絶縁層2と共に、大気中で約400〜470℃に加熱することにより、露出した絶縁部(Ta2N)23,24の表面を酸化して安定化させる。尚、上記Pd層26は、Cu層に替えて形成しても良い。
その後、上記メッキ層28を介して、前記中間電極14のダミーパターン16、中間電極18、配線4の端部5,6が接続される。また、上記抵抗体10の形成と平行して、上記と同様の方法により抵抗体10の付近に前記配線4もその端部5,6を抵抗体10の両端に接触させつつ形成されている。これにより、前記図1(A),図2(A)に示した回路基板1,1aが得られる。
【0025】
図4は、抵抗体10のトリミング方法に関する。図4(A)は、図3の方法で製造された回路基板1,1aの抵抗体10(R)を模式的に示し、一対の側面Ra,Rb及び両端部r1,r2を有する。前述したように、抵抗体10の中間には前記中間電極14のダミーパターン16、及び/又は、中間電極18が配置され、分割された部分抵抗体11,12等の抵抗値R1,R2等を測定する。これらから合成抵抗値RXYの目標とすべき抵抗値が算出される。
そして、図4(B)に示すように、例えば一方の側面Ra全体を研削するようにトリミングTするスキャントリムを施すことにより、抵抗体10全体の抵抗値Rを規格内に精度良く納めることができる。尚、上記トリミングTは、部分抵抗体11,12の抵抗値R1,R2の測定と平行して行えるので、製造工程を増やさず確実に前記回路基板1,1aを得ることができる。
【0026】
図4(C)は、異なるトリミング方法を示し、レーザ(YAG、CO2、エキシマ等)を、抵抗体10の側面Raから直角にその軸心付近に向けて照射しつつ走査した後、途中から長手方向に沿って走査することにより、平面視で略L字形のスリットsを形成する方法(Lカット)である。
また、図4(D)は、更に異なるトリミング方法を示し、抵抗体10の側面Ra,Rbから幅方向に沿って交互にレーザを照射しつつ走査することにより、スリットsを側面Ra,Rbに沿って交互に複数形成する(マルチカット)方法である。この際、例えば部分抵抗体11,12等の抵抗値R1,R2等を低減する値に応じて、部分抵抗体11,12等に形成するスリットsの数を設定したり、徐々に増やす等の調整を行うことができる。
尚、以上の他に、抵抗体10にレーザを照射して、その中間に貫通孔や凹みを形成することによっても、トリミングを施すことが可能である。
【0027】
本発明は、以上において説明した各形態に限定されるものではない。
例えば、図5(A)に示すように、前記と同じ閉ループ回路3内に配置した抵抗体10の中間において、ダミーパターン16が抵抗体10の幅方向の一部のみを覆う中間電極14aを配置した回路基板1bとすることもできる。
尚、図5(B)に示すように、閉ループ回路3内に配置した抵抗体10の中間において、その幅方向の範囲のみを覆う小型の中間電極14bを配置した参考形態の回路基板1cとすることもできる。これによれば、上記電極14bにはダミーパターンがないので、トリミング後において前記切断工程を省略することができる。尚、高周波用回路として使用する場合、中間電極14等にて抵抗体10からはみ出す部分が大きい程、インピーダンスを持つことなるが、上記ダミーパターンによるはみ出し部分のない電極14bを用いることにより、インピーダンスの発生を防止することができる。
更に、抵抗体10や配線4の形成には、前記スパッタリングの他、素材を所定パターンにスクリーン印刷し且つ焼成する方法も適用可能である。この場合、焼成に耐えるため、絶縁層2にはセラミックシートを用いる。
また、前記製造方法において、配線4と抵抗体10及び中間抵抗体14を略平行して形成したが、これらを別々の工程によって形成することも可能である。
【0028】
【発明の効果】
以上において説明した本発明の回路基板によれば、中間電極により複数に分割された抵抗体における各部分抵抗体毎の各抵抗値を測定したり、或いは、各抵抗値の合成抵抗値を測定し、これらを基に抵抗体をトリミングすることにより、狙いとする抵抗値に精度良く設定した抵抗体と前記配線とからなる閉ループ回路を有する回路基板とすることが容易となる。しかも、トリミングの後で抵抗体に接触するダミーパターンを切断するのみで、所要抵抗値の抵抗体をループ回路内に配置できると共に、トリミング時において抵抗体の抵抗値を測定する際に、プローブを立てるために十分な電極面積を確保することが可能となる。
【0029】
また、本発明の回路基板の製造方法によれば、前記配線の両端部間を接続する抵抗体の中間にこれを複数に分割する中間電極を配置し、分割された複数の部分抵抗体の合成抵抗値又は個別の抵抗値に基づいて、抵抗体をトリミングすることにより、抵抗体全体の抵抗値を精度良く設定できる。しかも、合成抵抗値や個別の抵抗値を計測しながら、トリミングを行えるので、少ない工数で精度良く抵抗値を設定できるので、工程が複雑にならず工程数も増やすことなく、上記のような抵抗体を一部に含む閉ループ回路を有する回路基板を容易に提供することができる。しかも、抵抗体に接触するダミーパターン付近のみを切断する簡単な工程により、所要抵抗値の抵抗体をループ回路内に配置することができる。
【図面の簡単な説明】
【図1】(A)は本発明の回路基板を示す平面図、(B)は(A)中の回路を示す概略図。
【図2】(A)は図1(A)の回路基板の応用形態を示す平面図、(B)は(A)中の回路を示す概略図。
【図3】(A)〜(H)は本発明の回路基板の製造方法における各工程を示す概略図。
【図4】(A)〜(D)は図3(H)の後に行うトリミング工程を示す概略図。
【図5】(A)は異なる形態の回路基板を示す平面図、(B)は参考形態の回路基板を示す平面図。
【図6】(A)及び(B)は従来の回路基板におけるトリミング工程を示す概略図。
【符号の説明】
1,1a,1b…………回路基板
2…………………………絶縁層
3…………………………閉ループ回路
4…………………………配線
10………………………抵抗体
11,12,13…………部分抵抗体
14,14a,18……中間電極
16………………………ダミーパターン
T…………………………トリミング
Claims (5)
- 絶縁層の上に形成され且つ平面視で略逆Ω形を呈する配線と、係る配線の両端部間に接続され且つ一部にトリミングされる予定の抵抗体とを配置した閉ループ回路と、
上記抵抗体の中間に設けられ且つ当該抵抗体を複数に分割する中間電極と、
を含み、
上記中間電極は、上記抵抗体を複数に分割し且つ当該抵抗体のトリミング後に切断される予定のダミーパターンを含む、
ことを特徴とする抵抗付き回路基板。 - 前記中間電極は、前記抵抗体の長手方向における中間に単数又は複数が配置されている、ことを特徴とする請求項1に記載の抵抗付き回路基板。
- 前記中間電極のダミーパターンは、前記抵抗体の中間における幅方向の一部のみを覆う、ことを特徴とする請求項1又は2に記載の抵抗付き回路基板。
- 絶縁層の上に平面視で略逆Ω形を呈する配線と、係る配線の両端部間に接続される抵抗体と、からなる閉ループ回路を形成すると共に、上記抵抗体の中間に当該抵抗体を複数に分割する中間電極を形成する工程と、
分割された複数の部分抵抗体の合成抵抗値又は個別の抵抗値に基づいて、上記抵抗体全体における所望の抵抗値に近似するようにトリミングする工程と、
上記トリミング工程の後に、上記中間電極において前記抵抗体を分割していたダミーパターンを切断する工程と、を含む、
ことを特徴とする抵抗付き回路基板の製造方法。 - 前記トリミング工程は、前記抵抗体の一方の側面全体を研削するようにトリミングするスキャントリムを行うか、あるいは、前記抵抗体にレーザを照射して、当該抵抗体に略L字形のスリット、または、上記抵抗体の両側面に沿って交互に複数のスリットを形成するものである、
ことを特徴とする請求項4に記載の抵抗付き回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000055011A JP3679677B2 (ja) | 2000-02-29 | 2000-02-29 | 抵抗付き回路基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000055011A JP3679677B2 (ja) | 2000-02-29 | 2000-02-29 | 抵抗付き回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001244596A JP2001244596A (ja) | 2001-09-07 |
JP3679677B2 true JP3679677B2 (ja) | 2005-08-03 |
Family
ID=18576199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000055011A Expired - Fee Related JP3679677B2 (ja) | 2000-02-29 | 2000-02-29 | 抵抗付き回路基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3679677B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101292047B1 (ko) * | 2012-01-03 | 2013-08-01 | 김도영 | Pcb 카본저항 검사장치 |
-
2000
- 2000-02-29 JP JP2000055011A patent/JP3679677B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101292047B1 (ko) * | 2012-01-03 | 2013-08-01 | 김도영 | Pcb 카본저항 검사장치 |
Also Published As
Publication number | Publication date |
---|---|
JP2001244596A (ja) | 2001-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4204029B2 (ja) | チップ抵抗器 | |
JP2002064002A (ja) | チップ抵抗器およびその製法 | |
JPH05234725A (ja) | チップ型複合電子部品の製造方法 | |
JPH08306503A (ja) | チップ状電子部品 | |
JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
JP3679677B2 (ja) | 抵抗付き回路基板及びその製造方法 | |
JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
JP4780689B2 (ja) | チップ抵抗器 | |
JPH0774002A (ja) | 電子部品の製造方法 | |
JPH08102403A (ja) | 抵抗器およびその製造方法 | |
JP5262159B2 (ja) | 薄膜チップ抵抗器の製造方法 | |
JP2000030902A (ja) | チップ型抵抗器とその製造方法 | |
JPS6367353B2 (ja) | ||
JPS62276801A (ja) | 混成集積回路装置 | |
JP2003297670A (ja) | チップ型複合部品 | |
JPH07193342A (ja) | 電子部品の実装回路基板 | |
JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
JP2022029980A (ja) | 配線基板 | |
JP3767084B2 (ja) | 抵抗器の製造方法 | |
JPH05267813A (ja) | 厚膜回路基板、その製造方法および厚膜回路基板製造用基板 | |
JPH0856064A (ja) | コンデンサ付き基板とその製造方法 | |
JP2000252779A (ja) | Rcフィルタ | |
JPH10189302A (ja) | チップ型抵抗器の構造及びその製造方法 | |
JP2000299213A (ja) | 多連チップ抵抗器およびその製造方法 | |
JPH08330115A (ja) | ネットワーク電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050513 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |