JP2001244596A - 抵抗付き回路基板及びその製造方法 - Google Patents
抵抗付き回路基板及びその製造方法Info
- Publication number
- JP2001244596A JP2001244596A JP2000055011A JP2000055011A JP2001244596A JP 2001244596 A JP2001244596 A JP 2001244596A JP 2000055011 A JP2000055011 A JP 2000055011A JP 2000055011 A JP2000055011 A JP 2000055011A JP 2001244596 A JP2001244596 A JP 2001244596A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance value
- circuit board
- trimming
- intermediate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
の抵抗値に精度良く容易に設定できる抵抗付き回路基板
とその製造方法を提供する。 【解決手段】絶縁層2の上に形成されると共に、略逆Ω
形の配線4の端部5,6間に配置され、且つトリミング
される予定の抵抗体10を接続した閉ループ回路3と、
上記抵抗体10の中間に設けられ且つ当該抵抗体10を
二分割するダミーパターン16を有する中間電極14
と、を含む、抵抗付き回路基板1。
Description
する抵抗体を一部に接続した閉ループ回路を有する抵抗
付き回路基板及びその製造方法に関する。
等では、回路の一部に抵抗体を接続した閉ループ回路を
形成する場合がある。上記閉ループ回路を得るため、従
来においては、次のような方法が用いられていた。即
ち、図6(A)に示すように、先ず絶縁層30の上に円弧
形の一対の配線31,31と、これらが互いに近接する
端部32,33間を接続する抵抗体34とからなる開回
路を形成する。この状態で、端部32,33間に通電す
ることにより、抵抗体34の抵抗値を測定する。この
際、所要の抵抗値にするため、抵抗体34をレーザなど
により除去する等のトリミングを行う。
1,31の他方の端部35,35間に配線36を接続す
ることにより、所要の抵抗値を有する抵抗体34を含む
平面視で略逆Ω形の閉ループ回路38を形成する方法が
ある。しかしながら、図6に示した方法では、トリミン
グによる抵抗体34の抵抗値を精度良く設定できる反
面、工数が多くコスト高になる、という問題があった。
体Raにおいて、トリミングする予定の上記抵抗体の付
近にモニタ抵抗体(ダミー抵抗体)Rbを形成し、このモ
ニタ抵抗体Rbの抵抗値を測定しつつトリミングすると
共に、同時に抵抗体Raをトリミングして所要の抵抗値
にする方法もある。しかしながら、この方法では抵抗体
Raの抵抗値を実際に測定しないため、その抵抗値の精
度が低くなり、例えば求める抵抗値の規格範囲を外れて
しまう、という問題があった。
した従来の技術における問題点を解決し、閉ループ回路
の一部を形成する抵抗体を、所要の抵抗値に精度良く容
易に設定できる抵抗付き回路基板とその製造方法を提供
する、ことを課題とする。
決するため、閉ループ回路の一部に含まれるトリミング
予定の抵抗体を複数に分割し、分割された部分抵抗体毎
の各抵抗値を基に抵抗体をトリミングすること、に着想
して成されたものである。即ち、本発明の抵抗付き回路
基板は、絶縁層の上に形成され且つ一部にトリミングさ
れる予定の抵抗体を接続した閉ループ回路と、前記抵抗
体の中間に設けられ且つ当該抵抗体を複数に分割する中
間電極と、を含む、ことを特徴とする。
割された抵抗体における各部分抵抗体毎の各抵抗値を合
計した合成抵抗値を基準として、抵抗体をトリミングす
ることにより、狙いとする抵抗値に精度良く設定した抵
抗体を一部に含む閉ループ回路を有する回路基板とする
ことが容易となる。例えば、抵抗体を中間電極により等
分に二分割することにより、一対の部分抵抗体の抵抗値
R1とR2との合成抵抗値(1/R=1/R1+1/R2)を
測定することができる。このため、係る合成抵抗値に基
づいて抵抗体をその基準抵抗値に一致させるように、抵
抗体の一部を例えばレーザで除去するトリミングにより
所要抵抗値の抵抗体にすることが容易となる。従って、
所要抵抗値の抵抗体を含む抵抗付き閉ループ回路を有す
る回路基板とすることが容易となる。
方向における中間に単数又は複数が配置されている、抵
抗付き回路基板も含まれる。これによれば、中間電極
が、抵抗体をその長手方向に二分割又は三分割以上で且
つ等間隔又は不等間隔に分割しても、上記同様に例えば
一対の部分抵抗体の各抵抗値から、抵抗体全体の合成抵
抗値を容易に測定でき、精度の良いトリミングを行うこ
とができる。また、抵抗体を三つ以上に分割する場合、
ガード電極法により部分抵抗体毎の抵抗値を測定するこ
とができる。更に、抵抗体を不等間隔に分割した場合で
も、後述するように、個々の部分抵抗体間における抵抗
値に、それぞれに分割した長さの差に比例した比を加算
することにより、合成抵抗値や個別の抵抗値を容易に測
定することができる。
に分割し且つ当該抵抗体のトリミング後に切断される予
定のダミーパターンを含む、抵抗付き回路基板も含まれ
る。これによれば、トリミング後で抵抗体に接触するダ
ミーパターンを切断するのみで、所要抵抗値の抵抗体を
ループ回路内に配置できる。また、トリミング時におい
て抵抗体の抵抗値を測定する際、プローブを立てるため
に十分な電極面積を確保することが可能となる。尚、ダ
ミーパターンには、抵抗体の分割すべき位置の幅方向に
おける一部分において接触する形態も含まれる。但し、
ダミーパターンを含まず、トリミング後もそのまま残留
して、ループ回路における配線の一部となる中間電極
や、全体が抵抗体の分割すべき位置の幅方向の範囲内に
納まる小型の中間電極も、本発明に含まれる。
法は、絶縁層の上に一部に抵抗体を接続した閉ループ回
路を形成すると共に、上記抵抗体の中間に当該抵抗体を
複数に分割する中間電極を形成する工程と、分割された
複数の部分抵抗体の合成抵抗値又は個別の抵抗値に基づ
いて、上記抵抗体全体における所望の抵抗値に近似する
ようにトリミングする工程と、を含む、ことを特徴とす
る。これによれば、抵抗体の中間にこれを複数に分割す
る中間電極を配置し、例えば二分割された各部分抵抗体
の合成抵抗値を測定すると共に、これらを合計した合成
抵抗値を基にして抵抗体をトリミングすることにより、
抵抗体の抵抗値を所要の抵抗値に精度良く設定すること
ができる。しかも、合成抵抗値を計測しながらトリミン
グが行えるため、少ない工数で精度良く抵抗値を設定で
きる。このため、工程が複雑にならず且つ全体の工程数
も増やすことなく、上記のような抵抗体を一部に含む閉
ループ回路を有する回路基板を容易に提供することがで
きる。尚、抵抗体を三つ以上に分割する場合には、各部
分抵抗体毎の抵抗値を個別に測定し、それぞれを所望の
抵抗値に近似するようトリミング(ガード電極法)するこ
とができる。また、上記閉ループ回路を形成する工程と
上記抵抗体を複数に分割する中間電極を形成する工程と
を、個別の工程として行うことも可能である。
間電極において前記抵抗体を分割していたダミーパター
ンを切断する工程を更に含む、抵抗付き回路基板の製造
方法も含まれる。これによれば、トリミング後において
中間電極全体を除去することなく、抵抗体に接触するダ
ミーパターン付近のみを切断する簡単な工程により、所
要抵抗値の抵抗体をループ回路内に配置することができ
る。尚、本発明の回路基板には、絶縁基板等の絶縁層上
に上記抵抗体を一部に有する閉ループ回路を同じレベル
にて形成する形態の他、絶縁層を挟んだ上下の配線層間
に跨って、上記閉ループ回路を形成した多層配線基板の
形態も含まれる。
な形態を図面と共に説明する。図1(A)は、本発明の回
路基板1を示す。この基板1は、絶縁層2の上に平面視
で略逆Ω形を呈する配線4と、その端部5,6間に抵抗
体10とを配置した閉ループ回路3を形成している。端
部5,6には、図示しない配線層と導通するための端子
部7,8が接続されている。尚、上記配線4はCuをス
パッタリングした上にCu・Ni・Auメッキすること
により、また、抵抗体10はTa2Nを絶縁層2の表面
にスパッタリング等することにより形成される。また、
抵抗体10は、所要の抵抗値にするため、追ってトリミ
ングすることが予定されている。このため、図1(A)に
示すように、抵抗体10の長手方向の中央において、こ
れを部分抵抗体11,12に二分割するCu製の中間電
極14が配置されている。この中間電極14は、抵抗体
10の表面に接触するダミーパターン16と、その基端
の端子部15とからなる。
11,12の抵抗値をR1,R2、中間電極14の端子
部15をX、配線4の端子部8をYとする。そして、X
・Y間に通電した際におけるX・Y間の抵抗値は、X・
Y間に部分抵抗体11,12を並列に配置した図1(B)
の回路S1に示すように、それぞれの等価な抵抗値R1
と抵抗値R2との合計値となる。上記回路S1中におい
て配線4は、部分抵抗体11(R1)と端子部8(Y)との
間に位置する。この場合、X・Y間における抵抗体10
全体の合成抵抗値(RXY)は、数式1により算出され
る。尚、上記R1,R2は、それぞれ上記Rの2分の1
とする。
格が100Ω±2%である場合、上記合成抵抗値(R
XY)を測定しつつ、これが25Ωになるように、抵抗
体10に対し後述するトリミングを施すことにより、上
記規格の範囲内に抵抗値Rを精度良く設定することがで
きる。また、図1(A)のように中間電極14を抵抗体1
0の長手方向における中央の位置で抵抗体10が等間隔
に分割されるのでなく、両側が不等間隔になる位置に配
置して、抵抗体10を二分割しても良い。仮に、部分抵
抗体11,12間の長さの相違に比例して、部分抵抗体
11の抵抗値R1が部分抵抗体12の抵抗値R2よりも
2倍大きいと、R1は2/3RでR2は1/3Rとな
る。しかも、抵抗体10の抵抗値Rの規格が100Ω±
2%である場合、前記回路S1中のX・Y間における抵
抗体10全体の合成抵抗値(RXY)は、数式2により
算出される。
・R=22.2Ω
ら、抵抗体10をトリミングするため、合成抵抗値(R
XY)を22.2Ω±2%の範囲に容易に設定できる。ま
た、数式2から、部分抵抗体11の抵抗値R1は66.6
Ωとなる。更に、部分抵抗体12の抵抗値R2は、抵抗
値R1の1/2であるため、33.3Ωとなる。従っ
て、抵抗体10の全体の抵抗値Rは、上記抵抗値R1及
び抵抗値R2を合計した99.9Ωとなり、前記規格1
00Ω±2%の範囲内に入る。即ち、抵抗体10を等分
に分割しない場合でも、部分抵抗体11,12の抵抗値
R1,R2の和を基に、抵抗体10の抵抗値Rを精度良
く規格内に納めることができる。尚、中間電極14によ
り抵抗体10を等分に分割した方が好ましい。何故なら
規格がR±X%の場合、Rの値の高い方が抵抗値の絶対
値で幅が広くなる分広がり、係る拡大した目的の規格の
範囲内に含まれるよう、トリミングする幅を広くするこ
とができる故である。
後、中間電極14のダミーパターン16を、抵抗体10
とその端子部15との中間17で切断する。尚、特に高
周波用回路基板としてを使用する場合には、ダミーパタ
ーン16にて抵抗体10からはみ出す部分が大きい程、
インピーダンスを持つため、高周波の信号が上記はみ出
し部分で不用意な伝播をしないように、可及的に抵抗体
10に近い位置で切断することが望ましい。以上の結
果、図1(A)に示したように、規格内に抵抗値Rを精度
良くを設定した抵抗体10を一部に含む閉ループ回路3
を絶縁層2上に有する回路基板1を、得ることができ
る。尚、図1(B)に示した並列回路S1が形成されるな
らば、端部5,6間の配線4は絶縁層2の上に限らず、
その上層又は下層に位置する図示しない配線層内におい
て形成することも可能である。また、絶縁層2には、例
えばガラス−エポキシ樹脂の複合材からなる基板や、エ
ポキシ樹脂を主成分とする樹脂絶縁層、或いはアルミナ
等のセラミック等が含まれる。
回路基板1aを示す。回路基板1aも、絶縁層2の上に
平面視で略逆Ω形を呈する配線4と、その端部5,6間
に抵抗体10とを配置した閉ループ回路3を形成すると
共に、端部5,6には端子部7,8が接続されている。
また、抵抗体10の長手方向に沿って、これを部分抵抗
体11,12,13に三分割する中間電極14,18が
等間隔に配置される。図2(A)で右側の中間電極14
は、前記と同じくダミーパターン16と、その基端の端
子部15とからなる。左側の中間電極18は、Cuから
なるパターンで、回路基板1a内の他の配線と導通され
ており、その基端に端子部19を有する。
11,12,13の抵抗値をR1,R2-1,R2-2とし、
中間電極14の端子部15をX、配線4の端子部8を
Y、中間電極18の端子部19をZとする。すると、図
2(B)に示す三つの抵抗R1,R2-1,R2-2をX,Y,Z
で接続した等価回路の閉ループ回路S2が形成される。
抵抗体10のトリミングは、次のようにして行う。例え
ば、部分抵抗体11の抵抗値R1を測定する場合、図2
(A),(B)において、Z及びXの電位を等価にして、且
つZ−X間の電流値が0になるよう制御した状態で、Z
−Y間における電流及び電圧から上記抵抗値R1を測定
するガード電極法を行う。同様の方法に基づいて、部分
抵抗体12,13の抵抗値R2-1,R2-2も測定する。そ
して、抵抗値R1,R2-1,R2-2が部分抵抗体11〜1
3への設定すべき抵抗値となるように、抵抗体10をト
リミングする。これより、抵抗体10全体の抵抗値Rを
基準値に対し±2%の範囲内に容易に納めることができ
る。
合でも、部分抵抗体11〜13の抵抗値R1,R2-1,
R2-2間のそれぞれ比を、上記合成抵抗値RX〜Zの算出
に加味することにより、上記抵抗値Rを基準値±2%の
範囲内に容易に入ることが可能となる。上記トリミング
の後、前記同様に中間電極14のダミーパターン15を
切断する。以上のような回路基板1aによっても、抵抗
体10の抵抗値Rを精度良く設定した閉ループ回路3を
形成することができる。尚、抵抗体10を四つ以上に等
間隔又は不等間隔に分割しても、上記と同様にして抵抗
体10の抵抗値Rを精度良く設定することが可能であ
る。
製造方法に関する。図3(A)は、絶縁層2の上に、前記
抵抗体10となる例えばTa2Nからなる絶縁体20を
スパッタリングにより被覆して成膜した状態を示す。こ
の絶縁体20上に、図3(B)に示すように、例えばエポ
キシ樹脂を主成分とする感光性の樹脂21を形成した
後、所定のパターンを有する図示しないマスクを介した
露光及び現像を上記樹脂21に施すことにより、樹脂2
1に所定パターン22が形成される。かかる状態で、レ
ジスト21間から露出する絶縁体20に対し、エッチン
グ液を接触させた後、上記レジスト21を剥離する。こ
の結果、図3(C)に示すように、絶縁体20は上記パタ
ーン22に倣った絶縁部23,24に形成される。
23,24の上に、Ti層25及びPd層26をスパッ
タリングにより順次形成する。表層のPd層26の上
に、図3(E)に示すように、前記同様の方法によりパタ
ーンレジスト27を形成する。更に、図3(F)に示すよ
うに、パターンレジスト27内の隙間に、Auメッキ又
はCu・Ni・Auメッキを施して、パターンメッキ層
28を形成する。次いで、3(G)に示すように、上記レ
ジスト27を剥離した後、その跡に形成される隙間から
露出するTi層25とPd層26とに対しエッチングを
施す。
絶縁部23上の両端と中央に、隙間29を介してTi層
25、Pd層26、及び上記メッキ層28をそれぞれ積
層した前記図1(A)に示した抵抗体10が得られる。ま
た、右側の絶縁部24上の両端と中間二カ所に、隙間2
9を介して四組のTi層25、Pd層26、及びメッキ
層28をそれぞれ積層した前記図2(A)に示した抵抗体
10が形成される。そして、これらの抵抗体10を絶縁
層2と共に、大気中で約400〜470℃に加熱するこ
とにより、露出した絶縁部(Ta2N)23,24の表面
を酸化して安定化させる。尚、上記Pd層26は、Cu
層に替えて形成しても良い。その後、上記メッキ層28
を介して、前記中間電極14のダミーパターン16、中
間電極18、配線4の端部5,6が接続される。また、
上記抵抗体10の形成と平行して、上記と同様の方法に
より抵抗体10の付近に前記配線4もその端部5,6を
抵抗体10の両端に接触させつつ形成されている。これ
により、前記図1(A),図2(A)に示した回路基板1,
1aが得られる。
る。図4(A)は、図3の方法で製造された回路基板1,
1aの抵抗体10(R)を模式的に示し、一対の側面R
a,Rb及び両端部r1,r2を有する。前述したよう
に、抵抗体10の中間には前記中間電極14のダミーパ
ターン16、及び/又は、中間電極18が配置され、分
割された部分抵抗体11,12等の抵抗値R1,R2等
を測定する。これらから合成抵抗値RXYの目標とすべ
き抵抗値が算出される。そして、図4(B)に示すよう
に、例えば一方の側面Ra全体を研削するようにトリミ
ングTするスキャントリムを施すことにより、抵抗体1
0全体の抵抗値Rを規格内に精度良く納めることができ
る。尚、上記トリミングTは、部分抵抗体11,12の
抵抗値R1,R2の測定と平行して行えるので、製造工
程を増やさず確実に前記回路基板1,1aを得ることが
できる。
し、レーザ(YAG、CO2、エキシマ等)を、抵抗体1
0の側面Raから直角にその軸心付近に向けて照射しつ
つ走査した後、途中から長手方向に沿って走査すること
により、平面視で略L字形のスリットsを形成する方法
(Lカット)である。また、図4(D)は、更に異なるトリ
ミング方法を示し、抵抗体10の側面Ra,Rbから幅
方向に沿って交互にレーザを照射しつつ走査することに
より、スリットsを側面Ra,Rbに沿って交互に複数
形成する(マルチカット)方法である。この際、例えば部
分抵抗体11,12等の抵抗値R1,R2等を低減する
値に応じて、部分抵抗体11,12等に形成するスリッ
トsの数を設定したり、徐々に増やす等の調整を行うこ
とができる。尚、以上の他に、抵抗体10にレーザを照
射して、その中間に貫通孔や凹みを形成することによっ
ても、トリミングを施すことが可能である。
限定されるものではない。例えば、図5(A)に示すよう
に、前記と同じ閉ループ回路3内に配置した抵抗体10
の中間において、ダミーパターン16が抵抗体10の幅
方向の一部のみを覆う中間電極14aを配置した回路基
板1bとすることもできる。また、図5(B)に示すよう
に、閉ループ回路3内に配置した抵抗体10の中間にお
いて、その幅方向の範囲のみを覆う小型の中間電極14
bを配置した回路基板1cとすることもできる。これに
よれば、上記電極14bにはダミーパターンがないの
で、トリミング後において前記切断工程を省略すること
ができる。尚、高周波用回路回路として使用する場合、
中間電極14等にて抵抗体10からはみ出す部分が大き
い程、インピーダンスを持つことなるが、上記ダミーパ
ターンによるはみ出し部分のない電極14bを用いるこ
とにより、インピーダンスの発生を防止することができ
る。更に、抵抗体10や配線4の形成には、前記スパッ
タリングの他、素材を所定パターンにスクリーン印刷し
且つ焼成する方法も適用可能である。この場合、焼成に
耐えるため、絶縁層2にはセラミックシートを用いる。
また、前記製造方法において、配線4と抵抗体10及び
中間抵抗体14を略平行して形成したが、これらを別々
の工程によって形成することも可能である。
によれば、中間電極により複数に分割された抵抗体にお
ける各部分抵抗体毎の各抵抗値を測定したり、或いは、
各抵抗値の合成抵抗値を測定し、これらを基に抵抗体を
トリミングすることにより、狙いとする抵抗値に精度良
く設定した抵抗体を一部に含む閉ループ回路を有する回
路基板とすることが容易となる。また、本発明の回路基
板の製造方法によれば、抵抗体の中間にこれを複数に分
割する中間電極を配置し、分割された複数の部分抵抗体
の合成抵抗値又は個別の抵抗値に基づいて、抵抗体をト
リミングすることにより、抵抗体全体の抵抗値を精度良
く設定できる。しかも、合成抵抗値や個別の抵抗値を計
測しながら、トリミングを行えるので、少ない工数で精
度良く抵抗値を設定できるので、工程が複雑にならず工
程数も増やすことなく、上記のような抵抗体を一部に含
む閉ループ回路を有する回路基板を容易に提供すること
ができる。
(A)中の回路を示す概略図。
面図、(B)は(A)中の回路を示す概略図。
ける各工程を示す概略図。
程を示す概略図。
面図。
ング工程を示す概略図。
Claims (5)
- 【請求項1】絶縁層の上に形成され且つ一部にトリミン
グされる予定の抵抗体を接続した閉ループ回路と、 上記抵抗体の中間に設けられ且つ当該抵抗体を複数に分
割する中間電極と、を含む、ことを特徴とする抵抗付き
回路基板。 - 【請求項2】前記中間電極は、前記抵抗体の長手方向に
おける中間に単数又は複数が配置されている、ことを特
徴とする請求項1に記載の抵抗付き回路基板。 - 【請求項3】前記中間電極は、前記抵抗体を複数に分割
し且つ当該抵抗体のトリミング後に切断される予定のダ
ミーパターンを含む、 ことを特徴とする請求項1又は2に記載の抵抗付き回路
基板。 - 【請求項4】絶縁層の上に一部に抵抗体を接続した閉ル
ープ回路を形成すると共に、上記抵抗体の中間に当該抵
抗体を複数に分割する中間電極を形成する工程と、 分割された複数の部分抵抗体の合成抵抗値又は個別の抵
抗値に基づいて、上記抵抗体全体における所望の抵抗値
に近似するようにトリミングする工程と、を含む、こと
を特徴とする抵抗付き回路基板の製造方法。 - 【請求項5】前記トリミング工程の後に、前記中間電極
において前記抵抗体を分割していたダミーパターンを切
断する工程を更に含む、 ことを特徴とする請求項4に記載の抵抗付き回路基板の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000055011A JP3679677B2 (ja) | 2000-02-29 | 2000-02-29 | 抵抗付き回路基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000055011A JP3679677B2 (ja) | 2000-02-29 | 2000-02-29 | 抵抗付き回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001244596A true JP2001244596A (ja) | 2001-09-07 |
JP3679677B2 JP3679677B2 (ja) | 2005-08-03 |
Family
ID=18576199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000055011A Expired - Fee Related JP3679677B2 (ja) | 2000-02-29 | 2000-02-29 | 抵抗付き回路基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3679677B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101292047B1 (ko) * | 2012-01-03 | 2013-08-01 | 김도영 | Pcb 카본저항 검사장치 |
-
2000
- 2000-02-29 JP JP2000055011A patent/JP3679677B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3679677B2 (ja) | 2005-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8183976B2 (en) | Resistor device and method for manufacturing same | |
JPH05234725A (ja) | チップ型複合電子部品の製造方法 | |
JP2002064002A (ja) | チップ抵抗器およびその製法 | |
JPH08306503A (ja) | チップ状電子部品 | |
JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
US6806167B2 (en) | Method of making chip-type electronic device provided with two-layered electrode | |
JP2001244596A (ja) | 抵抗付き回路基板及びその製造方法 | |
JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
JP2004134559A (ja) | チップ型電子部品およびその製造方法 | |
JPH0774002A (ja) | 電子部品の製造方法 | |
JP2000030902A (ja) | チップ型抵抗器とその製造方法 | |
JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
JPS62276801A (ja) | 混成集積回路装置 | |
JPWO2012039175A1 (ja) | 金属板低抵抗チップ抵抗器の製造方法 | |
JP2000173801A (ja) | 低抵抗電子部品及びその製造方法 | |
JPH07193342A (ja) | 電子部品の実装回路基板 | |
JPS63296260A (ja) | 混成集積回路の印刷基板 | |
JPH0319302A (ja) | 薄膜抵抗体の製造方法 | |
JPH01307291A (ja) | 独立抵抗体を用いた基板実装回路の製造方法 | |
JPH05267813A (ja) | 厚膜回路基板、その製造方法および厚膜回路基板製造用基板 | |
JPH0856064A (ja) | コンデンサ付き基板とその製造方法 | |
JPS60224257A (ja) | 厚膜icに於ける抵抗体トリミング方法 | |
JPH08330115A (ja) | ネットワーク電子部品 | |
JPH06112006A (ja) | チップ抵抗器およびその製造方法 | |
JPH0210792A (ja) | プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050513 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |