JPH0319302A - 薄膜抵抗体の製造方法 - Google Patents
薄膜抵抗体の製造方法Info
- Publication number
- JPH0319302A JPH0319302A JP1153766A JP15376689A JPH0319302A JP H0319302 A JPH0319302 A JP H0319302A JP 1153766 A JP1153766 A JP 1153766A JP 15376689 A JP15376689 A JP 15376689A JP H0319302 A JPH0319302 A JP H0319302A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- film
- patterning
- dummy
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010408 film Substances 0.000 claims abstract description 51
- 238000000059 patterning Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜抵抗体の製造方法及び薙膜批抗体に係り、
特に抵抗値精度の良いｄ膜抵抗体の形成に好適な導体膜
のパターニング方法及びｌ考膜４＋（抗体に関する． 〔従来の技術〕 従来、薄膜抵抗体の製造においては、絶縁体の基板上に
抵抗膜を形成し，続いて該抵抗膜１二にハス体膜を積層
した後，あらかじめ一律に決めておいたＪ′法で４体膜
をフォトエッチング等によりパターニングして電極を形
成する方法を採っていた。
特に抵抗値精度の良いｄ膜抵抗体の形成に好適な導体膜
のパターニング方法及びｌ考膜４＋（抗体に関する． 〔従来の技術〕 従来、薄膜抵抗体の製造においては、絶縁体の基板上に
抵抗膜を形成し，続いて該抵抗膜１二にハス体膜を積層
した後，あらかじめ一律に決めておいたＪ′法で４体膜
をフォトエッチング等によりパターニングして電極を形
成する方法を採っていた。
また，抵抗膜の表面が酸化して４体膜との界而で大きな
抵抗を持つことを避けるために，抵抗膜と導体膜とを真
仝槽内で連続的に或１摸することが必要であることも知
られている。なお、この独の技術として関連するものに
は，例えば，特開昭６０−１３６３９１″Ｐ：ｒ公報が
挙げられる。
抵抗を持つことを避けるために，抵抗膜と導体膜とを真
仝槽内で連続的に或１摸することが必要であることも知
られている。なお、この独の技術として関連するものに
は，例えば，特開昭６０−１３６３９１″Ｐ：ｒ公報が
挙げられる。
現在、抵抗膜の成膜方法としてはスパッタリング法が主
流を占めているが，これによって形或される抵抗膜のシ
ート抵抗値は、残留ガス分圧およびガス種の変動、基板
の電位変動等により，同一バッチ内、もしくはインライ
ン処理で連続的に処理された基板においても、基板毎に
相違する場合が多い．このため、従来技術においては、
薄膜抵抗体の仕上り抵抗値にバラツキがあり、歩留りが
悪いという問題があった． また、同一真杢槽内で批抗膜と導体膜とを連続的に成膜
して得られる薄Ｉｌ！抵抗体は，電極となる導体膜のパ
ターニングが終了しないと抵抗膜のシート抵抗値を知る
ことができないことから、根本的に基板毎の仕上り抵抗
値の変動は避け難いという欠点を有していた。
流を占めているが，これによって形或される抵抗膜のシ
ート抵抗値は、残留ガス分圧およびガス種の変動、基板
の電位変動等により，同一バッチ内、もしくはインライ
ン処理で連続的に処理された基板においても、基板毎に
相違する場合が多い．このため、従来技術においては、
薄膜抵抗体の仕上り抵抗値にバラツキがあり、歩留りが
悪いという問題があった． また、同一真杢槽内で批抗膜と導体膜とを連続的に成膜
して得られる薄Ｉｌ！抵抗体は，電極となる導体膜のパ
ターニングが終了しないと抵抗膜のシート抵抗値を知る
ことができないことから、根本的に基板毎の仕上り抵抗
値の変動は避け難いという欠点を有していた。
本発明の目的は，抵抗値のバラッキの少ない薄膜抵抗体
の製造方法及び薄膜抵抗体を提供することにある． 〔課題を解決するための手段〕 上記目的を達或するために、本発明は，電極となる導体
膜のパターニング工程を２回に分け，初めは基板上の所
望の抵抗体形成位置以外の位置に導体膜のパターニング
を行ってダミー低抗体を形成し、次に該ダミー抵抗体の
抵抗値をもとに所型の抵抗体形成位置における導体膜の
パターニング寸法を決定してパターニングを行うように
したものである。
の製造方法及び薄膜抵抗体を提供することにある． 〔課題を解決するための手段〕 上記目的を達或するために、本発明は，電極となる導体
膜のパターニング工程を２回に分け，初めは基板上の所
望の抵抗体形成位置以外の位置に導体膜のパターニング
を行ってダミー低抗体を形成し、次に該ダミー抵抗体の
抵抗値をもとに所型の抵抗体形成位置における導体膜の
パターニング寸法を決定してパターニングを行うように
したものである。
初めのパターニングで形成したダミー抵抗体の抵抗値を
測定することにより、抵抗１模のシート抵抗値を知るこ
とができる。これより所型の抵抗値を得るために必要な
導体膜のパターン寸法が判るので，それぞれ寸法の異な
る複数のフォトマスク等を予め準備しておき、その中か
ら適周なものを選定して、所望の抵抗体形成位置におけ
る導体膜のパターニングを行うことにより、抵抗値精度
の良い薄膜抵抗体を得ることができる。
測定することにより、抵抗１模のシート抵抗値を知るこ
とができる。これより所型の抵抗値を得るために必要な
導体膜のパターン寸法が判るので，それぞれ寸法の異な
る複数のフォトマスク等を予め準備しておき、その中か
ら適周なものを選定して、所望の抵抗体形成位置におけ
る導体膜のパターニングを行うことにより、抵抗値精度
の良い薄膜抵抗体を得ることができる。
以下、本発明の一実施例について図面により説明する。
第１図は本発明による薄膜抵抗体の製造工程の一実施例
を示したものである。まず、絶縁体の基板１上に抵抗膜
２を形威し（第１図（ａ））． 弓き続いて該抵抗膜２
上に導体膜３を積層する（第１図（ｂ））。この抵抗膜
２と導体膜３とは、一般に真仝槽内でスパッタリング法
により連続的に形或する。これにより，抵抗膜２の表面
が酸化して樽体膜３との界面で大きな抵抗値を持つこと
が防止される．次に、所塑の抵抗体形成位置以外の部分
において，導体膜３のダミー電極として残すべき部分５
ａと、ダミー抵抗体となるべき部分５ａ’ を除く全面
とをフォトレジスト等で被覆し、エッチングにより５
ａ Ｊ の部分の導体膜３を除去して、シート抵抗値測
定用のダミー抵抗体を形成する（第１図（Ｃ））。この
ダミー電極パターン形成後，フォトレジスト等を除去す
る。
を示したものである。まず、絶縁体の基板１上に抵抗膜
２を形威し（第１図（ａ））． 弓き続いて該抵抗膜２
上に導体膜３を積層する（第１図（ｂ））。この抵抗膜
２と導体膜３とは、一般に真仝槽内でスパッタリング法
により連続的に形或する。これにより，抵抗膜２の表面
が酸化して樽体膜３との界面で大きな抵抗値を持つこと
が防止される．次に、所塑の抵抗体形成位置以外の部分
において，導体膜３のダミー電極として残すべき部分５
ａと、ダミー抵抗体となるべき部分５ａ’ を除く全面
とをフォトレジスト等で被覆し、エッチングにより５
ａ Ｊ の部分の導体膜３を除去して、シート抵抗値測
定用のダミー抵抗体を形成する（第１図（Ｃ））。この
ダミー電極パターン形成後，フォトレジスト等を除去す
る。
以上により得られたダミー抵抗体の電極間、すなわち、
ダミー電極５ａと共通電極４間の電気抵抗と寸法を測足
することにより、抵抗膜２のシート抵抗値は容易に算出
することができるので、触終的に必要な薄膜抵抗体の仕
」ニリ抵抗値を得るに要する電極の寸法（パターニング
寸法）を知ることができる。
ダミー電極５ａと共通電極４間の電気抵抗と寸法を測足
することにより、抵抗膜２のシート抵抗値は容易に算出
することができるので、触終的に必要な薄膜抵抗体の仕
」ニリ抵抗値を得るに要する電極の寸法（パターニング
寸法）を知ることができる。
次に、上記ダミー抵抗体により知り得た寸法データをも
とに、所望の抵抗体形成位置に抵抗体５ｂ’ ，５ｃ’
等を形或する（第ｌ図（ｄ））。即ち、ダミー電極５ａ
とダミー抵抗体５ａ’ を形成された基板が再度フォト
レジス１一等で被躍し、ｔめ準備してある寸法がそれぞ
れ異なるフォトマスクの中から、前記方法により得られ
た寸法データに最も近いパターンのものを選択してパタ
ーン形或を行うことにより、所望の抵抗体形１＆位置に
おいて、電極５ｂ，５ｃ及び抵抗休５ｂ’ ．５ｃ等を
得ることができる。
とに、所望の抵抗体形成位置に抵抗体５ｂ’ ，５ｃ’
等を形或する（第ｌ図（ｄ））。即ち、ダミー電極５ａ
とダミー抵抗体５ａ’ を形成された基板が再度フォト
レジス１一等で被躍し、ｔめ準備してある寸法がそれぞ
れ異なるフォトマスクの中から、前記方法により得られ
た寸法データに最も近いパターンのものを選択してパタ
ーン形或を行うことにより、所望の抵抗体形１＆位置に
おいて、電極５ｂ，５ｃ及び抵抗休５ｂ’ ．５ｃ等を
得ることができる。
第２図に、第１図（ｃｉ）の工程後の薄１摸抵抗体の平
頷図を示す。第２図では、所望の批抗体形成位置におい
て，電極５ｂ，５ｃ及び抵抗体５ｂ’５ｃ’の他に、電
極５ｄ，５ｅ及び抵抗体５ｄ’５ｅ’も形成するとして
いる。なお、第２図のＡ−Ａ’線断面図が第１図（ｃ）
に．＋３−Ｂ’線断面図が第１図Ｃｄ）に対応するもの
である。
頷図を示す。第２図では、所望の批抗体形成位置におい
て，電極５ｂ，５ｃ及び抵抗体５ｂ’５ｃ’の他に、電
極５ｄ，５ｅ及び抵抗体５ｄ’５ｅ’も形成するとして
いる。なお、第２図のＡ−Ａ’線断面図が第１図（ｃ）
に．＋３−Ｂ’線断面図が第１図Ｃｄ）に対応するもの
である。
第３図はダミー抵抗体の電極５ａ，４１ｉＪｌの電気抵
抗を測定する場合の構戊例を示したものである。
抗を測定する場合の構戊例を示したものである。
これは、双方の屯極５ａ，４から２本のり一ド１」，Ｌ
２を引き出して、定電流供給回路１３、電ハ：． ａ＋
ｑ疋１り１路】４と接続し、定屯流印加による降ド電圧
を測定する所謂４端子法により、電極５ａ，４ １ｆＪ
］の電圧抵抗をａｌｌｌ定するというものである。
２を引き出して、定電流供給回路１３、電ハ：． ａ＋
ｑ疋１り１路】４と接続し、定屯流印加による降ド電圧
を測定する所謂４端子法により、電極５ａ，４ １ｆＪ
］の電圧抵抗をａｌｌｌ定するというものである。
〔発明の効果３
以上の説明から明らかな如く、本発明によれば，Ｍ膜抵
抗体の抵抗値を決定するパターニングを行う＋’＋ｉｊ
に、基板に設けたダミー抵抗体により裁板１ｉに抵抗膜
のシート抵抗値を知ることができるので，各県板間でシ
ート抵抗値にバラツキがあっても、それぞれに見：じた
パターニング寸法を選択することにより，仕ｈ ’）抵
抗値のバラツキを抑えることができ，所望の抵抗値に対
応した精度の良いｄ膜抵抗体を歩留り良く得ることがで
きる。
抗体の抵抗値を決定するパターニングを行う＋’＋ｉｊ
に、基板に設けたダミー抵抗体により裁板１ｉに抵抗膜
のシート抵抗値を知ることができるので，各県板間でシ
ート抵抗値にバラツキがあっても、それぞれに見：じた
パターニング寸法を選択することにより，仕ｈ ’）抵
抗値のバラツキを抑えることができ，所望の抵抗値に対
応した精度の良いｄ膜抵抗体を歩留り良く得ることがで
きる。
第１図は本発明による薄膜把抗体の’！ＪＡ 逍工程の
一実施例を示す基板断而図、第２図は第１図（ｄ）の工
程後の詠ｊ漠抵ｂ゛Ｌ体の７１ｌ而図、第３ ｆ’ｌＪ
はダミー低抗体による電気抵抗ｄ１ク定のｆＬ！Ｉ路構
成例を示す図である。 １・・・絶縁体基板、 ２ 抵抗膜、３ ・導体膜．
４ 井通電極、 ５ａ・・・ダミー電極、 ５ ａ ’ ダミー抵坑
体、５ ｂ − ５ ｅ −’ｆｄ極、 ５１）′〜
５ｃ′ ・抵抗体。 一，１Σノ ５ｃ ４ ５＆
一実施例を示す基板断而図、第２図は第１図（ｄ）の工
程後の詠ｊ漠抵ｂ゛Ｌ体の７１ｌ而図、第３ ｆ’ｌＪ
はダミー低抗体による電気抵抗ｄ１ク定のｆＬ！Ｉ路構
成例を示す図である。 １・・・絶縁体基板、 ２ 抵抗膜、３ ・導体膜．
４ 井通電極、 ５ａ・・・ダミー電極、 ５ ａ ’ ダミー抵坑
体、５ ｂ − ５ ｅ −’ｆｄ極、 ５１）′〜
５ｃ′ ・抵抗体。 一，１Σノ ５ｃ ４ ５＆
Claims (2)
- （１）絶縁体の基板上に抵抗膜を形成し、続いて該抵抗
膜上に導体膜を積層した後、導体膜をパターニングして
薄膜抵抗体を製造する方法において、 前記導体膜のパターニング工程を繰り返し行い、初めは
基板上の所望の抵抗体形成位置以外の位置にパターニン
グを行ってダミー抵抗体を形成し、次に、前記形成され
たダミー抵抗体の抵抗値をもとに、基板上の所望の抵抗
体形成位置における導体膜のパターニング寸法を決定し
てパターニングを行うことを特徴とする薄膜抵抗体の製
造方法。 - （２）絶縁体の基板上に抵抗膜を形成し、該抵抗膜上に
導体膜を積層し、該導体膜をパターニングして電極を形
成してなる薄膜抵抗体において、前記導体膜の所望の抵
抗体形成位置以外の位置をパターニングしてダミー抵抗
体を形成してなる薄膜抵抗体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153766A JPH0748407B2 (ja) | 1989-06-16 | 1989-06-16 | 薄膜抵抗体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153766A JPH0748407B2 (ja) | 1989-06-16 | 1989-06-16 | 薄膜抵抗体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319302A true JPH0319302A (ja) | 1991-01-28 |
| JPH0748407B2 JPH0748407B2 (ja) | 1995-05-24 |
Family
ID=15569665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1153766A Expired - Lifetime JPH0748407B2 (ja) | 1989-06-16 | 1989-06-16 | 薄膜抵抗体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748407B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315109A (ja) * | 1992-05-12 | 1993-11-26 | Hitachi Ltd | 薄膜抵抗体の製造方法 |
| JP2008187193A (ja) * | 2008-03-21 | 2008-08-14 | Kyocera Corp | 配線基板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5844760A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 薄膜混成集積回路の製造方法 |
-
1989
- 1989-06-16 JP JP1153766A patent/JPH0748407B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5844760A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 薄膜混成集積回路の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315109A (ja) * | 1992-05-12 | 1993-11-26 | Hitachi Ltd | 薄膜抵抗体の製造方法 |
| JP2008187193A (ja) * | 2008-03-21 | 2008-08-14 | Kyocera Corp | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0748407B2 (ja) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05234725A (ja) | チップ型複合電子部品の製造方法 | |
| US4782288A (en) | Method for evaluating processing parameters in the manufacture of semiconductor devices | |
| EP0578899A1 (en) | Process for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process | |
| JPH0319302A (ja) | 薄膜抵抗体の製造方法 | |
| JP3190120B2 (ja) | 計測用抵抗器およびその製造方法 | |
| US9113546B2 (en) | Method for manufacturing electric film body | |
| JPH06124810A (ja) | 薄膜抵抗体とその製法 | |
| JP3449300B2 (ja) | 基板上に形成された回路のトリミング方法 | |
| EP1501104A1 (en) | Circuit board having resistor and method for manufacturing the circuit board | |
| JP2000030902A (ja) | チップ型抵抗器とその製造方法 | |
| JPH10335229A (ja) | マスクの合わせずれ評価用テストパターン | |
| SU961169A1 (ru) | Способ изготовлени пленочных резисторов печатных схем | |
| JPS61229302A (ja) | 並置型抵抗体装置 | |
| JPS6054466A (ja) | 厚膜集積回路の高精度抵抗体及びその製造方法 | |
| JPH08124707A (ja) | 薄膜チップ抵抗器 | |
| JPH0864407A (ja) | 抵抗部品の製造方法 | |
| JPH01155601A (ja) | 薄膜抵抗素子の製造方法 | |
| JPS58166757A (ja) | 抵抗の形成方法 | |
| JPH0140515B2 (ja) | ||
| JPH0340405A (ja) | トリミング方法 | |
| JPH0350704A (ja) | 抵抗形成及び修正方法 | |
| JPH05315109A (ja) | 薄膜抵抗体の製造方法 | |
| JPS58111117A (ja) | 研磨制御用抵抗体の形成方法 | |
| JPS61276208A (ja) | コイル製造法 | |
| JPS5835958A (ja) | 薄膜混成集積回路の製造方法 |