JPS5835958A - 薄膜混成集積回路の製造方法 - Google Patents
薄膜混成集積回路の製造方法Info
- Publication number
- JPS5835958A JPS5835958A JP56135164A JP13516481A JPS5835958A JP S5835958 A JPS5835958 A JP S5835958A JP 56135164 A JP56135164 A JP 56135164A JP 13516481 A JP13516481 A JP 13516481A JP S5835958 A JPS5835958 A JP S5835958A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resistance
- resistance element
- thin
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は艦＃！車のｌ４ｆｋる抵抗素子からなる薄膜混
成集積回路の製造方法に関する。
成集積回路の製造方法に関する。
タンタル薄膜抵抗回路は金属タンタル（Ｔａ）をターゲ
ットし窒素ガス（Ｎ鵞 ）を含む減圧された不活性ガス
雰囲気中でスパタリングすることにより窒化タンタル（
Ｔａ鵞Ｎ） よりなる薄膜をアルンナ磁Ｓ戚はガラス
などの耐熱性飴縁基黴の土に形成し次に写真蝕刻技術（
ホ） ＩＪソグラフィ）を用いて抵抗素子および導体回
路パターンの形成が行われている。
ットし窒素ガス（Ｎ鵞 ）を含む減圧された不活性ガス
雰囲気中でスパタリングすることにより窒化タンタル（
Ｔａ鵞Ｎ） よりなる薄膜をアルンナ磁Ｓ戚はガラス
などの耐熱性飴縁基黴の土に形成し次に写真蝕刻技術（
ホ） ＩＪソグラフィ）を用いて抵抗素子および導体回
路パターンの形成が行われている。
Ｃ＼で使用される抵抗素子の抵抗値は陽極酸化処理（以
後化成）によりＴａ＠Ｎ抵抗層の上部を酸化タンタル（
Ｔａｘ Ｏｆ ）のＩｐＨ層に変えることＫよりＴａ鵞
Ｎ抵抗層の厚さを調整することとパターン形状を変える
ことＫより行われており、また導体回路はこの上に金（
Ａｕ）蒸着膜などの導体層を般社ることにより低抵抗化
が行われている。
後化成）によりＴａ＠Ｎ抵抗層の上部を酸化タンタル（
Ｔａｘ Ｏｆ ）のＩｐＨ層に変えることＫよりＴａ鵞
Ｎ抵抗層の厚さを調整することとパターン形状を変える
ことＫより行われており、また導体回路はこの上に金（
Ａｕ）蒸着膜などの導体層を般社ることにより低抵抗化
が行われている。
然し乍ら従来は絶縁基板上に形成されている抵抗膜は一
回のスバタリングエ穏でのみ形成され抵抗素子の幅およ
び長官を変えることおよび化成により膜厚を変えること
により各種の抵抗値を実現していた。従って抵抗素子に
おいて実現できる抵抗値範１１Ｋａ限度があり、この方
法では数桁以上抵抗値の異るような素子を作ることは不
可能である・ 本発明は抵抗率の異なる抵抗膜をスバタリング条件を変
えて作りこれにより広い抵抗値範囲の抵抗素子を含む集
積回路を形成することを目的としこの方法としてスバタ
リングおよびホトエツチングを行うＩＩＫ先に形成した
抵抗素子の化成皮膜を従来のホトレジストの代りに使用
するものである。
回のスバタリングエ穏でのみ形成され抵抗素子の幅およ
び長官を変えることおよび化成により膜厚を変えること
により各種の抵抗値を実現していた。従って抵抗素子に
おいて実現できる抵抗値範１１Ｋａ限度があり、この方
法では数桁以上抵抗値の異るような素子を作ることは不
可能である・ 本発明は抵抗率の異なる抵抗膜をスバタリング条件を変
えて作りこれにより広い抵抗値範囲の抵抗素子を含む集
積回路を形成することを目的としこの方法としてスバタ
リングおよびホトエツチングを行うＩＩＫ先に形成した
抵抗素子の化成皮膜を従来のホトレジストの代りに使用
するものである。
以後図面により本発明を欽明する。
第１図は絶縁基板上に形成した一定の抵抗率をもつＴａ
ＩＮ抵抗素子とその回路パターンの一部を示すもので（
ＡＪは側面図、の）＃ｉ正面図である。
ＩＮ抵抗素子とその回路パターンの一部を示すもので（
ＡＪは側面図、の）＃ｉ正面図である。
この集積回路の作り方としては製作せんとする抵抗素子
が高抵抗群と低抵抗群に区別できるとするとまず何れか
の抵抗率をもつＴａ、Ｎ薄膜をスパタリング技術により
平滑な結縁基板（この実施例の場合はアルオナ基板）１
＃ｃ形成させ、次にホトレジス）ＩＩをスプレィコーテ
ィング法ｔたはスピンコーティング法により基板上に形
成し次後ホトエツチングにより第１図＠）で斜線で示し
友抵抗素子パターン２だけを窓明けし、この部分を化成
してＴＪＬ！Ｎ皮膜の表面をＴａ！Ｏ＠に変える。
が高抵抗群と低抵抗群に区別できるとするとまず何れか
の抵抗率をもつＴａ、Ｎ薄膜をスパタリング技術により
平滑な結縁基板（この実施例の場合はアルオナ基板）１
＃ｃ形成させ、次にホトレジス）ＩＩをスプレィコーテ
ィング法ｔたはスピンコーティング法により基板上に形
成し次後ホトエツチングにより第１図＠）で斜線で示し
友抵抗素子パターン２だけを窓明けし、この部分を化成
してＴＪＬ！Ｎ皮膜の表面をＴａ！Ｏ＠に変える。
こ＼で化成は窓明けした部分に燐酸水溶液等を満した状
態でＴａ２Ｎ蒸着膜を正、電解液を負として直流電圧を
印加し電解酸化を行うものであって、負電極としては白
金線を電解液の表面ＫＷ触させて電界を与える。
態でＴａ２Ｎ蒸着膜を正、電解液を負として直流電圧を
印加し電解酸化を行うものであって、負電極としては白
金線を電解液の表面ＫＷ触させて電界を与える。
か＼る場合は印加電圧に比例して酸化皮膜が成長しその
成長速度は約２０Ａ／Ｖであり抵抗皮膜が絶縁皮膜へと
変化する。
成長速度は約２０Ａ／Ｖであり抵抗皮膜が絶縁皮膜へと
変化する。
こ＼で従来か＼る化成は抵抗素子の膜厚を薄くしこれに
より抵抗値調整を行うことを主目的とし酸化物による保
護膜を形成することは副色的であるが、本発明において
は保護膜形成を主目的とし正確な抵抗値調整は最終工程
としてレーザトリミングにより行うゆえに設計値の電圧
を印加して酸化皮膜を形成すればよい。
より抵抗値調整を行うことを主目的とし酸化物による保
護膜を形成することは副色的であるが、本発明において
は保護膜形成を主目的とし正確な抵抗値調整は最終工程
としてレーザトリミングにより行うゆえに設計値の電圧
を印加して酸化皮膜を形成すればよい。
次にレジスト膜を除去後基板全面に再びレジスト膜を形
成し、先に形成し比抵抗素子パターン２および導体回路
部を除いて弗酸（ＨＦ）と硝酸（ＨＮＯｓ ）混液によ
りホトエツチングを行う。
成し、先に形成し比抵抗素子パターン２および導体回路
部を除いて弗酸（ＨＦ）と硝酸（ＨＮＯｓ ）混液によ
りホトエツチングを行う。
第１図（４）および■）はか＼る処理後のもので抵抗素
子パターン２の左右に導体回路パターン３．４があり、
何れもＴＪＬ！ Ｎ膜で形成されているが抵抗素子の上
部だけが酸化皮［１５で援われている。
子パターン２の左右に導体回路パターン３．４があり、
何れもＴＪＬ！ Ｎ膜で形成されているが抵抗素子の上
部だけが酸化皮［１５で援われている。
次に基板全面をスパタリングにより先く形成したものと
は抵抗率の異るＴａｇ Ｎ１ＦＩｉｌｌを形成し、先と
同じようにこの上にレジスト膜を形成し、次に抵抗素子
パターンを形成すべき位置６０部分だけを窓明けし設計
値に合わせて化成を行い、レジスト除去後再び前と同じ
ようにレジスト膜を全面に形成後このたび形成した抵抗
素子パターン６′と全導体回路を除いてホトエツチング
することにより第２図の）に類似の集積回路ができ上る
。
は抵抗率の異るＴａｇ Ｎ１ＦＩｉｌｌを形成し、先と
同じようにこの上にレジスト膜を形成し、次に抵抗素子
パターンを形成すべき位置６０部分だけを窓明けし設計
値に合わせて化成を行い、レジスト除去後再び前と同じ
ようにレジスト膜を全面に形成後このたび形成した抵抗
素子パターン６′と全導体回路を除いてホトエツチング
することにより第２図の）に類似の集積回路ができ上る
。
こ＼で第１図で個々の抵抗素子をつなぐ導体回路３．４
．７は２回に亘るスパクリングにより抵抗率の異る２層
よりなるが一部に差し支えない。
．７は２回に亘るスパクリングにより抵抗率の異る２層
よりなるが一部に差し支えない。
ｉた初めに形成した抵抗素子２の上にも２回目のスパタ
リングの際Ｔａｇ Ｎ薄膜が形成されているが、ホトエ
ツチングの際に除去されて抵抗素子２だけが残る。
リングの際Ｔａｇ Ｎ薄膜が形成されているが、ホトエ
ツチングの際に除去されて抵抗素子２だけが残る。
すなわちこの場合化成により抵抗素子２の上に形成され
ているＴａｔＯｍ膜はＴａ鵞Ｎ膜に較べてエツチング液
に対するエツチング速度が１７１０Ｓｔに少いのでその
ためエツチング処理に対してレジストの作用をし抵抗素
子２をエツチングより防ぐ作用が行われるのである。
ているＴａｔＯｍ膜はＴａ鵞Ｎ膜に較べてエツチング液
に対するエツチング速度が１７１０Ｓｔに少いのでその
ためエツチング処理に対してレジストの作用をし抵抗素
子２をエツチングより防ぐ作用が行われるのである。
以上のようにこのような工程を繰返すことにより抵抗率
の異る抵抗素子群からなる薄膜集積回路を作ることがで
きる。
の異る抵抗素子群からなる薄膜集積回路を作ることがで
きる。
次（導体回路の抵抗を低めるため全面にニク四ム（Ｎｉ
−Ｃｒ）およびＡ ｌｌを蒸着後ホトエツチングにより
導体回路パターン部のみ残すことにより第２図において
側面図囚および正面図の）で示す薄膜集積回路ができ上
る。
−Ｃｒ）およびＡ ｌｌを蒸着後ホトエツチングにより
導体回路パターン部のみ残すことにより第２図において
側面図囚および正面図の）で示す薄膜集積回路ができ上
る。
こ＼で導体回路の中間層として用いるＮｉ−Ｃｒ膜８は
電流通路として働ら（Ａｕ膜９とＴａｔＮ膜との接着性
を高めるためのものである。
電流通路として働ら（Ａｕ膜９とＴａｔＮ膜との接着性
を高めるためのものである。
ｇｚｓＶｃ訃いて第１図のスノくタリングによす形成さ
れた抵抗素子２の上には酸化皮膜５があり導体回路３．
４は２図のスノくタリング処理によりその厚さが抵抗素
子部より厚く、その表面はＡｕ蒸着膜９により被覆され
ている。
れた抵抗素子２の上には酸化皮膜５があり導体回路３．
４は２図のスノくタリング処理によりその厚さが抵抗素
子部より厚く、その表面はＡｕ蒸着膜９により被覆され
ている。
次にこのようにしてできた抵抗素子は正確に抵抗値訓整
を行うことが必要であり、その方法としては通常の方法
でＹＡＧレーザによるレーザ） ＩＪミングが行われる
。
を行うことが必要であり、その方法としては通常の方法
でＹＡＧレーザによるレーザ） ＩＪミングが行われる
。
本発明は今まで薄膜抵抗よりなる集積回路Ｋをいて抵抗
素子Ｆｉ１種類の抵抗膜よりパターン形成されているた
めに形成される抵抗値範囲が限定されていたのに対し本
発明は抵抗率の違う抵抗膜を順次スバタリングしこれを
用いて抵抗素子を形成するもので本発明の適用により広
範囲の抵抗値をもつ抵抗素子を備えた薄膜混成集積回路
の形成が可能となった・
素子Ｆｉ１種類の抵抗膜よりパターン形成されているた
めに形成される抵抗値範囲が限定されていたのに対し本
発明は抵抗率の違う抵抗膜を順次スバタリングしこれを
用いて抵抗素子を形成するもので本発明の適用により広
範囲の抵抗値をもつ抵抗素子を備えた薄膜混成集積回路
の形成が可能となった・
第１図は第１回のスパメリング躾より形成された抵抗素
子と導体路でη）は側面図ω）は正面図、第２図は＠完
成された集積回路で（４）は側面図、ωンは正面図であ
る。 図に静て ２．６′は抵抗素子、３，４．７は導体回路、５は酸化
皮膜、６は抵抗素子形成位置
子と導体路でη）は側面図ω）は正面図、第２図は＠完
成された集積回路で（４）は側面図、ωンは正面図であ
る。 図に静て ２．６′は抵抗素子、３，４．７は導体回路、５は酸化
皮膜、６は抵抗素子形成位置
Claims (1)
- アルミナ或はガラスなどの耐熱性結縁基板の上部メンタ
ル金属をスパタリングして薄膜を作り、該薄膜を用いて
抵抗素子と導体回路を形成する薄層集積回路において、
抵抗素子の上に設けた酸化皮膜をエツチングの保護層と
することにより抵抗率の異２１′を抵抗素子からなる薄
Ｍ回路を形成することを特徴とする薄膜混成集積回路の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135164A JPS5835958A (ja) | 1981-08-28 | 1981-08-28 | 薄膜混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135164A JPS5835958A (ja) | 1981-08-28 | 1981-08-28 | 薄膜混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5835958A true JPS5835958A (ja) | 1983-03-02 |
Family
ID=15145316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56135164A Pending JPS5835958A (ja) | 1981-08-28 | 1981-08-28 | 薄膜混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835958A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04214086A (ja) * | 1990-12-12 | 1992-08-05 | Baiotetsuku:Kk | 堆肥、飼料等の製造方法および同装置 |
| JPH05105568A (ja) * | 1991-10-15 | 1993-04-27 | Miyata Technical:Kk | 発酵乾燥装置 |
-
1981
- 1981-08-28 JP JP56135164A patent/JPS5835958A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04214086A (ja) * | 1990-12-12 | 1992-08-05 | Baiotetsuku:Kk | 堆肥、飼料等の製造方法および同装置 |
| JPH05105568A (ja) * | 1991-10-15 | 1993-04-27 | Miyata Technical:Kk | 発酵乾燥装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410867A (en) | Alpha tantalum thin film circuit device | |
| US3988824A (en) | Method for manufacturing thin film circuits | |
| US4251326A (en) | Fabricating an RC network utilizing alpha tantalum | |
| US3781610A (en) | Thin film circuits and method for manufacture | |
| IL45045A (en) | Thin-film electrical circuit | |
| US4801469A (en) | Process for obtaining multiple sheet resistances for thin film hybrid microcircuit resistors | |
| JPH0250625B2 (ja) | ||
| GB1354956A (en) | Process for making a thin film network | |
| US20050052855A9 (en) | Methods for producing passive components on a semiconductor substrate | |
| US3458847A (en) | Thin-film resistors | |
| US3778689A (en) | Thin film capacitors and method for manufacture | |
| JPS5835958A (ja) | 薄膜混成集積回路の製造方法 | |
| JPS59144162A (ja) | 薄膜回路の製造方法 | |
| EP0175654B1 (en) | Procedure for the manufacturing of double layer resistive thin film integrated resistors through ion erosion | |
| US3867193A (en) | Process of producing a thin film circuit | |
| US4200502A (en) | Method for producing an electrical thin layer circuit | |
| US3805210A (en) | Integrated circuit resistor and a method for the manufacture thereof | |
| US3786557A (en) | Fabrication of thin film resistors | |
| JPS5835959A (ja) | 薄膜混成集積回路の製造方法 | |
| JPH0140515B2 (ja) | ||
| JPH07226301A (ja) | 抵抗器 | |
| TW571426B (en) | Manufacturing method of non-optical etched thin film resistor | |
| JPS6110264A (ja) | 混成集積回路の製造方法 | |
| CA1128669A (en) | Method for producing and electrical thin layer circuit | |
| JPS61247066A (ja) | 混成集積回路の製造方法 |