JPS6367353B2 - - Google Patents
Info
- Publication number
- JPS6367353B2 JPS6367353B2 JP57205391A JP20539182A JPS6367353B2 JP S6367353 B2 JPS6367353 B2 JP S6367353B2 JP 57205391 A JP57205391 A JP 57205391A JP 20539182 A JP20539182 A JP 20539182A JP S6367353 B2 JPS6367353 B2 JP S6367353B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- electrodes
- resistor
- wiring board
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 238000009966 trimming Methods 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 239000000523 sample Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【発明の詳細な説明】
本発明は抵抗体を厚膜によつて形成した配線板
及びその製造方法に関する。
及びその製造方法に関する。
一般に、この種の配線板はアルミナ等のセラミ
ツク基板の一主面上に形成された厚膜抵抗体及び
この厚膜抵抗体の両端に設けられた一対の電極と
を有している。これら厚膜抵抗体及び電極はスク
リーン印刷法で形成されるのが普通であるが、ス
クリーン印刷法を用いた場合、厚膜抵抗体と電極
とのずれが不可避的に発生するから、このずれを
考慮して、電極面積を広く取る必要がある。更
に、厚膜抵抗体を高精度に被着することは非常に
難しいため、電極及び抵抗体を形成後、測定段階
において抵抗値の調整を行なう方法が採用されて
いる。この目的のために、電極と同一材料によつ
て形成されたパツドが各電極と一体化して被着さ
れ、このパツドを用いて抵抗値を測定しながら抵
抗体をトリミングすることにより、抵抗値の調整
が行なわれている。このパツドの形成により、抵
抗体に被着される導体領域としての電極及びパツ
ドの面積は更に広く取る必要がある。
ツク基板の一主面上に形成された厚膜抵抗体及び
この厚膜抵抗体の両端に設けられた一対の電極と
を有している。これら厚膜抵抗体及び電極はスク
リーン印刷法で形成されるのが普通であるが、ス
クリーン印刷法を用いた場合、厚膜抵抗体と電極
とのずれが不可避的に発生するから、このずれを
考慮して、電極面積を広く取る必要がある。更
に、厚膜抵抗体を高精度に被着することは非常に
難しいため、電極及び抵抗体を形成後、測定段階
において抵抗値の調整を行なう方法が採用されて
いる。この目的のために、電極と同一材料によつ
て形成されたパツドが各電極と一体化して被着さ
れ、このパツドを用いて抵抗値を測定しながら抵
抗体をトリミングすることにより、抵抗値の調整
が行なわれている。このパツドの形成により、抵
抗体に被着される導体領域としての電極及びパツ
ドの面積は更に広く取る必要がある。
上記したように、導体領域の面積を広くするこ
とは高集積化及び高密度化の障害となる。また、
高周波領域における浮遊容量が大きくなるという
欠点も生ずる。
とは高集積化及び高密度化の障害となる。また、
高周波領域における浮遊容量が大きくなるという
欠点も生ずる。
本発明の目的は厚膜抵抗体を含む回路を高密度
に集積できる配線板を提供することである。
に集積できる配線板を提供することである。
本発明の他の目的は高周波における浮遊容量を
低減できる配線板を提供することである。
低減できる配線板を提供することである。
本発明の更に他の目的は高集積化でき、且つ、
高周波における浮遊容量を低減できる配線板の製
造方法を提供することである。
高周波における浮遊容量を低減できる配線板の製
造方法を提供することである。
本発明によれば、絶縁基板の一主面上に、互い
に間隔を置いて配置された一対の電極を形成し、
これら一対の電極を覆うように厚膜抵抗体を被着
する一方、絶縁基板上の他の主面には、各電極と
スルーホールを介して電気的に接続された一対の
パツドを設けた構成を有する配線板が得られる。
に間隔を置いて配置された一対の電極を形成し、
これら一対の電極を覆うように厚膜抵抗体を被着
する一方、絶縁基板上の他の主面には、各電極と
スルーホールを介して電気的に接続された一対の
パツドを設けた構成を有する配線板が得られる。
以下、図面を参照して説明する。
第１図及び第２図を参照すると、従来の配線板
はアルミナ等のセラミツクによつて形成された絶
縁基板１１と、この絶縁基板１１の一主面上に互
いに所定間隔を置いて配置された一対の電極１２
及び１３とを有している。各電極１２及び１３に
は、第１図に示されているように、トリミング用
プローブパツド１６及び１７がそれぞれ電極１２
及び１３の延長部として形成されている。各電極
１２又は１３と各パツド１６又は１７とは導体領
域を形成しており、これら導体領域はスクリーン
印刷法によつて被着されている。両電極１２及び
１３間の領域には、厚膜抵抗体１８がスクリーン
印刷法により形成され、厚膜抵抗体１８の両端は
電極１２及び１３と電気的に接続されている。こ
こで、厚膜抵抗体１８の幅をＷとすると、この幅
Ｗは電極１２及び１３の幅W′より狭い。換言す
れば、各電極１２，１３は抵抗体１８の幅Ｗより
広い幅W′を有している。これはスクリーン印刷
の際における位置合わせのずれを考慮しているた
めである。更に、パツド１６及び１７がそれぞれ
電極１２及び１３に接続されているため、この構
成では、各導体領域全体の面積を非常に広く取る
必要がある。したがつて、前述したように、この
種の抵抗体１８を含む回路を高密度に集積するこ
とは困難である。また、導体領域の面積が大きい
から、高周波での浮遊容量も大きいという欠点が
ある。
はアルミナ等のセラミツクによつて形成された絶
縁基板１１と、この絶縁基板１１の一主面上に互
いに所定間隔を置いて配置された一対の電極１２
及び１３とを有している。各電極１２及び１３に
は、第１図に示されているように、トリミング用
プローブパツド１６及び１７がそれぞれ電極１２
及び１３の延長部として形成されている。各電極
１２又は１３と各パツド１６又は１７とは導体領
域を形成しており、これら導体領域はスクリーン
印刷法によつて被着されている。両電極１２及び
１３間の領域には、厚膜抵抗体１８がスクリーン
印刷法により形成され、厚膜抵抗体１８の両端は
電極１２及び１３と電気的に接続されている。こ
こで、厚膜抵抗体１８の幅をＷとすると、この幅
Ｗは電極１２及び１３の幅W′より狭い。換言す
れば、各電極１２，１３は抵抗体１８の幅Ｗより
広い幅W′を有している。これはスクリーン印刷
の際における位置合わせのずれを考慮しているた
めである。更に、パツド１６及び１７がそれぞれ
電極１２及び１３に接続されているため、この構
成では、各導体領域全体の面積を非常に広く取る
必要がある。したがつて、前述したように、この
種の抵抗体１８を含む回路を高密度に集積するこ
とは困難である。また、導体領域の面積が大きい
から、高周波での浮遊容量も大きいという欠点が
ある。
第３図及び第４図を参照すると、本発明の一実
施例に係る配線板はアルミナプレート２１と、こ
のアルミナプレート２１の一表面上に一様に被着
された絶縁層２２とを備え、これらアルミナプレ
ート２１及び絶縁層２２とにより、絶縁基板を形
成している。ここで、絶縁層２２側の面を第１の
主面と呼び、この第１の主面と対向する面を第２
の主面と呼ぶ。第１の主面側には、予め定められ
た間隔Ｌを置いて一対の電極２４及び２５が絶縁
層２２を一部除去した領域に被着されている。第
４図に示すように、電極２４及び２５は第１及び
第２の主面間を貫通するスルーホール２６及び２
７を介して、第２の主面上に形成されたトリミン
グ用パツド２８及び２９とそれぞれ電気的に接続
されている。この例では、電極２４及び２５は幅
Waを有している。又アルミナプレート２１自体
が絶縁体であるので、絶縁層２２を備えていない
場合も本法は有効に使用できる。
施例に係る配線板はアルミナプレート２１と、こ
のアルミナプレート２１の一表面上に一様に被着
された絶縁層２２とを備え、これらアルミナプレ
ート２１及び絶縁層２２とにより、絶縁基板を形
成している。ここで、絶縁層２２側の面を第１の
主面と呼び、この第１の主面と対向する面を第２
の主面と呼ぶ。第１の主面側には、予め定められ
た間隔Ｌを置いて一対の電極２４及び２５が絶縁
層２２を一部除去した領域に被着されている。第
４図に示すように、電極２４及び２５は第１及び
第２の主面間を貫通するスルーホール２６及び２
７を介して、第２の主面上に形成されたトリミン
グ用パツド２８及び２９とそれぞれ電気的に接続
されている。この例では、電極２４及び２５は幅
Waを有している。又アルミナプレート２１自体
が絶縁体であるので、絶縁層２２を備えていない
場合も本法は有効に使用できる。
次に、両電極２４，２５間の領域を覆うと共
に、両電極２４，２５をも被覆するように、各電
極２４，２５より広い幅Wbの厚膜抵抗体３１が
スクリーン印刷法により形成されている。この実
施例の場合、抵抗体３１としてポリマー抵抗体を
使用している。尚、電極２４，２５及びパツド２
８，２９もスクリーン印刷法によつて形成され、
このスクリーン印刷法により、スルーホール２６
及び２７内に、電極２４，２５及びパツド２８，
２９と同一材料の導体配線を施すことが可能であ
る。
に、両電極２４，２５をも被覆するように、各電
極２４，２５より広い幅Wbの厚膜抵抗体３１が
スクリーン印刷法により形成されている。この実
施例の場合、抵抗体３１としてポリマー抵抗体を
使用している。尚、電極２４，２５及びパツド２
８，２９もスクリーン印刷法によつて形成され、
このスクリーン印刷法により、スルーホール２６
及び２７内に、電極２４，２５及びパツド２８，
２９と同一材料の導体配線を施すことが可能であ
る。
上述した構成の配線板では、電極２４，２５の
幅Waを抵抗体３１の幅Wbより狭くすることがで
き、したがつて、電極２４，２５の面積を第１図
及び第２図に示した電極１２，１３の面積より縮
小できる。また、トリミング用パツド２８，２９
を第２の主面上に形成し、このパツド２８，２９
を用いてレーザトリミング法等により抵抗体をト
リミングすることにより抵抗値の調整が可能であ
る。
幅Waを抵抗体３１の幅Wbより狭くすることがで
き、したがつて、電極２４，２５の面積を第１図
及び第２図に示した電極１２，１３の面積より縮
小できる。また、トリミング用パツド２８，２９
を第２の主面上に形成し、このパツド２８，２９
を用いてレーザトリミング法等により抵抗体をト
リミングすることにより抵抗値の調整が可能であ
る。
第３図において、抵抗体３１の抵抗値Ｒは次式
であらわすことができる。
であらわすことができる。
Ｒ＝ρ・（Ｌ／We）
ここで、ρは抵抗体３１を形成するポリマーに
よつて定まる面積当りの抵抗値であり、Weは抵
抗体３１の有効幅Weである。
よつて定まる面積当りの抵抗値であり、Weは抵
抗体３１の有効幅Weである。
上述したことからも明らかな通り、この実施例
に係る配線板は電極２４及び２５全体を覆うよう
に、電極２４，２５より幅の広い抵抗体３１を形
成している。したがつて、電極２４，２５及び抵
抗体３１を形成する際に、位置合せにずれが多少
生じても、電極２４，２５と抵抗体３１とが不接
続になる等の事故は発生しない。抵抗体３１と他
の回路素子との接続は第２の主面上に設けられた
パツド２８及び２９を利用して行なえる。このた
め、抵抗体３１と他の回路素子との接続上の問題
も生じない。
に係る配線板は電極２４及び２５全体を覆うよう
に、電極２４，２５より幅の広い抵抗体３１を形
成している。したがつて、電極２４，２５及び抵
抗体３１を形成する際に、位置合せにずれが多少
生じても、電極２４，２５と抵抗体３１とが不接
続になる等の事故は発生しない。抵抗体３１と他
の回路素子との接続は第２の主面上に設けられた
パツド２８及び２９を利用して行なえる。このた
め、抵抗体３１と他の回路素子との接続上の問題
も生じない。
更に、抵抗体３１の幅Wbを第１図に示された
抵抗体１８の幅Ｗと等しいものとすると、第３図
及び第４図に示された配線板は電極２４及び２５
の面積を著しく縮小でき、集積度を上昇させ得
る。集積度の上昇は抵抗体３１を絶縁基板の一主
面側に集中して配置することにより、より促進さ
れる。
抵抗体１８の幅Ｗと等しいものとすると、第３図
及び第４図に示された配線板は電極２４及び２５
の面積を著しく縮小でき、集積度を上昇させ得
る。集積度の上昇は抵抗体３１を絶縁基板の一主
面側に集中して配置することにより、より促進さ
れる。
第５図を参照すると、本発明の他の実施例に係
る配線板はセラミツク絶縁基板２１の第１の主面
上に形成された複数の抵抗体３１ａ，３１ｂを有
している。各抵抗体３１ａ，３１ｂは一対の電極
２４ａ，２５ａ；２４ｂ，２５ｂを覆うように形
成されている。各電極２４ａ，２５ａ，２４ｂ，
２５ｂはスルーホール２６ａ，２７ａ，２６ｂ，
２７ｂを介して、絶縁基板２１の第２の主面上の
導体パターンと電気的に接続されている。この実
施例では、絶縁層３２と導体層３３とを交互に被
着することによつて、各電極２４ａ，２５ａ，２
４ｂ，２５ｂと電気的に接続された導体パターン
を形成している。この多層構造により、導体パタ
ーンは配線部分及び容量を形成できる。第５図で
は、外部に露出した導体パターンのうち、導体パ
ターン２８ａと２９ａ、及び２８ｂと２９ｂを各
抵抗値測定用パツドとして使用し、これらパツド
間にプローブを接触させて抵抗値の測定を行な
う。測定の結果、実測値と設計値とが異なつてい
れば、露出した導体パターンを利用してレーザ等
により抵抗体をトリミングし、抵抗値を調整す
る。
る配線板はセラミツク絶縁基板２１の第１の主面
上に形成された複数の抵抗体３１ａ，３１ｂを有
している。各抵抗体３１ａ，３１ｂは一対の電極
２４ａ，２５ａ；２４ｂ，２５ｂを覆うように形
成されている。各電極２４ａ，２５ａ，２４ｂ，
２５ｂはスルーホール２６ａ，２７ａ，２６ｂ，
２７ｂを介して、絶縁基板２１の第２の主面上の
導体パターンと電気的に接続されている。この実
施例では、絶縁層３２と導体層３３とを交互に被
着することによつて、各電極２４ａ，２５ａ，２
４ｂ，２５ｂと電気的に接続された導体パターン
を形成している。この多層構造により、導体パタ
ーンは配線部分及び容量を形成できる。第５図で
は、外部に露出した導体パターンのうち、導体パ
ターン２８ａと２９ａ、及び２８ｂと２９ｂを各
抵抗値測定用パツドとして使用し、これらパツド
間にプローブを接触させて抵抗値の測定を行な
う。測定の結果、実測値と設計値とが異なつてい
れば、露出した導体パターンを利用してレーザ等
により抵抗体をトリミングし、抵抗値を調整す
る。
上記した配線板は所定の位置にスルーホールを
有するセラミツクグリーンシートを用意し、第２
の主面側に絶縁層３２と導体層３３をスクリーン
印刷法により交互に積層すると共に、第１の主面
側にスルーホールを介して導体層３３と電気的に
接続された電極２４ａ〜２５ｂをスクリーン印刷
する。以後、還元性雰囲気中でグリーンシート、
導体パターンを同時に焼成する。次に、第２の主
面上の導体パターンのうち露出した部分にニツケ
ルメツキが施され、導体パターンの半田付性及び
抵抗体との接続性を良くする。次に一対の電極２
４ａ，２５ａ；２４ｂ，２５ｂ間に抵抗体３１
ａ，３１ｂをスクリーン印刷することによつて形
成される。
有するセラミツクグリーンシートを用意し、第２
の主面側に絶縁層３２と導体層３３をスクリーン
印刷法により交互に積層すると共に、第１の主面
側にスルーホールを介して導体層３３と電気的に
接続された電極２４ａ〜２５ｂをスクリーン印刷
する。以後、還元性雰囲気中でグリーンシート、
導体パターンを同時に焼成する。次に、第２の主
面上の導体パターンのうち露出した部分にニツケ
ルメツキが施され、導体パターンの半田付性及び
抵抗体との接続性を良くする。次に一対の電極２
４ａ，２５ａ；２４ｂ，２５ｂ間に抵抗体３１
ａ，３１ｂをスクリーン印刷することによつて形
成される。
以上述べた通り、本発明では、抵抗体側に設け
られる電極の面積を縮小でき、且つ、抵抗体を絶
縁基板の一主面側に集中して配設できる。このた
め、回路素子の集積度を上げ得る。更に、抵抗体
は平坦面上に形成されるため、抵抗値のバラツキ
を減少できる。
られる電極の面積を縮小でき、且つ、抵抗体を絶
縁基板の一主面側に集中して配設できる。このた
め、回路素子の集積度を上げ得る。更に、抵抗体
は平坦面上に形成されるため、抵抗値のバラツキ
を減少できる。
第１図は抵抗体を含む従来の配線板を示す平面
図、第２図は第１図の２―２線に沿う断面図、第
３図は本発明の一実施例に係る配線板の平面図、
第４図は第３図の４―４線に沿つて断面した場合
を示す断面図、及び第５図は本発明の他の実施例
に係る配線板の断面図である。 記号の説明 １１：絶縁基板、１２，１３；２
４，２５；２４ａ，２５ａ，２４ｂ，２５ｂ：電
極、１６，１７；２８，２９；２８ａ，２９ａ，
２８ｂ，２９ｂ：トリミング用プローブパツド、
１８；３１；３１ａ，３１ｂ：抵抗体、２６，２
７；２６ａ，２７ａ，２６ｂ，２７ｂ：スルーホ
ール、２１：積層基板、２２，３２：絶縁層、３
３：導体層。
図、第２図は第１図の２―２線に沿う断面図、第
３図は本発明の一実施例に係る配線板の平面図、
第４図は第３図の４―４線に沿つて断面した場合
を示す断面図、及び第５図は本発明の他の実施例
に係る配線板の断面図である。 記号の説明 １１：絶縁基板、１２，１３；２
４，２５；２４ａ，２５ａ，２４ｂ，２５ｂ：電
極、１６，１７；２８，２９；２８ａ，２９ａ，
２８ｂ，２９ｂ：トリミング用プローブパツド、
１８；３１；３１ａ，３１ｂ：抵抗体、２６，２
７；２６ａ，２７ａ，２６ｂ，２７ｂ：スルーホ
ール、２１：積層基板、２２，３２：絶縁層、３
３：導体層。
Claims (1)
- 【特許請求の範囲】 １ 互いに対向する第１及び第２の主面を有する
絶縁基板と、前記第１の主面側に、予め定められ
た間隔をおいて配置された所定形状の一対の電極
と、該一対の電極より広い幅を有し、前記一対の
電極によつて挟まれた前記第１の主面並びに一対
の電極を覆うように設けられた厚膜抵抗体と、前
記各電極に対応して絶縁基板に穿設されたスルー
ホールを介して、前記各電極と電気的に接続され
た前記厚膜抵抗体を測定するための導体パターン
は前記第２の主面上に形成されていることを特徴
とする配線板。 ２ 互いに対向する第１及び第２の主面を有する
絶縁基板を用意し、前記絶縁基板の所定位置に予
め定められた間隔を置いて前記第１及び第２の主
面間に延びるスルーホールを形成した後、前記ス
ルーホールの形成部分を含む第１の主面上の領域
に電極導体を被着する一方、前記スルーホールの
形成部分を含む第２の主面上の領域に導体パター
ンを被着し、前記第１の主面上の電極導体及び第
２の主面上の導体パターンとをスルーホールを介
して電気的に接続し、続いて、前記第１の主面上
の電極導体を覆うように、厚膜抵抗体を形成する
ことを特徴とする配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205391A JPS5996791A (ja) | 1982-11-25 | 1982-11-25 | 配線板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205391A JPS5996791A (ja) | 1982-11-25 | 1982-11-25 | 配線板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5996791A JPS5996791A (ja) | 1984-06-04 |
| JPS6367353B2 true JPS6367353B2 (ja) | 1988-12-26 |
Family
ID=16506039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57205391A Granted JPS5996791A (ja) | 1982-11-25 | 1982-11-25 | 配線板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5996791A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63300884A (ja) * | 1987-05-30 | 1988-12-08 | ぺんてる株式会社 | ロボットの教示方法 |
| JPH0691306B2 (ja) * | 1987-06-17 | 1994-11-14 | 日本シイエムケイ株式会社 | プリント配線板の製造方法 |
| JPS63314887A (ja) * | 1987-06-17 | 1988-12-22 | Cmk Corp | プリント配線板 |
| JP2705154B2 (ja) * | 1988-11-17 | 1998-01-26 | 日本電気株式会社 | プリント配線板の製造方法 |
| JPH02309695A (ja) * | 1989-05-24 | 1990-12-25 | Murata Mfg Co Ltd | 多層回路基板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58124201A (ja) * | 1982-01-20 | 1983-07-23 | 日本電気株式会社 | セラミツク複合抵抗体構造 |
-
1982
- 1982-11-25 JP JP57205391A patent/JPS5996791A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58124201A (ja) * | 1982-01-20 | 1983-07-23 | 日本電気株式会社 | セラミツク複合抵抗体構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5996791A (ja) | 1984-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08306503A (ja) | チップ状電子部品 | |
| JPH11288839A (ja) | 積層チップ型電子部品及びその製造方法 | |
| JPS6367353B2 (ja) | ||
| JPS5842639B2 (ja) | セラミツク配線基板の製造法 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JPH0137879B2 (ja) | ||
| JPH06252612A (ja) | ストリップ線路内蔵回路基板 | |
| JPH08316643A (ja) | 配線基板 | |
| JPH09306710A (ja) | チップネットワーク電子部品 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JPS6325717Y2 (ja) | ||
| JPS5999794A (ja) | 厚膜回路装置 | |
| JP4461641B2 (ja) | 積層型チップサーミスタ及びその製造方法 | |
| JP3679677B2 (ja) | 抵抗付き回路基板及びその製造方法 | |
| JPH07273447A (ja) | セラミック回路基板及びその製造方法 | |
| JPH08130161A (ja) | チップｒｃネットワーク | |
| JP2004179546A (ja) | 配線基板およびその製造方法 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JP2623748B2 (ja) | 厚膜回路装置 | |
| JPH0138924Y2 (ja) | ||
| JP3080491B2 (ja) | 配線パターン | |
| JPH0367357B2 (ja) | ||
| JP2627625B2 (ja) | 積層集積回路 | |
| JPH0638441Y2 (ja) | 面実装用ハイブリッドｉｃの実装構造 | |
| JPH0464212A (ja) | チップ型ｃｒ複合部品 |