KR102327712B1 - 조립홀 구조 - Google Patents

조립홀 구조 Download PDF

Info

Publication number
KR102327712B1
KR102327712B1 KR1020180037457A KR20180037457A KR102327712B1 KR 102327712 B1 KR102327712 B1 KR 102327712B1 KR 1020180037457 A KR1020180037457 A KR 1020180037457A KR 20180037457 A KR20180037457 A KR 20180037457A KR 102327712 B1 KR102327712 B1 KR 102327712B1
Authority
KR
South Korea
Prior art keywords
solder
strip
pad
shaped edge
circuit board
Prior art date
Application number
KR1020180037457A
Other languages
English (en)
Other versions
KR20190114554A (ko
Inventor
옹지곤
이석훈
시협진
오영육
우형정
이언한
이장휘
Original Assignee
주식회사 엘지에너지솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지에너지솔루션 filed Critical 주식회사 엘지에너지솔루션
Priority to KR1020180037457A priority Critical patent/KR102327712B1/ko
Publication of KR20190114554A publication Critical patent/KR20190114554A/ko
Application granted granted Critical
Publication of KR102327712B1 publication Critical patent/KR102327712B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 조립홀 구조는 제1 패드, 제1 관통홀, 2개의 제1 솔더 및 2개의 제2 솔더를 포함한다. 제1 관통홀은 제1 패드에 위치하고 제1 패드와 회로기판을 관통한다. 제1 솔더는 각각 제1 패드의 2개의 제1 스트립형 에지로부터 회로기판까지 연장된다. 제2 솔더는 각각 제1 패드의 2개의 제1 아크형 에지로부터 회로기판까지 연장된다. 대응되는 제1 스트립형 에지로부터 회로기판까지 연장된 각각의 제1 솔더의 정투영 면적은 제1 패드에서의 각각의 제1 솔더의 정투영 면적의 20 %이다. 대응되는 제1 아크형 에지로부터 회로기판까지 연장된 각각의 제2 솔더의 정투영 면적은 제1 패드에서의 각각의 제2 솔더의 정투영 면적의 10 %이다.

Description

조립홀 구조{ASSEMBLY HOLE STRUCTURE}
본 발명은 조립홀 구조에 관한 것으로, 특히 회로기판에 설치되는 조립홀 구조에 관한 것이다.
현재, 유기 솔더 보호제(organic solderability preservatives, OSP)를 솔더 마스크 층으로 사용하는 인쇄 회로기판에서, 그 솔더홀 구조는 표면 실장 기술(Surface Mounting Technology, SMT)을 통해 점 용접 방식으로 패드에 솔더를 형성한다. 그러나 후속 리플로우(reflow) 접합 과정에서, 리플로우 후의 솔더가 패드에 커버되는 비율이 너무 낮아 패드 산화를 초래하고, 나아가 납땜 품질에 영향을 준다. 반대로, 리플로우 후의 솔더가 너무 많으면, 관통홀에 진입되어 홀이 막히게 되며, 나아가 후속적인 배터리 모듈과의 조립 공정을 진행할 수 없게 된다.
본 발명은 바람직한 구조 신뢰도를 구비하는 조립홀 구조를 제공한다.
본 발명의 조립홀 구조는 회로기판에 설치되기 적합하다. 조립홀 구조는 제1 패드, 제1 관통홀, 2개의 제1 솔더 및 2개의 제2 솔더를 포함한다. 제1 패드는 상기 회로기판에 설치되고 제1 표면을 구비하며, 제1 표면은 서로 대향되는 2개의 제1 스트립형 에지 및 서로 대칭되고 2개의 제1 스트립형 에지에 연결되는 2개의 제1 아크형 에지를 구비한다. 제1 관통홀은 제1 패드에 위치하고 제1 패드와 회로기판을 관통하며, 제1 관통홀은 서로 대향되는 2개의 제2 스트립형 에지 및 서로 대칭되고 2개의 제2 스트립형 에지에 연결되는 2개의 제2 아크형 에지를 구비한다. 제2 스트립형 에지는 제1 스트립형 에지와 평행하며, 제2 아크형 에지는 제1 아크형 에지와 평행하다. 제1 솔더는 제1 패드의 제1 표면에 대칭되게 설치되고, 각각 제1 스트립형 에지로부터 회로기판까지 연장된다. 위에서 아래 방향으로 관찰하면, 제1 솔더와 제1 관통홀은 이격 배열되고, 대응되는 제1 스트립형 에지로부터 회로기판까지 연장된 각각의 제1 솔더의 정투영 면적(orthographic projection area)은 제1 패드에서의 각각의 제1 솔더의 정투영 면적의 20 %이다. 제2 솔더는 제1 패드의 제1 표면에 대칭되게 설치되고, 각각 제1 아크형 에지로부터 회로기판까지 연장된다. 제1 솔더와 제2 솔더는 서로 분리되어 부분적인 제1 아크형 에지를 노출시킨다. 위에서 아래 방향으로 관찰하면, 제2 솔더와 제1 관통홀은 이격 배열되고, 대응되는 제1 아크형 에지로부터 회로기판까지 연장된 각각의 제2 솔더의 정투영 면적은 상기 제1 패드에서의 각각의 제2 솔더의 정투영 면적의 10 %이다.
본 발명의 일 실시예에서, 상술한 제1 관통홀의 제2 스트립형 에지 사이의 최단거리는 0.5 mm이다.
본 발명의 일 실시예에서, 상기 제1 관통홀의 각각의 제2 스트립형 에지와 인접한 제1 솔더의 스트립형 에지 사이의 제1 최단거리는 0.1 mm이다. 제1 관통홀의 각각의 제2 아크형 에지와 인접한 제2 솔더의 아크형 에지 사이의 제2 최단거리는 0.15 mm이다.
본 발명의 일 실시예에서, 상기 각각의 제1 솔더가, 제1 관통홀의 제2 스트립형 에지에 수직되는 일방향에서의 최소폭은 0.5 mm이다.
본 발명의 일 실시예에서, 상기 각각의 제2 솔더가, 제1 관통홀의 제2 스트립형 에지와 평행한 일방향에서의 최소폭은 0.45 mm이다.
본 발명의 일 실시예에서, 상기 각각의 제2 솔더와 인접한 제1 솔더 사이의 최단거리는 0.35 mm이다.
본 발명의 일 실시예에서, 상술한 각각의 제1 솔더에서 제1 관통홀로부터 상대적으로 떨어진 아크형 에지의 상기 회로기판에서의 정투영과, 대응되는 제1 스트립형 에지의 회로기판에서의 정투영 사이의 최단거리는 0.1 mm이다.
본 발명의 일 실시예에서, 상술한 조립홀 구조는 제2 패드, 2개의 제3 솔더 및 2개의 제4 솔더를 더 포함한다. 제2 표면은 서로 대향되는 2개의 제3 스트립형 에지 및 서로 대칭되고 제3 스트립형 에지에 연결되는 2개의 제3 아크형 에지를 구비한다. 제2 패드와 제1 패드는 각각 회로기판의 대응되는 2개의 표면에 위치하여 서로 대응되게 설치된다. 제1 관통홀은 제2 패드를 더 관통하여 제2 패드에 위치한다. 제3 스트립형 에지는 제1 관통홀의 제2 스트립형 에지와 평행하며, 제3 아크형 에지는 제1 관통홀의 제2 아크형 에지와 평행하다. 제3 솔더는 제2 패드의 제2 표면에 설치되고, 각각 제3 스트립형 에지로부터 회로기판까지 연장된다. 위에서 아래 방향으로 관찰하면, 제3 솔더와 제1 관통홀은 이격 배열되고, 대응되는 제3 스트립형 에지로부터 회로기판까지 연장된 각각의 제3 솔더의 정투영 면적은 제2 패드에서의 각각의 제3 솔더의 정투영 면적의 20 %이다. 제4 솔더는 제2 패드의 제2 표면에 설치되고, 각각 제3 아크형 에지로부터 회로기판까지 연장된다. 제3 솔더와 제4 솔더는 서로 분리되어 제2 패드의 부분적인 제3 아크형 에지를 노출시킨다. 위에서 아래 방향으로 관찰하면, 제4 솔더와 제1 관통홀은 이격 배열되고, 대응되는 제3 아크형 에지로부터 회로기판까지 연장된 각각의 제4 솔더의 정투영 면적은 제2 패드에서의 각각의 제4 솔더의 정투영 면적의 10 %이다.
본 발명의 일 실시예에서, 상술한 제1 관통홀의 각각의 제2 스트립형 에지와 인접한 제3 솔더의 스트립형 에지 사이의 제1 최단거리는 0.1 mm이다. 제1 관통홀의 각각의 제2 아크형 에지와 인접한 제4 솔더의 아크형 에지 사이의 제2 최단거리는 0.15 mm이다.
본 발명의 일 실시예에서, 상술한 각각의 제3 솔더, 제1 관통홀의 제2 스트립형 에지에 수직되는 일방향에서의 최소폭은 0.32 mm이다.
본 발명의 일 실시예에서, 상술한 각각의 제4 솔더가, 제1 관통홀의 제2 스트립형 에지와 평행한 일방향에서의 최소폭은 0.285 mm이다.
본 발명의 일 실시예에서, 상술한 각각의 제4 솔더와 인접한 제3 솔더 사이의 최단거리는 0.35 mm이다.
본 발명의 일 실시예에서, 상술한 각각의 제3 솔더에서 제1 관통홀로부터 상대적으로 떨어진 아크형 에지의 회로기판에서의 정투영과, 대응되는 제3 스트립형 에지의 회로기판에서의 정투영 사이의 최단거리는 0.05 mm이다.
본 발명의 일 실시예에서, 상술한 조립홀 구조는 제2 패드, 제2 관통홀, 2개의 제3 솔더, 제4 솔더, 제5 솔더 및 제6 솔더를 더 포함한다. 제2 패드는 회로기판에 설치되고 제1 부분과 제2 부분을 포함한다. 제1 부분은 제2 표면을 구비한다. 제2 표면은 서로 대향되는 2개의 제3 스트립형 에지 및 제3 스트립형 에지에 연결되는 제3 아크형 에지와 제1 톱날형 에지를 구비한다. 제2 부분은 제3 표면을 구비한다. 제3 표면은 서로 대향되는 2개의 제4 스트립형 에지 및 제4 스트립형 에지에 연결되는 제4 아크형 에지와 제2 톱날형 에지를 구비한다. 제1 톱날형 에지는 제2 톱날형 에지와 인접하고 이격 설치되어 제1 부분과 제2 부분 사이에 톱날형 틈새를 구비하도록 한다. 톱날형 틈새는 부분적인 회로기판을 노출시킨다. 제2 패드와 제1 패드는 회로기판의 동일한 표면에 위치한다. 제2 관통홀은 제2 패드에 위치하고, 제2 패드의 제1 부분과 회로기판을 관통한다. 제2 관통홀은 서로 대향되는 2개의 제5 스트립형 에지 및 서로 대칭되고 제5 스트립형 에지에 연결되는 2개의 제5 아크형 에지를 구비한다. 제5 스트립형 에지는 제3 스트립형 에지와 평행하고, 제5 아크형 에지는 제3 아크형 에지와 제4 아크형 에지에 평행하다. 제3 솔더는 제2 패드의 제1 부분의 제2 표면에 설치되고, 각각 제3 스트립형 에지로부터 회로기판까지 연장된다. 위에서 아래 방향으로 관찰하면, 제3 솔더와 제2 관통홀은 이격 배열되고, 대응되는 제3 스트립형 에지로부터 회로기판까지 연장된 각각의 제3 솔더의 정투영 면적은 제2 패드에서의 각각의 제3 솔더의 정투영 면적의 20 %이다. 제4 솔더는 제2 패드의 제1 부분의 제2 표면에 설치되고, 제3 아크형 에지로부터 회로기판까지 연장된다. 제3 솔더와 제4 솔더는 서로 분리되어 부분적인 제3 아크형 에지를 노출시킨다. 위에서 아래 방향으로 관찰하면, 제3 아크형 에지로부터 회로기판까지 연장된 제4 솔더의 정투영 면적은 제2 패드에서의 제4 솔더의 정투영 면적의 10 %이다. 제5 솔더는 제2 패드의 제1 부분의 제2 표면에 설치된다. 위에서 아래 방향으로 관찰하면, 제5 솔더, 제4 솔더 및 제2 관통홀은 이격 배열된다. 제6 솔더는 제2 패드의 제2 부분의 제3 표면에 설치되고, 제6 솔더의 회로기판에서의 정투영은 제2 패드에서 제2 부분의 회로기판에서의 정투영과 완전히 중첩된다.
본 발명의 일 실시예에서, 상술한 제2 관통홀의 제5 스트립형 에지 사이의 최단거리는 0.5 mm이다.
본 발명의 일 실시예에서, 상술한 제2 관통홀의 각각의 제5 스트립형 에지와 인접한 제3 솔더의 스트립형 에지 사이의 제1 최단거리는 0.1 mm이다. 제2 관통홀이 제4 솔더와 인접한 제5 아크형 에지와 제4 솔더의 아크형 에지 사이의 제2 최단거리는 0.15 mm이다.
본 발명의 일 실시예에서, 상술한 각각의 제3 솔더가, 제2 관통홀의 제5 스트립형 에지에 수직되는 일방향에서의 최소폭은 0.5 mm이다.
본 발명의 일 실시예에서, 상술한 제4 솔더가, 제2 관통홀의 제5 스트립형 에지와 평행한 일방향에서의 최소폭은 0.45 mm이다.
본 발명의 일 실시예에서, 상술한 제4 솔더와 인접한 제3 솔더 사이의 최단거리는 0.35 mm이다.
본 발명의 일 실시예에서, 상술한 각각의 제3 솔더에서 제2 관통홀로부터 상대적으로 떨어진 아크형 에지의 회로기판에서의 정투영과, 대응되는 제3 스트립형 에지의 회로기판에서의 정투영 사이의 최단거리는 0.1 mm이다.
본 발명의 일 실시예에서, 상술한 제5 솔더의 평면 윤곽은 원형이고, 제5 솔더의 직경은 0.32 mm이다.
본 발명의 일 실시예에서, 상술한 제6 솔더는 서로 대응되는 2개의 제6 스트립형 에지 및 제6 스트립형 에지에 연결되는 제6 아크형 에지와 제3 톱날형 에지를 구비한다. 제6 스트립형 에지의 회로기판에서의 정투영은 제4 스트립형 에지의 회로기판에서의 정투영과 중첩된다. 제6 아크형 에지의 회로기판에서의 정투영은 제4 아크형 에지의 회로기판에서의 정투영과 중첩된다. 제3 톱날형 에지의 회로기판에서의 정투영과 제2 톱날형 에지의 회로기판에서의 정투영 사이의 최단거리는 0.2 mm이다.
상술한 내용에 기반해 보면, 본 발명의 조립홀 구조 설계에 있어서, 위에서 아래 방향으로 관찰하면, 솔더와 관통홀이 이격 배열되고 솔더가 서로 분리되며 패드의 부분적인 아크형 에지를 노출시킨다. 특히, 솔더가 대응되는 스트립형 에지로부터 회로기판까지 연장된 정투영 면적은 해당 솔더의 패드에서의 정투영 면적의 20 %이고, 솔더가 대응되는 아크형 에지로부터 회로기판까지 연장된 정투영 면적은 해당 솔더의 패드에서의 정투영 면적의 10 %이다. 상술한 설계에 의해, 후속적인 리플로우 접합 과정에서, 리플로우 후의 솔더가 관통홀을 막지 않게 되고, 리플로우 후의 솔더가 패드의 표면의 적어도 90 % 면적을 커버할 수 있게 된다. 이로써, 본 발명의 조립홀 구조의 설계는 패드의 산화 현상을 감소시킬 수 있고, 관통홀에 홀 막힘 현상이 나타나는 것을 방지하여 바람직한 구조 신뢰도를 구비한다.
도 1은 본 발명의 일 실시예에 따른 조립홀 구조의 평면 투시도이다.
도 2는 본 발명의 다른 실시예에 따른 조립홀 구조의 평면 투시도이다.
도 3은 본 발명의 또 다른 실시예에 따른 조립홀 구조의 평면 투시도이다.
본 발명의 상술한 특징과 장점을 더 명확하게 이해하기 위하여, 아래 실시예를 들어 도면을 결부하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 조립홀 구조의 평면 투시도이다. 도 1을 참조하면, 본 실시예에서, 조립홀 구조(100a)는 회로기판(10)에 설치되기 적합하고, 회로기판(10)은 예를 들면 유기 솔더 보호제(OSP)를 솔더 마스크 층으로 사용하는 인쇄 회로기판일 수 있다. 조립홀 구조(100a)는 제1 패드(110), 제1 관통홀(120), 2개의 제1 솔더(130) 및 2개의 제2 솔더(140)를 포함한다. 제1 패드(110)는 회로기판(10)에 설치되고, 제1 표면(112)을 구비한다. 제1 표면(112)은 서로 대향되는 2개의 제1 스트립형 에지(112a) 및 서로 대칭되고 제1 스트립형 에지(112a)에 연결되는 2개의 제1 아크형 에지(112b)를 구비한다. 제1 관통홀(120)은 제1 패드(110)에 위치하고 제1 패드(110)와 회로기판(10)을 관통한다. 제1 관통홀(120)은 서로 대향되는 2개의 제2 스트립형 에지(122a) 및 서로 대칭되고 제2 스트립형 에지(122a)에 연결되는 2개의 제2 아크형 에지(122b)를 구비한다. 제2 스트립형 에지(122a)는 제1 스트립형 에지(112a)와 평행하고, 제2 아크형 에지(122b)는 제1 아크형 에지(112b)와 평행하다. 여기서, 제1 패드(110)와 제1 관통홀(120)은 동일한 평면 윤곽을 구비하고, 제1 관통홀(120)의 평면 면적은 제1 패드(110)의 평면 면적보다 작다.
또한, 본 실시예의 제1 솔더(130)는 제1 패드(110)의 제1 표면(112)에 대칭되게 설치되고, 각각 제1 스트립형 에지(112a)로부터 회로기판(10)까지 연장된다. 위에서 아래 방향으로 관찰하면, 제1 솔더(130)와 제1 관통홀(120)은 이격 배열되고, 각각의 제1 솔더(130)가 대응되는 제1 스트립형 에지(112a)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제1 솔더(130)의 제1 패드(110)에서의 정투영 면적의 20 %이다. 제2 솔더(140)는 제1 패드(110)의 제1 표면(112)에 대칭되게 설치되고, 각각 제1 아크형 에지(112b)로부터 회로기판(10)까지 연장된다. 제1 솔더(130)와 제2 솔더(140)는 서로 분리되고 부분적인 제1 아크형 에지(112b)를 노출시킨다. 위에서 아래 방향으로 관찰하면, 제2 솔더(140)와 제1 관통홀(120)은 이격 배열되고, 각각의 제2 솔더(140)가 대응되는 제1 아크형 에지(112b)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제2 솔더(140)의 제1 패드(110)에서의 정투영 면적의 10 %이다. 여기서, 제1 솔더(130)는 실질적으로 동일한 크기와 평면 윤곽을 구비하고, 제2 솔더(140)는 실질적으로 동일한 크기와 평면 윤곽을 구비하며, 제1 솔더(130)의 평면 면적은 제2 솔더(140)의 평면 면적보다 크고, 제1 솔더(130)와 제2 솔더(140)는 동일한 재질, 예를 들면 솔더 페이스트로 이루어진다.
구체적으로, 본 실시예의 조립홀 구조(100a)는 실질적으로 단면(單面) 설계로서, 제1 패드(110)는 회로기판(10)의 표면(S1)에 위치한다. 더 구체적으로, 제1 관통홀(120)의 제2 스트립형 에지(122a) 사이의 최단거리(D1)는 0.5 mm이고, 이는 즉 제1 관통홀(120)의 폭이다. 제1 관통홀(120)의 각각의 제2 스트립형 에지(122a)와 인접한 제1 솔더(130)의 스트립형 에지(132a) 사이의 최단거리(D2)는 0.1 mm이고, 이는 즉 제1 관통홀(120)과 제1 솔더(130) 사이의 틈새이다. 제1 관통홀(120)의 각각의 제2 아크형 에지(122b)와 인접한 제2 솔더(140)의 아크형 에지(142b) 사이의 최단거리(D3)는 0.15 mm이고, 이는 즉 제1 관통홀(120)과 제2 솔더(140) 사이의 틈새이다. 각각의 제2 솔더(140)와 인접한 제1 솔더(130) 사이의 최단거리(D4)는 0.35 mm이고, 이는 즉 제1 솔더(130)와 제2 솔더(140) 사이의 틈새이다. 각각의 제1 솔더(130)에서 제1 관통홀(120)에서 상대적으로 떨어진 아크형 에지(132b)의 회로기판(10)에서의 정투영과, 대응되는 제1 스트립형 에지(112a)의 회로기판(10)에서의 정투영 사이의 최단거리(D5)는 0.1 mm이고, 이는 즉 제1 솔더(130)가 제1 패드(110)의 주위를 초과하여 연장된 사이즈이다.
바람직하게, 각각의 제1 솔더(130)가 제1 관통홀(120)의 제2 스트립형 에지(122a)에 수직되는 일방향(L1)에서의 최소폭(W1)은 0.5 mm이다. 여기서, 최소폭(W1)은 제1 패드(110)의 와이어 직경(wire diameter)(예를 들면 0.5 mm)에 20 %를 곱하고 0.4 mm를 더해 얻은 것이다. 각각의 제2 솔더(140)가 제1 관통홀(120)의 제2 스트립형 에지(122a)와 평행한 일 방향(L2)에서의 최소폭(W2)은 0.45 mm이다. 여기서, 최소폭(W2)은 제1 패드(110)의 와이어 직경(예를 들면 0.5 mm)에 10 %를 곱하고 0.4 mm를 더해 얻은 것이다. 설명해야 할 점은, 여기서 말하는 제1 패드(110)의 와이어 직경은 제1 관통홀(120)의 제2 스트립형 에지(122a)로부터 인접한 제1 패드(110)의 제1 스트립형 에지(112a)까지의 폭이거나, 또는 제1 관통홀(120)의 제2 아크형 에지(122b)로부터 인접한 제1 패드(110)의 제1 아크형 에지(112b)까지의 폭이다.
본 실시예의 조립홀 구조(100a)의 설계에서, 위에서 아래 방향으로 관찰하면, 제1 솔더(130)와 제1 관통홀(120)은 이격 배열되고, 제2 솔더(140)와 제1 관통홀(120)도 이격 배열되며, 제1 솔더(130)와 제2 솔더(140)는 서로 분리되고 제1 패드(110)의 부분적인 제1 아크형 에지(112b)를 노출시킨다. 상술한 설계에 의해, 후속적인 리플로우 접합 과정에서, 리플로우 후의 제1 솔더(130) 및 제2 솔더(140)가 제1 관통홀(120)을 막지 않아, 기존의 홀이 막히는 문제를 방지할 수 있다. 이밖에, 본 실시예의 각각의 제1 솔더(130)가 대응되는 제1 스트립형 에지(112a)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제1 솔더(130)의 제1 패드(110)에서의 정투영 면적의 20 %이고, 각각의 제2 솔더(140)가 대응되는 제1 아크형 에지(112b)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제2 솔더(140)의 제1 패드(110)에서의 정투영 면적의 10 %이다. 상술한 설계에 의해, 후속적인 리플로우 접합 과정에서, 리플로우 후의 제1 솔더(130)와 제2 솔더(140)가 제1 패드(110)의 제1 표면(112)의 적어도 90 %의 면적을 커버할 수 있어, 제1 패드(110)의 산화 현상을 감소할 수 있다. 다시 말하면, 본 실시예의 조립홀 구조(100a)는 바람직한 구조 신뢰도를 구비한다. 따라서, 후속적으로 니켈편(미도시)을 통해 배터리 모듈(미도시)과 조립시 본 실시예의 조립홀 구조(100a)는 바람직한 조립 수율을 구비할 수 있다.
여기서 반드시 설명해야 할 점은, 이하 실시예는 전술한 실시예의 도면부호와 부분 내용을 인용하며, 동일한 도면부호를 사용하여 동일하거나 유사한 소자를 표시하며, 동일한 기술내용에 대한 설명을 생략한다. 생략 부분에 대한 설명은 전술한 실시예를 참조할 수 있으며, 하기 실시예에서는 중복하여 설명하지 않기로 한다.
도 2는 본 발명의 다른 실시예에 따른 조립홀 구조의 평면 투시도이다. 도 2 및 도 1을 같이 참조하면, 본 실시예의 조립홀 구조(100b)와 도 1의 조립홀(100a)은 유사한데, 양자의 차이는 본 실시예의 조립홀 구조(100b)는 제2 패드(150), 2개의 제3 솔더(160) 및 2개의 제4 솔더(170)를 더 포함한다는 것이다. 제2 패드(150)는 회로기판(10)에 설치되고, 제2 표면(152)을 구비한다. 제2 표면(152)은 서로 대향되는 2개의 제3 스트립형 에지(152a) 및 서로 대칭되고 제3 스트립형 에지(152a)에 연결되는 2개의 제3 아크형 에지(152b)를 구비한다. 제2 패드(150)와 제1 패드(110)는 각각 회로기판(10)의 대향되는 2개의 표면(S1, S2)에 위치하고 서로 대응되게 설치된다. 제1 관통홀(120)은 제2 패드(150)를 더 관통하여 제2 패드(150)에 위치한다. 제3 스트립형 에지(152a)는 제1 관통홀(120)의 제2 스트립형 에지(122a)와 평행하고, 제3 아크형 에지(152b)는 제1 관통홀(120)의 제2 아크형 에지(122b)와 평행하다. 여기서, 제2 패드(150)와 제1 관통홀(120)은 동일한 평면 윤곽을 구비하고, 제1 관통홀(120)의 평면 면적은 제2 패드(150)의 평면 면적보다 작다.
또한, 제3 솔더(160)는 제2 패드(150)의 제2 표면(152)에 설치되고, 각각 제3 스트립형 에지(152a)로부터 회로기판(10)까지 연장된다. 위에서 아래 방향으로 관찰하면, 제3 솔더(160)와 제1 관통홀(120)은 이격 배열되고, 각각의 제3 솔더(160)가 대응되는 제3 스트립형 에지(152a)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제3 솔더(160)의 제2 패드(150)에서의 정투영 면적의 20 %이다. 제4 솔더(170)는 제2 패드(150)의 제2 표면(152)에 설치되고, 각각 제3 아크형 에지(152b)로부터 회로기판(10)까지 연장된다. 제3 솔더(160)와 제4 솔더(170)는 서로 분리되고 제2 패드(150)의 부분적인 제3 아크형 에지(152b)를 노출시킨다. 위에서 아래 방향으로 관찰하면, 제4 솔더(170)와 제1 관통홀(120)은 이격 배열되고, 각각의 제4 솔더(170)가 대응되는 제3 아크형 에지(152b)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제4 솔더(170)의 제2 패드(150)에서의 정투영 면적의 10 %이다.
여기서, 제2 패드(150)의 평면 윤곽과 제1 패드(110)의 평면 윤곽은 동일하고, 그 중 제1 패드(110)의 평면 면적은 제2 패드(150)의 평면 면적보다 크다. 제3 솔더(160)는 실질적으로 동일한 크기와 평면 윤곽을 구비하고, 제3 솔더(160)의 평면 윤곽과 제1 솔더(130)의 평면 윤곽은 예를 들면 같을 수 있으며, 제3 솔더(160)의 평면 면적은 제1 솔더(130)의 평면 면적보다 작다. 제4 솔더(170)는 실질적으로 동일한 크기와 평면 윤곽을 구비하고, 제4 솔더(170)의 평면 윤곽과 제2 솔더(140)의 평면 윤곽은 예를 들면 같을 수 있으며, 제4 솔더(170)의 평면 면적은 제2 솔더(140)의 평면 면적보다 작다. 제3 솔더(160)의 평면 면적은 제4 솔더(170)의 평면 면적보다 크고, 제3 솔더(160)와 제4 솔더(170)는 동일한 재질, 예를 들면 솔더 페이스트로 이루어진다.
구체적으로, 본 실시예의 조립홀 구조(100b)는 실질적으로이중면 설계로서, 제1 패드(110)와 제2 패드(150)는 각각 회로기판(10)의 표면(S1, S2)에 위치한다. 더 구체적으로, 제1 관통홀(120)의 각각의 제2 스트립형 에지(122a)와 인접한 제3 솔더(160)의 스트립형 에지(162a) 사이의 최단거리(D6)는 0.1 mm이고, 이는 즉 제1 관통홀(120)과 제3 솔더(160) 사이의 틈새이다. 제1 관통홀(120)의 각각의 제2 아크형 에지(122b)와 인접한 제4 솔더(170)의 아크형 에지(172b) 사이의 최단거리(D7)는 0.15 mm이고, 이는 즉 제1 관통홀(120)과 제4 솔더(170) 사이의 틈새이다. 각각의 제4 솔더(170)와 인접한 제3 솔더(160) 사이의 최단거리(D8)는 0.35 mm이고, 이는 즉 제3 솔더(160)와 제4 솔더(170) 사이의 틈새이다. 각각의 제3 솔더(160)에서 제1 관통홀(120)로부터 상대적으로 떨어진 아크형 에지162b의 회로기판(10)에서의 정투영과, 대응되는 제3 스트립형 에지(152a)의 회로기판(10)에서의 정투영 사이의 최단거리(D9)는 0.05 mm이고, 이는 즉 제3 솔더(160)가 제2 패드(150)의 주위를 초과하여 연장된 사이즈이다.
바람직하게, 각각의 제3 솔더(160)가 제1 관통홀(120)의 제2 스트립형 에지(122a)에 수직되는 방향(L1)에서의 최소폭(W3)은 0.32 mm이다. 여기서, 최소폭(W3)은 제2 패드(150)의 와이어 직경(예를 들면 0.35 mm)에 20 %를 곱하고 0.25 mm를 더해 얻은 것이다. 각각의 제4 솔더(170)가 제1 관통홀(120)의 제2 스트립형 에지(122a)와 평행한 방향(L2)에서의 최소폭(W4)은 0.285 mm이다. 여기서, 최소폭(W4)은 제2 패드(150)의 와이어 직경(예를 들면 0.35 mm)에 10 %를 곱하고 0.25 mm를 더해 얻은 것이다. 설명해야 할 점은, 여기서 말하는 제2 패드(150)의 와이어 직경은 제1 관통홀(120)의 제2 스트립형 에지(122a)로부터 인접한 제2 패드(150)의 제3 스트립형 에지(152a)까지의 폭이거나, 또는 제1 관통홀(120)의 제2 아크형 에지(122b)로부터 인접한 제2 패드(150)의 제3 아크형 에지(152b)까지의 폭이다.
본 실시예의 조립홀 구조(100b)에서, 위에서 아래 방향으로 관찰하면, 제1 솔더(130)와 제1 관통홀(120)은 이격 배열되고, 제2 솔더(140)와 제1 관통홀(120)도 이격 배열되며, 제1 솔더(130)와 제2 솔더(140)는 서로 분리되고 제1 패드(110)의 부분적인 제1 아크형 에지(112b)를 노출시킨다. 제3 솔더(160)와 제1 관통홀(120)은 이격 배열되고, 제4 솔더(170)와 제1 관통홀(120)도 이격 배열되며, 제3 솔더(160)와 제4 솔더(170)는 서로 분리되고 제2 패드(150)의 부분적인 제3 아크형 에지(152b)를 노출시킨다. 상술한 설계에 의해, 후속적인 리플로우 접합 과정에서, 리플로우 후의 제1 솔더(130), 제2 솔더(140), 제3 솔더(160) 및 제4 솔더(170)가 제1 관통홀(120)을 막지 않아, 기존의 홀이 막히는 문제를 방지할 수 있다.
이밖에, 본 실시예의 각각의 제1 솔더(130)가 대응되는 제1 스트립형 에지(112a)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제1 솔더(130)의 제1 패드(110)에서의 정투영 면적의 20 %이고, 각각의 제2 솔더(140)가 대응되는 제1 아크형 에지(112b)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제2 솔더(140)의 제1 패드(110)에서의 정투영 면적의 10 %이며, 각각의 제3 솔더(160)가 대응되는 제3 스트립형 에지(152a)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제3 솔더(160)의 제2 패드(150)에서의 정투영 면적의 20 %이고, 각각의 제4 솔더(170)가 대응되는 제3 아크형 에지(152b)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제4 솔더(170)의 제2 패드(150)에서의 정투영 면적의 10 %이다. 상술한 설계에 의해, 후속적인 리플로우 접합 과정에서, 리플로우 후의 제1 솔더(130)와 제2 솔더(140)가 제1 패드(110)의 제1 표면(112)의 적어도 90 %의 면적을 커버할 수 있고, 리플로우 후의 제3 솔더(160)와 제4 솔더(170)가 제2 패드(150)의 제2 표면(152)의 적어도 90 %의 면적을 커버할 수 있어, 제1 패드(110)와 제2 패드(150)의 산화 현상을 감소할 수 있다. 다시 말하면, 본 실시예의 조립홀 구조(100b)는 바람직한 구조 신뢰도를 구비한다. 따라서, 후속적으로 니켈편(미도시)을 통해 배터리 모듈(미도시)과 조립시 본 실시예의 조립홀 구조(100b)는 바람직한 조립 수율을 구비할 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 조립홀 구조의 평면 투시도이다. 도 3 및 도 1을 같이 참조하면, 본 실시예의 조립홀 구조(100c)와 도 1의 조립홀(100a)은 유사한데, 양자의 차이는 본 실시예의 조립홀 구조(100c)는 제2 패드(155), 제2 관통홀(125), 2개의 제3 솔더(165), 제4 솔더(175), 제5 솔더(185) 및 제6 솔더(195)를 더 포함한다는 것이다. 제2 패드(155)는 회로기판(10)에 설치되고 제1 부분(155a) 및 제2 부분(155b)을 포함한다. 제1 부분(155a)은 제2 표면(157)을 구비하고, 제2 표면(157)은 서로 대향되는 2개의 제3 스트립형 에지(157a) 및 제3 스트립형 에지(157a)에 연결되는 제3 아크형 에지(157b)와 제1 톱날형 에지(157c)를 구비한다. 제2 부분(155b)은 제3 표면(159)를 구비하고, 제3 표면(159)은 서로 대향되는 2개의 제4 스트립형 에지(159a) 및 제4 스트립형 에지(159a)에 연결되는 제4 아크형 에지(159b)와 제2 톱날형 에지(159c)를 구비한다. 제1 톱날형 에지(157c)는 제2 톱날형 에지(159c)에 인접하고 이격 설치되어, 제1 부분(155a)과 제2 부분(155b) 사이에 톱날형 틈새(G)를 구비하도록 한다. 톱날형 틈새(G)는 부분적인 회로기판(10)을 노출시킨다. 제2 패드(155)와 제1 패드(110)는 회로기판(10)의 동일한 표면(S1)에 위치한다.
또한, 제2 관통홀(125)은 제2 패드(155)에 위치하고, 제2 패드(155)의 제1 부분(155a)과 회로기판(10)을 관통한다. 제2 관통홀(125)은 서로 대향되는 2개의 제5 스트립형 에지(127a) 및 서로 대칭되고 제5 스트립형 에지(127a)에 연결되는 2개의 제5 아크형 에지(127b)를 구비한다. 제5 스트립형 에지(127a)는 제3 스트립형 에지(157a)와 평행하고, 제5 아크형 에지(127b)는 제3 아크형 에지(157b)와 제4 아크형 에지(159b)에 평행하다. 제3 솔더(165)는 제2 패드(155)의 제1 부분(155a)의 제2 표면(157)에 설치되고, 각각 제3 스트립형 에지(157a)로부터 회로기판(10)에 연장된다. 위에서 아래 방향으로 관찰하면, 제3 솔더(165)와 제2 관통홀(125)은 이격 배열되고, 각각의 제3 솔더(165)가 대응되는 제3 스트립형 에지(157a)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제3 솔더(165)의 제2 패드(155)에서의 정투영 면적의 20 %이다. 제4 솔더(175)는 제2 패드(155)의 제1 부분(155a)의 제2 표면(157)에 설치되고, 제3 아크형 에지(157b)로부터 회로기판(10)까지 연장된다. 제3 솔더(165)와 제4 솔더(175)는 서로 분리되고 부분적인 제3 아크형 에지(157b)를 노출시킨다. 위에서 아래 방향으로 관찰하면, 제4 솔더(175)가 제3 아크형 에지(157b)로부터 회로기판(10)까지 연장된 정투영 면적은, 제4 솔더(175)의 제2 패드(155)에서의 정투영 면적의 10 %이다. 제5 솔더(185)는 제2 패드(155)의 제1 부분(155a)의 제2 표면(157)에 설치된다. 위에서 아래 방향으로 관찰하면, 제5 솔더(185), 제4 솔더(175) 및 제2 관통홀(125)은 이격 배열된다. 제6 솔더(195)는 제2 패드(155)의 제2 부분(155b)의 제3 표면(159)에 설치되고, 제6 솔더(195)의 회로기판(10)에서의 정투영은 제2 패드(155)의 제2 부분(155b)의 회로기판(10)에서의 정투영과 완전히 중첩된다.
구체적으로, 본 실시예의 조립홀 구조(100c)는 실질적으로 단면(單面) 설계로서, 제1 패드(110)와 제2 패드(155) 모두 회로기판(10)의 표면(S1)에 위치한다. 구체적으로, 제2 관통홀(125)의 제5 스트립형 에지(127a) 사이의 최단거리(T1)는 0.5 mm이고, 이는 즉 제2 관통홀(125)의 폭이다. 제2 관통홀(125)의 각각의 제5 스트립형 에지(127a)와 인접한 제3 솔더(165)의 스트립형 에지(167a) 사이의 최단거리(T2)는 0.1 mm이고, 이는 즉 제2 관통홀(125)와 제3 솔더(165) 사이의 틈새이다. 제2 관통홀(125)이 제4 솔더(175)와 인접한 제5 아크형 에지(127b)와 제4 솔더(175)의 아크형 에지(177b) 사이의 최단거리(T3)는 0.15 mm이고, 이는 즉 제2 관통홀(125)과 제4 솔더(175) 사이의 틈새이다. 제4 솔더(175)와 인접한 제3 솔더(165) 사이의 최단거리(T4)는 0.35 mm이고, 이는 즉 제3 솔더(165)와 제4 솔더(175) 사이의 틈새이다. 각각의 제3 솔더(165)에서 제2 관통홀(125)로부터 상대적으로 떨어진 아크형 에지(167b)의 회로기판(10)에서의 정투영과, 대응되는 제3 스트립형 에지(157a)의 회로기판(10)에서의 정투영 사이의 최단거리(T5)는 0.1 mm이고, 이는 즉 제3 솔더(165)가 제2 패드(155) 주위를 초과하여 연장된 사이즈이다. 솔더(185)의 평면 윤곽은 원형이고, 제5 솔더(185)의 직경(D)은 0.32 mm이다. 제6 솔더(195)는 서로 대향되는 2개의 제6 스트립형 에지(197a) 및 제6 스트립형 에지(197a)에 연결되는 제6 아크형 에지(197b)와 제3 톱날형 에지(197c)를 구비한다. 제6 스트립형 에지(197a)의 회로기판(10)에서의 정투영은 제4 스트립형 에지(159a)의 회로기판에서의 정투영과 중첩된다. 제6 아크형 에지(197b)의 회로기판(10)에서의 정투영은 제4 아크형 에지(159b)의 회로기판(10)에서의 정투영과 중첩된다. 제3 톱날형 에지(197c)의 회로기판(10)에서의 정투영과 제2 톱날형 에지(159c)의 회로기판(10)에서의 정투영 사이의 최단거리(T6)는 0.2 mm이고, 이는 즉 제6 솔더(195)와 제2 패드(155) 사이의 틈새이다.
바람직하게, 각각의 제3 솔더(165)가 제2 관통홀(125)의 제5 스트립형 에지(127a)에 수직되는 방향(L1)에서의 최소폭(W5)은 0.5 mm이다. 여기서, 최소폭(W5)은 제2 패드(155)의 와이어 직경(예를 들면 0.5 mm)에 20 %를 곱하고 0.4 mm를 더해 얻은 것이다. 제4 솔더(175)가 제2 관통홀(125)의 제5 스트립형 에지(127a)와 평행한 방향(L2)에서의 최소폭(W6)은 0.45 mm이다. 여기서, 최소폭(W6)은 제2 패드(155)의 와이어 직경(예를 들면 0.5 mm)에 10 %를 곱하고 0.4 mm를 더해 얻은 것이다. 설명해야 할 점은, 여기서 말하는 제2 패드(155)의 와이어 직경은 제2 관통홀(125)의 제5 스트립형 에지(127a)로부터 인접한 제2 패드(155)의 제3 스트립형 에지(157a)까지의 폭이거나, 또는 제2 관통홀(125)의 제5 아크형 에지(127b)로부터 인접한 제2 패드(155)의 제3 아크형 에지(157b)까지의 폭이다. 여기서, 제3 솔더(165), 제4 솔더(175), 제5 솔더(185) 및 제6 솔더(195)는 동일한 재질, 예를 들면 솔더 페이스트로 이루어진다.
본 실시예의 조립홀 구조(100c)의 설계에서, 위에서 아래 방향으로 관찰하면, 제1 솔더(130)와 제1 관통홀(120)은 이격 배열되고, 제2 솔더(140)와 제1 관통홀(120)도 이격 배열되며, 제1 솔더(130)와 제2 솔더(140)는 서로 분리되고 제1 패드(110)의 부분적인 제1 아크형 에지(112b)를 노출시킨다. 제3 솔더(165)와 제2 관통홀(125)은 이격 배열되고, 제3 솔더(165)와 제4 솔더(175)는 서로 분리되고 제2 패드(155)의 부분적인 제3 아크형 에지(157b)를 노출시킨다. 제5 솔더(185), 제4 솔더(175) 및 제2 관통홀(125)도 이격 배열된다. 상술한 설계에 의해, 후속적인 리플로우 접합 과정에서, 리플로우 후의 제1 솔더(130) 및 제2 솔더(140)가 제1 관통홀(120)을 막지 않고, 제3 솔더(165), 제4 솔더(175) 및 제5 솔더(185)가 제2 관통홀(125)을 막지 않아, 기존의 홀이 막히는 문제를 방지할 수 있다.
또한, 본 실시예의 각각의 제1 솔더(130)가 대응되는 제1 스트립형 에지(112a)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제1 솔더(130)의 제1 패드(110)에서의 정투영 면적의 20 %이고, 각각의 제2 솔더(140)가 대응되는 제1 아크형 에지(112b)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제2 솔더(140)의 제1 패드(110)에서의 정투영 면적의 10 %이며, 각각의 제3 솔더(165)가 대응되는 제3 스트립형 에지(157a)로부터 회로기판(10)까지 연장된 정투영 면적은, 각각의 제3 솔더(165)의 제2 패드(155)에서의 정투영 면적의 20 %이고, 제4 솔더(175)가 제3 아크형 에지(157b)로부터 회로기판(10)까지 연장된 정투영 면적은, 제4 솔더(175)의 제2 패드(155)에서의 정투영 면적의 10 %이다. 상술한 설계에 의해, 후속적인 리플로우 접합 과정에서, 리플로우 후의 제1 솔더(130)와 제2 솔더(140)가 제1 패드(110)의 제1 표면(112)의 적어도 90 %의 면적을 커버할 수 있고, 리플로우 후의 제3 솔더(165), 제4 솔더(175) 및 제5 솔더(185)가 제2 패드(155)의 제1 부분(155a)의 제2 표면(157)의 적어도 90 %의 면적을 커버할 수 있어, 제1 패드(110)와 제2 패드(150)의 산화 현상을 감소할 수 있다. 다시 말하면, 본 실시예의 조립홀 구조(100c)는 바람직한 구조 신뢰도를 구비한다. 따라서, 후속적으로 니켈편(미도시)을 통해 배터리 모듈(미도시)과 조립시 본 실시예의 조립홀 구조(100c)는 바람직한 조립 수율을 구비할 수 있다.
이밖에, 본 실시예의 제2 패드(155)는 제1 부분(155a)과 제2 부분(155b)로 이루어지고, 이는 제6 솔더(195)의 구조 설계와 배합하여, 후속적인 조립홀 구조(100c)가 니켈편(미도시)을 통해 배터리 모듈(미도시)과 조립된 후, 최고 전위시 선로 도통이 배터리 모듈이 불안정함을 초래하는 현상을 방지할 수 있다. 만약 리플로우로 인해 단로(短路)가 발생하면, 회로기판(10)의 집적회로(IC)가 불안정한 현상이 발생하게 되는데, 후단 배터리 모듈의 생산 수율에 영향을 주게 된다. 다시 말하면, 상술한 설계는 회로기판(10)에 단로가 발생하여 사용이 불가능한 문제를 방지할 수 있다.
설명해야 할 점은, 본 실시예의 조립홀 구조(100c)는 구체적으로 단면 구조이다. 그러나 기타 미도시된 실시예에서, 조립홀 구조는 도 2에 도시된 바와 같이 이중면 구조일 수 있고, 이 역시 본 발명이 보호받고자 하는 범위에 속한다. 또한, 시뮬레이션 실험에서, 상술한 조립홀 구조(100a, 100b, 100c)의 설계를 통해, 본 실시예의 리플로우 후의 제1 솔더(130)와 제2 솔더(140)가 제1 관통홀(120)을 막지 않고 제1 패드(110)의 제1 표면(112)을 커버하는 면적은 98.3 %이며, 제1 패드(110)의 제1 표면(112)이 리플로우 후의 제1 솔더(130)와 제2 솔더(140)에 의해 커버링된 면적은 5 %보다 작다는 것을 알게 되었다. 간단히 말하면, 본 실시예의 조립홀 구조(100a, 100b, 100c)는 바람직한 구조 신뢰도를 구비한다.
상술한 내용을 종합해보면, 본 발명의 조립홀 구조에서, 위에서 아래 방향으로 관찰하면, 솔더와 관통홀이 이격 배열되고, 솔더가 서로 분리되어 패드의 부분적인 아크형 에지를 노출시킨다. 특히, 대응되는 스트립형 에지로부터 회로기판까지 연장된 솔더의 정투영 면적은 패드에서의 솔더의 정투영 면적의 20 %이고, 대응되는 아크형 에지로부터 회로기판까지 연장된 솔더의 정투영 면적은 패드에서의 솔더의 정투영 면적의 10 %이다. 상술한 설계에 의해, 후속적인 리플로우 접합 과정에서, 리플로우 후의 솔더가 관통홀을 막지 않고, 리플로우 후의 솔더가 패드의 표면의 적어도 90 %의 면적을 커버할 수 있다. 이로써, 본 발명의 조립홀 구조의 설계는 패드의 산화 현상을 감소시킬 수 있고, 관통홀의 홀 막힘을 방지할 수 있으며, 바람직한 구조 신뢰도를 구비한다.
비록 본 발명은 실시예를 통해 위와 같이 개시되었지만, 이는 본 발명을 한정하기 위한 것이 아니고, 임의 본 기술분야의 통상의 기술자는 본 발명의 사상과 범위를 벗어나지 않는 전제하에서, 여러가지 변경과 수식을 진행할 수 있으므로, 본 발명의 보호 범위는 첨부된 특허청구범위에 의해 정의되는 것으로 이해해야 한다.
10: 회로기판
100a, 100b, 100c: 조립홀 구조
110: 제1 패드
112: 제1 표면
112a: 제1 스트립형 에지
112b: 제1 아크형 에지
120: 제1 관통홀
122a: 제2 스트립형 에지
122b: 제2 아크형 에지
125: 제2 관통홀
127a: 제5 스트립형 에지
127b: 제5 아크형 에지
130: 제1 솔더
132a: 스트립형 에지
132b: 아크형 에지
140: 제2 솔더
142b: 아크형 에지
150, 155: 제2 패드
152, 157: 제2 표면
152a, 157a: 제3 스트립형 에지
152b, 157b: 제3 아크형 에지
155a: 제1 부분
155b: 제2 부분
157c: 제1 톱날형 에지
159: 제3 표면
159a: 제4 스트립형 에지
159b: 제4 아크형 에지
159c: 제2 톱날형 에지
160, 165: 제3 솔더
162a, 167a: 스트립형 에지
162b, 167b: 아크형 에지
170, 175: 제4 솔더
172b, 177b: 아크형 에지
185: 제5 솔더
195: 제6 솔더
197a: 제6 스트립형 에지
197b: 제6 아크형 에지
197c: 제3 톱날형 에지
D: 직경
D1, D2, D3, D4, D5, D6, D7, D8, D9, T1, T2, T3, T4, T5, T6: 최단거리
G: 톱날형 틈새
L1, L2: 방향
S1, S2: 표면
W1, W2, W3, W4, W5, W6: 최소폭

Claims (22)

  1. 회로기판에 설치되기 적합한 조립홀 구조에 있어서,
    상기 조립홀 구조는 제1 패드, 제1 관통홀, 2개의 제1 솔더 및 2개의 제2 솔더를 포함하고, 상기 제1 패드는 상기 회로기판에 설치되고 제1 표면을 구비하며, 상기 제1 표면은 서로 대향되는 2개의 제1 스트립형 에지 및 서로 대칭되고 상기 2개의 제1 스트립형 에지에 연결되는 2개의 제1 아크형 에지를 구비하고,
    상기 제1 관통홀은 상기 제1 패드에 위치하고 상기 제1 패드와 상기 회로기판을 관통하며, 상기 제1 관통홀은 서로 대향되는 2개의 제2 스트립형 에지 및 서로 대칭되고 상기 2개의 제2 스트립형 에지에 연결되는 2개의 제2 아크형 에지 구비하고, 상기 제2 스트립형 에지는 상기 제1 스트립형 에지에 평행하며, 상기 제2 아크형 에지는 상기 제1 아크형 에지와 평행하고,
    상기 2개의 제1 솔더는 상기 제1 패드의 상기 제1 표면에 대칭되게 설치되고, 각각 상기 제1 스트립형 에지로부터 상기 회로기판까지 연장되며, 위에서 아래 방향으로 관찰하면, 상기 제1 솔더와 상기 제1 관통홀은 이격 배열되고, 각각의 상기 제1 솔더가 대응되는 상기 제1 스트립형 에지로부터 상기 회로기판까지 연장된 정투영 면적은 각각의 상기 제1 솔더의 상기 제1 패드에서의 정투영 면적의 20 %이고,
    상기 2개의 제2 솔더는 상기 제1 패드의 상기 제1 표면에 대칭되게 설치되고, 각각 상기 제1 아크형 에지로부터 상기 회로기판까지 연장되며, 상기 제1 솔더와 상기 제2 솔더는 서로 분리되어 부분적인 상기 제1 아크형 에지를 노출시키고, 위에서 아래 방향으로 관찰하면, 상기 제2 솔더와 상기 제1 관통홀은 이격 배열되고, 각각의 상기 제2 솔더가 대응되는 상기 제1 아크형 에지로부터 상기 회로기판까지 연장된 정투영 면적은 각각의 상기 제2 솔더의 상기 제1 패드에서의 정투영 면적의 10 %인 것을 특징으로 하는 조립홀 구조.
  2. 제1항에 있어서,
    상기 제1 관통홀의 상기 제2 스트립형 에지 사이의 최단거리는 0.5 mm인 것을 특징으로 하는 조립홀 구조.
  3. 제1항에 있어서,
    상기 제1 관통홀의 각각의 상기 제2 스트립형 에지와 인접한 상기 제1 솔더의 스트립형 에지 사이의 제1 최단거리는 0.1 mm이고, 상기 제1 관통홀의 각각의 상기 제2 아크형 에지와 인접한 상기 제2 솔더의 아크형 에지 사이의 제2 최단거리는 0.15 mm인 것을 특징으로 하는 조립홀 구조.
  4. 제1항에 있어서,
    각각의 상기 제1 솔더가, 상기 제1 관통홀의 상기 제2 스트립형 에지에 수직되는 일방향에서의 최소폭은 0.5 mm인 것을 특징으로 하는 조립홀 구조.
  5. 제1항에 있어서,
    각각의 상기 제2 솔더가, 상기 제1 관통홀의 상기 제2 스트립형 에지와 평행한 일방향에서의 최소폭은 0.45 mm인 것을 특징으로 하는 조립홀 구조.
  6. 제1항에 있어서,
    각각의 상기 제2 솔더와 인접한 상기 제1 솔더 사이의 최단거리는 0.35 mm인 것을 특징으로 하는 조립홀 구조.
  7. 제1항에 있어서,
    각각의 상기 제1 솔더에서 상기 제1 관통홀로부터 상대적으로 떨어진 아크형 에지의 상기 회로기판에서의 정투영과, 대응되는 상기 제1 스트립형 에지의 상기 회로기판에서의 정투영 사이의 최단거리는 0.1 mm인 것을 특징으로 하는 조립홀 구조.
  8. 제1항에 있어서,
    제2 패드, 2개의 제3 솔더 및 2개의 제4 솔더를 더 포함하고,
    상기 제2 패드는 상기 회로기판에 설치되고 제2 표면을 구비하며, 상기 제2 표면은 서로 대향되는 2개의 제3 스트립형 에지 및 서로 대칭되고 상기 제3 스트립형 에지에 연결되는 2개의 제3 아크형 에지를 구비하고, 상기 제2 패드와 상기 제1 패드는 각각 상기 회로기판의 대응되는 2개의 표면에 위치하여 서로 대응되게 설치되며, 상기 제1 관통홀은 상기 제2 패드를 더 관통하여 상기 제2 패드에 위치하고, 상기 제3 스트립형 에지는 상기 제1 관통홀의 상기 제2 스트립형 에지와 평행하며, 상기 제3 아크형 에지는 상기 제1 관통홀의 상기 제2 아크형 에지와 평행하고,
    상기 2개의 제3 솔더는 상기 제2 패드의 상기 제2 표면에 설치되고, 각각 상기 제3 스트립형 에지로부터 상기 회로기판까지 연장되며, 위에서 아래 방향으로 관찰하면, 상기 제3 솔더와 상기 제1 관통홀은 이격 배열되고, 각각의 상기 제3 솔더가 대응되는 상기 제3 스트립형 에지로부터 상기 회로기판까지 연장된 정투영 면적은 각각의 상기 제3 솔더의 상기 제2 패드에서의 정투영 면적의 20 %이고,
    상기 2개의 제4 솔더는 상기 제2 패드의 상기 제2 표면에 설치되고, 각각 상기 제3 아크형 에지로부터 상기 회로기판까지 연장되며, 상기 제3 솔더와 상기 제4 솔더는 서로 분리되어 상기 제2 패드의 부분적인 상기 제3 아크형 에지를 노출시키고, 위에서 아래 방향으로 관찰하면, 상기 제4 솔더와 상기 제1 관통홀은 이격 배열되고, 각각의 상기 제4 솔더가 대응되는 상기 제3 아크형 에지로부터 상기 회로기판까지 연장된 정투영 면적은 각각의 상기 제4 솔더의 상기 제2 패드에서의 정투영 면적의 10 %인 것을 특징으로 하는 조립홀 구조.
  9. 제8항에 있어서,
    상기 제1 관통홀의 각각의 상기 제2 스트립형 에지와 인접한 상기 제3 솔더의 스트립형 에지 사이의 제1 최단거리는 0.1 mm이고, 상기 제1 관통홀의 각각의 상기 제2 아크형 에지와 인접한 상기 제4 솔더의 아크형 에지 사이의 제2 최단거리는 0.15 mm인 것을 특징으로 하는 조립홀 구조.
  10. 제8항에 있어서,
    각각의 상기 제3 솔더가, 상기 제1 관통홀의 상기 제2 스트립형 에지에 수직되는 일방향에서의 최소폭은 0.32 mm인 것을 특징으로 하는 조립홀 구조.
  11. 제8항에 있어서,
    각각의 상기 제4 솔더가, 상기 제1 관통홀의 상기 제2 스트립형 에지와 평행한 일방향에서의 최소폭은 0.285 mm인 것을 특징으로 하는 조립홀 구조.
  12. 제8항에 있어서,
    각각의 상기 제4 솔더와 인접한 상기 제3 솔더 사이의 최단거리는 0.35 mm인 것을 특징으로 하는 조립홀 구조.
  13. 제8항에 있어서,
    각각의 상기 제3 솔더에서 상기 제1 관통홀로부터 상대적으로 떨어진 아크형 에지의 상기 회로기판에서의 정투영과, 대응되는 상기 제3 스트립형 에지의 상기 회로기판에서의 정투영 사이의 최단거리는 0.05 mm인 것을 특징으로 하는 조립홀 구조.
  14. 제1항에 있어서,
    제2 패드, 제2 관통홀, 2개의 제3 솔더, 제4 솔더, 제5 솔더 및 제6 솔더를 더 포함하고,
    상기 제2 패드는 상기 회로기판에 설치되고 제1 부분과 제2 부분을 포함하며, 상기 제1 부분은 제2 표면을 구비하고, 상기 제2 표면은 서로 대향되는 2개의 제3 스트립형 에지 및 상기 제3 스트립형 에지에 연결되는 제3 아크형 에지와 제1 톱날형 에지를 구비하며, 상기 제2 부분은 제3 표면을 구비하고, 상기 제3 표면은 서로 대향되는 2개의 제4 스트립형 에지 및 상기 제4 스트립형 에지에 연결되는 제4 아크형 에지와 제2 톱날형 에지를 구비하며, 상기 제1 톱날형 에지는 상기 제2 톱날형 에지와 인접하고 이격 설치되어 상기 제1 부분과 상기 제2 부분 사이에 톱날형 틈새를 구비하도록 하고, 상기 톱날형 틈새는 부분적인 상기 회로기판을 노출시키며, 상기 제2 패드와 상기 제1 패드는 상기 회로기판의 동일한 표면에 위치하고,
    상기 제2 관통홀은 상기 제2 패드에 위치하고, 상기 제2 패드의 상기 제1 부분과 상기 회로기판을 관통하며, 상기 제2 관통홀은 서로 대향되는 2개의 제5 스트립형 에지 및 서로 대칭되고 상기 제5 스트립형 에지에 연결되는 2개의 제5 아크형 에지를 구비하고, 상기 제5 스트립형 에지는 상기 제3 스트립형 에지와 평행하고, 상기 제5 아크형 에지는 상기 제3 아크형 에지와 상기 제4 아크형 에지에 평행하며,
    상기 2개의 제3 솔더는 상기 제2 패드의 상기 제1 부분의 상기 제2 표면에 설치되고, 각각 상기 제3 스트립형 에지로부터 상기 회로기판까지 연장되며, 위에서 아래 방향으로 관찰하면, 상기 제3 솔더와 상기 제2 관통홀은 이격 배열되고, 각각의 상기 제3 솔더가 대응되는 상기 제3 스트립형 에지로부터 상기 회로기판까지 연장된 정투영 면적은 각각의 상기 제3 솔더의 상기 제2 패드에서의 정투영 면적의 20 %이고,
    상기 제4 솔더는 상기 제2 패드의 상기 제1 부분의 상기 제2 표면에 설치되고, 상기 제3 아크형 에지로부터 상기 회로기판까지 연장되며, 상기 제3 솔더와 상기 제4 솔더는 서로 분리되어 부분적인 상기 제3 아크형 에지를 노출시키고, 위에서 아래 방향으로 관찰하면, 상기 제4 솔더가 상기 제3 아크형 에지로부터 상기 회로기판까지 연장된 정투영 면적은 상기 제4 솔더의 상기 제2 패드에서의 정투영 면적의 10 %이고,
    상기 제5 솔더는 상기 제2 패드의 상기 제1 부분의 상기 제2 표면에 설치되고, 위에서 아래 방향으로 관찰하면, 상기 제5 솔더, 상기 제4 솔더 및 상기 제2 관통홀은 이격 배열되며,
    상기 제6 솔더는 상기 제2 패드의 상기 제2 부분의 상기 제3 표면에 설치되고, 상기 제6 솔더의 상기 회로기판에서의 정투영은 상기 제2 패드에서 상기 제2 부분의 상기 회로기판에서의 정투영과 완전히 중첩되는 것을 특징으로 하는 조립홀 구조.
  15. 제14항에 있어서,
    상기 제2 관통홀의 상기 제5 스트립형 에지 사이의 최단거리는 0.5 mm인 것을 특징으로 하는 조립홀 구조.
  16. 제14항에 있어서,
    상기 제2 관통홀의 각각의 상기 제5 스트립형 에지와 인접한 상기 제3 솔더의 스트립형 에지 사이의 제1 최단거리는 0.1 mm이고, 상기 제2 관통홀이 상기 제4 솔더와 인접한 상기 제5 아크형 에지와 상기 제4 솔더의 아크형 에지 사이의 제2 최단거리는 0.15 mm인 것을 특징으로 하는 조립홀 구조.
  17. 제14항에 있어서,
    각각의 상기 제3 솔더가, 상기 제2 관통홀의 상기 제5 스트립형 에지에 수직되는 일방향에서의 최소폭은 0.5 mm인 것을 특징으로 하는 조립홀 구조.
  18. 제14항에 있어서,
    상기 제4 솔더가, 상기 제2 관통홀의 상기 제5 스트립형 에지와 평행한 일방향에서의 최소폭은 0.45 mm인 것을 특징으로 하는 조립홀 구조.
  19. 제14항에 있어서,
    상기 제4 솔더와 인접한 상기 제3 솔더 사이의 최단거리는 0.35 mm인 것을 특징으로 하는 조립홀 구조.
  20. 제14항에 있어서,
    각각의 상기 제3 솔더에서 상기 제2 관통홀로부터 상대적으로 떨어진 아크형 에지의 상기 회로기판에서의 정투영과, 대응되는 상기 제3 스트립형 에지의 상기 회로기판에서의 정투영 사이의 최단거리는 0.1 mm인 것을 특징으로 하는 조립홀 구조.
  21. 제14항에 있어서,
    상기 제5 솔더의 평면 윤곽은 원형이고, 상기 제5 솔더의 직경은 0.32 mm인 것을 특징으로 하는 조립홀 구조.
  22. 제14항에 있어서,
    상기 제6 솔더는 서로 대응되는 2개의 제6 스트립형 에지 및 상기 제6 스트립형 에지에 연결되는 제6 아크형 에지와 제3 톱날형 에지를 구비하고, 상기 제6 스트립형 에지의 상기 회로기판에서의 정투영은 상기 제4 스트립형 에지의 상기 회로기판에서의 정투영과 중첩되며, 상기 제6 아크형 에지의 상기 회로기판에서의 정투영은 상기 제4 아크형 에지의 상기 회로기판에서의 정투영과 중첩되고, 상기 제3 톱날형 에지의 상기 회로기판에서의 정투영과 상기 제2 톱날형 에지의 상기 회로기판에서의 정투영 사이의 최단거리는 0.2 mm인 것을 특징으로 하는 조립홀 구조.
KR1020180037457A 2018-03-30 2018-03-30 조립홀 구조 KR102327712B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180037457A KR102327712B1 (ko) 2018-03-30 2018-03-30 조립홀 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180037457A KR102327712B1 (ko) 2018-03-30 2018-03-30 조립홀 구조

Publications (2)

Publication Number Publication Date
KR20190114554A KR20190114554A (ko) 2019-10-10
KR102327712B1 true KR102327712B1 (ko) 2021-11-17

Family

ID=68206181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180037457A KR102327712B1 (ko) 2018-03-30 2018-03-30 조립홀 구조

Country Status (1)

Country Link
KR (1) KR102327712B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067019A (ja) * 2005-08-29 2007-03-15 Kyocera Corp 回路基板、電子機器、及び回路基板の製造方法

Also Published As

Publication number Publication date
KR20190114554A (ko) 2019-10-10

Similar Documents

Publication Publication Date Title
JP3750650B2 (ja) 回路基板装置
JP4068635B2 (ja) 配線基板
KR100969112B1 (ko) 표면 실장형 반도체 장치 및 그 제조 방법
KR101139567B1 (ko) 반도체 발광 장치
KR100506030B1 (ko) 배선 기판 및 그 납땜 방법
US8958213B2 (en) Mounting structure of chip component
KR102327712B1 (ko) 조립홀 구조
US6861732B2 (en) Power source circuit device
JP2001284784A (ja) 配線基板
US6593526B2 (en) Mounting mechanism of metal plate on printed board
JP2008124196A (ja) 表面実装クリップ
JP6943959B2 (ja) 電子回路基板
TWI771400B (zh) 組裝孔結構
JP7136767B2 (ja) 半導体装置および半導体装置の製造方法
JP4020149B1 (ja) 電子部品モジュール
KR102395374B1 (ko) Led 실장용 기판, led
JP3110160U (ja) プリント基板の接続構造
WO2016017094A1 (ja) 電子回路部品
JP2004140226A (ja) チップ部品のバスバーへの接合構造
JP6221440B2 (ja) プリント配線基板、及びそれを備えた電動工具用スイッチ
CN213991159U (zh) 拼接式电路板结构
JP2009302101A (ja) 電子部品搭載構造
JP2004328001A (ja) 配線基板
JP6435500B2 (ja) スイッチ
JPS59117147A (ja) 複合電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant