JP6943959B2 - 電子回路基板 - Google Patents

電子回路基板 Download PDF

Info

Publication number
JP6943959B2
JP6943959B2 JP2019528979A JP2019528979A JP6943959B2 JP 6943959 B2 JP6943959 B2 JP 6943959B2 JP 2019528979 A JP2019528979 A JP 2019528979A JP 2019528979 A JP2019528979 A JP 2019528979A JP 6943959 B2 JP6943959 B2 JP 6943959B2
Authority
JP
Japan
Prior art keywords
land
joint
circuit board
outer edge
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019528979A
Other languages
English (en)
Other versions
JPWO2019012849A1 (ja
Inventor
幸輔 高瀬
幸輔 高瀬
勇 本田
勇 本田
公則 武藤
公則 武藤
由佳 都丸
由佳 都丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Publication of JPWO2019012849A1 publication Critical patent/JPWO2019012849A1/ja
Application granted granted Critical
Publication of JP6943959B2 publication Critical patent/JP6943959B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10628—Leaded surface mounted device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、電子回路基板に関する。
従来から一方の側に複数のリードが並べて突設され、相対する他方の側に一つの放熱リードが突設された表面実装部品を搭載する表面実装部品搭載用のプリント配線板と、その搭載方法に関する発明が知られている（下記特許文献１を参照）。この発明は、表面実装部品をはんだ付けによって搭載するとき、表面実装部品がはんだのぬれの力によって放熱リードの側により強く引っ張られて位置ずれを起こすのを防止するものである。
特許文献１に記載されたプリント配線板は、リードがはんだ付けされる第１のパッドと、放熱リードがはんだ付けされる第２のパッドとを備えている。この第２パッドは、プリント配線板に設けられた放熱導体パターンの特定領域部分である。この特定領域部分は、プリント配線板に搭載される表面実装部品側の第２パッドの縁に隣接して放熱リードに対応する形状と寸法をもつ主部と、この主部から搭載される表面実装部品のリードと放熱リードの相対方向に突出する副部とからなる。この第２パッドは、特定領域部分を除く放熱導体パターンの全表面がレジストによって被覆されている（特許文献１、請求項１等を参照）。
また、実装の際に角度ずれが小さいことが要求される電子部品の実装構造に関し、特に電流センサや加速度センサ等のセンシング軸を有した電子部品の実装構造に関する発明が知られている（下記特許文献２を参照）。特許文献２に記載された電子部品の実装構造は、複数の接続ランドが設けられた基板上に、前記接続ランドとはんだ付けされる金属製のリード端子を複数有した電子部品を実装するものである。上記電子部品は、略直方体形状の基体の側面から複数のリード端子を延出させている。
上記複数のリード端子は、上記基体の四隅のうち、少なくとも２個所に設けられたアライメント用リード端子と、このアライメント用リード端子を除く電気的に上記基体内の電子回路に接続される電極リード端子とからなる。上記アライメント用リード端子は、電極リード端子より長く延出されている。また、上記複数の接続ランドは、上記アライメント用リード端子とはんだ付けされるアライメント用接続ランドと、上記電極リード端子とはんだ付けされる電極用接続ランドとからなる。上記アライメント用接続ランドの長さは、上記電極用接続ランドの長さよりも長い（特許文献２、請求項１等を参照）。
特開平１０−２２９２６３号公報 特開２０１３−０６２３５１号公報
特許文献１に記載されたプリント配線板は、第２パッドの主部とレジストの境界箇所で一種の障壁の形をとるレジスト端面によって表面実装部品の移動を阻止する（同文献、段落００１１等を参照）。しかし、プリント配線板の製造工程において、レジストは第２パッドの形成後に塗布される。そのため、第２パッドに対するレジストの位置がずれると、レジスト端面の位置がずれ、その結果、表面実装部品の位置がずれるおそれがある。
また、特許文献２に記載された電子部品の実装構造は、セルフアライメント効果を得るために、前述のように、アライメント用リード端子を電極リード端子より長く延出させ、アライメント用接続ランドの長さを電極用接続ランドの長さよりも長くする必要がある。そのため、電子部品の周囲にリード端子及び電極用接続ランドの長さよりも長いアライメント用リード端子とアライメント用接続ランドのためのスペースを確保する必要がある。
そこで、本発明は、電子部品の周囲に余分なスペースを必要とせず、電子部品の実装時に高精度の位置ずれ防止が可能な電子回路基板を提供する。
本発明は、プリント配線板と、該プリント配線板の表面に実装された電子部品とを備える電子回路基板であって、前記プリント配線板は、前記表面に沿う一方向に並んだ第１ランドと第２ランドを有し、前記電子部品は、前記第１ランドにはんだ接合される第１接合部と、前記第２ランドにはんだ接合される第２接合部とを有し、前記第１ランドと前記第１接合部の接合面積は、前記第２ランドと前記第２接合部の接合面積よりも大きく、前記第１ランドと前記第２ランドは、前記一方向において、それぞれ、互いに近接する内側縁と、該内側縁と反対側で互いに離隔する外側縁とを有し、前記第１接合部と前記第２接合部は、前記一方向において、それぞれ、互いに近接する内側縁と、該内側縁と反対側で互いに離隔する外側縁とを有し、前記一方向において、前記第１接合部の前記外側縁の位置は、前記第１ランドの前記外側縁の位置に揃えられていることを特徴とする電子回路基板である。
本発明によれば、電子部品の周囲に余分なスペースを必要とせず、電子部品の実装時に高精度の位置ずれ防止が可能な電子回路基板を提供することができる。
本発明の実施形態１に係る電子回路基板の要部を拡大した平面図。 図１に示す電子回路基板のII-II線に沿う断面図。 図１に示す電子回路基板のIII-III線に沿う断面図。 図１に示す電子回路基板を構成するプリント配線板の要部を拡大した平面図。 図１に示す電子回路基板を構成する電子部品の下面図。 本発明の実施形態２に係る電子回路基板の要部を拡大した平面図。 図６に示すVII-VII線に沿う断面図。 比較例の電子回路基板の図２に相当する断面図。
以下、図面を参照して本発明の電子回路基板の実施の形態を説明する。
（実施形態１）
図１は、本発明の実施形態１に係る電子回路基板１００の要部を拡大した平面図である。図２は、図１に示す電子回路基板１００のII-II線に沿う断面図である。図３は、図１に示す電子回路基板１００のIII-III線に沿う断面図である。
本実施形態の電子回路基板１００は、たとえば、車載用の電子制御ユニットの一部を構成するものである。車載用の電子回路基板１００は、たとえば、温度変化による熱応力や、振動、衝撃などの外力の影響を受けやすい比較的に厳しい環境で用いられるため、高い信頼性が要求される。電子回路基板１００は、プリント配線板１０と、このプリント配線板１０の表面に実装された電子部品２０とを備えている。
図４は、図１に示す電子回路基板１００を構成するプリント配線板１０の要部を拡大した平面図である。プリント配線板１０は、電子部品２０が実装される表面に沿う一方向Ｄ１に並んだ第１ランド１１と第２ランド１２を有している。図示は省略するが、プリント配線板１０は、たとえば、絶縁性を有する素材からなる基板の表面に印刷された電子回路の配線を有し、基板の表面や配線の一部がソルダーレジストによって被覆されている。第１ランド１１と第２ランド１２は、たとえば、プリント配線板１０の電子回路の配線に電子部品２０をはんだ接合するための部分である。
第１ランド１１と第２ランド１２は、プリント配線板１０の表面に沿う一方向Ｄ１において、それぞれ、互いに近接する内側縁１１ａ，１２ａと、この内側縁１１ａ，１２ａと反対側で互いに離隔する外側縁１１ｂ，１２ｂとを有している。本実施形態において、プリント配線板１０は、一の第１ランド１１と複数の第２ランド１２を有しているが、複数の第１ランド１１と一または複数の第２ランド１２を有してもよく、一の第１ランド１１と一の第２ランド１２を有してもよい。第１ランド１１の表面積は、たとえば、個々の第２ランド１２の表面積よりも大きく、複数の第２ランド１２の表面積の合計よりも大きくなっている。
第１ランド１１は、たとえば、上記一方向Ｄ１に並んだ主部１１ｃと延出部１１ｄを有している。第１ランド１１の主部１１ｃは、第１ランド１１の大部分を占める内側縁１１ａ側の矩形の部分である。第１ランド１１の延出部１１ｄは、上記一方向Ｄ１に直交してプリント配線板１０の表面に沿う方向Ｄ２において、主部１１ｃよりも寸法が拡大され、両端部が主部１１ｃの両側縁１１ｅ，１１ｆから突出した外側縁１１ｂ側の部分である。第１ランド１１の延出部１１ｄは、図１および図２に示すように、上記一方向Ｄ１において、プリント配線板１０に実装される電子部品２０の本体部２１の側縁２１ａよりも外側へ延出するように設けられている。
第１ランド１１は、たとえば、外側縁１１ｂから上記一方向Ｄ１へ突出する突出部１１ｇを有している。この突出部は、図１および図３に示すように、電子部品２０の実装時にはんだフィレットＳｆが形成される部分であり、電子部品２０の実装後の検査において、はんだフィレットＳｆを確認するために設けられている。本実施形態において、第１ランド１１の突出部１１ｇは、矩形の形状を有しているが、突出部１１ｇの形状は、特に限定されない。突出部１１ｇの表面積は、第１ランド１１の突出部１１ｇ以外の部分の表面積よりも小さい。
電子部品２０の周囲に十分な配線スペースおよび実装スペースを確保する観点から、突出部１１ｇは、たとえば、自動光学検査においてはんだフィレットＳｆの検査が可能な範囲で、できるだけ小さいことが好ましい。具体的には、上記一方向Ｄ１および上記一方向Ｄ１に直交する方向Ｄ２の寸法を、たとえば、１ｍｍ以下、好ましくは０．５ｍｍ以下、より好ましくは０．２５ｍｍ程度にすることができる。
第１ランド１１は、たとえば、表面に複数のサーマルビア１４の開口１４ａを有している。サーマルビア１４は、たとえば、第１ランド１１およびプリント配線板１０を貫通する貫通孔である。サーマルビア１４は、たとえば、内壁面に銅めっきが施され、第１ランド１１にはんだ接合される放熱部２２の熱をプリント配線板１０の裏面等に放熱させる。
第１ランド１１は、たとえば、表面の一部がソルダーレジスト１３によって被覆されている。ソルダーレジスト１３は、サーマルビア１４の配列方向、たとえば、上記一方向Ｄ１およびそれに直交する方向Ｄ２に、それぞれ帯状に形成されている。サーマルビア１４は、第１ランド１１の表面のソルダーレジスト１３によって被覆された領域に、銅めっきの内側の貫通孔が開口している。
第２ランド１２は、たとえば、長方形の形状を有し、第１ランド１１から上記一方向Ｄ１に所定の距離だけ離隔した位置に形成されている。本実施形態において、第２ランド１２は、上記一方向Ｄ１に直交する方向Ｄ２に４つが所定の間隔をあけて並んで設けられている。第２ランド１２は、上記一方向Ｄ１に直交する方向Ｄ２において、互いに近接する２つの第２ランド１２の組が、間隔をあけて２組設けられている。２組の間の間隔は、各組の第２ランド１２の間の間隔よりも広くなっている。
図５は、図１に示す電子回路基板１００を構成する電子部品２０の下面図である。本実施形態において、電子部品２０は、たとえば、最大定格のコレクタ損失が１Ｗ以上のパワートランジスタである。なお、電子回路基板１００は、パワートランジスタに限定されず、任意の電子部品２０を搭載することができる。
電子部品２０は、たとえば、本体部２１と、本体部２１に設けられた放熱部２２と、本体部２１から一方向Ｄ１に延びるリード端子２３とを備えている。電子部品２０の本体部２１は、たとえば、パワートランジスタにおけるモールド部である。電子部品２０の放熱部２２は、たとえば、パワートランジスタにおけるヒートシンクである。なお、放熱部２２は、接地され、電源に接続され、または電子回路の配線に接続される電子部品２０の電極部であってもよい。
電子部品２０は、第１ランド１１にはんだ接合される第１接合部２４と、第２ランド１２にはんだ接合される第２接合部２５とを有している。また、電子部品２０の第１接合部２４と第２接合部２５は、上記一方向Ｄ１において、それぞれ、互いに近接する内側縁２４ａ，２５ａと、この内側縁２４ａ，２５ａと反対側で互いに離隔する外側縁２４ｂ，２５ｂとを有している。
本実施形態において、第１接合部２４は、第１ランド１１に対向する放熱部２２の表面であり、第２接合部２５は、第２ランド１２に対向するリード端子２３の先端部である。より詳細には、第１接合部２４は、第１ランド１１の突出部１１ｇ、ソルダーレジスト１３が形成された領域、およびサーマルビア１４の開口１４ａを除く部分に対向する放熱部２２の表面である。すなわち、本実施形態において、電子部品２０の第１接合部２４は、複数の領域に分割されている。
図４および図５に示すように、電子部品２０の放熱部２２は、たとえば、突出部１１ｇを除く第１ランド１１と同一の形状および同一の寸法を有している。すなわち、第１ランド１１が突出部１１ｇを有しない場合に、第１ランド１１の平面形状と放熱部２２の平面形状は合同である。そのため、図１に示す平面視で、第１接合部２４の四方の側縁２４ａ，２４ｂ，２４ｃ，２４ｄは、第１ランド１１の四方の側縁１１ａ，１１ｂ，１１ｅ，１１ｆに重なる。換言すると、図１に示す平面視で、放熱部２２と第１ランド１１は、全体がぴったりと重なっている。
すなわち、本実施形態の電子回路基板１００は、上記一方向Ｄ１に直交し、かつプリント配線板１０の表面に沿う方向Ｄ２において、電子部品２０の第１接合部２４の両側縁２４ｃ，２４ｄの位置が、プリント配線板１０の第１ランド１１の両側縁１１ｅ，１１ｆの位置に揃えられている。ここで、側縁１１ｅと側縁２４ｃ、および、側縁１１ｆと側縁２４ｄの位置が揃えられているとは、たとえば、プリント配線板１０の表面に垂直な方向において、側縁１１ｅと側縁２４ｃ、および、側縁１１ｆと側縁２４ｄが、互いに重なるように配置されていることを意味する。換言すると、第１接合部２４の両側縁２４ｃ，２４ｄと第１ランド１１の両側縁１１ｅ，１１ｆは、それぞれ、プリント配線板１０の表面に垂直で上記一方向Ｄ１に平行な一の平面上に配置され、上記一方向Ｄ１に交差する方向Ｄ２に段差なく面一に配置されている。
なお、プリント配線板１０の表面に垂直な方向において、第１接合部２４の両側縁２４ｃ，２４ｄと第１ランド１１の両側縁１１ｅ，１１ｆが完全に重なる場合だけでなく、許容範囲の微小な位置ずれは、上記一方向Ｄ１と直交する方向Ｄ２において両側縁の位置が揃えられている場合に含まれる。このような許容範囲の位置ずれは、たとえば、はんだ接合のときに溶融したはんだの表面張力や、はんだが凝固するときの収縮などによる微小な位置ずれであり、たとえば、０．１ｍｍ以下の位置ずれである。
本実施形態において、第１ランド１１と第１接合部２４の接合面積は、第２ランド１２と第２接合部２５の接合面積よりも大きい。より詳細には、第１ランド１１と電子部品２０の第１接合部２４の接合面積は、第１ランド１１の突出部１１ｇ、ソルダーレジスト１３が形成された領域、およびサーマルビア１４の開口１４ａを除く部分の面積以上で、放熱部２２の第１ランド１１に対向する面すなわち第１接合部２４の面積以下になる。第２ランド１２と電子部品２０の第２接合部２５の接合面積は、複数の第２ランド１２に対向する複数のリード端子２３の先端部の面積の和におおむね等しい。
本実施形態の電子回路基板１００は、図１および図２に示すように、上記一方向Ｄ１において、第１接合部２４の外側縁２４ｂの位置が、第１ランド１１の外側縁１１ｂの位置に揃えられていることを最大の特徴としている。ここで、上記一方向Ｄ１において外側縁２４ｂ，１１ｂの位置が揃えられているとは、たとえば、プリント配線板１０の表面に垂直な方向において、外側縁２４ｂ，１１ｂが重なるように配置されていることを意味する。換言すると、第１接合部２４の外側縁２４ｂと第１ランド１１の外側縁１１ｂは、プリント配線板１０の表面に垂直で上記一方向Ｄ１に垂直な一の平面上に配置され、上記一方向Ｄ１に段差なく面一に配置されている。
なお、プリント配線板１０の表面に垂直な方向において、外側縁２４ｂ，１１ｂが完全に重なる場合だけでなく、はんだ接合のときに溶融したはんだの表面張力や、はんだが凝固するときの収縮などによる微小な位置ずれは、上記一方向Ｄ１において外側縁２４ｂ，１１ｂの位置が揃えられている場合に含まれる。このような許容される微小な位置ずれは、たとえば、０．１ｍｍ以下である。
また、本実施形態の電子回路基板１００は、上記一方向Ｄ１において、第２接合部２５の外側縁２５ｂと内側縁２５ａは、第２ランド１２の外側縁１２ｂと内側縁１２ａの間に位置している。第２接合部２５の外側縁２５ｂと第２ランド１２の外側縁１２ｂとの間の距離ｄ１、および、第２接合部２５の内側縁２５ａと第２ランド１２の内側縁１２ａとの間の距離ｄ２は、電子部品２０の寸法公差、電子部品２０の許容される位置ずれ、および自動光学検査に必要な寸法等を考慮して、たとえば０．５ｍｍ程度に設定される。
また、上記一方向Ｄ１において、電子部品２０の放熱部２２の端部は、本体部２１の外側に突出している。また、上記一方向Ｄ１において、リード端子２３は、放熱部２２の突出方向とは反対の方向に延びている。これにより、上記一方向Ｄ１において、第１接合部２４の外側縁２４ｂと第２接合部２５の外側縁２５ｂが、電子部品２０の本体部２１の両側縁２１ａ，２１ａの外側に位置している。
また、上記一方向Ｄ１における電子部品２０の放熱部２２の本体部２１からの突出量よりも、本体部２１から上記一方向Ｄ１に延びるリード端子２３の先端部までの寸法の方が大きくなっている。これにより、上記一方向Ｄ１において、第１接合部２４の外側縁２４ｂと本体部２１の一側縁２１ａとの距離ｄ３は、第２接合部２５の外側縁２５ｂと、本体部２１の他側縁２１ａとの距離ｄ４よりも小さくなっている。
また、上記一方向Ｄ１において、電子部品２０の本体部２１の一側縁２１ａから突出した放熱部２２の端部と反対側の端部は、本体部２１とプリント配線板１０との間に位置している。一方、電子部品２０のリード端子２３の先端部は、電子部品２０の本体部２１の外側に延出している。これにより、一方向Ｄ１において、電子部品２０の第１接合部２４の内側縁２４ａは、電子部品２０の本体部２１の両側縁２１ａ，２１ａの内側に位置し、電子部品２０の第２接合部２５の内側縁２５ａは、本体部２１の両側縁２１ａ，２１ａの外側に位置している。
また、本実施形態の電子回路基板１００において、電子部品２０の第１接合部２４および第２接合部２５ならびにプリント配線板１０の第１ランド１１および第２ランド１２は、上記一方向Ｄ１に非対称に設けられている。具体的には、上記一方向Ｄ１において、接合面積の大きい第１ランド１１と第１接合部２４は、電子部品２０の片側に設けられている。また、上記一方向Ｄ１において、接合面積の小さい第２ランド１２と第２接合部２５は、電子部品２０の反対側に設けられている。
以下、本実施形態の電子回路基板１００の作用について、比較例の電子回路基板９００との対比に基づいて説明する。
図８は、図２に相当する比較例の電子回路基板９００の断面図である。比較例の電子回路基板９００は、電子部品２０の第１接合部２４の外側縁２４ｂの位置が、プリント配線板１０の第１ランド１１の外側縁１１ｂの位置に揃えられていない点で、本実施形態の電子回路基板１００と異なっている。比較例の電子回路基板９００のその他の構成は、本実施形態の電子回路基板１００の構成と同様であるので、同様の部分には同一の符号を付して説明を省略する。
比較例の電子回路基板１００において、電子部品２０を実装するには、まず、第１ランド１１と第２ランド１２の表面に、たとえば、はんだペーストを印刷する。次に、２点鎖線で示すように、電子部品２０の第１接合部２４を第１ランド１１上に配置し、第２接合部２５が、上記一方向Ｄ１において、第２ランド１２の内側縁１２ａと外側縁１２ｂとの間に位置するように、電子部品２０を配置する。次に、はんだリフロー工程により、はんだペーストを加熱して、電子部品２０の第１接合部２４および第２接合部２５を、プリント配線板１０の第１ランド１１と第２ランド１２にはんだ接合する。
ここで、第１接合部２４と第１ランド１１の接合面積は、第２接合部２５と第２ランド１２の接合面積よりも大きい。そのため、第１接合部２４と第１ランド１１の間のはんだＳ１の体積は、第２接合部２５と第２ランド１２の間のはんだＳ２の体積よりも大きくなる。具体的には、第１接合部２４と第１ランド１１の間のはんだＳ１の体積は、第２接合部２５と第２ランド１２の間のはんだＳ２の体積の数倍程度、たとえば５倍程度になる場合がある。このような場合、第１接合部２４と第１ランド１１の間で溶融したはんだＳ１は、第２接合部２５と第２ランド１２の間で溶融したはんだＳ２よりも、体積が大きく、より広い範囲にぬれ拡がる。
ここで、比較例の電子回路基板９００では、上記一方向Ｄ１において、電子部品２０の第１接合部２４の外側縁２４ｂの位置が、プリント配線板１０の第１ランド１１の外側縁１１ｂの位置に揃えられていない。そのため、より体積が大きくより広い範囲にぬれ拡がる第１接合部２４と第１ランド１１の間のはんだＳ１の表面張力によって、電子部品２０が第１ランド１１に引き寄せられる。すると、電子部品２０が、許容範囲を超えて位置ずれを起こし、たとえば、電子部品２０の第２接合部２５の内側縁２５ａが、第２ランド１２の外側へ移動して、第２接合部２５と第２ランド１２の接合不良が生じるおそれがある。また、電子部品２０が、上記一方向Ｄ１において第２ランド１２から第１ランド１１へ向かう方向へ位置ずれを起こすと、電子部品２０の第２接合部２５を第２ランド１２に接合するはんだのフィレットが異形になる。より詳細には、電子部品２０の第２接合部２５の外側縁２５ｂ側ではんだのフィレットの形状が乱れ、電子部品２０の第２接合部２５の内側縁２５ａ側ではんだのフィレットが形成されない。また、電子部品２０が許容範囲を超えて位置ずれを起こした場合、その電子回路基板９００は廃棄され、歩留まりが低下する。
これに対し、本実施形態の電子回路基板１００は、比較例の電子回路基板９００と同様に、プリント配線板１０と、このプリント配線板１０の表面に実装された電子部品２０とを備えている。プリント配線板１０は、上記表面に沿う一方向Ｄ１に並んだ第１ランド１１と第２ランド１２を有している。電子部品２０は、第１ランド１１にはんだ接合される第１接合部２４と、第２ランド１２にはんだ接合される第２接合部２５とを有している。第１ランド１１と第１接合部２４の接合面積は、第２ランド１２と第２接合部２５の接合面積よりも大きい。第１ランド１１と第２ランド１２は、上記一方向Ｄ１において、それぞれ、互いに近接する内側縁１１ａ，１２ａと、この内側縁１１ａ，１２ａと反対側で互いに離隔する外側縁１１ｂ，１２ｂとを有している。第１接合部２４と第２接合部２５は、上記一方向Ｄ１において、それぞれ、互いに近接する内側縁２４ａ，２５ａと、この内側縁２４ａ，２５ａと反対側で互いに離隔する外側縁２４ｂ，２５ｂとを有している。そして、本実施形態の電子回路基板１００は、比較例の電子回路基板９００と異なり、上記一方向Ｄ１において、第１接合部２４の外側縁２４ｂの位置が、第１ランド１１の外側縁１１ｂの位置に揃えられている。
この構成により、電子部品２０の第１接合部２４および第２接合部２５を、プリント配線板１０の第１ランド１１と第２ランド１２にはんだ接合するときに、体積が大きい第１接合部２４と第１ランド１１の間のはんだＳ１が、上記一方向Ｄ１において第２ランド１２から離れる方向にぬれ拡がることが防止される。これにより、電子部品２０が、上記一方向Ｄ１において第２ランド１２から離れる方向に許容範囲を超えて位置ずれを起こすことが防止され、電子部品２０の第１接合部２４および第２接合部２５と、プリント配線板１０の第１ランド１１および第２ランド１２との接合不良の発生を防止することができる。したがって、本実施形態の電子回路基板１００によれば、製造不良を低減し、歩留まりを向上させることができる。また、本実施形態の電子回路基板１００は、従来のように、レジストを被覆するための広いスペースや、アライメント用リード端子とアライメント用接続ランドのためのスペースを確保する必要がない。したがって、本実施形態の電子回路基板１００によれば、電子部品２０の周囲に余分なスペースを必要とすることなく電子部品２０の実装時の位置ずれを防止することができる。
また、本実施形態の電子回路基板１００は、前述のように、上記一方向Ｄ１において、第２接合部２５の外側縁２５ｂと内側縁２５ａが、第２ランド１２の外側縁１２ｂと内側縁１２ａの間に位置している。これにより、電子部品２０の第２接合部２５と、プリント配線板１０の第２ランド１２との接合不良の発生をより確実に防止し、電子回路基板１００の信頼性をより向上させることができる。
また、本実施形態の電子回路基板１００は、前述のように、上記一方向Ｄ１において、第１接合部２４の外側縁２４ｂと第２接合部２５の外側縁２５ｂが電子部品２０の本体部２１の両側縁２１ａ，２１ａの外側に位置している。また、上記一方向Ｄ１において、第１接合部２４の外側縁２４ｂと本体部２１の一側縁２１ａとの距離ｄ３は、第２接合部２５の外側縁２５ｂと、本体部２１の他側縁２１ａとの距離ｄ４よりも小さい。これにより、接合面積が第２接合部２５と第２ランド１２よりも大きい第１接合部２４と第１ランド１１の接合に必要なスペースを減少させ、電子部品２０の周囲により広いスペースを確保することができる。
また、本実施形態の電子回路基板１００は、前述のように、上記一方向Ｄ１において、第１接合部２４の内側縁２４ａは、本体部２１の両側縁２１ａ，２１ａの内側に位置し、第２接合部２５の内側縁２５ａは、本体部２１の両側縁２１ａ，２１ａの外側に位置している。これにより、接合面積が第２接合部２５と第２ランド１２よりも大きい第１接合部２４と第１ランド１１の接合に必要なスペースを減少させ、電子部品２０の周囲により広いスペースを確保することができる。
また、本実施形態の電子回路基板１００は、前述のように、上記一方向Ｄ１において、第２ランド１２と第２接合部２５は、電子部品２０の片側に設けられている。このように、上記一方向Ｄ１において第１接合部２４と第２接合部２５が非対称な電子部品２０は、はんだ接合時に位置ずれを起こしやすくなるが、本実施形態の電子回路基板１００によれば、前述の構成によって電子部品２０の位置ずれを防止し、接続信頼性を向上させることができる。
また、本実施形態の電子回路基板１００は、前述のように、上記一方向Ｄ１に直交し、かつプリント配線板１０の表面に沿う方向Ｄ２において、第１接合部２４の両側縁２４ｃ，２４ｄの位置が、第１ランド１１の両側縁１１ｅ，１１ｆの位置に揃えられている。これにより、溶融したはんだＳ１が上記一方向Ｄ１に直交し、かつプリント配線板１０の表面に沿う方向Ｄ２にぬれ拡がるのが防止される。そのため、当該方向Ｄ２に第１接合部２４に位置ずれすることが防止され、電子部品２０の回転や位置ずれをより確実に防止することができる。したがって、電子回路基板１００の信頼性をより向上させることができる。
また、本実施形態の電子回路基板１００は、前述のように、第１ランド１１が、外側縁から上記一方向Ｄ１へ突出する突出部１１ｇを有している。これにより、第１接合部２４の外側縁２４ｂの位置が第１ランド１１の外側縁１１ｂの位置に揃えられていても、突出部１１ｇに形成されたはんだフィレットＳｆを自動光学検査において確認することができ、第１接合部２４と第１ランド１１のはんだ接合の信頼性を向上させることができる。
また、本実施形態の電子回路基板１００は、前述のように、電子部品２０が、本体部２１と、この本体部２１に設けられた放熱部２２と、本体部２１から上記一方向Ｄ１に延びるリード端子２３とを備えている。そして、第１接合部２４は、第１ランド１１に対向する放熱部２２の表面であり、第２接合部２５は、第２ランド１２に対向するリード端子２３の先端部である。放熱部２２と第１ランド１１との接合面積は、たとえば、リード端子２３の先端部と第２ランド１２との接合面積よりも数倍大きく、放熱部２２と第１ランド１１の接合に用いられるはんだＳ１の体積も、リード端子２３の先端部と第２ランド１２の接合に用いられるはんだＳ２の体積よりも数倍大きくなる。本実施形態の電子回路基板１００によれば、このような場合でも、前述の構成によって電子部品２０の位置ずれを防止し、信頼性を向上させることができる。
以上説明したように、本実施形態の電子回路基板１００によれば、電子部品２０の周囲に余分なスペースを必要とすることなく電子部品２０の実装時の位置ずれを防止し、たとえば車載用の電子回路基板１００として要求される高い信頼性を確保することができる。
（実施形態２）
次に、図６および図７を参照して、本発明の実施形態２に係る電子回路基板２００について説明する。
図６は、本発明の実施形態２に係る電子回路基板２００の要部を拡大した平面図である。図７は、図６に示すVII-VII線に沿う断面図である。本実施形態の電子回路基板２００は、以下に説明するいくつかの構成を除いて、前述の実施形態１の電子回路基板１００と同様の構成を有している。そのため、本実施形態の電子回路基板２００において、前述の実施形態１の電子回路基板１００と同様の部分には同一の符号を付して説明を適宜省略する。
本実施形態の電子回路基板２００は、上記一方向Ｄ１において、第１ランド１１の外側縁１１ｂと内側縁１１ａが電子部品２０の本体部２１の両側縁２１ａ，２１ａの内側に位置している。また、上記一方向Ｄ１において、第２ランド１２と第２接合部２５は、電子部品２０の両側に設けられている。なお、第２ランド１２と第２接合部２５は、上記一方向Ｄ１に直交し、かつプリント配線板１０の表面に沿う方向Ｄ２においても、電子部品２０の両側に設けられていてもよい。
本実施形態の電子回路基板２００は、電子部品２０の一側の第２ランド１２と第２接合部２５に着目すると、前述の実施形態１の電子回路基板１００と同様に、上記一方向Ｄ１において、第１接合部２４の外側縁２４ｂの位置は、第１ランド１１の外側縁１１ｂの位置に揃えられている。また、電子部品２０の一側と反対側の第２ランド１２と第２接合部２５に着目すると、上記一方向Ｄ１において、前述の実施形態１の電子回路基板１００と同様に、第１接合部２４の外側縁２４ｂの位置は、第１ランド１１の外側縁１１ｂの位置に揃えられている。
また、本実施形態の電子回路基板２００は、電子部品２０の一側と他側のそれぞれの第２接合部２５と第２ランド１２に着目すると、前述の実施形態１の電子回路基板１００と同様に、上記一方向Ｄ１において、第２接合部２５の外側縁２５ｂと内側縁２５ａは、第２ランド１２の外側縁１２ｂと内側縁１２ａの間に位置している。また、本実施形態の電子回路基板２００は、前述の実施形態１の電子回路基板１００と同様に、上記一方向Ｄ１に直交し、かつプリント配線板１０の表面に沿う方向Ｄ２において、第１接合部２４の両側縁２４ｃ，２４ｄの位置は、第１ランド１１の両側縁１１ｅ，１１ｆの位置に揃えられている。
したがって、本実施形態の電子回路基板２００によれば、前述の実施形態１の電子回路基板１００と同様に、電子部品２０の周囲に余分なスペースを必要とすることなく電子部品２０の実装時の位置ずれを防止し、たとえば車載用の電子回路基板２００として要求される高い信頼性を確保することができる。
以上、図面を用いて本発明の実施の形態を詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲における設計変更等があっても、それらは本発明に含まれるものである。
１０ プリント配線板、１１ 第１ランド、１１ａ 内側縁、１１ｂ 外側縁、１１ｅ 側縁、１１ｆ 側縁、１１ｇ 突出部、１２ 第２ランド、１２ａ 内側縁、１２ｂ 外側縁、２０ 電子部品、２１ 本体部、２１ａ 側縁、２２ 放熱部、２３ リード端子、２４ 第１接合部、２４ａ 内側縁、２４ｂ 外側縁、２４ｃ 側縁、２４ｄ 側縁、２５ 第２接合部、２５ａ 内側縁、２５ｂ 外側縁、１００ 電子回路基板、２００ 電子回路基板、Ｄ１ 一方向、Ｄ２ 一方向に直交する方向、ｄ３ 距離、ｄ４ 距離

Claims (6)

  1. プリント配線板と、該プリント配線板の表面に実装された電子部品とを備える電子回路基板であって、
    前記プリント配線板は、前記表面に沿う一方向に並んだ第１ランドと第２ランドを有し、
    前記電子部品は、前記第１ランドにはんだ接合される第１接合部と、前記第２ランドにはんだ接合される第２接合部とを有し、
    前記第１ランドと前記第１接合部の接合面積は、前記第２ランドと前記第２接合部の接合面積よりも大きく、
    前記第１ランドと前記第２ランドは、前記一方向において、それぞれ、互いに近接する内側縁と、該内側縁と反対側で互いに離隔する外側縁とを有し、
    前記第１接合部と前記第２接合部は、前記一方向において、それぞれ、互いに近接する内側縁と、該内側縁と反対側で互いに離隔する外側縁とを有し、
    前記一方向において、前記第１ランドの前記外側縁と前記内側縁は、前記電子部品の本体部の両側縁の内側に位置しており、前記第１接合部の前記外側縁の位置は、前記第１ランドの前記外側縁の位置に揃えられており、前記第２接合部の前記外側縁と前記内側縁は、前記第２ランドの前記外側縁と前記内側縁の間に位置しており、
    前記一方向に直交しかつ前記プリント配線板の表面に沿う方向において、前記第１接合部の両側縁の位置は、前記第１ランドの両側縁の位置に揃えられていることを特徴とする電子回路基板。
  2. 前記一方向において、前記第２ランドと前記第２接合部は、前記電子部品の片側に設けられていることを特徴とする請求項１に記載の電子回路基板。
  3. プリント配線板と、該プリント配線板の表面に実装された電子部品とを備える電子回路基板であって、
    前記プリント配線板は、前記表面に沿う一方向に並んだ第１ランドと第２ランドを有し、
    前記電子部品は、前記第１ランドにはんだ接合される第１接合部と、前記第２ランドにはんだ接合される第２接合部とを有し、
    前記第１ランドと前記第１接合部の接合面積は、前記第２ランドと前記第２接合部の接合面積よりも大きく、
    前記第１ランドと前記第２ランドは、前記一方向において、それぞれ、互いに近接する内側縁と、該内側縁と反対側で互いに離隔する外側縁とを有し、
    前記第１接合部と前記第２接合部は、前記一方向において、それぞれ、互いに近接する内側縁と、該内側縁と反対側で互いに離隔する外側縁とを有し、
    前記一方向において、前記第１接合部の前記外側縁の位置は、前記第１ランドの前記外側縁の位置に揃えられており、前記第２ランドと前記第２接合部は、前記電子部品の両側に設けられており、
    前記一方向に直交しかつ前記プリント配線板の表面に沿う方向において、前記第１接合部の両側縁の位置は、前記第１ランドの両側縁の位置に揃えられていることを特徴とする電子回路基板。
  4. 前記第１ランドは、前記外側縁から前記一方向へ突出する突出部を有し、
    前記一方向に直交する前記方向における前記突出部の寸法と、前記一方向における前記第２接合部の前記外側縁と前記第２ランドの前記外側縁との間の距離とは、それぞれ自動光学検査においてはんだフィレットの検査に必要な最小限の範囲に設定されていることを特徴とする請求項１に記載の電子回路基板。
  5. 前記電子部品は、本体部と、該本体部に設けられた放熱部と、前記本体部から前記一方向に延びるリード端子とを備え、
    前記第１接合部は、前記第１ランドに対向する前記放熱部の表面であり、
    前記第２接合部は、前記第２ランドに対向する前記リード端子の先端部であることを特徴とする請求項４に記載の電子回路基板。
  6. 前記第１ランドの表面の前記一方向および該一方向に直交する前記方向にそれぞれ帯状に形成されたソルダーレジストと、
    前記第１ランドおよび前記プリント配線板を貫通して前記ソルダーレジストによって被覆された領域に開口する複数のサーマルビアと、をさらに備え、
    前記第１接合部は、前記突出部、前記ソルダーレジストが形成された領域、および前記サーマルビアの開口を除く部分に対向する前記放熱部の表面であり、複数の領域に分割されていることを特徴とする請求項５に記載の電子回路基板。
JP2019528979A 2017-07-11 2018-06-01 電子回路基板 Active JP6943959B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017135509 2017-07-11
JP2017135509 2017-07-11
PCT/JP2018/021133 WO2019012849A1 (ja) 2017-07-11 2018-06-01 電子回路基板

Publications (2)

Publication Number Publication Date
JPWO2019012849A1 JPWO2019012849A1 (ja) 2020-04-02
JP6943959B2 true JP6943959B2 (ja) 2021-10-06

Family

ID=65001154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019528979A Active JP6943959B2 (ja) 2017-07-11 2018-06-01 電子回路基板

Country Status (3)

Country Link
US (1) US11096285B2 (ja)
JP (1) JP6943959B2 (ja)
WO (1) WO2019012849A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7462502B2 (ja) 2020-07-20 2024-04-05 Fdk株式会社 部品実装基板及びその製造方法
JP2022120923A (ja) * 2021-02-08 2022-08-19 株式会社アイシン 回路基板
WO2024095422A1 (ja) * 2022-11-02 2024-05-10 日立Astemo株式会社 電子制御装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS602873U (ja) * 1983-06-20 1985-01-10 三洋電機株式会社 面実装トランジスタの半田付け構造
JPH10229263A (ja) 1997-02-17 1998-08-25 Fuji Electric Co Ltd 表面実装部品搭載用のプリント配線板と、その搭載方法
JP3931696B2 (ja) * 2002-03-14 2007-06-20 株式会社デンソー 電子装置
JP2005340684A (ja) * 2004-05-31 2005-12-08 Calsonic Kansei Corp 基板への電子素子の取付構造
JP4416616B2 (ja) * 2004-09-29 2010-02-17 株式会社リコー 電子部品実装体及び電子機器
GB2422249A (en) * 2005-01-15 2006-07-19 Robert John Morse Power substrate
KR20080013865A (ko) * 2005-06-06 2008-02-13 로무 가부시키가이샤 반도체 장치, 기판 및 반도체 장치의 제조 방법
EP2337068A1 (en) * 2009-12-18 2011-06-22 Nxp B.V. Pre-soldered leadless package
JP5703500B2 (ja) 2011-09-13 2015-04-22 アルプス・グリーンデバイス株式会社 電子部品の実装構造
US8895998B2 (en) * 2012-03-30 2014-11-25 Cree, Inc. Ceramic-based light emitting diode (LED) devices, components and methods
KR20130139011A (ko) * 2012-06-12 2013-12-20 한국전자통신연구원 Ｄｂｃ 기판 및 전력 반도체 모듈
US20160088720A1 (en) * 2014-09-24 2016-03-24 Hiq Solar, Inc. Transistor thermal and emi management solution for fast edge rate environment
US20160141232A1 (en) * 2014-11-19 2016-05-19 Cambridge Silicon Radio Limited Integrated circuit package
US20160172548A1 (en) * 2014-12-10 2016-06-16 Baskaran A/L Govinda Nair Method of manufacturing chip-on-board and surface mount device led substrate
JP6330690B2 (ja) * 2015-02-19 2018-05-30 株式会社オートネットワーク技術研究所 基板ユニット
JP6260566B2 (ja) * 2015-03-25 2018-01-17 株式会社オートネットワーク技術研究所 回路構成体
JP2016213308A (ja) * 2015-05-08 2016-12-15 キヤノン株式会社 プリント回路板及びプリント配線板
US10211128B2 (en) * 2017-06-06 2019-02-19 Amkor Technology, Inc. Semiconductor package having inspection structure and related methods
US10199312B1 (en) * 2017-09-09 2019-02-05 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure

Also Published As

Publication number Publication date
JPWO2019012849A1 (ja) 2020-04-02
US11096285B2 (en) 2021-08-17
WO2019012849A1 (ja) 2019-01-17
US20200205290A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
JP6943959B2 (ja) 電子回路基板
JP4962217B2 (ja) プリント配線基板及び電子装置製造方法
WO2016181628A1 (en) Printed-wiring board, printed-circuit board and electronic apparatus
JP2014192476A (ja) プリント基板の半田実装方法及び半田実装構造
JP2011253835A (ja) 電子回路用基板
JP2013123011A (ja) 電子装置
JP5465281B2 (ja) チップ部品の実装構造
JP2007109836A (ja) プリント配線板
JP2011222742A (ja) プリント基板及びその製造方法、電子部品の実装方法
JP2014229863A (ja) チップ部品の表面実装構造
JP2021158225A (ja) シールドケース及び電子回路モジュール
JP2008193040A (ja) 電子装置及び電子装置の製造方法
JP2020188127A (ja) 配線基板、電子装置、及び配線基板の製造方法
JP6666320B2 (ja) 樹脂成型基板及びコンデンサの実装構造
JP2009158586A (ja) 高周波回路ユニット
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP2015195340A (ja) 電子部品組立体
WO2023162578A1 (ja) 回路基板および電子部品の実装方法
TWI708478B (zh) 表面安裝型器件及其製造方法
JP2010219087A (ja) 表面実装部品の実装構造および実装方法
WO2020149188A1 (ja) 半導体装置および半導体装置の製造方法
JP6171898B2 (ja) 電子装置及びその製造方法
JP2007201282A (ja) 電子装置及び電子装置の製造方法
JP2002374060A (ja) 電子回路板
JP2022080826A (ja) 配線基板に実装する部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210702

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210702

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210712

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210909

R150 Certificate of patent or registration of utility model

Ref document number: 6943959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150