CN101034693A - 半导体器件以及半导体器件的制造方法 - Google Patents

半导体器件以及半导体器件的制造方法 Download PDF

Info

Publication number
CN101034693A
CN101034693A CNA2007100861890A CN200710086189A CN101034693A CN 101034693 A CN101034693 A CN 101034693A CN A2007100861890 A CNA2007100861890 A CN A2007100861890A CN 200710086189 A CN200710086189 A CN 200710086189A CN 101034693 A CN101034693 A CN 101034693A
Authority
CN
China
Prior art keywords
semiconductor chip
basal substrate
insulating properties
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100861890A
Other languages
English (en)
Inventor
萩尾义知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101034693A publication Critical patent/CN101034693A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/24992—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供绝缘性斜坡材料形成为适当的形状而成的半导体器件及其制造方法。采用半导体器件(1)，其特征在于，具备：具备多个端子(2a)的基底基板(2)；在一面(3b)上具备多个焊盘(3a)并安装于基底基板(2)的半导体芯片(3)；形成于半导体芯片(3)的侧方并填埋半导体芯片(3)和基底基板(2)的台阶的绝缘性斜坡材料(4)；至少通过绝缘性斜坡材料(4)之上并电连接基底基板(2)的端子(2a)和半导体芯片(3)的焊盘(3a)的布线图案(5)。其中，在基底基板(2)上设置有止动绝缘性斜坡材料(4)的基底侧止动部(2e)。

Description

半导体器件以及半导体器件的制造方法
技术领域
本发明涉及半导体器件以及半导体器件的制造方法。
背景技术
以往已知有在基底基板上安装半导体芯片而成的半导体器件。图16表示该以往的半导体器件。
如图16(a)所示，以往的半导体器件101构成为包括：具备多个端子102a的基底基板102；在上表面103b上具备多个焊盘103a并安装在基底基板102上的半导体芯片103；形成于半导体芯片103的侧方并填埋半导体芯片103和基底基板102之间的台阶的绝缘性斜坡材料104；至少通过绝缘性斜坡材料104之上并电连接基底基板102的端子102a和半导体芯片103的焊盘103a的布线图案105。
制造该半导体器件时，首先如图16(b)所示，在基底基板102上安装半导体芯片103，然后，如图16(c)所示，在半导体芯片103的周围形成绝缘性斜坡材料104。作为形成绝缘性斜坡材料104的手段，例如，把构成绝缘性斜坡材料104的绝缘材料溶解于溶媒作为涂敷液，利用液滴吐出法在半导体芯片103的周围涂敷该涂敷液，然后，干燥溶媒。通过重复数次该涂敷和干燥工序，形成如图16(a)以及图16(c)所示的，填埋半导体芯片103和基底基板102的台阶的绝缘性斜坡材料104。
然后，通过利用液滴吐出法形成布线图案105，制造如图16(a)所示的半导体器件101。
专利文献1特开2005-302765号公报
但是，在以往的半导体器件的制造方法中，为了利用液滴吐出法，需要使涂敷液的粘度较小，但如果使涂敷液的粘度小，则如图16(c)以及图16(d)所示会出现在基底基板102上涂敷液不均匀扩散的问题。由该不均匀扩散的涂敷液形成的绝缘性斜坡材料104的倾斜面的倾斜角度随部位不同而产生偏差，出现布线图案随部位而产生断线的问题。
另外，由于在半导体芯片103的上表面103b的周缘部，露出有作为半导体芯片103的构成材料的硅，所以本来就优选把绝缘性斜坡材料104形成为直到覆盖露出的硅。
但是，如上所述，如果涂敷液的粘度变小，涂敷液在基底基板102上不均匀扩散，则会产生部分不能利用绝缘性斜坡材料104覆盖半导体芯片103的上表面103b的周缘部的部分，如果在其上形成布线图案105，则会在布线图案105和半导体芯片103之间发生短路。
发明内容
本发明考虑到上述问题而提出，目的在于提供绝缘性斜坡材料形成为适当的形状的半导体器件及其制造方法。
为了达到上述目的，本发明采用以下的构成。
本发明的半导体器件，其特征在于，具备：具备多个端子的基底基板；在一面上具备多个焊盘并安装在所述基底基板上的半导体芯片；形成于所述半导体芯片的侧方并填埋所述半导体芯片和所述基底基板的台阶的绝缘性斜坡材料；至少通过所述绝缘性斜坡材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案；其中，在所述基底基板上设置有止动所述绝缘性斜坡材料的基底侧止动部。
另外在本发明的半导体器件中，优选所述基底侧止动部是设置在所述基底基板上的沟或突起。
另外，在本发明的半导体器件中，优选所述基底侧止动部设置在所述基底基板的所述端子和所述半导体芯片的所述焊盘之间。
根据上述半导体器件，在基底基板上设置有止动绝缘性斜坡材料基底侧止动部，所以绝缘性斜坡材料不会散开而是形成为适当的形状，绝缘性斜坡材料的倾斜角度不会随着部位产生偏差，能够防止布线图案的断线。
另外，通过绝缘性斜坡材料形成为适当的形状，能够利用绝缘性斜坡材料完全覆盖半导体芯片的上表面的周缘部，所以能够防止布线图案和半导体芯片之间的短路的发生。
其次，本发明的半导体器件，其特征在于，具备：具备多个端子的基底基板；在一面上具备多个焊盘并被安装于所述基底基板的半导体芯片；形成于所述半导体芯片的侧方并填埋所述半导体芯片和所述基底基板的台阶的绝缘材料；至少通过所述绝缘材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案；其中，在所述基底基板上设置有收置所述半导体芯片以及所述绝缘材料的凹部。
另外，在本发明的半导体器件中，优选所述凹部的深度小于等于所述半导体芯片的厚度。
根据上述半导体器件，在基底基板上设置有收置半导体芯片以及绝缘材料的凹部，半导体芯片和凹部成为绝缘斜坡材料的成形模具使得绝缘材料形成为适当的形状，由此绝缘材料的倾斜角度不会随着部位产生偏差，能够防止布线图案的断线。
另外，通过绝缘材料形成为适当的形状，利用绝缘材料完全覆盖半导体芯片的上表面的周缘部，所以能够防止布线图案和半导体芯片之间的短路的发生。
其次，本发明的半导体器件，其特征在于，具备多个端子的基底基板；在一面上具备多个焊盘并被安装于所述基底基板的半导体芯片；形成于所述半导体芯片的侧方并填埋所述半导体芯片和所述基底基板的台阶的绝缘性斜坡材料；至少通过所述绝缘性斜坡材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案；其中，所述半导体芯片的与所述绝缘性斜坡材料邻接的侧端面形成为倾斜面或阶梯状的面，所述绝缘性斜坡材料形成在所述倾斜面或所述阶梯状的面上。
根据上述半导体器件，半导体芯片的与绝缘性斜坡材料邻接的侧端面，形成为倾斜面或形成为阶梯状的面，所以绝缘性斜坡材料不会散开而是形成为适当的形状，由此绝缘性斜坡材料的倾斜角度不会随着部位产生偏差，能够防止布线图案的断线。
另外，通过绝缘性斜坡材料形成为适当的形状，由绝缘性斜坡材料完全覆盖半导体芯片的上表面的周缘部，所以能够防止布线图案和半导体芯片之间的短路的发生。
其次，本发明的半导体器件，其特征在于，具备：具备多个端子的基底基板；在一面上具备多个焊盘并被安装于所述基底基板的半导体芯片；形成于所述半导体芯片的侧方并填埋所述半导体芯片和所述基底基板的台阶的绝缘性斜坡材料；至少通过所述绝缘性斜坡材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案；其中，在所述半导体芯片的所述一面上设置有止动所述绝缘性斜坡材料的芯片侧止动部。
另外，在本发明的半导体器件中，优选所述芯片侧止动部是在所述一面上设置的沟或突起。
另外，在本发明的半导体器件中，优选所述芯片侧止动部是在所述一面上设置的护圈。
另外，在本发明的半导体器件中，优选所述芯片侧止动部在所述一面上设置得比所述焊盘更靠近外周。
根据上述半导体器件，在半导体芯片的一面上设置有止动绝缘性斜坡材料的芯片侧止动部，所以绝缘性斜坡材料成为完全覆盖一面的周缘部的状态，由此绝缘性斜坡材料形成为适当的形状，绝缘性斜坡材料的倾斜角度不会随着部位产生偏差，能够防止布线图案的断线。
另外，通过绝缘性斜坡材料形成为适当的形状，利用绝缘性斜坡材料半导体芯片的上表面的周缘部被完全覆盖，所以能够防止布线图案和半导体芯片之间的短路的发生。
其次，本发明的半导体器件的制造方法，其特征在于，包括：在具备多个端子的基底基板上，安装在一面上具备多个焊盘的半导体芯片的工序；在所述半导体芯片的侧方形成填埋所述半导体芯片和所述基底基板的台阶的绝缘性斜坡材料的工序；形成至少通过所述绝缘性斜坡材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案的工序；其中，在所述基底基板上设置止动所述绝缘性斜坡材料的基底侧止动部，在形成所述绝缘性斜坡材料时，利用所述基底侧止动部止动绝缘性斜坡材料。
另外，本发明的半导体器件的制造方法，其特征在于，包括：在具备多个端子的基底基板上，安装在一面上具备多个焊盘的半导体芯片的工序；在所述半导体芯片的侧方形成填埋所述半导体芯片和所述基底基板的台阶的绝缘材料的工序；形成至少通过所述绝缘材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案的工序；其中，在所述基底基板设置收置所述半导体芯片以及所述绝缘材料的凹部，把所述半导体芯片收置到所述凹部内，并且在所述凹部和所述半导体芯片的间隙充填所述绝缘材料。
另外本发明的半导体器件的制造方法，其特征在于，包括：在具备多个端子的基底基板上，安装在一面上具备多个焊盘的半导体芯片的工序；在所述半导体芯片的侧方形成填埋所述半导体芯片和所述基底基板的台阶的绝缘性斜坡材料的工序；形成至少通过所述绝缘性斜坡材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案的工序；其中，把所述半导体芯片的与所述绝缘性斜坡材料邻接的侧端面形成为倾斜面或阶梯状的面，把所述绝缘性斜坡材料形成在所述倾斜面或所述阶梯状的面之上。
另外本发明的半导体器件的制造方法，其特征在于，包括：在具备多个端子的基底基板上，安装在一面上具备多个焊盘的半导体芯片的工序；在所述半导体芯片的侧方形成填埋所述半导体芯片和所述基底基板的台阶的绝缘性斜坡材料的工序；形成至少通过所述绝缘性斜坡材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案的工序；其中，在所述半导体芯片的所述一面上设置止动所述绝缘性斜坡材料的芯片侧止动部，在形成所述绝缘性斜坡材料时，利用所述芯片侧止动部止动绝缘性斜坡材料。
根据上述半导体器件的制造方法，绝缘性斜坡材料不会散开而是形成为适当的形状，绝缘性斜坡材料的倾斜角度不会随着部位产生偏差，能够防止布线图案的断线。
另外，通过绝缘性斜坡材料形成为适当的形状，利用绝缘性斜坡材料半导体芯片的上表面的周缘部被完全覆盖，所以能够防止布线图案和半导体芯片之间的短路的发生。
附图说明
图1是表示本发明的第1实施方式的半导体器件的一例的图，(a)是半导体器件的俯视示意图，(b)是与(a)的A-A’线对应的剖面示意图，(c)是表示半导体器件的主要部分的放大剖面示意图。
图2是说明图1所示的半导体器件的制造方法的图，(a)～(d)是表示半导体器件的制造工序的工序图。
图3是表示本发明的第1实施方式的半导体器件的其他例的放大剖面示意图。
图4是表示本发明的第1实施方式的半导体器件的其他的例的图，(a)～(b)是表示半导体器件的制造工序的工序图。
图5是表示本发明的第2实施方式的半导体器件的一例的图，(a)是半导体器件的俯视示意图，(b)是与(a)的B-B’线对应的剖面示意图。
图6是说明图5所示的半导体器件的制造方法的图，(a)～(c)是表示半导体器件的制造工序的工序图。
图7是表示本发明的第2实施方式的半导体器件的其他例的剖面示意图。
图8是表示本发明的第3实施方式的半导体器件的一例的放大剖面示意图。
图9是表示本发明的第3实施方式的半导体器件的其他例的放大剖面示意图。
图10是表示本发明的第4实施方式的半导体器件的一例的放大剖面示意图。
图11是说明图10所示的半导体器件的制造方法的工序图。
图12是表示本发明的第4实施方式的半导体器件的其他例的放大剖面示意图。
图13是说明图12所示的半导体器件的制造方法的工序图。
图14是表示具有适用了本发明的实施方式的半导体器件的电子设备的图。
图15是表示具有适用了本发明的实施方式的半导体器件的电子设备的图。
图16是说明以往的半导体器件的半导体器件及其制造方法的图，(a)是半导体器件的剖面示意图，(b)～(d)是表示半导体器件的制造工序的工序图。
符号说明
1、11、21、31、41、51、61、71、81：半导体器件，2、22、32：基底基板，2a、22a：端子，2e、12e、22e：基底侧止动部，2f：突起，2g：沟，3、53、63、73、83：半导体芯片，3a、53a、63a、73a、83a：焊盘，3b、53b、63b、73b、83b：一面，4、14、24、54、64、74、84：绝缘性斜坡材料，5：布线图案，12g：沟，32e、42e：凹部，34、44：绝缘材料，53f：侧端面，73f、83f：芯片侧止动部。
具体实施方式
第1实施方式
(半导体器件的一例)
关于本发明的第1实施方式的半导体器件的一例，参照附图进行说明。图1是表示本实施方式的半导体器件的一例的图，(a)是半导体器件的俯视示意图，(b)是(a)的与A-A’线对应的剖面示意图，(c)是表示半导体器件的主要部分的放大剖面示意图。而且，在本实施方式中进行说明的图是用于说明半导体器件的构成的图，图示的各部分的大小、厚度、尺寸等可能与实际的半导体器件的尺寸关系不同。
图1(a)～图1(c)所示的半导体器件1大致构成为具备：具备多个端子2a的基底基板2；在一面3b上具备多个焊盘3a并安装于基底基板2的半导体芯片3；形成于半导体芯片3的侧方并填埋半导体芯片3和基底基板2的台阶的绝缘性斜坡材料4；至少通过绝缘性斜坡材料4之上并电连接基底基板2的端子2a和半导体芯片3的焊盘3a的布线图案5。
并不特别限定基底基板2的材料、结构等，基底基板2可以利用已知的任意的基板。基底基板2可以是挠性基板，也可以是刚性基板。基底基板2可以是叠层型的基板，或者，也可以是也可以是单层的基板。基底基板2也可以在内部具有未图示的布线图案。另外，并不特别限定基底基板2的外形。
基底基板2上具备多个端子。各端子2a通过引出布线2b与外部端子2c电连接。把端子2a、引出布线2b以及外部端子2c总称为基底侧的布线图案2d。该基底侧的布线图案2d由铜箔等构成。
另外，在基底基板2上，端子2a和半导体芯片3之间，设置有基底侧止动部2e。该基底侧止动部2e是设置于基底基板2的突起2f。如图1(c)所示，该突起2f包括：以将半导体芯片3围起来的方式形成的平面地看大致环状的金属部2f1；以覆盖金属部2f1的方式形成的绝缘部2f2。
金属部2f1与基底侧的布线图案2d相同，由铜箔等形成。另外，绝缘部2f2由例如抗焊剂等构成。突起2f的宽度形成为约10μm～100μm，突起2f的高度形成为约5μm～15μm。如果突起高度大于等于5μm，则能够确切地止动绝缘性斜坡材料4。
其次，半导体芯片3包括：由掺杂有杂质的单结晶硅等组成的本体部3c，和形成于本体部3c的未图示的集成电路部；连接于集成电路的多个焊盘3a。焊盘3a具备在半导体芯片3(本体部3c)的一面3b上。另外，在一面3b上形成有绝缘膜3d。该绝缘膜3d形成于除了一面3b的周缘部3e以及焊盘3a之外的一面3b的几乎整个面上。从周缘部3e露出本体部3c。本体部3c由厚度约为30～50μm的单结晶硅等构成。另外，集成电路部的构成并不特别限定，例如，可以包括晶体管等有源器件，或者电阻、电感、电容等无源元件。半导体芯片3以使焊盘3a朝向基底基板2的反对侧的状态，安装于基底基板2。在基底基板2和半导体芯片3之间，配置有厚度约10μm～20μm的晶粒固着膜6，由该晶粒固着膜6接合基底基板2和半导体芯片3。
基底基板2和半导体芯片3之间的台阶等于本体部3c和晶粒固着膜6的合计厚度，约为40～70μm。
其次，绝缘性斜坡材料4形成于半导体芯片3的侧方，填埋半导体芯片3和基底基板2之间的台阶。如图1(c)所示，该绝缘性斜坡材料4的一端4a侧被突起2f止动。另外，成为绝缘性斜坡材料4的另一端4b侧覆盖半导体芯片3的周缘部3e的形状。于是，在绝缘性斜坡材料4的一端4a和另一端4b之间，设置有倾斜面4c。绝缘性斜坡材料4由环氧树脂等的绝缘树脂构成，例如利用液滴吐出法形成。
其次，布线图案5通过绝缘性斜坡材料4的倾斜面4c之上并电连接基底基板2的端子2a和半导体芯片3的焊盘3a。布线图案5的材料，并不特别限定，可以利用已知的任意的布线。例如，布线图案5也可以叠层铜(Cu)、铬(Cr)、钛(Ti)、镍(Ni)、钛钨(Ti-W)、金(Au)、铝(Al)、镍钒(NiV)、钨(W)中的任意一个，或者以任意的一层形成。该布线图案5例如利用液滴吐出法形成。
下面，说明本实施方式的半导体器件的制造方法。图2是说明图1所示的半导体器件的制造方法的图，(a)～(d)是表示半导体器件的制造工序的工序图。
首先如图2(a)以及图2(b)所示，作为第1工序，在基底基板2上形成基底侧的布线图案2d和环状的突起2f(基底侧止动部2e)，进一步在环状的突起2f的大致中心安装半导体芯片3。
其次如图2(c)所示，作为第2工序，在半导体芯片3的周围，形成填埋半导体芯片3和基底基板2之间的台阶的绝缘性斜坡材料4。
作为绝缘性斜坡材料4的手段，例如，可以利用液滴吐出法。作为利用液滴吐出法形成绝缘性斜坡材料的步骤，首先，把构成绝缘性斜坡材料4的绝缘材料溶解于溶媒作为涂敷液，把该涂敷液利用液滴吐出用的吐出头在半导体芯片3的周围进行涂敷之后干燥溶媒。通过重复数次该涂敷和干燥的工序，如图2(d)所示，绝缘材料4d逐渐增长，半导体芯片3和基底基板2的台阶被填埋。此时，绝缘材料4d被环状的突起2f阻止，不向突起2f的外周侧扩散。另外绝缘材料4d通过被突起2f阻止，其向端子2a侧的扩散被规制，由此扩散至覆盖半导体芯片3的周缘部3e的程度。
如此这般，形成绝缘性斜坡材料4。
其次作为第3工序，利用液滴吐出法形成布线图案5。如此这般，制造图1所示的半导体器件1。
根据上述半导体器件1，由于在基底基板2上设置有止动绝缘性斜坡材料4的突起2f(基底侧止动部2e)，所以绝缘性斜坡材料4不会超过突起2f向端子2a侧扩散而是形成为适当的形状。即，由于绝缘性斜坡材料4的一端4a侧沿着突起2f，所以平面地看绝缘性斜坡材料4时的外周的轮廓线(一端4a)不像以往技术那样不均匀，而是几乎成为直线。由此，绝缘性斜坡材料4的剖面形状在哪个部位都成为图1(c)所示的形状，倾斜面4c大致平坦，倾斜面4c的倾斜角度也不随着部位而偏差，大致恒定。
像这样，通过设置止动绝缘性斜坡材料4的突起2f，绝缘性斜坡材料4的倾斜面4c大致平坦且倾斜角度恒定，所以能够防止在倾斜面4c上形成的布线图案5的断线。
另外，通过绝缘性斜坡材料4不会超过突起2f向端子2a侧扩散，绝缘性斜坡材料4的另一端4b成为完全覆盖半导体芯片3的一面3b的周缘部3e的状态。在周缘部3e上原来露出有构成半导体芯片3的由单结晶硅构成的本体部3c，但该露出的本体部3c被绝缘性斜坡材料4的另一端4b所覆盖。由此，能够防止在布线图案5和半导体芯片3之间的短路的发生。
另外，由于绝缘性斜坡材料4不会超过突起2f向端子2a侧扩散，所以通过把突起2f的形成位置靠近半导体芯片3，能够使形成绝缘性斜坡材料4的区域狭窄，由此，能够使半导体芯片3和基底基板2上的端子2a的距离狭窄。像这样根据本实施方式，能够实现半导体器件1的省空间化，从而实现半导体器件1的小型化。
(半导体器件的其他例)
下面，对本实施方式的半导体器件的其他例，参照附图进行说明。图3是表示本实施方式的半导体器件的其他例的放大剖面示意图。
图3所示的半导体器件11和图1所示的半导体器件1的不同点是基底侧止动部12e由沟12g形成这一点。关于除了基底侧止动部12e以及绝缘性斜坡材料14以外的结构要素，由于在图3所示的半导体器件11和图1所示的半导体器件1之间没有不同点，所以赋予相同符号并省略其说明。
如图3所示，半导体器件11在基底基板2上，在端子2a和半导体芯片3之间，设置有由沟12g构成的基底侧止动部12e。该沟12g以围绕半导体芯片3的方式形成为环状。沟12g的宽度形成为约10μm～100μm，沟12g的深度形成为约5μm～15μm。如果沟深度大于等于5μm，则能够确切地止动绝缘性斜坡材料14。
另外，绝缘性斜坡材料14形成于半导体芯片3的侧方，填埋半导体芯片3和基底基板2之间的台阶。如图3所示，该绝缘性斜坡材料14的一端14a侧被沟12止动。另外，绝缘性斜坡材料14的另一端14b侧是覆盖半导体芯片3的周缘部3e的形状。于是，在绝缘性斜坡材料14的一端14a和另一端14b之间设置有倾斜面14c。绝缘性斜坡材料14由环氧树脂等的绝缘树脂构成，例如，利用液滴吐出法形成。
根据上述半导体器件11，由于在基底基板2上设置有止动绝缘性斜坡材料14的沟12g(基底侧止动部12e)，所以绝缘性斜坡材料14不超过沟12g向端子2a侧扩散而是形成为适当的形状。即，由于绝缘性斜坡材料14的一端14a侧沿着沟12g，所以平面地看绝缘性斜坡材料14时的外周的轮廓线(一端14a)不像以往技术那样不均匀，而是几乎成为直线。由此，绝缘性斜坡材料14的剖面形状在哪个部位都成为图3所示的形状，倾斜面14c大致平坦，倾斜面14c的倾斜角度也不随着部位发生偏差而大致恒定。
像这样，通过设置止动绝缘性斜坡材料14的沟12g，绝缘性斜坡材料14的倾斜面14c大致平坦且倾斜角度成为恒定，所以能够防止在倾斜面14c上形成的布线图案5的断线。
另外，通过绝缘性斜坡材料14不超过沟12g向端子2a侧扩散，绝缘性斜坡材料14的另一端14b成为完全覆盖半导体芯片3的一面3b的周缘部3e的状态。由此，能够防止布线图案5和半导体芯片3之间的短路的发生。
另外，通过使绝缘性斜坡材料14不超过沟12g向端子2a侧扩散，如果使沟12g的形成位置靠近半导体芯片3，则能够使绝缘性斜坡材料14的形成区域狭窄，由此，能够使半导体芯片3和基底基板2上的端子2a的距离狭窄。像这样根据本实施方式，能够实现半导体器件11的省空间化从而实现半导体器件11的小型化。
(半导体器件的其他的例)
下面，关于本实施方式的半导体器件的其他的例子，参照附图进行说明。图4是本实施方式的半导体器件的其他的例的图，(a)～(b)表示半导体器件的制造工序的工序图。
图4所示的半导体器件21和图1所示的半导体器件1的不同点是：基底基板22上的端子22a仅设置在半导体芯片3的图4中的左右两侧，基底侧止动部22e设置在端子2a和半导体芯片3之间的结果，基底侧止动部22e不是形成为环状，而是形成为分断为2个的状态。关于其他的结构要素，由于图4所示的半导体器件21和图1所示的半导体器件1之间没有不同点，所以赋予相同符号并省略其说明。
图4(a)所示的半导体器件21，如上所述，基底基板22上的端子22a仅设置在半导体芯片3的图4中的左右两侧，基底侧止动部22e设置在端子2a和半导体芯片3之间的结果，基底侧止动部22e不是形成为环状，而是形成为分断为2个的状态。该基底侧止动部22e可以是突起也可以是沟。
另外，如图4(b)所示，绝缘性斜坡材料24形成于半导体芯片3的图4中左右两侧，填埋半导体芯片3和基底基板22之间的台阶。如图4(b)所示，该绝缘性斜坡材料24的一端24a侧被基底侧止动部22e止动。另外，绝缘性斜坡材料24的另一端24b侧是覆盖半导体芯片3的周缘部的形状。于是，绝缘性斜坡材料24的一端24a和另一端24b之间设置有倾斜面24c。绝缘性斜坡材料24由环氧树脂等的绝缘树脂构成，例如，利用液滴吐出法形成。
根据上述半导体器件21，能够取得与先前说明的半导体器件1、11相同的效果。
第2实施方式
(半导体器件的一例)
下面，关于本发明的第2实施方式的半导体器件的一例，参照附图进行说明。图5是表示本实施方式的半导体器件的一例的图，(a)是半导体器件的俯视示意图，(b)是与(a)的B-B’线对应的剖面示意图。而且，图5所示的半导体器件的结构要素中，对与图1所示的结构要素相同的结构要素赋予相同符号并省略其说明。
图5(a)～图5(b)所示的半导体器件31大致构成为具备：具备多个端子的基底基板32；在一面3b上具备多个焊盘3a并安装于基底基板32的半导体芯片3；形成于半导体芯片3的侧方的并填埋半导体芯片3和基底基板22的台阶的绝缘材料34；至少通过绝缘材料34之上并电连接基底基板32的端子2a和半导体芯片3的焊盘3a的布线图案5。
基底基板32的材料、结构等并不特别限定，基底基板32可以利用已知的任意的基板。基底基板32可以是挠性基板，也可以是刚性基板。基底基板32可以是叠层型的基板，或者，也可以是单层的基板。基底基板32也可以在内部具有未图示的布线图案。另外，基底基板32的外形也没有特别限定。
在基底基板32上，具备多个端子。各端子2a通过引出布线2b与外部端子2c电连接，把端子2a、引出布线2b以及外部端子2c总称为基底侧的布线图案2d。该基底侧的布线图案2d由铜箔等构成。
另外，在基底基板32上，设置有收置半导体芯片3和绝缘材料34的凹部32e。凹部32e的平面地看的形状是图5(a)所示的大致矩形状，是比半导体芯片3的平面地看的形状还要大一点的形状。因此，在凹部32e和半导体芯片3之间，设置有平面地看大致环状的台阶32f，成为在该台阶32f充填绝缘材料34的状态。
凹部32e的深度优选小于等于除去焊盘3a的厚度的半导体芯片3的厚度。即，只要是小于等于构成半导体芯片3的本体部3c的厚度即可。更具体地，只要小于等于30μm～50μm即可。而且，在半导体芯片3和基底基板32的接合中利用在第1实施方式中说明了的晶粒固着膜时，只要使凹部32e的深度小于等于半导体芯片3的本体部3c和晶粒固着膜的合计厚度即可。更具体地，只要小于等于40μm～70μm即可。在图5中，凹部32e的深度设定为与半导体芯片3的本体部3c的厚度相同的尺寸。由此，半导体芯片3的一面3b成为与基底基板32的上表面几乎相同的高度，成为仅有半导体芯片3的焊盘3a从基底基板32的上表面突出的状态。
其次，绝缘材料34填充在半导体芯片3和凹部32e之间的台阶32f上，由此填埋半导体芯片3和基底基板32之间的台阶。如图5(b)所示，该绝缘材料34填充为使得上表面34a成为与基底基板32的上表面几乎相同的高度。上表面34a相对于基底基板32几乎没有倾斜，倾斜角度几乎成为0°。由此，基底基板32的上表面和半导体芯片3的一面3b之间的台阶几乎被消除。绝缘材料34由环氧树脂等的绝缘树脂构成，例如，利用液滴吐出法形成。
其次，布线图案5通过绝缘材料34的上表面34a之上并电连接基底基板32的端子2a和半导体芯片3的焊盘3a。布线图案5的材料与第1实施方式相同并未被特别限定。该布线图案5例如利用液滴吐出法形成。
下面，说明本实施方式的半导体器件的制造方法。图6是说明图5所示的半导体器件的制造方法的图，(a)～(c)是表示半导体器件的制造工序的工序图。
首先作为第1工序，如图6(a)所示，在基底基板32上形成基底侧的布线图案2d和凹部32e。然后如图6(b)所示，在凹部32e安装半导体芯片3。
然后，作为第2工序，如图6(c)所示，在半导体芯片3和凹部32e的间隙(台阶32f)上，填充填埋半导体芯片3和基底基板2之间的台阶的绝缘材料34。
作为形成绝缘材料34的手段，例如，可以可以利用液滴吐出法。作为利用液滴吐出法形成绝缘材料的步骤，首先，把构成绝缘材料34的绝缘材料溶解于溶媒作为涂敷液，利用液滴吐出用的吐出头把该涂敷液在半导体芯片3的周围进行涂敷之后干燥溶媒。通过数次重复该涂敷和干燥的工序，逐渐堆积绝缘材料，填埋半导体芯片3和基底基板2的台阶32f。此时，绝缘材料被半导体芯片3的侧端面和凹部32e的壁面阻止，不会从凹部32e溢出。另外绝缘材料通过被凹部32e阻止，向端子2a侧的扩散被规制，由此扩散至覆盖半导体芯片3的周缘部3e的程度。如此这般，形成绝缘材料34。
然后，作为第3工序，利用液滴吐出法形成布线图案5。如此这般，制造图5所示的半导体器件31。
根据上述半导体器件31，在基底基板32上设置收置半导体芯片3以及绝缘材料34的凹部34e，半导体芯片3和凹部32e成为绝缘材料34的成形模具，所以绝缘材料34的剖面形状在哪个部位都成为图5(b)所示的形状，上表面34a大致平坦，上表面34a的倾斜角度也不会随着部位出现偏差而几乎恒定。像这样，绝缘材料34形成为适当的形状，由此绝缘材料34的倾斜角度不会出现随着部位而产生偏差，从而能够防止布线图案5的断线。
另外，由于利用绝缘材料34形成为适当的形状，由绝缘材料34能够完全覆盖半导体芯片3的上表面的周缘部3e，所以能够防止布线图案5和半导体芯片3之间的短路的发生。
(半导体器件的其他例)
下面，关于本实施方式的半导体器件的其他例，参照附图进行说明。图7是表示本实施方式的半导体器件的其他例的剖面示意图。
图7所示的半导体器件41和图5所示的半导体器件31的不同点，是凹部的深度变浅，与此相伴绝缘材料的剖面视形状改变。关于其他的结构要素，图7所示的半导体器件41与图5所示的半导体器件31之间由于没有不同点，所以赋予相同符号并省略其说明。
在基底基板32上，设置有基底侧的布线图案2d，并且设置有收置半导体芯片3和绝缘材料44的凹部42e。凹部42e的平面地看的形状为大致矩形状，是比半导体芯片3的平面地看的形状略为大一些的形状。因此，在凹部42e和半导体芯片3之间，成为设置有平面地看大致环状的台阶42f，在该台阶42f上填充有绝缘材料44的状态。
凹部42e的深度是小于除去焊盘3a的厚度的半导体芯片3的厚度。即在图7，凹部42e的深度比半导体芯片3的本体部3c的厚度小。由此，成为半导体芯片3的一面3b比基底基板32的上表面突出的状态。
其次，绝缘材料44填充于半导体芯片3和凹部42e之间的台阶42f上，由此填埋半导体芯片3和基底基板32之间的台阶。如图7所示，该绝缘材料44的上表面44a倾斜，利用该倾斜的上表面44a，被充填为基底基板32的上表面和半导体芯片3的一面3b成为连续的状态。由此，基底基板32的上表面和半导体芯片3的一面3b之间的台阶几乎消除。另外，如图7所示，该绝缘材料44是一端44b侧被凹部42e止动，绝缘材料44的另一端44c是侧覆盖半导体芯片3的周缘部3的形状。绝缘材料44由环氧树脂等的绝缘树脂构成，例如，利用液滴吐出法形成。
布线图案5通过绝缘材料44的上表面44a之上并电连接基底基板32的端子2a和半导体芯片3的焊盘3a。由于利用上表面44a使得基底基板32的上表面和半导体芯片3的一面3b连续，所以没有布线图案5断线的问题。
根据上述半导体器件41，在基底基板32上设置有收置半导体芯片3以及绝缘材料44的凹部42e，半导体芯片3和凹部42e成为绝缘材料44的成形模具，所以绝缘材料44的剖面形状在哪个部位都成为图7所示的形状，上表面44a成为倾斜面，上表面44a的倾斜角度也不会随着部位出现偏差而几乎恒定。像这样，绝缘材料44形成为适当的形状，由此绝缘材料44的倾斜角度不会随着部位而产生偏差，从而能够防止布线图案5的断线。
另外，通过绝缘材料44形成为适当的形状，绝缘材料44能够完全覆盖半导体芯片3的上表面的周缘部3e，所以能够防止布线图案5和半导体芯片3之间的短路的发生。
第3实施方式
(半导体器件的一例)
下面，关于本发明的第3实施方式的半导体器件的一例，参照附图进行说明。图8是表示本实施方式的半导体器件的一例的放大剖面示意图。而且，在图8所示的半导体器件的结构要素中，对与图1所示的结构要素相同的结构要素赋予相同符号并省略其说明。
图8所示的半导体器件51大致构成为具备：具备多个端子2a的基底基板2；在一面53b上具备多个焊盘53a并安装于基底基板2的半导体芯片53；形成于半导体芯片53的侧方并填埋半导体芯片53和基底基板2的台阶的绝缘性斜坡材料54；至通过少绝缘性斜坡材料54之上并电连接基底基板2的端子2a和半导体芯片53的焊盘3a的布线图案5。
基底基板2与第1实施方式相同，其材质、结构等不被特别限定，可以利用已知的任意的基板。另外基底基板2可以是挠性基板，也可以是刚性基板。进一步基底基板2可以是叠层型的基板，或者，也可以是单层的基板。进一步基底基板2也可以在内部具有未图示的布线图案。另外，基底基板2的外形也没有特别限定。
在基底基板2上具备有多个端子。各端子2a通过省略图示的引出布线与省略图示的外部端子电连接，把端子2a、引出布线以及外部端子总称为基底侧的布线图案。该基底侧的布线图案由铜箔等构成。
其次半导体芯片53构成为包括：由掺杂有杂质的单结晶硅等构成的本体部53c；和形成于本体部53c的未图示的集成电路部；连接于集成电路的多个焊盘53a。焊盘3a具备在半导体芯片53(本体部53c)的一面53b上。另外，在一面53b上形成有绝缘膜53d。该绝缘膜53d，形成在除去一面53b的周缘部53e的一面53b的几乎整个面上。从周缘部53e露出本体部53c。本体部53c由厚度30～50μm左右的单结晶硅等构成。另外，集成电路部的构成并不特别限定，例如，可以包含晶体管等的有源器件，电阻、电感、电容等的无源元件。
另外，如图8所示，半导体芯片53(本体部53c)的与绝缘性斜坡材料54邻接的侧端面53f成为倾斜面。该倾斜面(侧端面53f)的倾斜角度例如在30°～60°范围进行设定。该倾斜面(侧端面53f)在把半导体芯片53从硅晶片切出的切割工序中，利用顶端大致V字状的切割刀而形成。例如，在使用了顶端角度90°的切割刀情况下，倾斜面(侧端面53f)的倾斜角度成为45°。
半导体芯片53以使焊盘53a朝向基底基板2的反对侧的状态，安装于基底基板2。在基底基板2和半导体芯片53之间，配置有厚度约10μm～20μm的晶粒固着膜6，利用该晶粒固着膜6接合基底基板2和半导体芯片53。
基底基板2和半导体芯片53之间的台阶等于本体部53c和晶粒固着膜6的合计厚度，约为40～70μm。
其次，绝缘性斜坡材料54在半导体芯片53的至少侧端面53f(倾斜面)上形成，填埋半导体芯片53和基底基板2之间的台阶。如图8所示，该绝缘性斜坡材料54是一端54a侧位于基底基板2上，另一端54b侧覆盖半导体芯片53的周缘部53e的形状。于是，绝缘性斜坡材料54的一端54a和另一端54b之间设置有倾斜面54c。绝缘性斜坡材料54由环氧树脂等的绝缘树脂构成，例如，利用液滴吐出法形成。
其次，布线图案5通过绝缘性斜坡材料54的倾斜面54c之上并电连接基底基板2的端子2a和半导体芯片53的焊盘53a。布线图案5的材料与第1实施方式相同并未被特别限定。该布线图案5例如利用液滴吐出法形成。
上述半导体器件51经由与第1实施方式的半导体器件1相同的工序而制造。
即，作为第1工序，在基底基板2上形成基底侧的布线图案2d之后，安装半导体芯片53。半导体芯片53的侧端面53f成为倾斜面。该倾斜面(侧端面53f)如上所述在把半导体芯片53从硅晶片切出时，利用顶端大致V字状的切割刀而形成。
其次，作为第2工序，在半导体芯片53的侧端面53f(倾斜面)上，形成填埋半导体芯片53和基底基板2之间的台阶的绝缘性斜坡材料54。
作为形成绝缘性斜坡材料54的手段，例如，可以利用液滴吐出法。作为利用液滴吐出法形成绝缘性斜坡材料54的步骤，首先，把构成绝缘性斜坡材料54的绝缘材料溶解于溶媒作为涂敷液，利用液滴吐出用的吐出头把该涂敷液在半导体芯片53的侧端面53f(倾斜面)上进行涂敷之后干燥溶媒。通过数次重复该涂敷和干燥的工序，形成图8所示的绝缘性斜坡材料54。此时，由于涂敷液在成为倾斜面的侧端面53f上滞留时间长，所以不会向端子2a侧扩散。另外，通过涂敷液在侧端面53f上长期滞留，向端子2a侧的扩散被规制，并且扩散至覆盖半导体芯片53的周缘部53e的程度。
如此这般，形成绝缘性斜坡材料54。
其次，作为第3工序，利用液滴吐出法形成布线图案5。如此这般，制造图8所示的半导体器件51。
根据上述半导体器件51，由于半导体芯片53的与绝缘性斜坡材料54邻接的侧端面53f形成为倾斜面，所以形成绝缘性斜坡材料54时使用的涂敷液在侧端面53f上长久滞留，由此绝缘性斜坡材料54不会散开而是形成为适当的形状。由此，绝缘性斜坡材料54的剖面形状在哪个部位都成为图8所示的形状，倾斜面54c大致平坦，倾斜面54c的倾斜角度也不会随着部位出现偏差而几乎恒定。
像这样，使半导体芯片53的侧端面53f为倾斜面，通过在该侧端面53f上形成绝缘性斜坡材料54，绝缘性斜坡材料54的倾斜角度不会随着部位产生偏差，能够防止布线图案5的断线。
另外，由于绝缘性斜坡材料54不向端子2a侧扩散，半导体芯片53的一面53b的周缘部53e被绝缘性斜坡材料54完全覆盖。周缘部53e原来露出有由构成半导体芯片53的单结晶硅构成的本体部53c，但该露出的本体部53c被绝缘性斜坡材料54的另一端54b覆盖。由此，能够防止布线图案5和半导体芯片53之间的短路的发生。
另外，由于绝缘性斜坡材料54不向端子2a侧扩散，所以能够使端子2a的位置比以往更靠近半导体芯片53侧，能够使半导体芯片53和基底基板2上的端子2a的距离狭窄。像这样根据本实施方式，能够实现半导体器件51的省空间化和实现半导体器件51的小型化。
(半导体器件的其他例)
下面，关于本实施方式的半导体器件的其他例，参照附图进行说明。图9是表示本实施方式的半导体器件的其他例的放大剖面示意图。
图9所示的半导体器件61和图8所示的半导体器件51的不同点是：半导体芯片的侧端面形成为阶梯状。关于其他的结构要素，图9所示的半导体器件61与图8所示的半导体器件51之间由于没有不同点，所以赋予相同符号并省略其说明。
如图9所示，半导体芯片63的侧端面63f形成为阶梯状。在图9中，成为5段的阶梯状。各段的宽度例如在5μm～10μm的范围进行设定，各段的高度例如为构成半导体芯片63的本体部63c的厚度除以段数的高度。该阶梯状的面(侧端面63f)的倾斜角度大概在30°～60°范围进行设定。该阶梯状的面(侧端面53f)在把半导体芯片63从硅晶片切出的切割工序，准备好顶端的宽度不同的多个切割刀，从宽度宽的切割刀按顺序开始加工，最后用宽度最窄的切割刀进行切断而形成。
其次，绝缘性斜坡材料64在半导体芯片63的至少侧端面63f(阶梯状的面)上形成，并填埋半导体芯片63和基底基板2之间的台阶。如图9所示，该绝缘性斜坡材料64是一端64a侧位于基底基板2上，另一端64b侧覆盖半导体芯片63的周缘部63e的形状。于是，在绝缘性斜坡材料64的一端64a和另一端64b之间设置有倾斜面64c。绝缘性斜坡材料64由环氧树脂等的绝缘树脂构成，例如，利用液滴吐出法形成。
其次，布线图案5通过绝缘性斜坡材料64的倾斜面64c之上并电连接基底基板2的端子2a和半导体芯片63的焊盘63a。布线图案5的材料与第1实施方式相同并未被特别限定。该布线图案5，例如，利用液滴吐出法形成。
上述半导体器件61与图8所示的半导体器件51经过相同的工序而被制造。
根据上述半导体器件61，半导体芯片63的与绝缘性斜坡材料64邻接的侧端面63f形成为阶梯状的面，所以形成绝缘性斜坡材料64时使用的涂敷液在侧端面63f上长久滞留，由此绝缘性斜坡材料64不扩散而形成为适当的形状。由此，绝缘性斜坡材料64的剖面形状在哪个部位都成为图9所示的形状，倾斜面64c大致平坦，倾斜面64c的倾斜角度也不会随着部位出现偏差而几乎恒定。
像这样，通过使半导体芯片63的侧端面63f为倾斜面，在该侧端面63f上形成绝缘性斜坡材料64，使得绝缘性斜坡材料64的倾斜角度不会随着部位产生偏差，能够防止布线图案5的断线。
另外，由于绝缘性斜坡材料64不向端子2a侧扩散，所以利用绝缘性斜坡材料64能够完全覆盖半导体芯片63的一面63b的周缘部63e。周缘部63e原来露出有由构成半导体芯片63的单结晶硅构成的本体部63c，但该露出的本体部63c被绝缘性斜坡材料64的另一端64b所覆盖。由此，能够防止布线图案5和半导体芯片63之间的短路的发生。
另外，由于绝缘性斜坡材料64不向端子2a侧扩散，能够使端子2a的位置比以往更靠近半导体芯片63侧，使半导体芯片63和基底基板2上的端子2a的距离狭窄。像这样根据本实施方式，能够实现半导体器件61的省空间化并实现半导体器件61的小型化。
第4实施方式
(半导体器件的一例)
下面，关于本发明的第4实施方式的半导体器件的一例，参照附图进行说明。图10是表示本实施方式的半导体器件的其他的例的放大剖面示意图。而且，对图10所示的半导体器件的结构要素中，与图1所示的结构要素相同的结构要素赋予相同符号并省略其说明。
图10所示的半导体器件71大致构成为具备：具备多个端子2a的基底基板2；在一面73b上具备多个焊盘73a并安装于基底基板2的半导体芯片73；在半导体芯片73的侧方形成并填埋半导体芯片73和基底基板2的台阶的绝缘性斜坡材料74；至少通过绝缘性斜坡材料74之上并电连接基底基板2的端子2a和半导体芯片73的焊盘73a的布线图案5。
基底基板2与第1实施方式相同，其材质、结构等不被特别限定，可以利用已知的任意的基板。另外基底基板2可以是挠性基板，也可以是刚性基板。进一步基底基板2可以是叠层型的基板，或者，也可以是单层的基板。进一步基底基板2也可以在内部具有未图示的布线图案。另外，基底基板2的外形也没有特别限定。
在基底基板2上具备有多个端子。各端子2a通过省略图示的引出布线与省略图示的外部端子电连接，把端子2a、引出布线以及外部端子总称为基底侧的布线图案。该基底侧的布线图案由铜箔等构成。
其次半导体芯片73构成为包括：由掺杂有杂质的单结晶硅等构成的本体部73c；在本体部73c上形成的未图示的集成电路部；连接于集成电路的多个焊盘73a。焊盘73a具备在半导体芯片73(本体部73c)的一面73b上。另外，在一面73b上形成有绝缘膜73d。该绝缘膜73d，形成在除了一面73b的周缘部73e以及焊盘73a之外的一面73b的几乎整个面上。另外，在周缘部73e上，设置有芯片侧止动部73f。图10所示的芯片侧止动部73f是设置在半导体芯片73(本体部73c)的绝缘膜73d的外周侧的沟，以环绕绝缘膜73d的方式形成为环状。该沟(芯片侧止动部73f)的深度约为5μm～10μm，沟(芯片侧止动部73f)的宽度约为5μm～10μm。
另外，本体部73c从包括半导体芯片73的沟(芯片侧止动部73f)的周缘部73e露出。本体部73c由厚度约为30～50μm的单结晶硅等构成。另外，集成电路部的构成并不特别限定，例如，可以包括晶体管等的有源器件，或电阻、电感、电容等无源元件。半导体芯片73以使焊盘73a朝向基底基板2的反对侧的状态，并安装于基底基板2。在基底基板2和半导体芯片73之间，配置有厚度约10μm～20μm的晶粒固着膜6，利用该晶粒固着膜6接合基底基板2和半导体芯片73。
基底基板2和半导体芯片73之间的台阶等于本体部73c和晶粒固着膜6的合计厚度，约为40～70μm。
其次，绝缘性斜坡材料74在半导体芯片73的侧方形成，并填埋半导体芯片73和基底基板2之间的台阶。如图10所示，该绝缘性斜坡材料74的一端74a侧位于基底基板2上，另一端74b侧覆盖半导体芯片73的周缘部73e，且被沟(芯片侧止动部73f)止动。于是，在绝缘性斜坡材料74的一端74a和另一端74b之间设置有倾斜面74c。绝缘性斜坡材料74由环氧树脂等的绝缘树脂构成，例如，利用液滴吐出法形成。
其次，布线图案5通过绝缘性斜坡材料74的倾斜面74c之上并电连接基底基板2的端子2a和半导体芯片73的焊盘73a。布线图案5的材料与第1实施方式相同，并未被特别限定。该布线图案5，例如，利用液滴吐出法形成。
下面，说明本实施方式的半导体器件的制造方法。图11是说明图10所示的半导体器件的制造方法的工序图。
首先作为第1工序，在基底基板2上形成基底侧的布线图案2d之后，安装半导体芯片73。在半导体芯片73的一面73b的周缘部73e上形成有沟(芯片侧止动部73f)。该芯片侧止动部73f在半导体芯片73的制造过程中例如利用光刻技术形成。
其次，如图11所示，作为第2工序，在半导体芯片73的周围形成填埋半导体芯片73和基底基板2之间的台阶的绝缘性斜坡材料74。
作为形成绝缘性斜坡材料74的手段，例如，可以利用液滴吐出法。作为利用液滴吐出法形成绝缘性斜坡材料的步骤，首先，把构成绝缘性斜坡材料74的绝缘材料溶解于溶媒作为涂敷液，利用液滴吐出用的吐出头把该涂敷液涂敷在半导体芯片73的周围。在进行涂敷液的涂敷时，首先开始在芯片侧止动部73f上吐出涂敷液74d，然后在半导体芯片73的周围吐出涂敷液74e。吐出后，使涂敷液干燥，再次在半导体芯片73的周围使涂敷液74e吐出。通过重复数次该吐出和干燥工序，如图11所示，逐渐堆积绝缘材料，最终芯片侧的绝缘材料和基底侧的绝缘材料一体化并填埋半导体芯片73和基底基板2的台阶。此时，由于绝缘材料被沟(芯片侧止动部73f)止动，所以涂敷液74e不向端子2a侧大幅扩散。另外最初向沟(芯片侧止动部73f)之上吐出涂敷液74d，所以由此半导体芯片73的周缘部73e被绝缘性斜坡材料74覆盖。
如此这般，形成绝缘性斜坡材料74。
其次，作为第3工序，利用液滴吐出法形成布线图案5。如此这般，制造图10所示的半导体器件71。
根据上述半导体器件71，由于在半导体芯片73的一面73b上设置有止动绝缘性斜坡材料74的沟(芯片侧止动部73f)，所以绝缘性斜坡材料74完全覆盖一面73b的周缘部73e，由此绝缘性斜坡材料74形成为适当的形状，绝缘性斜坡材料74的倾斜角度不会随着部位产生偏差，能够防止布线图案5的断线。
另外，通过绝缘性斜坡材料74形成为适当的形状，利用绝缘性斜坡材料74完全覆盖半导体芯片73的一面73b，所以能够防止布线图案5和半导体芯片73之间的短路的发生。
(半导体器件的其他例)
下面，关于本实施方式的半导体器件的其他例，参照附图进行说明。图12是表示本实施方式的半导体器件的其他例的放大剖面示意图。
图12所示的半导体器件81与图10所示的半导体器件71的不同点是芯片侧止动部由突起形成这一点。关于其他的结构要素，图12所示的半导体器件81和图10所示的半导体器件71之间由于没有不同点，所以赋予相同符号并省略其说明。
图12所示的半导体芯片83构成为包括：由掺杂有杂质的单结晶硅等构成的本体部83c；在本体部83c上形成的未图示的集成电路部；连接于集成电路的多个焊盘83a。焊盘83a具备在半导体芯片83(本体部83c)的一面83b上。另外，在一面83b上形成有绝缘膜83d。该绝缘膜83d形成在除去一面83b的周缘部83e以及焊盘83a之外的一面83b的几乎整个面上。另外，在周缘部83e上形成有芯片侧止动部83f。图12所示的芯片侧止动部83f是设置在半导体芯片83(本体部83c)的绝缘膜83d的外周侧的突起，以环绕绝缘膜83d的方式形成为环状。该突起(芯片侧止动部83f)的高度为约5μm～10μm，突起(芯片侧止动部83f)的宽度约为5μm～10μm。该突起(芯片侧止动部83f)，例如，由Cu等的导电材料形成，在半导体芯片83的制造过程中利用光刻技术而形成。
另外，本体部83c从半导体芯片83的包括突起(芯片侧止动部83f)的周缘部83e露出。本体部83c由厚度约为30～50μm的单结晶硅等构成。
其次，绝缘性斜坡材料84在半导体芯片83的侧方形成，并填埋半导体芯片83和基底基板2之间的台阶。如图12所示，该绝缘性斜坡材料84的一端84a侧位于基底基板2上，另一端84b侧覆盖半导体芯片83的周缘部83e，且被突起(芯片侧止动部83f)止动。于是，在绝缘性斜坡材料84的一端84a和另一端84b之间设置有倾斜面84c。绝缘性斜坡材料84由环氧树脂等的绝缘树脂构成，例如，利用液滴吐出法形成。
其次，布线图案5通过绝缘性斜坡材料84的倾斜面84c之上并电连接基底基板2的端子2a和半导体芯片83的焊盘83a。布线图案5的材料与第1实施方式相同，并未被特别限定。该布线图案5例如利用液滴吐出法形成。
下面，说明本实施方式的半导体器件的制造方法。图13是说明图12所示的半导体器件的制造方法的工序图。
首先作为第1工序，在基底基板2上形成基底侧的布线图案2d之后，安装半导体芯片83。在半导体芯片83的一面83b的周缘部83e上形成突起(芯片侧止动部83f)。该芯片侧止动部83f在半导体芯片83的制造过程中例如利用光刻技术形成。
其次如图13所示，作为第2工序，在半导体芯片83的周围，形成填埋半导体芯片83和基底基板2之间的台阶的绝缘性斜坡材料84。
作为形成绝缘性斜坡材料84的手段，例如，可以利用液滴吐出法。作为利用液滴吐出法形成绝缘性斜坡材料的步骤，首先，把构成绝缘性斜坡材料84的绝缘材料溶解于溶媒作为涂敷液，利用液滴吐出用的吐出头把该涂敷液在半导体芯片83的周围进行涂敷。在进行涂敷液的涂敷时，首先开始在芯片侧止动部83f之上吐出涂敷液84g，然后在半导体芯片83的周围吐出涂敷液84h。吐出后，干燥涂敷液，再次在半导体芯片83的周围吐出涂敷液84h。通过重复数次该吐出和干燥工序，如图13所示，逐渐堆积绝缘材料，最终芯片侧的绝缘材料和基底侧的绝缘材料一体化从而填埋半导体芯片83和基底基板2的台阶。此时，绝缘材料被沟(芯片侧止动部83f)止动，所以涂敷液84h不向端子2a侧大幅度地扩散。另外由于最初在沟(芯片侧止动部83f)之上吐出涂敷液84g，所以由此半导体芯片83的周缘部83e被绝缘性斜坡材料84覆盖。
如此这般，形成绝缘性斜坡材料84。
其次，作为第3工序，利用液滴吐出法形成布线图案5。如此这般，制造图12所示的半导体器件81。
根据上述半导体器件81，能够得到与先前说明的半导体器件71相同的效果。
另外，根据上述半导体器件81，能够作为芯片侧止动部83f使用在半导体芯片上的护圈，不需要新形成芯片侧止动部83f，而实现制造工序的简化。
在图14上作为具有半导体器件1的电子设备，表示有笔记本型个人计算机1000，在图15中表示有移动电话2000。
而且，本发明的技术的范围并不限定于上述实施方式的内容。例如，也可以把第1实施方式的技术内容和第3实施方式的技术内容进行组合。

Claims (14)

1.一种半导体器件，其特征在于，具备：
具备多个端子的基底基板；
在一面上具备多个焊盘并安装在所述基底基板上的半导体芯片；
形成于所述半导体芯片的侧方并填埋所述半导体芯片和所述基底基板的台阶的绝缘性斜坡材料；以及
至少通过所述绝缘性斜坡材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案；
其中，在所述基底基板上设置有止动所述绝缘性斜坡材料的基底侧止动部。
2.根据权利要求1所述的半导体器件，其特征在于，所述基底侧止动部是设置在所述基底基板上的沟或突起。
3.根据权利要求1或2所述的半导体器件，其特征在于，所述基底侧止动部设置在所述基底基板的所述端子和所述半导体芯片的所述焊盘之间。
4.一种半导体器件，其特征在于，具备：
具备多个端子的基底基板；
在一面上具备多个焊盘并被安装于所述基底基板的半导体芯片；
形成于所述半导体芯片的侧方并填埋所述半导体芯片和所述基底基板的台阶的绝缘材料；以及
至少通过所述绝缘材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案；
其中，在所述基底基板上设置有收置所述半导体芯片以及所述绝缘材料的凹部。
5.根据权利要求4所述的半导体器件，其特征在于，所述凹部的深度小于等于所述半导体芯片的厚度。
6.一种半导体器件，其特征在于，具备：
具备多个端子的基底基板；
在一面上具备多个焊盘并被安装于所述基底基板的半导体芯片；
形成于所述半导体芯片的侧方并填埋所述半导体芯片和所述基底基板的台阶的绝缘性斜坡材料；
至少通过所述绝缘性斜坡材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案；
其中，所述半导体芯片的与所述绝缘性斜坡材料邻接的侧端面形成为倾斜面或阶梯状的面，所述绝缘性斜坡材料形成在所述倾斜面或所述阶梯状的面上。
7.一种半导体器件，其特征在于，具备：
具备多个端子的基底基板；
在一面上具备多个焊盘并安装在所述基底基板上的半导体芯片；
形成于所述半导体芯片的侧方并填埋所述半导体芯片和所述基底基板的台阶的绝缘性斜坡材料；以及
至少通过所述绝缘性斜坡材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案；
其中，在所述半导体芯片的所述一面上设置有止动所述绝缘性斜坡材料的芯片侧止动部。
8.根据权利要求7所述的半导体器件，其特征在于，所述芯片侧止动部是在所述一面上设置的沟或突起。
9.根据权利要求7所述的半导体器件，其特征在于，所述芯片侧止动部是在所述一面上设置的护圈。
10.根据权利要求7～9所述的半导体器件，其特征在于，所述芯片侧止动部在所述一面上设置得比所述焊盘更靠近外周。
11.一种半导体器件的制造方法，其特征在于，包括：
在具备多个端子的基底基板上，安装在一面上具备多个焊盘的半导体芯片的工序；
在所述半导体芯片的侧方形成填埋所述半导体芯片和所述基底基板的台阶的绝缘性斜坡材料的工序；
形成至少通过所述绝缘性斜坡材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案的工序；
其中，在所述基底基板上设置止动所述绝缘性斜坡材料的基底侧止动部，在形成所述绝缘性斜坡材料时，利用所述基底侧止动部止动绝缘性斜坡材料。
12.一种半导体器件的制造方法，其特征在于，包括：
在具备多个端子的基底基板上，安装在一面上具备多个焊盘的半导体芯片的工序；
在所述半导体芯片的侧方形成填埋所述半导体芯片和所述基底基板的台阶的绝缘材料的工序；以及
形成至少通过所述绝缘材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案的工序；
其中，在所述基底基板上设置收置所述半导体芯片以及所述绝缘材料的凹部，把所述半导体芯片收置到所述凹部内，并且在所述凹部和所述半导体芯片的间隙充填所述绝缘材料。
13.一种半导体器件的制造方法，其特征在于，包括：
在具备多个端子的基底基板上，安装在一面上具备多个焊盘的半导体芯片的工序；
在所述半导体芯片的侧方形成填埋所述半导体芯片和所述基底基板的台阶的绝缘性斜坡材料的工序；以及
形成至少通过所述绝缘性斜坡材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案的工序；
其中，把所述半导体芯片的与所述绝缘性斜坡材料邻接的侧端面形成为倾斜面或阶梯状的面，把所述绝缘性斜坡材料形成在所述倾斜面或所述阶梯状的面之上。
14.一种半导体器件的制造方法，其特征在于，包括：
在具备多个端子的基底基板上，安装在一面上具备多个焊盘的半导体芯片的工序；
在所述半导体芯片的侧方形成填埋所述半导体芯片和所述基底基板的台阶的绝缘性斜坡材料的工序；以及
形成至少通过所述绝缘性斜坡材料之上并电连接所述基底基板的所述端子和所述半导体芯片的所述焊盘的布线图案的工序；
其中，在所述半导体芯片的所述一面上设置止动所述绝缘性斜坡材料的芯片侧止动部，在形成所述绝缘性斜坡材料时，利用所述芯片侧止动部止动绝缘性斜坡材料。
CNA2007100861890A 2006-03-07 2007-03-06 半导体器件以及半导体器件的制造方法 Pending CN101034693A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP060898/2006 2006-03-07
JP2006060898A JP2007242773A (ja) 2006-03-07 2006-03-07 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN101034693A true CN101034693A (zh) 2007-09-12

Family

ID=38478127

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100861890A Pending CN101034693A (zh) 2006-03-07 2007-03-06 半导体器件以及半导体器件的制造方法

Country Status (3)

Country Link
US (1) US20070210458A1 (zh)
JP (1) JP2007242773A (zh)
CN (1) CN101034693A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104062786A (zh) * 2014-07-01 2014-09-24 深圳市华星光电技术有限公司 液晶显示器的连接垫结构及其制作方法
CN113423321A (zh) * 2019-03-18 2021-09-21 奥林巴斯株式会社 内窥镜的前端框和前端单元
CN114175236A (zh) * 2021-03-05 2022-03-11 英诺赛科(苏州)科技有限公司 氮化物半导体器件及其制造方法
CN115508956A (zh) * 2022-09-22 2022-12-23 希烽光电科技(南京)有限公司 倾斜基板高带宽光引擎

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4940063B2 (ja) * 2007-08-28 2012-05-30 株式会社東芝 半導体装置およびその製造方法
KR101046379B1 (ko) 2008-02-14 2011-07-05 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조 방법
JP2011228492A (ja) * 2010-04-20 2011-11-10 Denso Corp 半導体装置およびその製造方法
JP4908620B2 (ja) 2010-09-07 2012-04-04 株式会社東芝 テレビジョン受像機及び電子機器
JP2012248694A (ja) * 2011-05-27 2012-12-13 Fuji Mach Mfg Co Ltd 半導体装置及びその製造方法
US8963313B2 (en) 2011-12-22 2015-02-24 Raytheon Company Heterogeneous chip integration with low loss interconnection through adaptive patterning

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2004281538A (ja) * 2003-03-13 2004-10-07 Seiko Epson Corp 電子装置及びその製造方法、回路基板並びに電子機器
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104062786A (zh) * 2014-07-01 2014-09-24 深圳市华星光电技术有限公司 液晶显示器的连接垫结构及其制作方法
WO2016000271A1 (zh) * 2014-07-01 2016-01-07 深圳市华星光电技术有限公司 液晶显示器的连接垫结构及其制作方法
US9535299B2 (en) 2014-07-01 2017-01-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Bonding pad structure of liquid crystal display and method of manufacturing the same
CN104062786B (zh) * 2014-07-01 2017-07-28 深圳市华星光电技术有限公司 液晶显示器的连接垫结构及其制作方法
CN113423321A (zh) * 2019-03-18 2021-09-21 奥林巴斯株式会社 内窥镜的前端框和前端单元
CN114175236A (zh) * 2021-03-05 2022-03-11 英诺赛科(苏州)科技有限公司 氮化物半导体器件及其制造方法
CN115508956A (zh) * 2022-09-22 2022-12-23 希烽光电科技(南京)有限公司 倾斜基板高带宽光引擎
CN115508956B (zh) * 2022-09-22 2024-04-16 希烽光电科技(南京)有限公司 倾斜基板高带宽光引擎

Also Published As

Publication number Publication date
JP2007242773A (ja) 2007-09-20
US20070210458A1 (en) 2007-09-13

Similar Documents

Publication Publication Date Title
CN101034693A (zh) 半导体器件以及半导体器件的制造方法
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1210795C (zh) 电子装置及其制造方法
CN1882224A (zh) 配线基板及其制造方法
CN1096116C (zh) 半导体器件及其制造方法
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1324701C (zh) 具有窄间距化的内引线的半导体装置
CN1649162A (zh) 光传感器模块
CN1870259A (zh) 多层布线基片
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1819157A (zh) 半导体器件
CN101047170A (zh) 半导体装置及其制造方法
CN1968570A (zh) 多层印刷配线板及其制造方法
CN1210622A (zh) 半导体装置及其制造方法、电路基板和电子设备
CN1841719A (zh) 多层接线板及其制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1855451A (zh) 半导体装置及其制造方法
CN1722414A (zh) 半导体器件及其制造方法
CN1855467A (zh) 半导体装置及其制造方法
CN1585123A (zh) 倒装芯片型半导体器件及其制造工艺和电子产品制造工艺
CN1261005C (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1604293A (zh) 半导体装置的制造方法及半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication