CN101047170A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101047170A
CN101047170A CNA2007100913128A CN200710091312A CN101047170A CN 101047170 A CN101047170 A CN 101047170A CN A2007100913128 A CNA2007100913128 A CN A2007100913128A CN 200710091312 A CN200710091312 A CN 200710091312A CN 101047170 A CN101047170 A CN 101047170A
Authority
CN
China
Prior art keywords
chip
adhesive layer
substrate
mems
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100913128A
Other languages
English (en)
Other versions
CN100593853C (zh
Inventor
小野冢丰
山田浩
舟木英之
板谷和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101047170A publication Critical patent/CN101047170A/zh
Application granted granted Critical
Publication of CN100593853C publication Critical patent/CN100593853C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0771—Stacking the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

即使装置包含MEMS器件和半导体器件，也可以获得高度集成的薄装置。一种半导体装置包括：被接合芯片，其包括：第一芯片，包括形成于其中的MEMS器件；第二芯片，包括形成于其中的半导体器件；以及粘合层，将所述第一芯片的侧面接合到所述第二芯片的侧面，并具有低于所述第一和第二芯片的材料的杨式模量。

Description

半导体装置及其制造方法
相关申请的交叉引用
本申请基于并要求2006年3月29日提交的在先的日本专利申请2006-91242的优先权，在此引入其整个内容作为参考。
技术领域
本发明涉及一种包括MEMS(微电子机械系统)器件和半导体器件的半导体装置以及制造该半导体装置的方法。
背景技术
“MEMS(微电子机械系统)”是由硅微制造工艺制造的微结构的总称。预期MEMS可应用于各种领域，例如压力传感器、加速传感器、喷墨打印机、滤波器等。为构造具有这种MEMS结构的MEMS器件的系统，有必要在同一衬底上集成MEMS器件和其它器件(例如逻辑电路、模拟放大器以及存储器)。
存在两种集成方法。一种是所谓的片上系统(SOC)，在一个芯片上直接形成所有器件，以便实现集成。由于所有器件都形成在一个芯片上，通过该方法可以实现高的器件集成度，并且可以形成连接器件的微细的全局布线(global wire)。因此，可以实现较高的集成度和较高的性能，并且可以形成较薄的封装。然而，该方法具有对可以被集成的器件类型的限制。例如，由于硅与GaAs之间的晶格常数和热膨胀率的差异，很难在硅衬底上形成由结晶材料例如GaAs制成的器件。并且，不能有效地在同一工艺中制成需要非常精确的设计的器件例如LSI和可通过粗略设计形成的器件。尤其当包括新的器件时，需要改变所有的工序。结果，用于新器件开发的成本变高，并且开发周期不方便地变长。
另一种方法是所谓的封装内系统(SIP)。通过该方法，使芯片相互独立地形成，并且分开并安装在被称为“内插板(interposer)”的衬底上。由于可以相互独立地形成器件，因此对可以被集成的器件类型有较少的限制。并且，当开发新系统时，可以使用现有的芯片。因此，可以使开发成本较低，并且可以使开发周期较短。然而，由于采用接合布线或凸起(bump)连接内插板和芯片，通过该方法很难实现较高的芯片密度、微细的布线以及较薄的封装。
通过对SIP的实例修改，将相互独立地形成的不同种类的芯片一起安装在同一半导体衬底上(见JP-A 2001-189424(KOKAI))。通过在该专利文件中所公开的技术，在半导体衬底上形成具有预定功能和一个或多个凹入部分的电路，并且在凹入部分中嵌入预先制备的半导体芯片。由于在凹入部分中嵌入半导体芯片，在JP-A 2001-189424(KOKAI)中所公开的技术对半导体芯片的断面形状具有限制。例如，除非每个半导体芯片的断面是锥形的(tapered)，否则很难使半导体芯片嵌入。如果每个半导体芯片的断面具有垂直形状，则很难使半导体芯片嵌入。如果每个半导体芯片的断面是反锥形的(reverse-tapered)，则不能使半导体芯片嵌入。该技术尤其不适于复杂结构例如MEMS。
通过对SIP的另一实例修改，将不同种类的两个或多个芯片暂时固定在粘合性材料上。通过在芯片上方施加粘合剂，使芯片嵌入，并通过剥离粘合剂来集成芯片(见JP-A 2005-268453(KOKAI))。通过在JP-A2005-268453(KOKAI)中所公开的技术，各芯片的主面(器件面)位于与粘合性材料相反侧上。如果将具有不同厚度的芯片安装在一起，则粘合性材料的表面与芯片的上表面的距离变化。结果，芯片上的钝化膜的厚度变化，因此需要较厚的钝化膜。在厚钝化膜中，很难形成微细的通孔。
在这种情况下，对于MEMS器件和半导体器件的集成还要求更复杂的功能、更高的集成度、更低的成本和更薄的封装。然而，MEMS器件的集成具有较多的问题。首先，各MEMS器件的结构很复杂。并且，将要封装的各MEMS器件需要具有中空的结构。因此，有必要在各MEMS芯片上形成帽。该帽需要具有大到足以耐受中空结构的厚度。为此，大多数MEMS器件比半导体器件更厚且形状更复杂。当集成这些器件时，所产生的芯片变为比常规芯片更厚，且布线连接变难。
如上所述，当通过SOC集成不同种类的器件时，对可以被集成的器件类型具有限制，并且开发成本很高。通过SIP，不能获得高集成度，并且很难减小整个系统的尺寸且使封装较薄。特别地，当集成MEMS器件时，由于MEMS器件的大厚度和复杂形状，更难实现高集成度和较薄封装。
发明内容
根据这些情况进行了本发明，且本发明的一个目的是提供一种半导体装置，即使在该装置中包含MEMS器件和半导体器件，该半导体装置也可以被高度集成和减薄，并提供一种制造该半导体装置的方法。
根据本发明第一方面的半导体装置包括：被接合芯片，其包括：第一芯片，包括形成于其中的MEMS器件；第二芯片，包括形成于其中的半导体器件；以及粘合层，将所述第一芯片的侧面接合到所述第二芯片的侧面，并具有低于所述第一和第二芯片的材料的杨式模量。
根据本发明第二方面的半导体装置包括：第一被接合芯片，其包括：第一芯片，包括形成于其中的MEMS器件；第二芯片，包括形成于其中的半导体器件；以及第一粘合层，将所述第一芯片的侧面接合到所述第二芯片的侧面，并具有低于所述第一和第二芯片的材料的杨式模量；以及
第二被接合芯片，其包括：第三芯片，包括形成于其中的MEMS器件；第四芯片，包括形成于其中的半导体器件；以及第二粘合层，将所述第三芯片的侧面接合到所述第四芯片的侧面，并具有低于所述第三和第四芯片的材料的杨式模量。
根据本发明第三方面的制造半导体装置的方法包括以下步骤：在第一半导体衬底上形成多个半导体器件；形成覆盖所述多个半导体器件的第一保护膜；将所述第一保护膜暂时接合到形成在第一衬底的表面上的第一暂时粘合层，所述第一衬底独立于所述第一半导体衬底；通过切割所述第一半导体衬底并分开所述多个半导体器件，形成多个半导体芯片；通过选择性地挑选出所述半导体芯片中的一个，从所述第一暂时粘合层剥离所述一个半导体芯片；将所述被挑选出的半导体芯片暂时接合并转移到形成在第二衬底的表面上的第二粘合层上，所述第二衬底独立于所述第一衬底；在独立于所述第一半导体衬底的第二半导体衬底上形成多个MEMS器件；形成覆盖所述多个MEMS器件的第二保护膜；将所述第二保护膜暂时接合到形成在第三衬底的表面上的第三暂时粘合层，所述第三衬底独立于所述第一衬底和所述第二衬底；通过切割所述第二半导体衬底并分开所述多个MEMS器件，形成多个MEMS芯片；通过选择性地挑选出所述MEMS芯片中的一个，从所述第三暂时粘合层剥离所述一个MEMS芯片；将所述被挑选出的MEMS芯片暂时接合并转移到形成在所述第二衬底的表面上的所述第二暂时粘合层上；形成第一粘合层，以便覆盖所述MEMS芯片和所述半导体芯片并填充所述MEMS芯片与所述半导体芯片之间的间隔；通过抛光所述第一粘合层并抛光所述MEMS芯片和所述半导体芯片中的至少一者，使所述MEMS芯片和所述半导体芯片的相对于所述第二暂时粘合层的高度彼此相等；以及通过将所述MEMS芯片和所述半导体芯片接合到形成在支撑衬底上的第二粘合层，从所述第二暂时粘合层剥离所述MEMS芯片和所述半导体芯片。
附图说明
图1A至1C是示出根据第一实施例的半导体装置的制造方法的截面图；
图2A至2C是示出根据第一实施例的半导体装置的制造方法的截面图；
图3(a)至3(d)示例根据第一实施例的制造方法的构思；
图4是示出常规半导体装置的示意图；
图5示出通过根据第一实施例的制造方法制造的半导体装置的等效结构；
图6A至6B是示出根据第二实施例的半导体装置的制造方法的截面图；
图7A至7B是示出根据第二实施例的半导体装置的制造方法的截面图；
图8A至8B是示出根据第二实施例的半导体装置的制造方法的截面图；
图9A至9B是示出根据第二实施例的半导体装置的制造方法的截面图；
图10是示出根据第二实施例的半导体装置的制造方法的截面图；
图11A至11B是示出根据第二实施例的半导体装置的制造方法的截面图；
图12A至12B是示出根据第二实施例的半导体装置的制造方法的截面图；
图13A至13B是示出根据第二实施例的半导体装置的制造方法的截面图；
图14A至14B是示出根据第二实施例的半导体装置的制造方法的截面图；
图15A至15B是示出根据第二实施例的半导体装置的制造方法的截面图；
图16是示出根据第二实施例的修改例的半导体装置的截面图；
图17是示出根据第三实施例的半导体装置的截面图；
图18A至18C是示出根据第三实施例的半导体装置的制造方法的截面图；
图19A至19C是示出根据第三实施例的半导体装置的制造方法的截面图；
图20A至20C是示出根据第三实施例的半导体装置的制造方法的截面图；
图21A至21C是示出根据第三实施例的半导体装置的制造方法的截面图；
图22是示出根据第三实施例的修改例的半导体装置的截面图；
图23是示出根据第四实施例的半导体装置的平面图；
图24是示出根据第五实施例的半导体装置的截面图；
图25A至25B是示出根据第六实施例的半导体装置的截面图；
图26A至26C是示出根据第六实施例的第一修改例的半导体装置的截面图；
图27A至27B是示出根据第六实施例的第二修改例的半导体装置的截面图；
图28A至28D是示出根据第七实施例的半导体装置的制造方法的截面图；
图29是示出根据第八实施例的半导体装置的截面图；
图30(a)、30(b)和30(c)示例根据本发明第九实施例的半导体装置的结构；
图31A和31B是示出根据第九实施例的第一和第二修改例的半导体装置的截面图；
图32是根据第九实施例的第三修改例的半导体装置的平面图；
图33是根据第九实施例的第四修改例的半导体装置的截面图；
图34是根据第十实施例的半导体装置的截面图；
图35是根据第十实施例的修改例的半导体装置的截面图；
图36A至36D是示出根据第十一实施例的半导体装置的制造方法的图；
图37A和37B示例通过根据第十一实施例的制造方法制造的芯片；
图38是根据第十二实施例的半导体装置的截面图；
图39A至39B是示出根据第十三实施例的半导体装置的制造方法的截面图；
图40A至40B是示出根据第十三实施例的半导体装置的制造方法的截面图；
图41A至41C是示出根据第十三实施例的半导体装置的制造方法的截面图；以及
图42A至42B是示出根据第十三实施例的半导体装置的制造方法的截面图。
具体实施方式
以下是参考附图对本说明的实施例的说明。
(第一实施例)
下面说明根据本发明第一实施例的半导体装置的制造方法。首先参考图3(a)至3(d)，说明根据该实施例的制造方法的构思。从晶片切割下形成在不同晶片20和22上的不同类型的芯片，例如MEMS芯片20a和21a以及CMOS芯片22a和23a，这些芯片被重新设置在其上施加有粘合层的支撑衬底24上(见3(a)、3(b)和3(c))。在每两个芯片之间形成粘合层，并且用支撑衬底24和粘合层使每两个芯片相互接合。然后在芯片之间形成布线26(见图3(d))。
图1A至2C示例了根据该实施例的制造方法的制造工序。首先，在硅衬底3上形成其中设置有MEMS器件2a的MEMS芯片2(见图1A)。MEMS芯片2的每一个具有保护MEMS器件2a的帽层2b。如图1B所示，从硅衬底3切开MEMS芯片2。另一方面，在半导体衬底(未示出)上形成具有半导体器件例如CMOS器件4a的CMOS芯片4，并且从半导体衬底切开CMOS芯片4。如图1C所示，已从衬底切下的CMOS芯片4的每一个和MEMS芯片2的每一个被暂时附接到其上形成有暂时粘合层6的衬底8。然后对MEMS芯片2和CMOS芯片4的与衬底8相反的面(底面)施加粘合性材料，以便在MEMS芯片2与CMOS芯片4之间形成粘合层10(见图1C)。
如图2A所示，抛光并平滑化对其施加有粘合性材料的面(底面)，以使MEMS芯片2和CMOS芯片4具有相同的高度。如图2B所示，将其上形成有粘合层12的支撑衬底14压到并附接到平滑化的底面。如图2C所示，剥离暂时粘合层6和衬底8。然后在暂时层6和衬底8从其被去除的面(上面)上，形成绝缘膜16，并且在绝缘膜16中形成连接到MEMS器件2a和CMOS器件4a的孔。形成布线材料膜以填充开口，并且对布线材料膜进行构图，以形成连接MEMS器件2a和CMOS器件4a的布线18。然后形成绝缘膜19以覆盖布线18，并且，必要时，剥离或去除支撑衬底14(见图2C)。
在以上述方式形成的该实施例的半导体装置中，MEMS芯片2和CMOS芯片4使它们的主面(其上形成有器件的面)或它们的底面(在与主面相反侧的表面)位于基本上同一平面。除了图33中所示的实例外，在以下实施例中，情况也是如此。除了在其上形成的绝缘膜和布线外，MEMS芯片2和CMOS芯片4具有基本上相同的高度。
如上所述，在该实施例中，切下并重新设置具有不同功能且形成在不同晶片上的器件芯片，然后用粘合层使这些器件芯片集成。以这种方式，形成一个大的被接合芯片。可以将常规半导体工艺应用于该伪(pseudo)芯片。更具体地，通过薄膜形成方法例如溅射方法在伪芯片上形成金属薄膜，并通过光刻技术等进行抗蚀剂构图。然后通过干法蚀刻技术或湿法蚀刻技术形成布线图形。利用常规半导体工艺，可以实现很难通过SIP技术实现但可通过SOC技术实现的较微细布线、较高集成度以及较薄的芯片封装。并且，对可以被集成的器件的种类没有限制，而SOC技术限制可以被集成的器件。此外，可以使开发成本低于现有芯片的开发成本，并且可以使开发周期较短。
该实施例还具有优于在已作为常规技术描述过的JP-A 2001-189424(KOKAI)中所公开的技术的以下优点。在该实施例中，用粘合层固定芯片，因此，对芯片断面的形状没有限制。即使芯片断面具有锥形形状或垂直形状，也没有问题。由于各芯片可以嵌入在粘合层中，并且可以被稳定地且牢固地固定，因此反而优选反锥形形状。并且，在JP-A 2001-189424(KOKAI)中，将硅衬底用作衬底。进行蚀刻等以形成凹部。因此，在一个工序中形成的凹部具有一致的深度。另一方面，在该实施例中，将具有不同厚度的芯片固定到上表面侧的暂时粘合层6，并且对底面侧施加粘合性材料(还可以进行通过抛光的平坦化)，从而在一个工序中可以层叠并集成具有不同厚度的芯片。
该实施例还具有优于在JP-A 2005-268453(KOKAI)中所公开的技术的以下优点。在该实施例中，利用暂时粘合层6使器件表面侧的高度一致。因此，使形成在器件上的钝化膜的厚度最小化，并且可以形成微细的通孔。由此，可以形成微细的布线。
与在JP-A 2001-189424(KOKAI)和JP-A 2005-268453(KOKAI)中所公开的技术不同，该实施例利用粘合层使芯片集成，从而解决由具有层叠结构的衬底中发生的热应力引起的在衬底中的翘曲和裂纹的问题。该效果示例于图4和5中。图4是示出通过在上述专利公开中所公开的方法制造的半导体装置的结构的示意图。通过该方法，利用接合部分31例如凸起使由具有不同热膨胀系数的材料制成的衬底30和32相互接合。当在该条件下进行加热时，由于不同的热膨胀系数，接合部分31例如凸起可能断裂，或者衬底30或32可能断裂。通过使衬底30和32的热膨胀系数彼此相等，可以解决该问题。然而，这降低了设计的自由度。
图5示出了根据该实施例的制造方法制造的半导体装置的实例结构。在该结构中，衬底32形成为具有利用粘合层34而相互接合的集成芯片。粘合层34由软性材料制成，从而在等效电路中起着弹簧的作用。这里，可以通过粘合层34吸收由衬底30与32之间的热膨胀差异引起的应力。粘合层34的硬度应小于作为构件的各芯片的硬度，以便获得所希望的效果。定量地说，硅芯片的杨式模量为100GPa至200GPa，因此，其杨式模量为10GPa或更小，即约为硅芯片的杨式模量的10％或更小的树脂材料可以有效地用于粘合层34，以获得优良的缓冲效果。例如，环氧树脂具有满足上述条件的约为8GPa的杨式模量，因此具有优良的缓冲效果。当粘合性材料被附接到硅衬底或玻璃衬底上时，发现粘合性材料例如丙烯酸材料、硅酮(silicone)橡胶材料和聚酰亚胺材料是有效的。利用这些材料中的任何一种，可以在没有断裂的凸起或衬底的情况下提高加工的稳定性和可靠性。因此，该实施例可以提供很难断裂并具有大强度的衬底。并且，由于粘合层吸收了由在加热工艺中衬底的热膨胀引起的应力变化，因此可以防止衬底中的翘曲。粘合层优选由具有高粘合强度的软性材料或者具有低的玻璃转化温度的材料制成。更具体地，从粘合性、应力吸收特性以及抗化学制剂性的观点，优选树脂材料例如丙烯酸树脂、环氧树脂、硅酮树脂和聚酰亚胺树脂。然而，可以采用其它各种材料。
作为抵抗由热应力引起的裂纹的另一措施，调整层叠衬底的热膨胀系数。在图5中所示的两层层叠器件中，第一层形成为具有利用粘合性树脂而相互接合的芯片。从一端开始计数的第i个芯片的长度为La(i)，第i个芯片的热膨胀系数为αa(i)，并且芯片的数量为Na。第i个粘合层的长度为Lb(i)，第i个粘合层的热膨胀系数为αb(i)，并且粘合层的数量为Nb。两层层叠器件中的第二层形成为具有一个衬底。该衬底的长度为L，并且该衬底的热膨胀系数为α。如果由形成有芯片的第一层衬底的热膨胀引起的膨胀量与第二层衬底的膨胀量相同，则在层叠器件中不引起翘曲。因此，应满足以下等式：
L × α = Σ i = 1 Na La ( i ) × αa ( i ) + Σ i = 1 Nb Lb ( i ) × αb ( i )
如果将相同材料用于粘合层，则粘合层的热膨胀系数应一致。在利用αb(i)＝b修改表达式的情况下，可以通过将粘合层的热膨胀系数调整为由以下表达式表示的量来防止由层叠衬底之间的热膨胀差异引起的翘曲：
αb = L × α - Σ i = 1 Na La ( i ) × αa ( i ) Σ i = 1 Nb Lb ( i )
如上所述，根据该实施例，即使装置包含MEMS器件和半导体器件，也可以获得高度集成的薄装置。
(第二实施例)
现在参考图6A至15B说明根据本发明第二实施例的半导体装置的制造方法。该实施例包括MEMS器件芯片和形成有CMOS电路的LSI芯片的集成。图6A至15B是示出根据该实施例的半导体装置的制造工序的截面图。
MEMS芯片的形成
首先，制造将被集成的芯片。这里，将要制造MEMS芯片。如图6A所示，制备SOI衬底40，该SOI衬底40包括支撑衬底41、设置在支撑衬底41上方的掩埋绝缘膜42以及设置在掩埋绝缘膜42上方的SOI层43。然后在SOI衬底40上方形成由Al等制成的金属层45。在金属层45上形成由光致抗蚀剂形成的抗蚀剂图形(未示出)。在该抗蚀剂图形用作掩模的情况下，采用由磷酸、乙酸和硝酸的混合溶液制成的蚀刻剂，对金属层45进行构图。然后剥离抗蚀剂图形。在SOI层43上形成另一抗蚀剂图形(未示出)。在该抗蚀剂图形用作掩模的情况下，通过RIE对SOI层43进行蚀刻，直到暴露出掩埋绝缘膜42。在对SOI层43进行了采用氟酸等的化学溶液的蚀刻之后，剥离抗蚀剂图形。以这种方式，形成每个MEMS器件44的基本结构。检测每个MEMS器件44的性能，以探测缺陷部分。
在检测之后，形成保护层。如图6B所示，形成覆盖MEMS器件44中的空隙(void)的MEMS保护层46。然后形成保护整个MEMS器件44的保护层47。MEMS保护层46和保护层47需要由不同类型的材料或者不同状态的相同材料形成。在该实例中，保护层47由正性光致抗蚀剂形成，而MEMS保护层46由涂敷型的SiOx形成。
如图7A所示，制备衬底48，并在该衬底48上形成暂时粘合层49。在该实例中，用具有非常小粘附力的弱粘合剂涂敷暂时粘合层49。将衬底48的其上形成有暂时粘合层49的面压到保护层47上，以便使保护层47暂时接合到暂时粘合层49。
在衬底48处于暂时接合的状态的情况下，使SOI衬底40和衬底48倒置。将暂时粘合层49上的SOI衬底40分割开，以形成MEMS芯片50(见图7B)。通常通过采用切片器的技术进行该分割，但可以采用激光或水力喷射(waterjet)，以减少废弃物的量并使端面更平滑。可选地，在抗蚀剂图形由采用干法蚀刻例如DRIE技术的光刻技术形成的情况下，可以对芯片的被分割开的部分进行蚀刻和构图。通过这样做，可以减少废弃物的量，并且可以使芯片的端面非常平滑。
CMOS芯片的形成
同样地，形成CMOS芯片。在附图中没有示出每个CMOS芯片的结构。首先，通过氧化烘焙p型硅衬底的表面，并在表面上形成氧化硅层。在氧化硅层上形成由光致抗蚀剂形成的抗蚀剂图形。在该抗蚀剂图形用作掩模的情况下，进行采用施主杂质(例如磷离子)的离子注入，以便在p型硅衬底上形成n阱层。然后剥离抗蚀剂图形。
接着，通过CVD等形成SiNx层。在SiNx层上形成抗蚀剂图形。在该抗蚀剂图形用作掩模的情况下，通过RIE等对SiNx层进行蚀刻，以便在n阱区周围形成沟槽。然后剥离抗蚀剂图形。
然后通过CVD等在衬底的整个表面上形成SiOx层，以便填充沟槽。通过CMP等平滑化该SiOx层。然后去除覆盖n阱区和p型硅衬底的SiNx层和SiOx层。结果，在n阱区周围形成由SiOx形成的器件隔离区，并且n阱区与其它器件隔离。然后在存在氧的条件下进行烘焙，以便在n阱区和p型硅衬底的表面上形成由SiOx形成的栅绝缘膜。
接着，通过CVD等在栅绝缘膜上形成多晶硅膜。在多晶硅膜上形成由光致抗蚀剂形成的抗蚀剂图形。在该抗蚀剂图形用作掩模的情况下，对多晶硅膜和栅绝缘膜进行蚀刻，以便形成由多晶硅形成的栅电极。然后剥离抗蚀剂图形。
接着，形成抗蚀剂图形以仅仅覆盖n阱区。在该抗蚀剂图形和栅电极用作掩模的情况下，在栅电极两侧的p型硅衬底中注入n型掺杂剂例如As离子，以便形成n型延伸层。在去除了抗蚀剂图形之后，形成仅仅暴露n阱区的抗蚀剂图形。在该抗蚀剂图形和栅电极用作掩模的情况下，注入p型掺杂剂例如硼离子，以便在栅电极两侧的n阱区上形成p型延伸层。
在去除了抗蚀剂图形之后，在整个表面上形成SiOx膜，并通过RIE等对SiOx膜进行各向异性蚀刻。结果，在栅电极的侧部形成由SiOx形成的栅极侧壁。
接着，形成光致抗蚀剂图形以仅仅覆盖n阱区，并在栅电极两侧的p型硅衬底中注入As离子，以便形成n型源极和漏极。在去除了抗蚀剂图形之后，形成仅仅暴露n阱区的抗蚀剂图形，并在栅电极两侧的n阱区中注入硼离子，以便形成p型源极和漏极。
通过溅射技术等形成由耐熔金属例如Ti、W或Ta形成的金属薄膜。然后进行加热处理以在硅表面上形成硅化物层。通过蚀刻去除未被硅化的金属。
接着，形成由SiOx等形成的层间绝缘膜，并在层间绝缘膜上形成抗蚀剂图形。在该抗蚀剂图形用作掩模的情况下，进行蚀刻以形成接触孔。在去除了抗蚀剂图形之后，在整个表面上形成铝膜以填充接触孔。对铝膜进行构图，以便形成电极衬垫(pad)。
与MEMS芯片一样，通过切片技术、激光切割技术或蚀刻技术，将以上述方式形成的CMOS芯片分割成芯片。
转移
接着，如图8A所示，制备衬底51。将具有暂时粘合特性的挑选(pickup)机构仅仅设置在衬底51的一部分上。例如，将具有暂时粘合特性的粘合剂构图为岛状，以便形成暂时粘合层52。将该构图为岛状的暂时粘合层52压到所希望的MEMS芯片50上，然后从衬底48剥离。结果，仅仅挑选出所希望的MEMS芯片50。
接着，如图8B所示，制备衬底53。并且在衬底53上形成暂时粘合层54。将被挑选出的MEMS芯片50接合并转移到暂时粘合层54上。在图8B中，将CMOS芯片55转移到衬底53的暂时粘合层54上。该CMOS芯片55包括形成在硅衬底56上的CMOS器件57和覆盖CMOS器件57的保护膜58。CMOS器件57以上述方式形成。
由此，可以将不同类型的芯片50和55安装在一起。为将不同芯片安装在一起，应该首先对较薄的芯片进行转移。如果首先对较厚的芯片进行转移，则存在由于使已被转移的芯片与衬底51接触而引起缺陷的高可能性。可以通过增大暂时粘合层52的厚度或者在下衬底51中形成切口(notch)以增大被挑选部分的整个凸部的厚度来防止这样的缺陷。有时，在挑选时存在粘合剂的一些残留物，但这可以通过在芯片表面上形成保护层并在芯片被转移后剥离保护层来防止。
在采用暂时粘合层52的情况下，100μm或更薄的芯片可以被挑选出来而不被损伤。当然可以将真空吸盘用于挑选。在这种情况下，可以使芯片吸附力与芯片释放力的选择比高于在利用粘合剂的情况下的选择比，并且可以以更高的精度进行芯片挑选。并且，利用真空吸盘不会引起粘合剂的残留物的问题。然而，使各吸气孔的直径小至芯片尺寸(X和Y方向)的1/4或更小，可以显著降低各芯片的翘曲。例如，通过具有80μm直径的2×2吸气孔的挑选机构，总是可以成功地吸附100μm厚、每边长500μm的硅芯片。
芯片的平滑化、附接和转移
如图8B所示，在暂时粘合层54上形成具有不同厚度的芯片50和55。因此，形成也用作平滑化层的芯片间粘合层59，以覆盖芯片50和55。在该实施例中，通过印刷技术施加环氧树脂作为芯片间粘合层59，并且在烘炉中在大气下预烘焙该环氧树脂。这里，各MEMS芯片50的厚度约为650μm，并且各CMOS芯片55的厚度约为625μm。将粘合层59设计为具有700μm的总厚度。在真空反应室中进行印刷，以便在无泡沫状态下形成膜。
检测粘合层59的膜厚度与衬底53的翘曲之间的关系，发现当粘合层59较薄时由树脂的热收缩引起的衬底53的翘曲较小。在该实施例中，将粘合层59设计为在CMOS芯片55的底面(图9A中的上面)上具有约为75μm的厚度且在MEMS芯片50的背面(图9A中的上面)上具有约为50μm的厚度。在这些厚度的情况下，衬底53的翘曲相当小，并且可以在稍后的工序中没有问题地将衬底53引入装置例如膜形成装置或曝光装置中。然而，如果翘曲很大，则需要减小翘曲。为减小翘曲，利用热压机进行热压。将温度升高到粘合层59的玻璃转化温度或更高，从而粘合层59被软化并可以被挠性地弯曲。以这种方式，可以减小翘曲。对于五英寸直径的衬底53，压力应为约10kN。以这种方式，可以有效地减小翘曲。为增大压机与样品之间的粘附力，插入由硅酮橡胶等制成的隔离物，从而均匀地进行热压。由此，减小翘曲，并且可以提高衬底表面的平滑度和平坦度。并且，在隔离物与样品之间插入由具有优良释放特性的聚酰亚胺或聚四氟乙烯制成的膜等，从而防止在芯片表面与隔离物之间的接合并提高样品表面的平坦度。
接着，为了平坦化底面(图9A中的上面)，通过CMP(化学机械抛光)等抛光粘合层59、各MEMS芯片的支撑衬底41和各CMOS芯片的硅衬底56，并将芯片厚度减小为约100μm(见图9B)。
然后，如图10所示，制备在支撑衬底60上形成有粘合层61的衬底。将粘合层61接合到被减薄且平坦化的MEMS芯片50和CMOS芯片55。在该实施例中，将聚酰亚胺薄膜用作粘合层61。粘合层61的膜厚度约为5μm。将玻璃衬底用作支撑衬底60。除了聚酰亚胺外，可以将一些其它粘合剂例如环氧树脂或丙烯酸树脂用作粘合层61。在采用环氧树脂的情况下，获得没有支撑衬底60的也用作衬底的足够强的结构。尤其是在将环氧树脂用作芯片间粘合层59的情况下，仅仅通过芯片间粘合层59可以牢固地保持芯片，因此，为保持芯片，粘合层61和支撑衬底60不是必需的。然而，在材料具有低玻璃转化温度的情况下，由于当处理期间的加热温度变为等于或高于玻璃转化温度时衬底可能变形，支撑衬底60和粘合层61有效地保持芯片。
然后，如图11A所示，剥离暂时粘合层54和衬底53。在该阶段，粘合层59基本上掩埋在芯片50与55之间，但在粘合层59与芯片50和55之间形成的台阶的厚度为5μm至10μm。为消除该台阶，进行平坦化。更具体地，在在芯片的集成衬底之间插入有隔离物的情况下，利用热压机在特定时间段内进行加压并加热。将粘合层59的树脂加热到等于或高于树脂的玻璃转化温度的温度。结果，树脂被软化然后被加压，从而将表面上的台阶的厚度减小为1μm或更小。这里，对具有55℃的玻璃转化温度的粘合性树脂在80℃下用10KN进行热压一小时。然后将处于加压状态的粘合性树脂冷却到室温。将抗热橡胶用作隔离物，但只要其具有优良的吸收冲击特性，材料不限于此。然而，为防止在粘合性树脂与隔离物之间的接合，在抗热隔离物与样品之间插入膜。这里，隔离物用聚酰亚胺板(sheet)或聚四氟乙烯板形成。由于与粘合层表面接触的膜的平坦度和平滑度被转移到粘合层的表面上，有必要通过相当平滑、平坦的膜进行热压。除了将粘合层加热到玻璃转化温度或更高以外，还可以将化学溶液例如丙酮溶液滴注到粘合性树脂中，从而可以使粘合性树脂软化，然后对其加压并模制。在这种情况下，不需要加热粘合性树脂，因此，可以下低温下进行加工。由热压引起的对翘曲的防止可以不在该工序中进行，而是可以在形成粘合性树脂之后的任何其它工序中进行。因此，在衬底由于加热处理而翘曲且不能被引入装置的情况下或者不能进行加工的情况下，可以进行热压。最后，进行烘焙以硬化粘合层59。然后利用热压机和与以上相同的隔离物，进行热压。这里，在压力为10kgf/cm2的条件下，在150℃下进行加热和加压四至五小时。然后将处于加压状态的粘合层59冷却到室温。以这种方式，充分减小翘曲的尺寸，并且可以将衬底引入用于稍后阶段的加工装置中。
接着，如图11B所示，用丙酮剥离形成MEMS芯片50和CMOS芯片55的表面保护层47和58的光致抗蚀剂。通过上述工序，形成具有用粘合层59和61集成的各自芯片的伪MEMS晶片。该伪晶片具有与晶片基本上相同的形式，并且可以通过CVD或溅射技术在伪晶片上形成薄膜图形。
设置粘合层59和61的最终目的是接合和集成不同芯片以形成伪晶片。任何类型的树脂可以吸收当在衬底中发生热膨胀所产生的热应力，并有效减小在衬底中发生的翘曲的尺寸。在该实例中，将环氧树脂用作粘合层59和61的材料。然而，可以采用其它各种树脂材料例如硅酮树脂和聚酰亚胺树脂。
环氧树脂可以牢固地保持芯片。并且，环氧树脂的采用可以提高对用作显影溶液、蚀刻溶液、清洗溶液等的碱性溶液、酸性溶液和有机溶剂的化学制剂的抵抗性。特别地，具有低的玻璃转化温度的环氧树脂材料显著呈现这种特性。在采用硅酮树脂的情况下，可以获得具有优良挠性并具有很难产生裂纹的粘合性树脂的结构。在采用聚酰亚胺树脂的情况下，可以获得可耐受高达300℃至400℃的温度的结构。该结构具有对在稍后的工艺中的处理温度有较少限制的优点。
全局多布线层的形成
接着，形成用于各芯片的多布线层或全局布线层。首先，进行预处理，并且如图12A所示，形成作为平坦化层的绝缘层62。作为预处理，用中性洗涤剂彻底擦洗表面，进行用硫酸和过氧化氢的混合物的处理，最后，进行稀氢氟酸处理。结果，可以减少在表面上的污染物例如粘合层的残留物的量。O2等离子体处理对于清洗表面也很有效。然后形成平坦化层62。在该实施例中，将30μm的聚酰亚胺层形成为平坦化层62。通过蚀刻技术等去除平坦化层62的位于MEMS器件44上方的部分以及对应于连接到CMOS器件57的接触孔的部分。然后进行平坦化以完全消除平坦化层62的位于粘合层59与芯片之间的台阶部分。这里，通过化学机械抛光(CMP)进行抛光和平坦化，直到由聚酰亚胺形成的平坦化层62的膜厚度变为约4μm。
接着，如图12B所示，形成由铝和钼形成的金属层以填充接触孔。在金属层上形成抗蚀剂图形(未示出)。在该抗蚀剂图形用作掩模的情况下，对金属层进行蚀刻，并剥离抗蚀剂图形。以这种方式，形成全局布线层63。虽然在该实例中形成包括布线层63和平坦化层(绝缘层)62的单层结构，但可以连续地层叠绝缘层和布线层，以便形成多布线层。在形成布线层63之后，形成由SOG(旋涂玻璃)等形成的钝化膜64(见图12B)。在图12B中，构图钝化膜64，从而去除钝化膜64的位于MEMS器件44上方的部分以及对应于连接到CMOS芯片55的布线层63的接触孔的部分。然而，更优选对钝化膜64的构图不在该工序中进行，而在稍后的工序(图14A所示例的工序)中进行。当在稍后的工序中进行构图时，可以防止用于以后的工序中的暂时粘合层的残留物保留在开口中。
关于布线形成，增大仅仅在粘合层上方的布线的部分的宽度，以有效地降低布线的烧毁率。并且，可以增大仅仅在粘合层上方的布线的膜厚度，以有效降低烧毁率。改变布线材料也是有效的。例如，在粘合层上方使用其热膨胀率更接近粘合层的膨胀率的材料或者更软的材料，以便降低在粘合层上方的布线的烧毁率。更具体地，应使用具有高导电性和柔软性的金属材料，例如Au、Ag、Cu或Al。并且，可以使用有机半导体或导体例如导电聚合物，以减小有机材料之间的热膨胀差异并提高对损伤例如裂纹的抵抗性。在粘合层上方，一条布线可以被分成多条布线。与增大布线宽度的情况一样，可以有效地降低烧毁率。并且，获得冗余，并因此提高成品率。
支撑衬底的减薄(去除)
接着，如图13A所示，将形成在衬底65上的暂时粘合层66接合到器件的上面或者接合到钝化膜64。在这种状态下，如图13B所示，减薄或去除或分离支撑衬底60。例如，可以通过CMP等进行抛光，或者可以采用HF溶液进行蚀刻。可选地，在支撑衬底60与粘合层61之间形成剥离层，并且仅仅去除该剥离层，以使支撑衬底60与粘合层61分离。在该实施例中，支撑衬底60由玻璃制成，并且将HF蚀刻剂用于蚀刻支撑衬底60。在粘合层61由聚酰亚胺形成的情况下，粘合层61用作抗氢氟酸的停止层，并且可以完全去除玻璃衬底60。
如上所述，如果没有形成支撑衬底60和粘合层61，则不必进行减薄支撑衬底60的步骤。例如，在采用环氧树脂的情况下，仅仅通过树脂可以牢固地保持芯片，不需要制备支撑衬底。然而，在树脂材料具有低的玻璃转化温度的情况下，在加热处理期间衬底可能翘曲。为防止该翘曲，可以将树脂材料有效地暂时接合到支撑衬底60。在这种情况下，在支撑衬底60上形成粘合层等，以便在处理期间暂时保持芯片。在处理之后剥离该粘合层。
MEMS保护层的去除，帽的形成
接着，如图14A所示，剥离暂时粘合层66。之后，可以进行图12B所示的对钝化膜64的构图。然后，如图14B所示，去除MEMS保护膜46。
然后，如图15A所示，形成用于MEMS器件44的帽层67。以下面的方式形成该帽层67。首先，制备硅衬底，并在硅衬底的表面上形成抗蚀剂图形。对硅层进行蚀刻，以便形成几微米的凹入层。然后剥离抗蚀剂图形。抛光硅衬底的底面，以便将硅衬底减薄到20μm至100μm的厚度。利用粘合性材料68例如熔结玻璃，使将作为帽层的减薄的硅衬底和MEMS SOI衬底相互接合。由此，形成帽层67。用帽层67密封MEMS器件44。
凸起的形成
接着，通过镀敷技术等形成铜层，并通过镀敷技术等在铜层上形成Ni层。在Ni层上形成抗蚀剂图形。在该抗蚀剂图形用作掩模的情况下，对Ni层和铜层进行构图，以便形成电极衬垫69，如图15B所示。然后通过印刷技术等在电极衬垫69上形成焊接凸起层70。更具体地，在通过涂刷器(squeegee)在电极衬垫69上形成具有焊接膏的岛图形之后，进行回流工艺以形成球状凸起层70。
即使在装置中设置有MEMS器件和半导体器件，以上述方式形成的该实施例的半导体装置也可以被高度集成和减薄。
在该实施例中，利用粘合层59和粘合层61，使在SOI衬底上形成的MEMS芯片50和在硅衬底上形成的CMOS芯片55相互接合。然而，与在图16中示例的该实施例的修改例一样，利用粘合层59和粘合层61，可以使在SOI衬底上形成的MEMS芯片50、在硅衬底上形成的CMOS芯片55、以及在SOI衬底上形成且具有凸起72的SOI芯片75相互接合。与第二实施例的装置一样，即使在装置中设置有MEMS器件和半导体器件，该修改例的半导体装置也可以被高度集成和减薄。
(第三实施例)
图17示例了根据本发明第三实施例的半导体装置。通过利用粘合层59和粘合层61集成MEMS芯片50和CMOS芯片55，形成该实施例的半导体装置。该实施例的特征在于还对用于MEMS器件44的帽层87进行平坦化，并且通过在帽层87中的过孔层74将用于MEMS器件44的布线73连接到MEMS器件44外面的外部布线63。利用该结构，可以获得包括MEMS器件并具有高的挠性的平坦的、薄的伪晶片。可以进行与第一实施例中的相同的工序。在形成MEMS芯片50时形成帽层87。当消除了不同芯片之间的台阶部分时，进行对整个表面的平坦化。
与第二实施例的装置一样，即使在装置中设置有MEMS器件和半导体器件，该实施例的装置也可以被高度集成和减薄。
现在参考图18A至21C，说明当通过帽层87形成与外部的连接时将要进行的制造过程的实例。首先，如图18A所示，在衬底90上形成暂时粘合层91。将硅衬底92暂时接合到暂时粘合层91，并减薄硅衬底92。然后通过干法蚀刻技术例如DRIE或湿法蚀刻技术在硅衬底92中形成过孔93(见图18B)。然后，如图18C所示，用抗蚀剂94填充过孔93。
如图19A所示，在形成由铝等形成的布线层95之后，形成由SiOx等形成的绝缘层96以覆盖布线层95，并在绝缘层96中形成连接到布线层95的接触孔96a。然后形成布线层97以填充接触孔96a，并形成绝缘层98以覆盖布线层97(见图19B和19C)。由此，形成多层结构。此外，在绝缘层98中形成与布线层接触的接触孔98a。
接着，如图20A所示，在绝缘层98上形成凸起柱99，从而填充接触孔98a。如图20B所示，在绝缘层98上设置密封材料100。如图20C所示，剥离暂时粘合层91和衬底90，从而形成帽层87。
接着，如图21A所示，将帽层87接合到集成有芯片的伪晶片。这里，帽层87通过凸起柱99连接到集成芯片的衬垫101。如图21B所示，去除填充过孔93的抗蚀剂94，并通过镀敷技术等形成金属过孔102。如图21C所示，形成连接到金属过孔102的焊接球层103。以这种方式，实现可以通过帽层87与布线连接的具有帽的MEMS结构。
图22是示出根据该实施例的修改例的半导体装置的截面图。该修改例的半导体装置具有被接合芯片，在该被接合芯片上，利用粘合层59和61使在SOI衬底上形成的MEMS芯片50、在SOI衬底上形成的CMOS芯片75、以及在SOI衬底上形成的SOI芯片76安装在一起。这些芯片具有形成在其表面上的布线81。形成具有覆盖布线81的层间绝缘膜80的衬底82，以覆盖顶面。这里，衬底82用作帽层。在层间绝缘膜80上形成连接到布线的接触78以及使各芯片相互连接的全局布线79。对层间绝缘膜80的最外周施加粘合性材料77，并且利用粘合性材料77使被接合芯片和衬底82相互接合。换句话说，利用粘合性材料77密封被接合芯片的芯片50、75和76。此外，在衬底82上形成贯穿衬底82的接触83以及在衬底82的底面(图22中的上面)上形成且连接到接触83的凸起84。
与第三实施例一样，由于通过帽层82形成与外面连接的布线，在该修改例中不需要在芯片间粘合层59上形成布线且烧毁率降低。并且，通过帽层82还保持伪芯片，因此获得在动力学方面更稳定的结构。与根据第三实施例的装置一样，即使在装置中设置有MEMS器件和半导体器件，该修改例的装置也可以被高度集成和减薄。
(第四实施例)
图23是示出根据本发明第四实施例的半导体装置的平面图。在该实施例的半导体装置中，不同尺寸和不同类型的芯片110、111以及112通过粘合层301被安装，并通过全局布线113相互电连接。以这种方式，芯片的尺寸可以变化。从集成的观点，不同类型的芯片中的一者的尺寸优选为这些芯片中的另一者的尺寸的整数倍。例如，芯片110的尺寸优选为芯片112的尺寸的约一半。
(第五实施例)
图24是示出根据本发明第五实施例的半导体装置的截面图。该实施例的半导体装置具有伪芯片的三维层叠结构。更具体地，第一层的伪芯片具有利用芯片间粘合层118相互接合的芯片114、115、116和117。第二层的伪芯片具有利用芯片间粘合层118a相互接合的芯片115a、116a和117a。第三层的伪芯片具有利用芯片间粘合层118b相互接合的芯片115b、116b和117b。利用间距约为20μm的微细凸起柱119，使第一层伪芯片和第二层伪芯片相互连接。利用间距约为20μm的微细凸起柱119a，使第二层伪芯片和第三层伪芯片相互连接。对于I/O端子，在第一层伪晶片的每个端面上形成焊接凸起120。将每一层的伪晶片抛光至约100μm的厚度。因此，即使层叠许多层，也可以实现具有小于等于1mm的装置厚度的非常薄的多层伪晶片结构。
(第六实施例)
现在参考图25A，说明根据本发明第六实施例的半导体装置。在根据该实施例的半导体装置中，将芯片123a、123b和123c接合到在支撑衬底121上形成的粘合层122。在该实施例中，通过粘合层122和支撑衬底121固定芯片123a、123b和123c，并且没有采用在第一至第五实施例中所采用的芯片间粘合层。结果，可以节省各芯片间粘合层的宽度，从而可以更高度地集成装置。通过抛光和蚀刻，支撑衬底121可以被软化和减薄。可选地，如图25B所示，可以剥离或去除支撑衬底121，并且可以仅仅通过粘合层122固定芯片。
图26A是示出根据该实施例的第一修改例的半导体装置的截面图。除了在每两个芯片之间设置芯片间粘合层124以外，该修改例的半导体装置与第六实施例的半导体装置相同。利用该设置，可以牢固地固定芯片。可选地，如图26B所示，可以减薄或完全去除支撑衬底121。以这种方式，可以使该装置较软和较薄。并且，如图26C所示，可以去除粘合层122，并且可以仅仅通过芯片间粘合层124固定芯片。
图27A是示出根据该实施例的第二修改例的半导体装置的截面图。在该修改例的半导体装置中，以固定的间隔将芯片123a、123b和123c掩埋在形成于支撑衬底121上的粘合层122a中。粘合层122a还填充芯片之间的间隔。该修改例的结构类似于第一实施例的结构，但粘合层122a可以形成为一层。由此，可以简化制造工艺，从而可降低制造成本。如图27B所示，可以减薄或完全去除支撑衬底121。
(第七实施例)
现在参考图28A至28D说明根据本发明第七实施例的半导体装置的制造方法。通过根据该实施例的制造方法，将不同厚度的芯片126a、126b和126c接合到粘合层125上，从而形成将被平坦化的被接合芯片，如图28A所示。为通过抛光工艺平坦化被接合芯片，仅仅对粘合层125进行抛光，从而平坦化粘合层125的底面，如图28B所示。以这种方式，牢固地固定芯片而不在芯片下面形成粘合层，并且使粘合层的表面平坦化。
如图28C所示，不仅粘合层125而且芯片可以被平坦化。以这种方式，仅仅在芯片之间保留粘合层125的树脂，并且可以使整个被接合芯片非常薄。由于在芯片下面不存在粘合层125，不会产生由上部和下部之间的热膨胀差异引起的不对称性差异。此外，被接合芯片的总厚度很小，并且被接合芯片很难翘曲。即使在该状态下，只要粘合层125由具有强粘附力的树脂材料形成，就可以没有问题地固定芯片。例如，环氧树脂可以牢固地固定芯片，并且即使当环氧树脂仅存在于芯片之间也没有问题。
在图28C所示例的状态下，可以在芯片下面形成薄的粘合层127，如图28D所示。利用该设置，可以更牢固地固定芯片，并且获得力学稳定的结构。并且，粘合层125和粘合层127可以由不同材料形成。这允许根据使用目的在材料设计方面具有更高的自由度。
(第八实施例)
现在参考图29说明根据本发明第八实施例的半导体装置。图29是示出根据该实施例的半导体装置的芯片间粘合层的附近区域的截面图。如图29所示，除了在芯片间粘合层129与芯片128a和128b之间的接触面不是平坦的而是被设计为具有凹部和凸部以外，该实施例的半导体装置具有与第一至第五实施例的任何半导体装置相同的结构。以这种方式，可以增大芯片间粘合层129与芯片128a和128b之间的接触面积，因此可以增大粘附强度。特别地，在不具有形成在芯片下面的粘合层且仅在芯片之间保留粘合层的树脂的结构中，在粘合层与芯片之间的接触面积的增大非常有效。
(第九实施例)
现在参考图30(a)、30(b)和30(c)，说明根据本发明第九实施例的半导体装置。图30(a)是根据该实施例的半导体装置的平面图。图30(b)是根据该实施例的半导体装置的截面图。图30(c)是根据该实施例的半导体装置的部分放大图。该实施例的半导体装置包括被基础衬底130的框架包围的芯片132。更具体地，在基础衬底130中形成凹入部分，并利用粘合层131在凹入部分中固定芯片132。基础衬底130的凹入部分的每个拐角具有倒圆部分130a。在该实例中基础衬底130是硅衬底，但是利用任何其它衬底例如SOI衬底、玻璃衬底、蓝宝石衬底或GaAs衬底也可以实现与以上的相同的效果。利用该结构，可以更牢固地固定被接合芯片132。例如，即使对芯片132的端面施加冲击，芯片132的衬底也很难破裂。并且，利用在框架内部的倒圆部分130a，在基础衬底130中很少形成裂纹。即使各倒圆部分130a的曲率半径为10μm，对裂纹的抵抗性也是足够高的。
在该实施例中，通过在芯片132的底面和基础衬底130的框架的下面的粘合层131来保持芯片132。因此，该结构是力学坚固的，并且对于基础衬底130的底面确保与常规衬底的平坦度相同的平坦度。这里，对厚度为625μm的硅衬底的中心进行200μm的干法蚀刻，从而形成深度为200μm的凹入部分。然后对凹入部分的底部施加环氧树脂粘合剂，从而形成粘合层131。然后将厚度为100μm的薄的硅芯片132接合并固定到凹入部分中。
在图31A中所示的第一修改例中，基础衬底130形成为仅仅具有在侧面上的框架，并且在底面处仅仅利用粘合层131来固定芯片132。这里，对根据该实施例形成的半导体装置的底面进行抛光，从而仅仅保留基础衬底130的框架。以这种方式，可以制造厚度为200μm的半导体装置。该修改例的半导体装置薄于第九实施例的半导体装置。
在图31B中所示的第二修改例中，不仅在表面侧而且在底面侧形成伪芯片结构。更具体地，在厚度为625μm的硅衬底130的两面上形成深度为200μm的凹入部分。然后对凹入部分的底部施加粘合剂，从而形成粘合层131和133。将芯片132接合到粘合层131，并将芯片134接合到粘合层133。于是集成芯片132和134。由此，使芯片的集成度更高。
在该实施例和修改例中，所有的芯片都具有相同的尺寸。然而，芯片可以具有不同的尺寸。然而，在相同尺寸的芯片被形成为具有相同间距的情况下，应力被均匀地施加，因此当加热时衬底很难翘曲。由此，在芯片尺寸相同的情况下，可以形成更稳定、更坚固的伪芯片。
图32是示出根据该实施例的第三修改例的半导体装置的平面图。在该修改例的半导体装置中，将粘合层131接合到在平面图中具有圆形的凹入部分。将芯片132接合到粘合层131上，然后集成芯片132。在该修改例中，因为凹入部分为圆形，不存在拐角。因此，与第九实施例相比，形成更少的裂纹。由此，可以实现更坚固的结构。在该结构中，应使芯片的设置中心对称，以获得力学稳定性。利用该设置，实现在各衬底中具有更小翘曲的效果。
在该实施例和第一至第三修改例中，二维地设置芯片132。然而，在图33所示的第四修改例中，芯片(器件)132在粘合层132中三维分散。使芯片132与布线135连接，从而可以形成在粘合层131中集成有多功能器件的半导体装置。更具体地，在硬化粘合层131之前使芯片132分散。以这种方式，可以随机地分散芯片131。可选地，在薄粘合层131中预先形成器件，并且使具有粘合层的衬底相互接合，从而形成形成有一个粘合层的衬底。
(第十实施例)
图34是示出根据本发明第十实施例的半导体装置的截面图。该实施例的半导体装置通过将不同芯片50和55转化成伪芯片和层叠结构而形成。CMOS芯片55和MEMS芯片50通过芯片间粘合层141而相互接合，并转化成伪芯片，由此被集成。在该实施例中，MEMS芯片50的器件面位于与CMOS芯片55的器件面的相反侧上。利用该设置，MEMS器件50插入在衬底之间，并且很难受到机械冲击或电磁外部扰动的影响。通过芯片间粘合层141形成连接器件的布线142。这里，被接合芯片140的厚度在100μm至300μm的范围内。在将该结构转化成伪芯片之后，在被接合芯片140上形成绝缘膜143，并在绝缘膜143上形成包括电感器和电容器的RF无源薄膜部件146。在RF-MEMS层140上层叠作为第二层的CPU层150和作为第三层的存储器层160。利用形成有焊接球过孔电极衬垫170的凸起175，使这些层140、150和160相互接合。第一层140的电极衬垫170与在粘合层141中形成的布线层142连接。
图35是示出根据该实施例的修改例的半导体装置的截面图。该修改例的半导体装置也是通过层叠伪芯片形成的结构。在该修改例中，层叠三个伪SOC层180，这三个伪SOC层180各具有利用粘合层181转化成伪芯片的CMOS芯片55和MEMS芯片50。该层叠结构与图34的结构的不同之处在于各焊接凸起175的形状。在该修改例中，在外周形成用于焊接凸起175的框架185。例如利用粘合层181将该框架185接合和固定到CMOS芯片55。利用框架185，提高了各伪芯片的机械稳定性。然而，示于图34的该实施例的结构具有优良的器件集成度。在各伪SOC层180上设置层间绝缘膜143，并在层间绝缘膜143上形成包括电感器144和电容器145的无源薄膜部件146。用全局布线183使芯片相互连接。
(第十一实施例)
现在参考图36A至36D说明在根据本发明第十一实施例的半导体装置的每个衬底的端面上形成布线的方法。图36A是示出该实施例的半导体装置的平面图。图36B至36D是该实施例的半导体装置的截面图。首先，如图36A和36B所示，通过利用粘合层191集成并固定芯片190，形成被接合芯片，并且在粘合层191中沿着切割线192形成通孔193。通孔193的每一个的直径在30μm至60μm的范围内。如图36C所示，通过镀敷技术等用金属填充通孔193，以便形成金属电极194。金属电极194的每一个的直径在50μm至100μm的范围内。然后沿着在粘合层191中经过通孔193的中心的切割线192，切割该结构，并将其分割成伪芯片。结果，在粘合层191中在伪芯片的端面处形成布线194a，并且每个芯片的上面和底面被电连接。
如图37A和37B所示，在以上述方式形成的每个芯片190的底面上设置I/O衬垫197，并在上面上设置I/O单元196。利用经过每个芯片190的端面的分支布线198，使I/O衬垫197相互连接。如果每个芯片190的尺寸为4mm×4mm，则以100μm至200μm的间距p设置I/O衬垫197。
(第十二实施例)
图38是根据本发明第十二实施例的半导体装置的截面图。在该实施例的半导体装置中，在粘合层200上固定芯片201a、201b和201c，并在芯片上方形成平坦化层202和布线层203。该实施例的特征在于芯片201a、201b和201c的端面是锥形的。利用该设置，即使平坦化层202很薄，布线203也很难断裂。虽然在图38中芯片201a、201b和201c没有掩埋在粘合层200中，但它们可以掩埋在粘合层200中，从而可以在粘合层200中牢固地固定芯片的锥形端面。由此，可以更牢固地保持芯片。
(第十三实施例)
现在参考图39A至42B说明根据本发明第十三实施例的半导体装置的制造方法。图39A至42B是示出根据该实施例的制造方法的工序的截面图。
首先，如图39A和39B所示，通过挑选设备212将芯片211a至211d置于粘合板210上的预定位置中。这里，采用减薄至约100μm的硅芯片。在硅芯片211a至211d中形成CMOS器件和MEMS器件。挑选设备212具有真空吸气孔机构。利用该设置，可以在表面上没有污损地以高成品率移动并安装芯片。挑选设备212可以具有粘合层等形式的挑选功能。利用粘合层，可以无损伤地挑选10μm至900μm的微小芯片或者厚度为10μm至900μm的薄芯片。然而，为将芯片从挑选设备212的粘合层转移到粘合板210，有必要在移动芯片时产生大的粘附力，并在转移芯片时产生小的粘附力。因此，将具有随着UV光或激光束辐照或者温度而改变的剥离力的粘合性材料用作挑选设备212的粘合层。利用这种材料，可以以高成品率将芯片转移到粘合板210上。
接着，如图40A所示，将集成在粘合板210上的芯片211a至211d置于金属模型213中，并形成粘合层214以覆盖芯片。这里，制造样品。金属模型213的凹部具有5英寸的直径和300μm的厚度。然后通过印刷技术在芯片上方施加厚度约为300μm的环氧树脂214。粘合性树脂214不限于环氧树脂，而可以是丙烯酸树脂、聚酰亚胺树脂、硅酮树脂等。例如，将由相对软的树脂材料例如硅酮树脂或聚酰亚胺树脂形成的树脂层或者具有低玻璃转化温度的树脂层形成为具有小的厚度，以便形成具有挠性的芯片组件。如果采用硬材料例如环氧树脂，则可以实现具有小厚度的坚固的芯片集成结构。
接着，如图40B所示，在施加环氧树脂之后，用热压设备215预烘焙样品。首先，在压力为10KN的条件下，在100℃下在顶部和顶部处，热压设备215对样品进行加压和加热一小时。经过一小时后，在加压状态下将温度逐渐降低到室温。当进行加压时，将隔离物216附接到样品的上面和底面，以便增大样品与加热面之间的粘附力。隔离物216由耐热橡胶例如硅酮橡胶制成。此外，可以在每个隔离物216与样品之间插入厚度为50μm的聚酰亚胺膜217。利用该设置，可以防止样品与隔离物216之间的接合。
当将气氛冷却到室温时，从热压设备215中取出样品，并剥离隔离物216和膜217。如图41A所示，对树脂214的上面进行抛光，以使其平坦化并减薄。通过该抛光，将硅芯片211a至211d和粘合层214的总膜厚减小到125μm。由于硅芯片211a至211d的每一个的高度为100μm，因此在硅芯片211a至211d下面存在厚度为25μm的粘合层214(见图41B)。当粘合层214的厚度越小，具有用粘合层214密封的芯片的树脂衬底中的翘曲趋于越小。如果粘合层214具有大的厚度，则应考虑由粘合层214中的热应力引起的翘曲。特别地，当粘合层214的大部分残留在芯片下面时，由于粘合层214与芯片之间的应力差异，很可能引起翘曲。因此，形成不具有残留在芯片下面的粘合层214的样品，如图41C所示。该样品具有在垂直方向上对称的衬底，并且翘曲最小。然后剥离粘合板210，如图41C所示。在该实施例中，将UV剥离的树脂用作粘合板210。为产生剥离力，发射UV光一分钟，从而可以容易地剥离粘合板210。还可以采用热剥离板作为粘合板210。在这种情况下，进行加热以容易地剥离粘合板210。这里，在芯片侧的粘合层214的表面的平坦度是从粘合板210的粘合性材料的表面转移的平坦度。这大概是因为粘合性材料的表面被粘合剂紧密涂敷而引起的。因此，可以通过提高粘合性材料的平坦度来提高粘合层214的平坦度。例如，将厚度为1μm至2μm的薄粘合性材料用于提高粘合性材料的平坦度，结果，可以提高粘合层214的平坦度。替代粘合性材料，可以采用具有氟终端表面的分离膜。并且，替代粘合性材料，可以制备不由粘合性材料制成的剥离层和支撑衬底。然后用粘合性树脂接合并固定器件，接着剥离或去除芯片集成的衬底。例如，在玻璃衬底上将非晶硅层形成作为牺牲层，并且在剥离时，将激光束发射到非晶硅上，以便磨蚀然后剥离非晶硅。可选地，制备覆盖有具有抗酸性的有机薄膜例如聚酰亚胺膜的玻璃衬底，并将芯片热压到聚酰亚胺上。然后在芯片上方施加粘合性树脂。烘焙后，对玻璃衬底进行利用氟等的溶液的蚀刻，以便去除玻璃衬底。以这种方式，可以从玻璃剥离芯片集成的衬底。这里，覆盖有具有抗酸性的树脂材料例如聚酰亚胺的器件面没有受到损伤。粘合性树脂应该优选地由具有抗酸性的材料例如聚酰亚胺制成。如果采用了不具有抗酸性的材料，则需要用具有抗酸性的树脂或具有抗酸性的材料覆盖粘合层的表面。
接着，如图42A所示，进行烘焙。为使样品再次成为平坦化的形状，热压设备215进行热压操作(150℃，10KN，1小时)。在经过一小时后，在加压状态下将气氛冷却到室温，然后取出样品。当进行热压操作时，将隔离物216和膜217置于样品的上面和底面上，以便防止样品与隔离物216之间的接合。膜217由聚四氟乙烯或聚酰亚胺制成，以具有优良的耐热性和剥离力。隔离物216由耐热橡胶例如硅酮制成，以具有优良的包括平坦性特性。对于粘合层的表面的平坦度，隔离物216和膜217的平坦度也是重要的因素。通过热压操作，粘合层的平坦度受到隔离物216和膜217的平坦度，尤其是与粘合层接触的膜217的平坦度的极大影响。在冷压操作期间，应使上加热板和下加热板的温度变化基本上相同，以便降低翘曲。因此，样品上下的隔离物216应优选地具有对称结构。以这种方式，可以形成具有优良平坦度和较小翘曲的芯片集成结构。
接着，如图42所示，在已烘焙的样品上形成多层布线层。更具体地，首先形成作为绝缘膜218的厚度为4μm的聚酰亚胺薄膜。在绝缘膜218中形成接触孔之后，形成厚度为0.3μm的薄膜布线层219以填充接触孔。这里，将铝膜用作薄膜布线层219。重复这些工序以形成多层布线层。
在第一至第十三实施例中，应将具有小于等于10GPa的杨式模量的树脂材料用作用于接合芯片的粘合层，以便达到在第一实施例中所述的足够的缓冲效果。
如上所述，根据上述实施例，可以形成这样的芯片，在该芯片中集成了不同种类的器件，例如很难与其它器件一起安装的MEMS器件、以及具有GaAs等的光学器件和CMOS电路的硅器件。特别地，由于可以通过半导体工艺形成在安装在一起的不同器件之间的全局布线，因此可以以小于等于1μm的非常小的间距形成布线。并且，还可以安装现有的常规芯片。由此，可以降低开发成本，并可缩短开发周期。此外，可以选择并安装低成品率的芯片，从而提高总成品率。以这种方式，SOC的优点和SIP的优点都得以实现。由此，可以以低成本制造前所未有的高功能器件。
并且，在芯片集成的衬底中，粘合层由具有低玻璃转化温度的软树脂材料制成，从而用作吸收由衬底之间的热膨胀差异所引起的应力的应力吸收层。由此，可以容易地且稳定地集成不同种类的许多器件芯片。
如上所述，根据本发明的实施例中的每一个，即使在装置中包含MEMS器件和半导体器件，也可以高度集成并减薄半导体装置。
本领域技术人员很容易想到其它优点和修改例。因此，本发明在其更宽的方面不限于在此示出和说明的具体细节和示范性实施例。因此，只要不脱离由所附权利要求和其等价替换所限定的总发明构思的精神或范围，可以进行各种修改。

Claims (16)

1.一种半导体装置，包括：
第一芯片，包括形成于其中的MEMS器件；
第二芯片，包括形成于其中的半导体器件；以及
粘合层，将所述第一芯片的侧面接合到所述第二芯片的侧面，并具有低于所述第一和第二芯片的材料的杨式模量。
2.根据权利要求1的装置，其中所述第一芯片的主面和所述第二芯片的主面位于基本上同一平面。
3.根据权利要求2的装置，还包括：
另一粘合层，形成在所述第一芯片的底面、所述第二芯片的底面以及所述粘合层的在所述第一和第二芯片的底面侧的面上。
4.根据权利要求2的装置，还包括：
绝缘层，设置为覆盖所述第一芯片的主面、所述第二芯片的主面以及所述粘合层的在所述第一和第二芯片的主面侧的面；以及
布线，设置在所述绝缘层上并电连接所述MEMS器件和所述半导体器件。
5.根据权利要求4的装置，其中所述粘合层上的所述布线的宽度大于所述第一和第二芯片上的所述布线的宽度。
6.根据权利要求1的装置，其中所述第一芯片的底面和所述第二芯片的主面位于基本上同一平面。
7.根据权利要求6的装置，还包括：
布线，电连接所述MEMS器件和所述半导体器件，并配置为从所述粘合层的一面到另一面贯穿所述粘合层。
8.根据权利要求1的装置，其中所述第一芯片和所述第二芯片具有基本上相同的高度。
9.根据权利要求1的装置，其中将所述第一芯片的侧面接合到所述第二芯片的侧面的所述粘合层由环氧树脂制成。
10.根据权利要求1的装置，其中将所述第一芯片的侧面接合到所述第二芯片的侧面的所述粘合层具有小于等于10GPa的杨式模量。
11.一种半导体装置，包括：
第一芯片，包括形成于其中的MEMS器件；第二芯片，包括形成于其中的半导体器件；以及第一粘合层，将所述第一芯片的侧面接合到所述第二芯片的侧面，并具有低于所述第一和第二芯片的材料的杨式模量；以及
第二被接合芯片，其包括：第三芯片，包括形成于其中的MEMS器件；第四芯片，包括形成于其中的半导体器件；以及第二粘合层，将所述第三芯片的侧面接合到所述第四芯片的侧面，并具有低于所述第三和第四芯片的材料的杨式模量。
12.根据权利要求11的装置，其中：
所述第一芯片的主面和所述第二芯片的主面位于基本上同一平面；以及
所述第三芯片的主面和所述第四芯片的主面位于基本上同一平面。
13.根据权利要求11的装置，其中：
所述第一芯片的底面和所述第二芯片的主面位于基本上同一平面；以及
所述第三芯片的底面和所述第四芯片的主面位于基本上同一平面。
14.根据权利要求11的装置，其中所述第一和第二粘合层由环氧树脂制成。
15.根据权利要求11的装置，其中所述第一和第二粘合层均具有小于等于10GPa的杨式模量。
16.一种制造半导体装置的方法，包括以下步骤：
在第一半导体衬底上形成多个半导体器件；
形成覆盖所述多个半导体器件的第一保护膜；
将所述第一保护膜暂时接合到形成在第一衬底的表面上的第一暂时粘合层，所述第一衬底独立于所述第一半导体衬底；
通过切割所述第一半导体衬底并分开所述多个半导体器件，形成多个半导体芯片；
通过选择性地挑选出所述半导体芯片中的一个，从所述第一暂时粘合层剥离所述一个半导体芯片；
将所述被挑选出的半导体芯片暂时接合并转移到形成在第二衬底的表面上的第二粘合层上，所述第二衬底独立于所述第一衬底；
在独立于所述第一半导体衬底的第二半导体衬底上形成多个MEMS器件；
形成覆盖所述多个MEMS器件的第二保护膜；
将所述第二保护膜暂时接合到形成在第三衬底的表面上的第三暂时粘合层，所述第三衬底独立于所述第一衬底和所述第二衬底；
通过切割所述第二半导体衬底并分开所述多个MEMS器件，形成多个MEMS芯片；
通过选择性地挑选出所述MEMS芯片中的一个，从所述第三暂时粘合层剥离所述一个MEMS芯片；
将所述被挑选出的MEMS芯片暂时接合并转移到形成在所述第二衬底的表面上的所述第二暂时粘合层上；
形成第一粘合层，以便覆盖所述MEMS芯片和所述半导体芯片并填充所述MEMS芯片与所述半导体芯片之间的间隔；
通过抛光所述第一粘合层并抛光所述MEMS芯片和所述半导体芯片中的至少一者，使所述MEMS芯片和所述半导体芯片的相对于所述第二暂时粘合层的高度彼此相等；以及
通过将所述MEMS芯片和所述半导体芯片接合到形成在支撑衬底上的第二粘合层，从所述第二暂时粘合层剥离所述MEMS芯片和所述半导体芯片。
CN200710091312A 2006-03-29 2007-03-29 半导体装置及其制造方法 Active CN100593853C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP091242/2006 2006-03-29
JP2006091242A JP4559993B2 (ja) 2006-03-29 2006-03-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101047170A true CN101047170A (zh) 2007-10-03
CN100593853C CN100593853C (zh) 2010-03-10

Family

ID=38634364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710091312A Active CN100593853C (zh) 2006-03-29 2007-03-29 半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US20070273018A1 (zh)
JP (1) JP4559993B2 (zh)
CN (1) CN100593853C (zh)
TW (1) TWI326674B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101890605A (zh) * 2010-07-08 2010-11-24 株洲南车时代电气股份有限公司 一种功率半导体芯片焊接装置
CN103444081A (zh) * 2012-02-28 2013-12-11 松下电器产业株式会社 弹性波装置及其制造方法
CN104326436A (zh) * 2009-09-02 2015-02-04 原相科技股份有限公司 微电子装置及制造方法、微机电封装结构及封装方法
CN107833891A (zh) * 2016-09-16 2018-03-23 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20220278010A1 (en) * 2021-02-26 2022-09-01 Samsung Electronics Co., Ltd. Semiconductor package including a dummy chip

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288012A (ja) * 2007-05-17 2008-11-27 Seiko Epson Corp エレクトロルミネッセンス装置とその製造方法
JP4543089B2 (ja) 2008-01-11 2010-09-15 株式会社東芝 半導体装置
JP4504434B2 (ja) 2008-02-14 2010-07-14 株式会社東芝 集積半導体装置
JP4568337B2 (ja) * 2008-02-22 2010-10-27 株式会社東芝 集積半導体装置
JP4538058B2 (ja) * 2008-03-28 2010-09-08 株式会社東芝 集積半導体装置及び集積３次元半導体装置
US8299506B2 (en) * 2008-12-01 2012-10-30 Honeywell International Inc. Integration of MEMS and CMOS devices on a chip
JP4869322B2 (ja) * 2008-12-12 2012-02-08 株式会社東芝 半導体装置および半導体装置の製造方法
JP2010179401A (ja) * 2009-02-05 2010-08-19 Toshiba Corp 半導体装置の製造方法および半導体装置
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8766400B2 (en) 2009-08-20 2014-07-01 Ching-Yu Ni Electronic device containing passive components and fabrication method thereof
TWI452673B (zh) * 2009-08-20 2014-09-11 Xintec Inc 電子裝置及其製造方法
JP5258838B2 (ja) * 2010-05-18 2013-08-07 株式会社東芝 半導体装置
US8645767B2 (en) 2010-06-23 2014-02-04 International Business Machines Corporation Scalable I/O adapter function level error detection, isolation, and reporting
US8671287B2 (en) 2010-06-23 2014-03-11 International Business Machines Corporation Redundant power supply configuration for a data center
US8918573B2 (en) 2010-06-23 2014-12-23 International Business Machines Corporation Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment
US8615586B2 (en) 2010-06-23 2013-12-24 International Business Machines Corporation Discovery of logical images at storage area network endpoints
US8615622B2 (en) 2010-06-23 2013-12-24 International Business Machines Corporation Non-standard I/O adapters in a standardized I/O architecture
US8645606B2 (en) 2010-06-23 2014-02-04 International Business Machines Corporation Upbound input/output expansion request and response processing in a PCIe architecture
US8656228B2 (en) 2010-06-23 2014-02-18 International Business Machines Corporation Memory error isolation and recovery in a multiprocessor computer system
US8416834B2 (en) 2010-06-23 2013-04-09 International Business Machines Corporation Spread spectrum wireless communication code for data center environments
US8417911B2 (en) 2010-06-23 2013-04-09 International Business Machines Corporation Associating input/output device requests with memory associated with a logical partition
US8677180B2 (en) 2010-06-23 2014-03-18 International Business Machines Corporation Switch failover control in a multiprocessor computer system
US8745292B2 (en) 2010-06-23 2014-06-03 International Business Machines Corporation System and method for routing I/O expansion requests and responses in a PCIE architecture
DE102010031055B4 (de) * 2010-07-07 2023-02-23 Robert Bosch Gmbh Sensormodul und Verfahren zum Herstellen eines Sensormoduls
US8518798B2 (en) * 2010-09-23 2013-08-27 Infineon Technologies Ag Semiconductor structure and method for making same
JP5703010B2 (ja) * 2010-12-16 2015-04-15 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP6289364B2 (ja) * 2011-06-30 2018-03-07 ムラタ エレクトロニクス オサケユキチュア システムインパッケージデバイスを製造する方法、および、システムインパッケージデバイス
CN102244061A (zh) * 2011-07-18 2011-11-16 江阴长电先进封装有限公司 Low-k芯片封装结构
JP5728423B2 (ja) 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法
US8642445B2 (en) * 2012-03-29 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing package warpage
JP6022792B2 (ja) 2012-03-30 2016-11-09 国立大学法人東北大学 集積化デバイス及び集積化デバイスの製造方法
US9556016B2 (en) * 2012-08-20 2017-01-31 Robert Bosch Gmbh Capacitive MEMS sensor and method
US9284186B2 (en) 2012-09-24 2016-03-15 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP6095308B2 (ja) * 2012-09-25 2017-03-15 株式会社東芝 半導体装置とその製造方法
JP6116846B2 (ja) 2012-10-01 2017-04-19 株式会社東芝 半導体装置および半導体装置の製造方法
WO2015042700A1 (en) 2013-09-24 2015-04-02 Motion Engine Inc. Mems components and method of wafer-level manufacturing thereof
EP3028007A4 (en) 2013-08-02 2017-07-12 Motion Engine Inc. Mems motion sensor and method of manufacturing
US9380697B2 (en) * 2014-01-28 2016-06-28 Panasonic Intellectual Property Management Co., Ltd. Electronic device and manufacturing method for same
JP6356450B2 (ja) 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
JP2015185754A (ja) 2014-03-25 2015-10-22 株式会社東芝 半導体装置
WO2015154173A1 (en) 2014-04-10 2015-10-15 Motion Engine Inc. Mems pressure sensor
US9252138B2 (en) * 2014-05-27 2016-02-02 General Electric Company Interconnect devices for electronic packaging assemblies
WO2015184531A1 (en) 2014-06-02 2015-12-10 Motion Engine Inc. Multi-mass mems motion sensor
JP6317629B2 (ja) 2014-06-02 2018-04-25 株式会社東芝 半導体装置
CA3004760A1 (en) 2014-12-09 2016-06-16 Motion Engine Inc. 3d mems magnetometer and associated methods
CA3220839A1 (en) 2015-01-15 2016-07-21 Motion Engine Inc. 3d mems device with hermetic cavity
US9818720B2 (en) * 2015-07-02 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
JP6554643B2 (ja) * 2015-08-31 2019-08-07 国立研究開発法人産業技術総合研究所 電子デバイス及びその製造方法
ITUB20154017A1 (it) * 2015-09-30 2017-03-30 St Microelectronics Srl Dispositivo incapsulato di materiale semiconduttore a ridotta sensibilita' nei confronti di stress termo-meccanici
KR20220041858A (ko) * 2019-08-02 2022-04-01 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
CN113477281B (zh) * 2021-06-07 2022-07-26 北京保利微芯科技有限公司 多尺度微流控芯片的制作方法及其多尺度微流控芯片
CN117716487A (zh) * 2021-08-09 2024-03-15 维耶尔公司 微装置的选择性释放
WO2023058715A1 (ja) * 2021-10-07 2023-04-13 株式会社村田製作所 弾性波装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940553A (ja) * 1982-08-30 1984-03-06 Hitachi Ltd 半導体装置
JP2985484B2 (ja) * 1992-03-19 1999-11-29 株式会社日立製作所 半導体装置とその製造方法
JPH02189961A (ja) * 1989-01-18 1990-07-25 Sharp Corp 半導体装置
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JPH0783707A (ja) * 1993-09-20 1995-03-31 Kanagawa Pref Gov 薄膜半導体センサチップの製造方法
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP2001189424A (ja) 1999-12-28 2001-07-10 Rikogaku Shinkokai 半導体装置およびその製造方法
JP3537400B2 (ja) * 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
US6611050B1 (en) * 2000-03-30 2003-08-26 International Business Machines Corporation Chip edge interconnect apparatus and method
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US6982184B2 (en) * 2001-05-02 2006-01-03 Silverbrook Research Pty Ltd Method of fabricating MEMS devices on a silicon wafer
JP2002353398A (ja) * 2001-05-25 2002-12-06 Nec Kyushu Ltd 半導体装置
JP2003084008A (ja) * 2001-09-10 2003-03-19 Mitsubishi Electric Corp 半導体デバイス
JP4029278B2 (ja) * 2002-06-04 2008-01-09 ソニー株式会社 半導体装置及びその製造方法
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
DE10308860B4 (de) * 2003-02-27 2007-09-06 X-Fab Semiconductor Foundries Ag Verfahren zum Vereinzeln von Halbleiterscheiben mit frei liegenden mikromechanischen Strukturen zu Chips
JP4342353B2 (ja) 2004-03-17 2009-10-14 三洋電機株式会社 回路装置およびその製造方法
US7312505B2 (en) * 2004-03-31 2007-12-25 Intel Corporation Semiconductor substrate with interconnections and embedded circuit elements
US7405108B2 (en) * 2004-11-20 2008-07-29 International Business Machines Corporation Methods for forming co-planar wafer-scale chip packages
JP4518992B2 (ja) * 2005-03-31 2010-08-04 Ｏｋｉセミコンダクタ株式会社 半導体チップパッケージ及びその製造方法
US7825484B2 (en) * 2005-04-25 2010-11-02 Analog Devices, Inc. Micromachined microphone and multisensor and method for producing same
US8217473B2 (en) * 2005-07-29 2012-07-10 Hewlett-Packard Development Company, L.P. Micro electro-mechanical system packaging and interconnect

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104326436A (zh) * 2009-09-02 2015-02-04 原相科技股份有限公司 微电子装置及制造方法、微机电封装结构及封装方法
CN104326436B (zh) * 2009-09-02 2017-05-31 原相科技股份有限公司 微电子装置及制造方法、微机电封装结构及封装方法
CN101890605A (zh) * 2010-07-08 2010-11-24 株洲南车时代电气股份有限公司 一种功率半导体芯片焊接装置
CN101890605B (zh) * 2010-07-08 2014-01-08 株洲南车时代电气股份有限公司 一种功率半导体芯片焊接装置
CN103444081A (zh) * 2012-02-28 2013-12-11 松下电器产业株式会社 弹性波装置及其制造方法
CN103444081B (zh) * 2012-02-28 2015-11-18 天工松下滤波方案日本有限公司 弹性波装置及其制造方法
CN105471406A (zh) * 2012-02-28 2016-04-06 天工松下滤波方案日本有限公司 弹性波装置及其制造方法
US9461235B2 (en) 2012-02-28 2016-10-04 Skyworks Filter Solutions Japan Co., Ltd. Elastic wave device and method of manufacturing the device
CN105471406B (zh) * 2012-02-28 2018-04-06 天工滤波方案日本有限公司 弹性波装置及其制造方法
CN107833891A (zh) * 2016-09-16 2018-03-23 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107833891B (zh) * 2016-09-16 2022-01-07 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20220278010A1 (en) * 2021-02-26 2022-09-01 Samsung Electronics Co., Ltd. Semiconductor package including a dummy chip

Also Published As

Publication number Publication date
US7875481B2 (en) 2011-01-25
US20080318356A1 (en) 2008-12-25
JP4559993B2 (ja) 2010-10-13
TW200804172A (en) 2008-01-16
JP2007260866A (ja) 2007-10-11
US20070273018A1 (en) 2007-11-29
CN100593853C (zh) 2010-03-10
TWI326674B (en) 2010-07-01

Similar Documents

Publication Publication Date Title
CN101047170A (zh) 半导体装置及其制造方法
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1096116C (zh) 半导体器件及其制造方法
US11069560B2 (en) Method of transferring device layer to transfer substrate and highly thermal conductive substrate
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1277309C (zh) 半导体器件及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
JP2009049410A (ja) 半導体チップパッケージ、その製造方法及びこれを含む電子素子
CN1913113A (zh) 半导体器件及其制造方法
CN1210622A (zh) 半导体装置及其制造方法、电路基板和电子设备
CN1344014A (zh) 半导体器件和半导体组件
CN1633705A (zh) 半导体装置及其制造方法
CN1649162A (zh) 光传感器模块
CN1532904A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN101034693A (zh) 半导体器件以及半导体器件的制造方法
JP2013118206A (ja) 半導体装置及びその製造方法
CN1893034A (zh) 半导体器件
CN1228824C (zh) 制造半导体装置的方法及半导体装置
US20110124157A1 (en) Method for encapsulating electronic components on a wafer
CN1905178A (zh) 线路组件结构及其制作方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP2013021085A (ja) インターポーザ及びその製造方法、並びに半導体装置及びその製造方法
US8309433B2 (en) Method of manufacturing optical sensor
CN1614775A (zh) 具有带加固图形的多层布线布置的半导体器件及生产方法
JP4427535B2 (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant