CN1614775A - 具有带加固图形的多层布线布置的半导体器件及生产方法 - Google Patents

具有带加固图形的多层布线布置的半导体器件及生产方法 Download PDF

Info

Publication number
CN1614775A
CN1614775A CNA2004100883063A CN200410088306A CN1614775A CN 1614775 A CN1614775 A CN 1614775A CN A2004100883063 A CNA2004100883063 A CN A2004100883063A CN 200410088306 A CN200410088306 A CN 200410088306A CN 1614775 A CN1614775 A CN 1614775A
Authority
CN
China
Prior art keywords
interlayer structure
insulation interlayer
embolism
fastening element
insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100883063A
Other languages
English (en)
Other versions
CN100388476C (zh
Inventor
小泽健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1614775A publication Critical patent/CN1614775A/zh
Application granted granted Critical
Publication of CN100388476C publication Critical patent/CN100388476C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种半导体器件，包括：半导体衬底(10)，具有制作在其中的电子元件和形成在其上的绝缘底层(14)，和构建在绝缘底层半导体衬底上的多层布线布置。多层布线布置包括形成在绝缘底层上的第一绝缘层间结构(16)，第二绝缘层间结构(30)，和形成在第一绝缘层间结构上的第三绝缘层间结构(44)。第一、第二和第三绝缘层间结构中的每一个包括低－k绝缘层(16B，30B，44B)，并具有形成在其中的加固元件(28，48)。第二绝缘层间结构具有形成在其中的接合栓塞(30C)。所述第一和第三绝缘层间结构的加固元件通过接合栓塞互相连接。

Description

具有带加固图形的多层布线布置的半导体器件及生产方法
技术领域
本发明涉及一种具有包括形成在其中的加固金属图形(reinforcingmetal pattern)的多层布线布置的半导体器件和用于制造这种半导体器件的生产方法。
背景技术
在生产多个半导体器件的典型工艺中，举例来说，制备硅晶片，通过在硅晶片中形成栅格状的精细凹槽(即，划片线)将该硅晶片的表面划分成多个半导体芯片区。然后，用各种公知的方法对硅晶片进行处理，从而在硅晶片上的每个半导体芯片区中制作出各种元件如晶体管、电阻、电容等，并在硅晶片上形成绝缘层，例如二氧化硅层，作为底层。另外，在对应于每个半导体芯片区的绝缘底层的区域中形成由适当的金属材料制成的多个接触栓塞，每个接触栓塞与制作在相应的半导体芯片区中的元件电连接。
随后，利用各种工艺，例如，化学气相沉积(CVD)工艺、光刻工艺、蚀刻工艺、溅射工艺、电镀工艺等，在硅晶片的绝缘底层上构建多层布线布置。
所述的多层布线布置包括至少三个绝缘层间结构：最下面的绝缘层间结构，该结构形成在硅晶片的绝缘底层上，并具有形成在其上的、用于硅晶片上的半导体芯片区的各金属布线布局图形(metal wiringlayout pattern)；至少一个中间绝缘层间结构，该结构形成在最下面的层间结构上，并具有形成在其上的、用于硅晶片上的半导体芯片区的各金属布线布局图形；和最上面的绝缘层间结构，该结构形成在中间绝缘层间结构上，并具有形成在其上的、用于硅晶片上的半导体芯片区的各个多组电极焊盘(electrode pad)。另外，该多层布线布置包括一个钝化层作为保护层，该保护层形成在最上面的绝缘层间结构上，并在其中穿孔，使得电极焊盘露在外面。
借助形成在最下面的绝缘层间结构中的通路栓塞(via plug)，将包括在最下面的绝缘层间结构中的每个金属布线布局图形适当地电连接到为相应的半导体芯片区而设置的接触栓塞。另外，借助形成在中间绝缘层间结构中的通路栓塞，将包括在中间绝缘层间结构中的每个金属布线布局图形适当地电连接到包括在最下面的绝缘层间结构中的相应的金属布线布局图形。另外，借助形成在最上面的绝缘层间结构中的通路栓塞，将包括在最上面的绝缘层间结构中的每组电极焊盘适当地电连接到包括在绝缘层间结构中的相应的一组金属布线布局图形。
在构建多层布线布置后，对硅晶片进行切片处理，其中沿着栅格状的凹槽切割硅晶片，从而将半导体芯片区彼此分开，形成半导体器件(裸芯片)。
上述的每个绝缘层间结构通常由一些分别用不同绝缘材料制成的绝缘层构成。例如，如JP-A-2001-168093中所示，绝缘层间结构由氮化硅(SiN)层、形成在其上的旋涂玻璃(SOG)层和形成在其上的二氧化硅(SiO2)层构成。由于SOG层相对于SiN层和SiO2层来说黏附性较差，所以当反复经受热应力作用时，SiN层和SiO2层容易从SOG层剥落。
因此，在JP-A-2001-168093中提出了在多层布线布置中加入加固金属图形，称为伪布线图形。具体地，两组加固图形(reinforcingpattern)形成在多层布线布置的两个相邻的绝缘层间结构上，并借助形成在所述的两个相邻绝缘层间结构中的上面一个绝缘层间结构中的通路栓塞相互连接，从而防止SiN层和SiO2层从SOG层剥落。
上述的每个半导体器件(裸芯片)用来制造模塑树脂半导体封装件。在这种情况下，如众所周知的，要对半导体器件进行引线键合(wire-bonding)处理，其中，将金引线键合并连接到半导体器件上的每个电极焊盘。另外，当半导体器件为倒装芯片(flip-chip)型时，将金属突起键合并连接到半导体器件上的每个电极焊盘。在任一种情况下，在将金引线或金属突起键合并连接到每个电极焊盘时，每个电极焊盘要经受物理应力，因而可能在包括在多层布线布置中的绝缘层间结构中产生裂缝。
为了防止绝缘层间结构中产生裂缝，已经有人提出，在多层布线布置中、在每个电极焊盘下面加入加固金属图形，如JP-A-2003-031611中公开的那样。
另一方面，随着近来半导体器件小型化的发展，包括在所形成的金属布线布局图形中的信号传输路径变得更窄。当然，信号传输路径越窄，信号传输路径的电阻越大，从而导致信号传输路径中信号传输的延迟。
一般地，尽管金属布线布局图形由铝制成，近来的趋势是使用电阻率比铝低的铜来制作金属布线布局图形，从而有利于金属布线布局图形的信号传输路径中的信号传输。
另外，半导体器件的小型化使得包括在金属布线布局图形中的信号传输路径之间的距离变得更近，这样，由于二氧化硅层在相邻的信号传输路径之间作为电介质，因而在所述的相邻信号传输路径之间产生寄生电容。当然，寄生电容的产生导致信号传输路径中信号传输的延迟。简言之，半导体器件的小型化已经发展到二氧化硅层的介电常数值不能被忽略的程度。
这样，在半导体器件的生产中，已经有人提出，采用介电常数比二氧化硅(SiO2)小的低-k材料来形成多层布线布置的绝缘层间结构，由此抑制寄生电容的产生。需要指出的是，典型地采用SiOCH作为所述低-k材料。
通常，采用大马士革(damascene)工艺来生产精细的铜布线布局图形，这是因为采用干法蚀刻工艺很难精细地加工铜层来生产铜布线布局图形。
众所周知，由低-k材料制成的低-k绝缘层的密度比二氧化硅层的密度低，因而低-k绝缘层的物理强度比二氧化硅层差。另外，低-k绝缘层的黏附性比其他的绝缘层如二氧化硅层等差。
因此，在多层布线布置的生产中，当采用低-k材料来构成绝缘层间结构时，由于热应力和/或物理应力，低-k绝缘层中容易产生裂缝。另外，在上述的大马士革工艺中，采用化学和机械抛光(CMP)工艺来对用于生成铜布线布局图形的铜层进行抛光，因而，在CMP工艺期间，由于绝缘层间结构中产生的物理应力，低-k绝缘层中容易产生剥落。
发明内容
因此，本发明的目的是提供一种具有多层布线布置的半导体器件，所述多层布线布置包括低-k绝缘层，该低-k绝缘层被加固，从而有效地防止低-k绝缘层中产生裂缝以及发生剥落。
本发明的另一个目的是提供一种制造这种半导体器件的生产方法。
根据本发明的第一个方面，提供一种半导体器件，包括：具有制作在其中的电子元件的半导体衬底，形成在其上的绝缘底层，和构建在绝缘底层半导体衬底上的多层布线布置。所述的多层布线布置包括至少三个绝缘层间结构：形成在绝缘底层上的第一绝缘层间结构；第二绝缘层间结构；和形成在第一绝缘层间结构上的第三绝缘层间结构，第一、第二和第三绝缘层间结构中的每一个包括低-k绝缘层，第一和第三绝缘层间结构中的每一个具有形成在其中的至少一个加固元件，第二绝缘层间结构具有形成在其中的接合栓塞(joint plug)，第一和第三绝缘层间结构的加固元件通过接合栓塞互相连接。
加固元件和接合栓塞限定了一个延伸通过第一、第二和第三绝缘层间结构的加固柱(reinforcing column)。在一个优选实施例中，在多层布线布置中限定了延伸通过第一、第二和第三绝缘层间结构的多个加固柱。多层布线布置还包括一个具有形成在其中的多个电极焊盘的最上面的绝缘层间结构，加固柱可以布置在多层布线布置中的每个电极焊盘周围。在这种情况下，包括在两个相邻的加固柱中的加固元件被互相结合在一起，从而产生一个梁状(beam-like)的加固元件。
另一方面，加固柱可以均匀地分布在整个多层布线布置中。另外，可以沿着多层布线布置的边缘密集地布置加固柱。另外，可以在多层布线布置的角部区域密集地布置加固柱。
多层布线布置还可以包括至少一个具有形成在其中的氧化物绝缘层的氧化物绝缘层间结构，所述至少一个氧化物绝缘层间结构设置在所述至少三个绝缘层间结构上面。在这种情况下，氧化物绝缘层间结构具有形成在其中的布线布局图形，并且该布线布局图形的一部分可以位于通过交替地连接加固元件和接合栓塞而限定的加固柱上面。
根据本发明，绝缘底层可以具有形成在其中的接合栓塞。在这种情况下，接合栓塞的一端连接到半导体衬底，另一端连接到形成在第一绝缘层间结构中的加固元件。
多层布线布置还可以包括形成在第三绝缘层间结构上并包括低-k绝缘层的第四绝缘层间结构，该第四绝缘层间结构具有形成在其中的接合栓塞，该接合栓塞与形成在第二绝缘层间结构中的接合栓塞形成非对准关系。在这种情况下，形成在第三绝缘层间结构中的加固元件被形成为细长的加固元件，形成在第二绝缘层间结构中的接合栓塞被连接到所述的细长加固元件的一端，形成在第四绝缘层间结构中的接合栓塞被连接到所述的细长加固元件的另一端。
形成在第一和第三绝缘层间结构中的每个加固元件可以被形成为沿着多层布线布置的边缘延伸的框架状加固元件。在这种情况下，形成在第二绝缘层间结构中的接合栓塞也被形成为沿着多层布线布置的边缘延伸的框架状接合栓塞，所述框架状加固元件比所述框架状接合栓塞厚。框架状加固元件和框架状接合栓塞限定了一个延伸通过第一、第二和第三绝缘层间结构的加固壁。在这种情况下，绝缘底层可以具有形成在其中的框架状接合栓塞，该框架状接合栓塞与形成在第二绝缘层间结构中的框架状接合栓塞具有基本上相同的轮廓，并且被连接到半导体衬底和形成在第一绝缘层间结构中的框架状加固元件。
根据本发明的第二个方面，提供一种用于制造半导体器件的生产方法，包括以下步骤：制备具有制作在其中的电子元件的半导体衬底；在半导体衬底上形成绝缘底层；在绝缘底层上形成第一绝缘层间结构，该第一绝缘层间结构包括低-k绝缘层；在第一绝缘层间结构的低-k绝缘层中形成加固元件，同时在其中形成布线布局图形；在第一绝缘层间结构上形成第二绝缘层间结构，该第二绝缘层间结构包括低-k绝缘层；在第二绝缘层间结构的低-k绝缘层中形成接合栓塞，同时在其中形成通路栓塞，该接合栓塞被连接到形成在第一绝缘层间结构中的加固元件；在第二绝缘层间结构上形成第三绝缘层间结构，该第三绝缘层间结构包括低-k绝缘层；和在第三绝缘层间结构的低-k绝缘层中形成加固元件，同时在其中形成布线布局图形，形成在第三绝缘层间结构中的加固元件被连接到形成在第二绝缘层间结构中的接合栓塞。
该生产方法还可以包括下面的步骤：在绝缘底层中形成接合栓塞，同时在其中形成接触栓塞，以将电子元件电连接到形成在第一绝缘层间结构中的布线布局图形，形成在绝缘层间结构中的接合栓塞被连接到半导体衬底和形成在第一绝缘层间结构中的加固元件。
根据本发明的第三个方面，提供一种用于制造半导体器件的生产方法，包括以下步骤：制备具有制作在其中的电子元件的半导体衬底；在半导体衬底上形成绝缘底层；在绝缘底层上形成第一绝缘层间结构，该第一绝缘层间结构包括低-k绝缘层；在第一绝缘层间结构的低-k绝缘层中形成加固元件，同时在其中形成布线布局图形；在第一绝缘层间结构上顺序形成第二绝缘层间结构和第三绝缘层间结构，第二和第三绝缘层间结构中的每一个包括低-k绝缘层；并且，在第二和第三绝缘层间结构的各低-k层中形成接合栓塞和加固元件，同时在其中形成通路栓塞和布线布局图形，接合栓塞被连接到形成在第一绝缘层间结构中的加固元件。
附图说明
通过下面参考附图所做的说明，可以更加清楚地理解上述目的和其他目的，其中：
图1A是硅晶片的局部剖视图，示出了根据本发明的一种用于制造多个半导体器件的生产方法的第一实施例的第一典型步骤；
图1B是类似于图1A的局部剖视图，示出了根据本发明的生产方法的第一实施例的第二典型步骤；
图1C是类似于图1B的局部剖视图，示出了根据本发明的生产方法的第一实施例的第三典型步骤；
图1D是类似于图1C的局部剖视图，示出了根据本发明的生产方法的第一实施例的第四典型步骤；
图1E是类似于图1D的局部剖视图，示出了根据本发明的生产方法的第一实施例的第五典型步骤；
图1F是类似于图1E的局部剖视图，示出了根据本发明的生产方法的第一实施例的第六典型步骤；
图1G是类似于图1F的局部剖视图，示出了根据本发明的生产方法的第一实施例的第七典型步骤；
图1H是类似于图1G的局部剖视图，示出了根据本发明的生产方法的第一实施例的第八典型步骤；
图1I是类似于图1H的局部剖视图，示出了根据本发明的生产方法的第一实施例的第九典型步骤；
图1J是类似于图1I的局部剖视图，示出了根据本发明的生产方法的第一实施例的第十典型步骤；
图1K是类似于图1J的局部剖视图，示出了根据本发明的生产方法的第一实施例的第十一典型步骤；
图1L是类似于图1K的局部剖视图，示出了根据本发明的生产方法的第一实施例的第十二典型步骤；
图1M是类似于图1L的局部剖视图，示出了根据本发明的生产方法的第一实施例的第十三典型步骤；
图1N是类似于图1M的局部剖视图，示出了根据本发明的生产方法的第一实施例的第十四典型步骤；
图1P是类似于图1N的局部剖视图，示出了根据本发明的生产方法的第一实施例的第十五典型步骤；
图1Q是类似于图1P的局部剖视图，示出了根据本发明的生产方法的第一实施例的第十六典型步骤；
图2A是一个平面图，示出了通过根据本发明的生产方法的第一实施例制造的、作为第一实施例的半导体器件的上表面的一部分；
图2B是沿图2A的2B-2B线截取的剖视图；
图3A是类似于图1Q的局部剖视图，示出了根据本发明的半导体器件的第一实施例的第一种变型；
图3B是类似于图1Q的局部剖视图，示出了根据本发明的半导体器件的第一实施例的第二种变型；
图3C是类似于图1Q的局部剖视图，示出了根据本发明的半导体器件的第一实施例的第三种变型；
图4A是绝缘层间结构的平面图，其中形成了加固图形；
图4B是绝缘层间结构的平面图，其中形成了另一种加固图形；
图4C是绝缘层间结构的平面图，其中形成了又一种加固图形；
图5是根据本发明的半导体器件的第二实施例的局部剖视图；
图6A是沿图6B的6A-6A线截取的剖视图，示出了根据本发明的半导体器件的第三实施例；
图6B是一个平面图，示出了图6A中所示的半导体器件的上表面的一部分；
图7A是根据本发明的半导体器件的第四实施例的平面图；
图7B是沿图7A的7B-7B线截取的剖视图；
图8A是硅晶片的局部剖视图，示出了根据本发明的生产方法的第二实施例的第一典型步骤；
图8B是类似于图8A的局部剖视图，示出了根据本发明的生产方法的第二实施例的第二典型步骤；
图8C是类似于图8B的局部剖视图，示出了根据本发明的生产方法的第二实施例的第三典型步骤；
图8D是类似于图8C的局部剖视图，示出了根据本发明的生产方法的第二实施例的第四典型步骤；
图8E是类似于图8D的局部剖视图，示出了根据本发明的生产方法的第二实施例的第五典型步骤；
图8F是类似于图8E的局部剖视图，示出了根据本发明的生产方法的第二实施例的第六典型步骤；
图8G是类似于图8F的局部剖视图，示出了根据本发明的生产方法的第二实施例的第七典型步骤；
图8H是类似于图8G的局部剖视图，示出了根据本发明的生产方法的第二实施例的第八典型步骤；
图8I是类似于图8H的局部剖视图，示出了根据本发明的生产方法的第二实施例的第九典型步骤；
图8J是类似于图8I的局部剖视图，示出了根据本发明的生产方法的第二实施例的第十典型步骤；
图8K是类似于图8J的局部剖视图，示出了根据本发明的生产方法的第二实施例的第十一典型步骤；和
图8L是类似于图8K的局部剖视图，示出了根据本发明的生产方法的第二实施例的第十二典型步骤。
具体实施方式
下面将参照图1A至1N，1P和1Q，说明根据本发明的一种用于在硅晶片中生产多个半导体器件的生产方法的第一实施例。
首先，参见图1A，其中以垂直剖视图的方式示出了在硅晶片上限定一个半导体芯片区的半导体衬底10的一部分。如该图中所示，在半导体衬底10中形成一个元件隔离层12。应指出，在元件隔离层12包围的区域中制作了各种元件，例如晶体管、电阻、电容等，不过在图1A中没有示出。
在完成各种元件的制作后，在硅晶片的表面上形成二氧化硅层14，作为绝缘底层。在绝缘底层14中形成接触栓塞，不过在图1A中没有示出，每个接触栓塞电连接到制作在半导体衬底10中的相应元件。应指出，在该实施例中，接触栓塞由钨(W)制成。
在完成接触栓塞的制作后，利用大马士革工艺在绝缘底层14上形成包括至少三个绝缘层间结构的多层布线布置。
具体地，如图1A中所示，在绝缘底层14上形成最下面的或第一绝缘层间结构16。在该实施例中，第一绝缘层间结构16由形成在绝缘底层14上的蚀刻停止层16A、形成在蚀刻停止层16A上的低-k绝缘层16B和形成在低-k绝缘层16B上的薄保护层16C构成。
蚀刻停止层16A由氮化硅(SiN)、SiCN等制成，并且可以采用适当的化学气相沉积(CVD)工艺来形成该蚀刻停止层16A。
另外，低-k绝缘层16B由SiOCH制成，并且可以采用适当的CVD工艺或涂覆/烘焙工艺来形成该低-k绝缘层16B。在该实施例中，尽管SiOCH(其为一种公知的典型低-k材料)被用作低-k绝缘层16B，但可以用其他的低-k材料例如L-Ox(注册商标：梯形氢化硅氧烷)、SiOC、SiOF、HSQ(氢-倍半硅氧烷)、MSQ(甲基-倍半硅氧烷)等来制作低-k绝缘层16B。
薄保护层16C可以由二氧化硅构成，并且可以采用适当的CVD工艺来形成薄保护层16C。在上述的大马士革工艺中，由于硅晶片暴露于氧化环境中，有必要用薄保护层16C来保护低-k绝缘层免受氧化环境的影响，这是因为，低-k绝缘层或者SiOCH绝缘层的抗氧化性比薄保护(二氧化硅)层16C差，即，这是因为SiOCH绝缘层16B由于其中所含的碳元素(C)而容易被氧化。
在形成第一绝缘层间结构16后，如图1B所示，在第一绝缘层间结构16上形成光刻胶层18，并利用光刻工艺和蚀刻工艺对其进行构图并制作成光掩模层。即，被构图的光刻胶层或光掩模层18具有形成在其中的、位于硅晶片上的半导体芯片区上方的多组开口。每组开口的一部分对应于要在硅晶片上的相应半导体芯片区上方的第一绝缘层间结构16中形成的布线布局图形，开口的剩余部分对应于要在该半导体芯片区上方的第一绝缘层间结构16中形成的加固图形。应指出，加固图形包括多个加固元件，并且，在图1B中，对应于一个加固元件的开口用标记20表示。
在形成被构图的光刻胶层或光掩模层18后，对第一绝缘层间结构16进行低能级下的干法蚀刻工艺或各向异性蚀刻工艺，其中在薄保护层16C和低-k绝缘层16B中形成对应于光掩模层18的多组开口的多组沟槽，如图1C中典型地示出的那样。应指出，在图1C中，对应于开口20(图1B)的沟槽用标记22表示。
然后，再对第一绝缘层间结构16进行高能级下的干法蚀刻工艺或各向异性蚀刻工艺，从沟槽(22)的底部去除蚀刻停止层16A，如图1D中典型地示出的那样。
在完成高能级下的干法蚀刻工艺后，从第一绝缘层间结构16去除光掩模层18，然后对被构图的绝缘层间结构16进行溅射处理，其中，在第一绝缘层间结构16上形成阻挡金属层24，如图1E中典型地示出的那样，沟槽(22)的侧壁面和底壁面被阻挡金属层24覆盖。
应指出，阻挡金属层24可以由适当的金属材料例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等构成。另外，应指出，阻挡金属层24可以由钛化合物例如TiSiN等构成，并且可以通过将Ti、TiN和TiSiN层中的一层与另一层组合而成。另外，应指出，阻挡金属层24可以由钽化合物例如TaSiN等构成，并且可以通过将Ta、TaN和TaSiN层中的一层与另一层组合而成。
在形成阻挡金属层24后，在阻挡金属层24上形成铜(Cu)层26，使得所有的沟槽(22)中充满铜(Cu)，如图1F中典型地示出的那样。具体地，首先，利用溅射工艺在阻挡金属层24上形成铜(Cu)籽晶层，然后利用电镀工艺形成Cu层26，其中Cu籽晶层用作阴极。然后，对Cu层26进行退火处理，以便结晶。
在完成退火处理后，将硅晶片置入化学机械抛光(CMP)装置中，Cu层26和阻挡金属层24均被进行化学机械抛光，以便从其上去除多余的金属(Cu和例如Ti)，从而在硅晶片上的每个半导体区上方的第一绝缘层间结构16中形成铜布线布局图形和铜加固图形，如图1G中典型地示出的那样。应指出，在图1G中，形成铜加固图形的加固元件之一用标记28表示。
接着，如图1H中所示，在第一绝缘层间结构16上形成第二绝缘层间结构30。第二绝缘层间结构30由形成在第一绝缘层间结构16上的蚀刻停止层30A、形成在蚀刻停止层30A上的低-k绝缘层30B和形成在低-k绝缘层30B上的薄保护层30C构成。应指出，蚀刻停止层30A也用作防金属扩散层，从而防止铜从第一绝缘层间结构16的铜布线布局图形和铜加固图形(28)扩散到低-k绝缘层30B中。
与蚀刻停止层16A类似，蚀刻停止层或防金属扩散层30A由氮化硅(SiN)、SiCN等构成，并利用适当的CVD工艺来形成防金属扩散层30A。另外，低-k绝缘层30B由SiOCH构成，并且可以利用适当的CVD工艺或涂覆/烘焙工艺来形成低-k绝缘层30B。当然，上述的任一种其他低-k材料可以用于低-k绝缘层30B。另外，由于前面提到的同样的原因，薄保护层30C由二氧化硅构成。
在形成第二绝缘层间结构30后，如图1I中所示，在第二绝缘层间结构30上形成光刻胶层32，并利用光刻工艺和蚀刻工艺对其进行构图并制作成光掩模层。即，被构图的光刻胶层或光掩模层32具有形成在其中的、位于硅晶片上的半导体芯片区上方的多组孔。每组孔的一部分对应于要在第二绝缘层间结构30中形成并且要被连接到形成在第一绝缘层间结构16中的相应布线布局图形的通路栓塞，孔的剩余部分对应于要在第二绝缘层间结构30中形成并且要被连接到加固图形的加固元件(28)的接合栓塞。应指出，在图1I中，与要被连接到加固元件28的接合栓塞之一对应的孔用标记34表示。
在形成被构图的光刻胶层或光掩模层32后，对第二绝缘层间结构30进行低能级下的干法蚀刻工艺或各向异性蚀刻工艺，其中在薄保护层30C和低-k绝缘层30B中形成对应于光掩模层32的多组孔的相应的多组孔，如图1J中典型地示出的那样。应指出，在图1J中，对应于孔34(图1I)的孔用标记36表示。
然后，再对第二绝缘层间结构30进行高能级下的干法蚀刻工艺或各向异性蚀刻工艺，从孔(36)的底部去除蚀刻停止层30A，如图1K中典型地示出的那样。
在完成高能级下的干法蚀刻工艺后，从第二绝缘层间结构30去除光掩模层32，然后对被构图的绝缘层间结构30进行溅射处理，其中，在第二绝缘层间结构30上形成阻挡金属层38，如图1L中典型地示出的那样，孔(36)的侧壁面和底壁面被阻挡金属层38覆盖。
应指出，与阻挡金属层24类似，阻挡金属层38可以由上述的各种金属材料和金属化合物材料中的任一种构成。
在形成阻挡金属层38后，在阻挡金属层38上形成铜(Cu)层40，使得所有的孔(36)中充满铜(Cu)，如图1M中典型地示出的那样。具体地，首先，利用溅射工艺在阻挡金属层38上形成铜(Cu)籽晶层，然后利用电镀工艺形成Cu层40，其中Cu籽晶层用作阴极。然后，对Cu层40进行退火处理，以便结晶。
在完成退火处理后，将硅晶片置入化学机械抛光(CMP)装置中，Cu层40和阻挡金属层38均被进行化学机械抛光，以便从其上去除多余的金属(Cu和例如Ti)，从而在硅晶片上的每个半导体区上方的第二绝缘层间结构30中形成一组铜通路栓塞和一组铜接合栓塞，如图1N中典型地示出的那样。应指出，在图1N中，接合栓塞之一用标记42表示。
接着，如图1P中所示，以与第一绝缘层间结构16基本上相同的方式在第二绝缘层间结构30上形成第三绝缘层间结构44。即，第三绝缘层间结构44由形成在第二绝缘层间结构30上的蚀刻停止层44A、形成在蚀刻停止层44A上并具有用于硅晶片上的半导体芯片的多组布线布局图形和多组加固图形的低-k绝缘层44B，和形成在低-k绝缘层44B上的薄保护层44C构成。应指出，蚀刻停止层44A也用作防金属扩散层，从而防止铜从第二绝缘层间结构30的铜通路栓塞和铜接合栓塞(42)扩散到低-k绝缘层44B中。另外，应指出，在图1P中，标记46表示阻挡金属层，标记48表示一个形成相关铜加固图形的加固元件。
接着，如果需要的话，在第三绝缘层间结构44上交替地形成具有多组通路栓塞和多组接合栓塞的绝缘层间结构和具有多组布线布局图形和多组加固图形的绝缘层间结构，如图1Q中举例示出的那样。
具体地，在图1Q所示的例子中，以与第二绝缘层间结构30基本上相同的方式在第三绝缘层间结构44上形成第四绝缘层间结构50。即，第四绝缘层间结构50由形成在第三绝缘层间结构44上的蚀刻停止层50A、形成在蚀刻停止层50A上并具有用于硅晶片上的半导体芯片的多组通路栓塞和多组接合栓塞的低-k绝缘层50B和形成在低-k绝缘层50B上的薄保护层50C构成。应指出，蚀刻停止层50A也用作防金属扩散层，从而防止铜从第三绝缘层间结构44的铜布线布局图形和铜加固图形(48)扩散到低-k绝缘层50B中。另外，应指出，在图1Q中，标记52表示阻挡金属层，标记54表示一个相关的接合栓塞。
另外，在图1Q所示的例子中，以与第一绝缘层间结构16基本上相同的方式在第四绝缘层间结构50上形成第五绝缘层间结构56。即，第五绝缘层间结构56由形成在第四绝缘层间结构50上的蚀刻停止层56A、形成在蚀刻停止层56A上并具有用于硅晶片上的半导体芯片的多组布线布局图形和多组加固图形的低-k绝缘层56B和形成在低-k绝缘层56B上的薄保护层56C构成。应指出，蚀刻停止层56A也用作防金属扩散层，从而防止铜从第四绝缘层间结构50的铜通路栓塞和铜接合栓塞(54)扩散到低-k绝缘层56B中。另外，应指出，在图1Q中，标记58表示阻挡金属层，标记60表示一个形成相关铜加固图形的加固元件。
另外，在图1Q所示的例子中，以与第二绝缘层间结构30基本上相同的方式在第五绝缘层间结构56上形成第六绝缘层间结构62。即，第六绝缘层间结构62由形成在第五绝缘层间结构56上的蚀刻停止层62A、形成在蚀刻停止层62A上并具有用于硅晶片上的半导体芯片的多组通路栓塞和多组接合栓塞的低-k绝缘层62B和形成在低-k绝缘层56B上的薄保护层62C构成。应指出，蚀刻停止层62A也用作防金属扩散层，从而防止铜从第五绝缘层间结构56的铜布线布局图形和铜加固图形(60)扩散到低-k绝缘层62B中。另外，应指出，在图1Q中，标记64表示阻挡金属层，标记66表示一个相关的接合栓塞。
另外，在图1Q所示的例子中，以与第一绝缘层间结构16基本上相同的方式在第六绝缘层间结构62上形成第七绝缘层间结构68。即，第七绝缘层间结构68由形成在第六绝缘层间结构62上的蚀刻停止层68A、形成在蚀刻停止层68A上并具有用于硅晶片上的半导体芯片的多组布线布局图形和多组加固图形的低-k绝缘层68B和形成在低-k绝缘层68B上的薄保护层68C构成。应指出，蚀刻停止层68A也用作防金属扩散层，从而防止铜从第六绝缘层间结构62的铜通路栓塞和铜接合栓塞(66)扩散到低-k绝缘层68B中。另外，应指出，在图1Q中，标记70表示阻挡金属层，标记72表示一个形成相关铜加固图形的加固元件。
另外，在图1Q所示的例子中，以与第二绝缘层间结构30基本上相同的方式在第七绝缘层间结构68上形成第八绝缘层间结构74。即，第八绝缘层间结构74由形成在第七绝缘层间结构78上的蚀刻停止层74A、形成在蚀刻停止层74A上并具有用于硅晶片上的半导体芯片的多组通路栓塞和多组接合栓塞的低-k绝缘层74B和形成在低-k绝缘层74B上的薄保护层74C构成。应指出，蚀刻停止层74A也用作防金属扩散层，从而防止铜从第七绝缘层间结构68的铜布线布局图形和铜加固图形(72)扩散到低-k绝缘层74B中。另外，应指出，在图1Q中，标记76表示阻挡金属层，标记78表示一个相关的接合栓塞。
另外，在图1Q所示的例子中，以与第一绝缘层间结构16基本上相同的方式在第八绝缘层间结构74上形成第九绝缘层间结构80。即，第九绝缘层间结构80由形成在第八绝缘层间结构74上的蚀刻停止层80A、形成在蚀刻停止层80A上并具有用于硅晶片上的半导体芯片的多组布线布局图形和多组加固图形的低-k绝缘层80B和形成在低-k绝缘层80B上的薄保护层80C构成。应指出，蚀刻停止层80A也用作防金属扩散层，从而防止铜从第八绝缘层间结构68的铜通路栓塞和铜接合栓塞(78)扩散到低-k绝缘层80B中。另外，应指出，在图1Q中，标记82表示阻挡金属层，标记84表示一个形成相关铜加固图形的加固元件。
在形成第九绝缘层间结构80后，形成第十绝缘层间结构86，作为位于第九绝缘层间结构80之上的最上面的绝缘层间结构88，如图1Q所示。最上面的绝缘层间结构86由形成在第九绝缘层间结构80上的蚀刻停止层或防金属扩散层86A和形成在防金属扩散层86A上的二氧化硅层86B构成。然后，利用光刻工艺和蚀刻工艺对最上面的绝缘层间结构86进行构图，从而在最上面的绝缘层间结构86中形成用于硅晶片上的半导体芯片区的多组电极焊盘开口(图1Q中未示出)。接着，利用溅射工艺，用适当的金属材料，例如镍/铜合金、钛/钨合金等填充电极开口，从而在最上面的绝缘层间结构86中形成电极焊盘。当然，电极焊盘被适当地电连接到形成在第九绝缘层间结构80中的布线布局图形。
在完成最上面的绝缘层间结构86后，利用光刻工艺和蚀刻工艺，在最上面的绝缘层间结构86上形成钝化层88作为保护层，使得电极焊盘露在外面。然后，对硅晶片进行切片处理，其中沿着划片线切割硅晶片，从而将半导体芯片区彼此分开，形成半导体器件(裸芯片)。
应指出，所生成的半导体器件在下面中被称为根据本发明的半导体器件的第一实施例。
如前面所述，低-k绝缘层16B、30B、44B、50B、56B、62B、68B、74B和80B的物理强度和黏附性比较差。但是，根据本发明，加固元件28、48、60、72和84与接合栓塞42、54、66和78交替地相互连接，从而限定出一个延伸通过绝缘层间结构16、30、44、50、56、62、68、74和80的加固柱，从而该加固柱将绝缘层间结构16、30、44、50、56、62、68、74和80在物理上和机械上相互紧固在一起，形成了对低-k绝缘层16B、30B、44B、50B、56B、62B、68B、74B和80B的物理上和机械上的加固。也就是说，例如，由于通过用接合栓塞42将加固元件28和48相互连接而将第二绝缘层间结构30在物理上和机械上紧固到第一和第三绝缘层间结构16和44上，所以可以在物理上和机械上加固第二绝缘层间结构30。
图2A示出了用上述生产方法制造的半导体器件的上表面的一部分，图2B是沿图2A的2B-2B线截取的剖视图。
在这些附图中，标记90表示形成在第十或最上面的绝缘层间结构86中的电极焊盘，标记92(图2B)表示形成在第九绝缘层间结构80中并被电连接到电极焊盘90的布线布局图形的一部分。
另外，在图2A中，各标记841、842、843、844、845、846、847和848表示形成在第九绝缘层间结构80中形成的铜加固图形的一部分的加固元件。这八个加固元件841至848由图1Q中所示的加固元件84表示。也就是说，例如，当沿着图2A的线1Q-1Q截取穿过加固元件846的剖视图时，该剖视图对应于图1Q的剖视图。
如从图1Q和图2A可以清楚地看到的，由于八个加固元件841、842、843、844、845、846、847和848(因而构成了加固柱)排列在电极焊盘90周围，低-k绝缘层16B、30B、44B、50B、56B、62B、68B、74B和80B围绕电极焊盘90，在物理上和机械上得到了加固。虽然在将金引线或金属突起键合并连接到电极焊盘90时电极焊盘90要经受物理应力，但是也可以防止低-k绝缘层16B、30B、44B、50B、56B、62B、68B、74B和80B中产生裂缝或剥落。
图3A示出了根据本发明的半导体器件的第一实施例的第一种变型。
第一种变型与图1Q中所示的半导体器件基本上相同，除了用第六、第七、第八和第九绝缘层间结构62’、68’、74’和80’来替代第六、第七、第八和第九绝缘层间结构62、68、74和80。
第六绝缘层间结构62’包括形成在第五绝缘层间结构56上的防金属扩散层62A’，和形成在防金属扩散层62A’上的二氧化硅层56B’。二氧化硅层56B’具有用大马士革工艺形成在其中的铜通路栓塞，铜通路栓塞被适当地连接到形成在第五绝缘层间结构56中的布线布局图形(60)，不过图3A中没有示出。
第七绝缘层间结构68’包括形成在第六绝缘层间结构62’上的防金属扩散层68A’，和形成在防金属扩散层68A’上的二氧化硅层68B’。二氧化硅层68B’具有用大马士革工艺形成在其中的铜布线布局图形，铜布线布局图形被适当地连接到第六绝缘层间结构62’的铜通路栓塞，不过图3A中没有示出。
第八绝缘层间结构74’包括形成在第七绝缘层间结构68’上的防金属扩散层74A’，和形成在防金属扩散层74A’上的二氧化硅层74B’。二氧化硅层74B’具有用大马士革工艺形成在其中的铜通路栓塞，铜通路栓塞被适当地连接到形成在第七绝缘层间结构68’中的布线布局图形，不过图3A中没有示出。
第九绝缘层间结构80’包括形成在第八绝缘层间结构74’上的防金属扩散层80A’，和形成在防金属扩散层80A’上的二氧化硅层80B’。二氧化硅层80B’具有用大马士革工艺形成在其中的铜布线布局图形，铜布线布局图形被适当地连接到第八绝缘层间结构74’的铜通路栓塞，不过图3A中没有示出。
通常，在多层布线布置中，位于上面的绝缘层间结构中的布线版图密度比位于下面的绝缘层间结构的布线版图密度小。这样，尽管在位于上面的绝缘层间结构62’、68’、74’和80’中使用二氧化硅层62B’、68B’、74B’和80B’，也可以避免寄生电容的问题，如上面所述。
图3B示出了根据本发明的半导体器件的第一实施例的第二种变型。
第二种变型与图3A中所示的第一种变型基本上相同，除了分别形成在第七和第九绝缘层间结构68’和80’中的布线布局图形的部分94和96被置于通过将加固元件28、48和60与接合栓塞42和54交替连接而形成的加固柱上面。
图3C示出了根据本发明的半导体器件的第一实施例的第三种变型。
第三种变型与图1Q中所示的半导体器件基本上相同，除了在二氧化硅层或绝缘底层14中形成钨接合栓塞98，从而借助该接合栓塞98将加固元件28连接到半导体衬底10。应指出，接合栓塞98可以用其他合适的材料如铜(Cu)等制成。
在上述的实施例中，虽然加固图形被用来围绕电极焊盘90在物理上和机械上加固低-k绝缘层16B、30B、44B、50B、56B、62B、68B、74B和80B，也可以将加固图形布置成整体加固低-k绝缘层16B、30B、44B、50B、56B、62B、68B、74B和80B。
例如，当形成布线布局图形的多个导电路径被整体均匀分布在绝缘层间结构16、44、56、68和80中的一个绝缘层间结构中时，可以整体均匀地布置形成相关的绝缘层间结构中的加固图形的多个加固元件，如图4A中举例示出的那样，其中省略了布线布局图形，以便简化图示。也就是说，如从图4A中可以清楚地看到的，由于其导电路径的均匀分布，图中用标记100表示的形成加固图形的加固元件(因而构成了加固柱)可以被布置成不与布线布局图形(未示出)相妨碍。这样，可以整体加固低-k绝缘层16B、30B、44B、50B、56B、62B、68B、74B和80B。
在图4A中，为了清楚起见，与半导体器件的芯片尺寸相比，每个加固元件100的尺寸被放大。实际上，加固元件100的总面积最多为半导体器件的芯片面积的1％。另外，加固元件100的总面积和布线布局图形(未示出)的面积之和为半导体器件的芯片面积的10％至90％。
应指出，在其中形成接合栓塞(42、54、66、78)和通路栓塞的每个绝缘层间结构30、50、62和74中，接合栓塞的总面积和通路栓塞的总面积之和为半导体器件的芯片面积的0.1％至50％。
另外，如图4B中举例示出的，当布线布局图形被分布在绝缘层间结构16、44、56、68和80中的一个绝缘层间结构上的中间矩形区域102(用虚线界定)中时，可以沿着相关绝缘层间结构的四个边缘密集地布置形成加固图形的多个加固元件104(因而形成了加固柱)，而在中间矩形区域102中稀疏地布置一些加固元件106，从而可以整体加固低-k绝缘层16B、30B、44B、50B、56B、62B、68B、74B和80B。应指出，在图4B中，从中间矩形区域102省略了布线布局图形，以简化图示。
应指出，在图4B中，可以理解，如果没有用加固元件104加固绝缘层间结构的四个边缘，在这四个边缘中容易产生裂缝或剥落。另外，应指出，在图4B中，其中形成加固元件104的矩形外围区域的宽度最多为半导体器件的芯片区的侧长度的10％。
另外，如图4C中所示，当布线布局图形被分布在绝缘层间结构16、44、56、68和80中的一个绝缘层间结构上的中间十字形区域108(用虚线界定)中时，可以在相关绝缘层间结构的四个角部区域密集地布置形成加固图形的多个加固元件110(因而形成了加固柱)，而在中间十字形区域108中稀疏地布置一些加固元件112，从而可以整体加固低-k绝缘层16B、30B、44B、50B、56B、62B、68B、74B和80B。应指出，在图4C中，从中间十字形区域108省略了布线布局图形，以简化图示。
在图4C中，如果相关的绝缘层间结构的角部区域被加固元件110加固，应该理解，在其角部区域容易产生裂缝或剥落。
图5示出了根据本发明的半导体器件的第二实施例，该半导体器件可以用与上述的生产方法基本上相同的方法来制造。
在第二实施例中，半导体器件包括从硅晶片得到的半导体衬底114。半导体衬底114具有形成在其中的元件隔离层116。在元件隔离层116包围的区域中制作了各种元件，例如晶体管、电阻、电容等，不过在图5中没有示出。
该半导体器件也包括形成在半导体衬底114上的二氧化硅层或绝缘底层118，绝缘底层118具有形成在其中并被连接到半导体衬底的多个钨接合栓塞。应指出，在图5中，只有一个接合栓塞用标记120示出。当然，尽管图5中没有示出，绝缘底层118具有被适当地电连接到制作在半导体衬底中的各种元件的多个钨接触栓塞。
该半导体器件还包括用标记122总地表示的多层布线布置，其构建在绝缘底层118上。多层布线布置122包括第一、第二、第三、第四、第五、第六、第七、第八、第九和第十绝缘层间结构124、126、128、130、132、134、136、138、140和142，可以用大马士革工艺按照与上面基本上相同的方式顺序地形成这些绝缘层间结构。
第一或最下面的绝缘层间结构124由形成在底层118上的蚀刻停止层124A、形成在蚀刻停止层124A上并具有形成在其中的铜加固图形和铜布线布局图形的低-k绝缘层124B和形成在低-k绝缘层124B上的薄二氧化硅层124C构成。加固图形包括多个加固元件，其中一个用标记1241表示，加固元件1241被连接到接合栓塞120。另外，布线布局图形的一部分用标记1242表示。
第二绝缘层间结构126由形成在第一绝缘层间结构124上的防金属扩散层126A、形成在防金属扩散层126A上并具有形成在其中的多个铜接合栓塞和多个铜通路栓塞的低-k绝缘层126B和形成在低-k绝缘层126B上的薄二氧化硅层126C构成。在图5中，接合栓塞之一用标记1261表示，该接合栓塞1261连接到第一绝缘层间结构124的加固元件1241。应指出，在图5中，形成在低-k绝缘层126B中的通路栓塞没有示出。
第三绝缘层间结构128由形成在第二绝缘层间结构126上的防金属扩散层128A、形成在防金属扩散层128A上并具有形成在其中的铜加固图形和铜布线布局图形的低-k绝缘层128B和形成在低-k绝缘层128B上的薄二氧化硅层128C构成。加固图形包括多个加固元件，其中一个用标记1281表示，加固元件1281连接到接合栓塞1261。另外，布线布局图形的一部分用标记1262表示。
第四绝缘层间结构130由形成在第三绝缘层间结构128上的防金属扩散层130A、形成在防金属扩散层130A上并具有形成在其中的多个铜接合栓塞和多个铜通路栓塞的低-k绝缘层130B和形成在低-k绝缘层130B上的薄二氧化硅层130C构成。在图5中，接合栓塞之一用标记1301表示，该接合栓塞1301连接到第三绝缘层间结构128的加固元件1281。应指出，在图5中，形成在低-k绝缘层130B中的通路栓塞没有示出。
第五绝缘层间结构132由形成在第四绝缘层间结构130上的防金属扩散层132A、形成在防金属扩散层132A上并具有形成在其中的铜加固图形和铜布线布局图形的低-k绝缘层132B和形成在低-k绝缘层132B上的薄二氧化硅层132C构成。加固图形包括多个加固元件，其中一个用标记1321表示，加固元件1321被连接到接合栓塞1301。另外，布线布局图形的一部分用标记1322表示。
第六绝缘层间结构134由形成在第五绝缘层间结构132上的防金属扩散层134A、形成在防金属扩散层134A上并具有形成在其中的多个铜接合栓塞和多个铜通路栓塞的低-k绝缘层134B和形成在低-k绝缘层134B上的薄二氧化硅层134C构成。在图5中，接合栓塞之一用标记1341表示，该接合栓塞1341被连接到第五绝缘层间结构132的加固元件1321。应指出，在图5中，形成在低-k绝缘层134B中的通路栓塞没有示出。
第七绝缘层间结构136由形成在第六绝缘层间结构134上的防金属扩散层136A、形成在防金属扩散层136A上并具有形成在其中的铜加固图形和铜布线布局图形的低-k绝缘层136B和形成在低-k绝缘层136B上的薄二氧化硅层136C构成。加固图形包括多个加固元件，其中一个用标记1361表示。在该实施例中，由于后面所述的原因，加固元件1361被形成为细长的加固元件，该细长的加固元件的一端被连接到第六绝缘层间结构134的接合栓塞1341。应指出，在图5中，形成在低-k绝缘层136B中的布线布局图形没有示出。
第八绝缘层间结构138由形成在第七绝缘层间结构136上的防金属扩散层138A、形成在防金属扩散层138A上并具有形成在其中的多个铜接合栓塞和多个铜通路栓塞的低-k绝缘层138B和形成在低-k绝缘层138B上的薄二氧化硅层138C构成。在图5中，接合栓塞之一用标记1381表示，该接合栓塞1381被连接到第七绝缘层间结构136的细长加固元件1361的另一端。简言之，虽然接合栓塞1381不与接合栓塞1341对准，但是可以利用细长加固元件1361将接合栓塞1341与1381相互连接。应指出，在图5中，形成在低-k绝缘层138B中的通路栓塞没有示出。
第九绝缘层间结构140由形成在第八绝缘层间结构138上的防金属扩散层140A、形成在防金属扩散层140A上并具有形成在其中的铜加固图形和铜布线布局图形的低-k绝缘层140B和形成在低-k绝缘层140B上的薄二氧化硅层140C构成。加固图形包括多个加固元件，其中一个用标记1401表示，加固元件1401被连接到第八绝缘层间结构138的接合栓塞1381。另外，在图5中，布线布局图形的一部分用标记1402表示，该部分1402位于第六绝缘层间结构134的接合栓塞1341上面。
第十或最上面的绝缘层间结构142由形成在第九绝缘层间结构140上的防金属扩散层142A和形成在防金属扩散层142A上的二氧化硅层142B构成。最上面的绝缘层间结构142具有多个形成在其中的电极焊盘(图5中未示出)，这些电极焊盘被适当地电连接到形成在第九绝缘层间结构140中的布线布局图形。应指出，每个电极焊盘可以由适当的金属材料(例如镍/铜合金、钛/钨合金等)制成。
多层布线布置122还包括形成在最上面的绝缘层间结构142上作为保护层的钝化层144，该保护层被穿孔，使得电极焊盘露在外面。
与上述的半导体器件的第一实施例相类似，加固元件1241、1281、1321、1361和1401与接合栓塞1262、1302、1342和1382交替地相互连接，从而限定出一个延伸通过绝缘层间结构124、126、128、130、132、134、136、138和140的加固柱，但该加固柱并不是笔直地延伸，这是因为受形成在绝缘层间结构140中的布线布局图形的部分1402的妨碍。由于这个原因，在第二实施例中，通过利用细长加固元件1361，加固柱绕过布线布局图形的部分1402而延伸。简言之，当加固柱的形成与布线布局图形的一部分互相妨碍时，通过利用细长加固元件(1361)，可以解决妨碍的问题。
图6A示出了根据本发明的半导体器件的第三实施例，该半导体器件可以用与上述的生产方法基本上相同的方法来制造。
在第三实施例中，半导体器件包括从硅晶片得到的半导体衬底146。半导体衬底146具有形成在其中的元件隔离层148。在元件隔离层148包围的区域中制作了各种元件，例如晶体管、电阻、电容等，不过在图6A中没有示出。
该半导体器件也包括形成在半导体衬底146上的二氧化硅层或绝缘底层150，绝缘底层150包括形成在其中的多个钨接合栓塞和多个钨接触栓塞。在图6A中，用标记1521和1522表示出两个接合栓塞，用标记1541、1542和1543表示出三个接触栓塞。接合栓塞1521和1522被连接到半导体衬底146，接触栓塞1541、1542和1543被适当地电连接到制作在半导体衬底146中的各种元件。
该半导体器件还包括用标记156总地表示的多层布线布置，其构建在绝缘底层150上。多层布线布置156包括第一、第二、第三、第四、第五、第六、第七、第八、第九和第十绝缘层间结构158、160、162、164、166、168、170、172、174和176，可以用大马士革工艺按照与上面基本上相同的方式顺序地形成这些绝缘层间结构。
应指出，虽然第一到第九绝缘层间结构158、160、162、164、166、168、170、172和174中的每一个由蚀刻停止层或防金属扩散层、形成在防金属扩散层上的低-k绝缘层138B和形成在低-k绝缘层上的薄二氧化硅层构成，但是图中省略了防金属扩散层和薄二氧化硅层，以简化图示。
第一绝缘层间结构158具有形成在其中的铜加固图形和铜布线布局图形。加固图形包括多个加固元件，其中的两个用标记158A1和158A2表示，各加固元件158A1和158A2被连接到形成在绝缘底层150中的接合栓塞1521和1522。另外，布线布局图形的四个部分用标记158B1、158B2、158B3和158B4表示，并且各部分158B1、158B2和158B3被电连接到接触栓塞1541、1542和1543。
第二绝缘层间结构160具有形成在其中的多个铜接合栓塞和多个铜通路栓塞。两个接合栓塞用标记160A1和160A2表示，各接合栓塞160A1和160A2被连接到形成在第一绝缘层间结构158中的加固元件158A1和158A2。应指出，在图6A中，形成在第二绝缘层间结构160中的通路栓塞没有示出。
第三绝缘层间结构162具有形成在其中的铜加固图形和铜布线布局图形。加固图形包括多个加固元件，其中的两个用标记162A1和162A2表示，各加固元件162A1和162A2被连接到形成在第二绝缘层间结构160中的接合栓塞160A1和160A2。应指出，在图6A中，布线布局图形的两个部分用标记162B1和162B2表示。
第四绝缘层间结构164具有形成在其中的多个铜接合栓塞和多个铜通路栓塞。两个接合栓塞用标记164A1和164A2表示，各接合栓塞164A1和164A2被连接到形成在第三绝缘层间结构162中的加固元件164A1和164A2。应指出，在图6A中，形成在第四绝缘层间结构164中的通路栓塞没有示出。
第五绝缘层间结构166具有形成在其中的铜加固图形和铜布线布局图形。加固图形包括多个加固元件，其中的两个用标记166A1和166A2表示，各加固元件166A1和166A2被连接到形成在第四绝缘层间结构164中的接合栓塞164A1和164A2。应指出，在图6A中，布线布局图形的一个部分用标记166B表示。
第六绝缘层间结构168具有形成在其中的多个铜接合栓塞和多个铜通路栓塞。两个接合栓塞用标记168A1和168A2表示，各接合栓塞168A1和168A2被连接到形成在第五绝缘层间结构166中的加固元件166A1和166A2。应指出，在图6A中，形成在第六绝缘层间结构168中的通路栓塞没有示出。
第七绝缘层间结构170具有形成在其中的铜加固图形和铜布线布局图形。加固图形包括多个加固元件，其中的一个用标记170表示。在该实施例中，加固元件170被形成为梁状加固元件。梁状加固元件170A的各端被连接到形成在第六绝缘层间结构168中的接合栓塞168A1和168A2。应指出，在图6A中，形成在第七绝缘层间结构170中的通路栓塞没有示出。
第八绝缘层间结构172具有形成在其中的多个铜接合栓塞和多个铜通路栓塞。两个接合栓塞用标记172A1和172A2表示，各接合栓塞172A1和172A2被连接到形成在第七绝缘层间结构170中的梁状加固元件170A的末端。应指出，在图6A中，形成在第八绝缘层间结构172中的通路栓塞没有示出。
第九绝缘层间结构174具有形成在其中的铜加固图形和铜布线布局图形。加固图形包括多个加固元件，其中的两个用标记174A1和174A2表示，各加固元件174A1和174A2被连接到形成在第八绝缘层间结构172中的接合栓塞172A1和172A2。应指出，在图6A中，形成在第九绝缘层间结构174中的通路栓塞没有示出。
第十或最上面的绝缘层间结构176由形成在第九绝缘层间结构174上的防金属扩散层和形成在防金属扩散层上的二氧化硅层构成。应指出，在图6A中，省略了防金属扩散层，以简化图示。最上面的绝缘层间结构176具有多个形成在其中的电极焊盘(图6A中未示出)，这些电极焊盘被适当地电连接到形成在第九绝缘层间结构176中的布线布局图形。应指出，每个电极焊盘可以由适当的金属材料(例如镍/铜合金、钛/钨合金等)制成。
多层布线布置156还包括形成在最上面的绝缘层间结构176上作为保护层的钝化层178，该保护层被穿孔，使得电极焊盘露在外面。
在半导体器件的第三实施例中，加固元件158A1、162A1、166A1、170A和174A1与加固栓塞126A1、130A1、134A1和138A1交替地相互连接，从而限定出一个延伸通过绝缘层间结构158、160、162、164、166、168、170、172和174的第一加固柱，而加固元件158A2、162A2、166A2、170A和174A2与加固栓塞126A2、130A2、134A2和138A2交替地相互连接，从而限定出一个延伸通过绝缘层间结构158、160、162、164、166、168、170、172和174的第二加固柱。即，第三实施例的特征在于，通过梁状加固元件170A将第一和第二加固柱互相连接。
在图6B(其中示出了图6A中所示的半导体器件的上表面的一部分)中，标记180表示形成在第十或最上面的绝缘层间结构86中的电极焊盘，各标记170A1、170A2、170A3和170A4表示形成在第七绝缘层间结构170中形成的铜加固图形的一部分的梁状加固元件。四个加固元件170A1至170A4由图6A中所示的梁状加固元件170A表示。也就是说，例如，当沿着图6B的线6A-6A截取穿过梁状加固元件170A3的剖视图时，该剖视图对应于图6A的剖视图。
如从图6A和6B可以清楚地看到的，由于通过梁状加固元件170A1、170A2、170A3和170A4而相互连接的四组第一和第二加固柱排列在电极焊盘180周围，所以绝缘层间结构(低-k层)158、160、162、164、166、168、170、172和174围绕电极焊盘180在物理上和机械上得到了加固。这样，虽然在将金引线或金属突起键合并连接到电极焊盘180时该电极焊盘180要经受物理应力，但是也可以防止绝缘层间结构(低-k层)158、160、162、164、166、168、170、172和174中产生裂缝或剥落。
图7A和7B示出了根据本发明的半导体器件的第四实施例，该半导体器件可以用与上述的生产方式基本上相同的方式来制造。应指出，在图7A中，示出了半导体器件的平面图，而在图7B中，示出了沿图7A的线7B-7B截取的半导体器件的剖视图。
在第四实施例中，半导体器件包括从硅晶片得到的半导体衬底182，半导体衬底182具有形成在其中的元件隔离层184。在元件隔离层184包围的区域中制作了各种元件，例如晶体管、电阻、电容等，不过在图7B中没有示出。
该半导体器件也包括形成在半导体衬底182上的二氧化硅层或绝缘底层186，绝缘底层186具有形成在其中并被连接到半导体衬底182的矩形框架状接合栓塞187。矩形框架状接合栓塞187由适当的金属材料例如钨(W)等制成，并具有图7A中的虚线所示的轮廓C1。应指出，绝缘底层186具有形成在其中并被连接到制作在半导体衬底182中的各种元件的接触栓塞，不过这些接触栓塞在图7B中没有示出。
该半导体器件还包括用标记188总地表示的多层布线布置，其构建在绝缘底层186上。多层布线布置188包括第一、第二、第三、第四、第五、第六、第七、第八、第九和第十绝缘层间结构190、192、194、196、198、200、202、204、206和208，可以用大马士革工艺按照与上面基本上相同的方式顺序地形成这些绝缘层间结构。
应指出，虽然第一到第九绝缘层间结构190、192、194、196、198、200、202、204和206中的每一个由蚀刻停止层或防金属扩散层、形成在防金属扩散层上的低-k绝缘层和形成在低-k绝缘层上的薄二氧化硅层构成，但是图中省略了防金属扩散层和薄二氧化硅层，以简化图示。
第一或最下面的绝缘层间结构190具有形成在其中的矩形框架状铜加固元件190A和铜布线布局图形(未示出)。框架状铜加固元件190A具有图7A中虚线示出的轮廓C2，并被连接到形成在绝缘底层186中的框架状接合栓塞187。如图7A中明显示出的，框架状铜加固元件190A比框架状加固元件187厚。
第二绝缘层间结构192具有形成在其中的矩形框架状铜接合栓塞192A和多个铜通路栓塞(未示出)。框架状铜接合栓塞190A具有图7A中虚线示出的轮廓C1，并被连接到形成在第一绝缘层间结构190中的框架状铜加固元件190A。
第三绝缘层间结构194具有形成在其中的矩形框架状铜加固元件194A和铜布线布局图形(未示出)。框架状铜加固元件190A具有图7A中虚线示出的轮廓C2，并被连接到形成在第二绝缘层间结构190中的框架状铜接合栓塞190A。
第四绝缘层间结构196具有形成在其中的矩形框架状铜接合栓塞196A和多个铜通路栓塞(未示出)。框架状铜接合栓塞196A具有图7A中虚线示出的轮廓C1，并被连接到形成在第三绝缘层间结构194中的框架状铜加固元件194A。
第五绝缘层间结构198具有形成在其中的矩形框架状铜加固元件198A和铜布线布局图形(未示出)。框架状铜加固元件198A具有图7A中虚线示出的轮廓C2，并被连接到形成在第四绝缘层间结构190中的框架状铜接合栓塞196A。
第六绝缘层间结构200具有形成在其中的矩形框架状铜接合栓塞200A和多个铜通路栓塞(未示出)。框架状铜接合栓塞200A具有图7A中虚线示出的轮廓C1，并被连接到形成在第五绝缘层间结构198中的框架状铜加固元件198A。
第七绝缘层间结构202具有形成在其中的矩形框架状铜加固元件202A和铜布线布局图形(未示出)。框架状铜加固元件200A具有图7A中虚线示出的轮廓C2，并被连接到形成在第六绝缘层间结构200中的框架状铜接合栓塞200A。
第八绝缘层间结构204具有形成在其中的矩形框架状铜接合栓塞204A和多个铜通路栓塞(未示出)。框架状铜接合栓塞204A具有图7A中虚线示出的轮廓C1，并被连接到形成在第七绝缘层间结构202中的框架状铜加固元件202A。
第九绝缘层间结构206具有形成在其中的矩形框架状铜加固元件206A和铜布线布局图形(未示出)。框架状铜加固元件206A具有图7A中虚线示出的轮廓C2，并被连接到形成在第八绝缘层间结构204中的框架状铜接合栓塞204A。
第十或最上面的绝缘层间结构208由形成在第九绝缘层间结构206上的防金属扩散层和形成在防金属扩散层上的二氧化硅层构成。应指出，在图7B中，省略了防金属扩散层，以简化图示。最上面的绝缘层间结构208具有多个形成在其中的电极焊盘(图6A中未示出)，这些电极焊盘被适当地电连接到形成在第九绝缘层间结构206中的布线布局图形。应指出，每个电极焊盘可以由适当的金属材料(例如镍/铜合金、钛/钨合金等)制成。
多层布线布置188还包括形成在最上面的绝缘层间结构176上作为保护层的钝化层209，并在其中穿孔，使得电极焊盘露在外面。
如从图7A和图7B可以清楚地看到的，在第四实施例中，框架状铜加固元件190A、194A、198A、202A和206A与框架状铜接合栓塞192A、196A、200A和204A交替地相互连接，从而限定出一个延伸通过绝缘层间结构190、192、194、196、198、200、202、204和206的外周矩形加固壁，因此该外周矩形加固壁将绝缘层间结构(低k层)190、192、194、196、198、200、202、204和206在物理上和机械上相互紧固在一起，从而沿着外周的四个边缘对绝缘层间结构(低-k层)190、192、194、196、198、200、202、204和206形成物理上和机械上的加固。
应指出，在该实施例中，多层布线布置188可以在由外周矩形加固壁包围的内部包括多个加固柱(如图1Q中所示)。
在根据本发明的半导体器件的第四实施例中，进行了热循环测试。为了进行热循环测试，制备了根据本发明制造的第一组半导体器件A和未按照本发明进行加固的第二组半导体器件B。在每个半导体器件A中，多层布线布置被形成为包括第一、第二、第三、第四和第五绝缘层间结构的五层布线布置。第五绝缘层间结构的布线布局图形通过第四绝缘层间结构的通路栓塞被电连接到第三绝缘层间结构的布线布局图形，第三绝缘层间结构的布线布局图形通过第二绝缘层间结构的通路栓塞被电连接到第一绝缘层间结构，而第一绝缘层间结构的布线布局图形通过绝缘底层的接触栓塞被电连接到半导体衬底。半导体器件B也是这样。
通过将第一和第二组半导体器件交替地暴露于-40℃的温度下30分钟和+120℃的温度下30分钟，使其经受一个预定的热变换循环。然后，在每个半导体器件A和B中，在半导体衬底和第五绝缘层间结构的布线布局图形之间施加电压。如果在半导体衬底和第五绝缘层间结构的布线布局图形之间没有电流流动，则将该半导体器件作为不合格产品从相应的组中去掉。
随后，通过将剩余的半导体器件A和B交替地暴露于-40℃的温度下30分钟和+120℃的温度下30分钟，使其进一步经受一个预定的热变换循环。然后，在每个半导体器件A和B中，在半导体衬底和第五绝缘层间结构的布线布局图形之间施加电压。如果在半导体衬底和第五绝缘层间结构的布线布局图形之间没有电流流动，则将该半导体器件作为不合格产品从相应的组中去掉。
对于第一和第二组半导体器件中的每一组器件重复该过程，直到不合格产品的百分比达到预定值。然后，将第一组器件所经受的循环的数目和第二组器件所经受的循环的数目进行比较。
测试的结果是，第一组器件所经受的循环的数目比第二组器件的多三倍。也就是说，对于热应力，第一组半导体器件A比第二组半导体器件B的强度高三倍。
下面参照图8A至8L，说明根据本发明的生产方法的第一实施例。
首先，参见图8A，其中示出了在半导体晶片上限定出半导体芯片区的半导体衬底210的一部分的垂直剖视图。如该图中所示，在半导体衬底210中形成元件隔离层212。应指出，在元件隔离层212包围的区域中制作了各种元件，例如晶体管、电阻、电容等，不过在图8A中没有示出。
在完成各种元件的制作后，在硅晶片的表面上形成二氧化硅层214，作为绝缘底层。在绝缘底层214中形成接触栓塞，不过在图8A中没有示出，每个接触栓塞电连接到制作在半导体衬底210中的相应元件。应指出，在该实施例中，接触栓塞由钨(W)制成。
在完成接触栓塞的制作后，利用双大马士革工艺在绝缘底层214上形成包括至少三个绝缘层间结构的多层布线布置。
具体地，如图8A中所示，在绝缘底层214上形成最下面的或第一绝缘层间结构216。在该实施例中，第一绝缘层间结构216由形成在绝缘底层214上的蚀刻停止层216A、形成在蚀刻停止层216A上的低-k绝缘层216B和形成在低-k绝缘层216B上的薄保护层216C构成。
类似于上述的生产方法的第一实施例，蚀刻停止层216A由氮化硅(SiN)、SiCN等制成，并且可以采用适当的化学气相沉积(CVD)工艺来形成该蚀刻停止层216A。
另外，低-k绝缘层216B由SiOCH制成，并且可以采用适当的CVD工艺或涂覆/烘焙工艺来形成该低-k绝缘层216B。类似于上述的生产方法的第一实施例，可以用其他的低-k材料例如L-OX(注册商标：梯形氢化硅氧烷)、SiOC、SiOF、HSQ(氢-倍半硅氧烷)、MSQ(甲基-倍半硅氧烷)等来制作低-k绝缘层216B。
薄保护层216C可以由二氧化硅构成，并且可以采用适当的CVD工艺来形成薄保护层216C。应指出，制备薄保护层216C是因为上面所述的原因。
在形成第一绝缘层间结构216后，按照与参照图1B至1G所描述的基本上相同的方式，在第一绝缘层间结构216中形成用于硅晶片上的半导体芯片区的铜加固图形和铜布线布局图形。铜加固图形包括多个加固元件，其中一个用标记218表示。应指出，在图8A中，标记220表示阻挡金属层。另外，应指出，在图8A中未示出所述的布线布局图形。
在第一绝缘层间结构216中形成加固图形和布线布局图形后，如图8B所示，在第一绝缘层间结构216上顺序形成第二和第三绝缘层间结构222和224。第二绝缘层间结构222由第一绝缘层间结构216上的蚀刻停止层或防金属扩散层222A、形成在蚀刻停止层222A上的低-k绝缘层222B和形成在低-k绝缘层222B上的薄保护层222C构成。第三绝缘层间结构224由第二绝缘层间结构222上的蚀刻停止层或防金属扩散层224A、形成在蚀刻停止层224A上的低-k绝缘层222B和形成在低-k绝缘层224B上的薄保护层224C构成。应指出，蚀刻停止层30A也用作防金属扩散层，从而防止铜从第一绝缘层间结构16的铜布线布局图形和铜加固图形(28)扩散到低-k绝缘层30B中。
在形成第二和第三绝缘层间结构222和224后，如图8C中所示，在第三绝缘层间结构224上形成光刻胶层226，并利用光刻工艺和蚀刻工艺对其进行构图并制作成光掩模层。即，被构图的光刻胶层或光掩模层32具有形成在其中的、位于硅晶片上的半导体芯片区上方的多组孔。每组孔的一部分对应于要在第二绝缘层间结构222中形成并且要被连接到形成在第一绝缘层间结构216中的相应布线布局图形的通路栓塞，孔的剩余部分对应于要在第二绝缘层间结构222中形成并且要被连接到加固图形的加固元件(218)的接合栓塞。应指出，在图8C中，与要被连接到加固元件218的接合栓塞之一对应的孔用标记228表示。
在形成被构图的光刻胶层或光掩模层226后，对第三绝缘层间结构224进行低能级下的干法蚀刻工艺或各向异性蚀刻工艺，其中在薄保护层224C和低-k绝缘层224B中形成分别与光掩模层226的多组孔对应的多组孔，如图8D中典型地示出的那样。应指出，在图8D中，对应于孔228(图8C)的孔用标记230表示。然后，再对第三绝缘层间结构224进行高能级下的干法蚀刻工艺或各向异性蚀刻工艺，并且从孔(230)的底部去除蚀刻停止层224A，如图8E中典型地示出的那样。
接着，对第二绝缘层间结构222进行低能级下的干法蚀刻工艺或各向异性蚀刻工艺，其中孔(230)更深地穿入第二绝缘层间结构222，从而延伸到蚀刻停止层222A，如图8F所示。
然后，从第三绝缘层间结构224去除光掩模层226。然后，如图8G中所示，在第三绝缘层间结构224上形成光刻胶层232，并利用光刻工艺和蚀刻工艺对其进行构图并制作成光掩模层。即，被构图的光刻胶层或光掩模层232具有形成在其中的、位于硅晶片上的半导体芯片区上方的多组开口。每组开口的一部分对应于要在第三绝缘层间结构224中形成的、位于硅晶片上的相应半导体芯片区上方的布线布局图形，开口的剩余部分对应于要在第三绝缘层间结构224中形成的、位于半导体芯片区上方的加固图形。应指出，加固图形包括多个加固元件，在图8G中，对应于加固元件之一的开口用标记234表示。
在形成被构图的光刻胶层或光掩模层232后，对第三绝缘层间结构224进行低能级下的干法蚀刻工艺或各向异性蚀刻工艺，其中在薄保护层224C和低-k绝缘层224B中形成对应于光掩模层232的多组开口的多组沟槽，如图8H中典型地示出的那样。应指出，在图8H中，对应于开口234(图8G)的沟槽用标记236表示。
然后，再对第三绝缘层间结构224进行高能级下的干法蚀刻工艺或各向异性蚀刻工艺，从沟槽(236)的底部去除蚀刻停止层224A，并从沟槽(230)的底部去除蚀刻停止层222A，如图8I中典型地示出的那样。
然后，从第三绝缘层间结构224去除光掩模层232，然后对被构图的绝缘层间结构222和224进行溅射处理，其中，在第三绝缘层间结构224上形成阻挡金属层238，如图8J中典型地示出的那样，孔(230)和沟槽(236)的侧壁面和底壁面被阻挡金属层238覆盖。应指出，与阻挡金属层24类似，阻挡金属层238可以由上述的各种金属材料和金属化合物材料中的任一种构成。
在形成阻挡金属层238后，在阻挡金属层238上形成铜(Cu)层240，使得所有的孔(230)和沟槽(236)中充满铜(Cu)，如图8K中典型地示出的那样。具体地，首先，利用溅射工艺在阻挡金属层238上形成铜(Cu)籽晶层，然后利用电镀工艺形成Cu层240，其中Cu籽晶层用作阴极。然后，对Cu层240进行退火处理，以便结晶。
在完成退火处理后，将硅晶片置入化学机械抛光(CMP)装置中，Cu层240和阻挡金属层238均被进行化学机械抛光，以便从其上去除多余的金属(Cu和例如Ti)，从而在硅晶片上的每个半导体区上方的第二和第三绝缘层间结构222和224中形成带有铜通路栓塞的铜布线布局图形和带有铜接合栓塞的铜加固图形，如图8L中典型地示出的那样。应指出，在图8L中，接合栓塞之一用标记242表示，而加固元件之一用标记244表示。
在上述的实施例中，尽管加固元件和接合栓塞由铜(Cu)制成，也可以采用其他的金属材料如钨(W)等来制作加固元件。另外，不需要用相同的金属材料来制作加固元件和接合栓塞。例如，当加固元件由铜制成时，可以用如钨来制作接合栓塞。
最后，本领域的技术人员可以理解，以上是对方法和器件的优选实施例的描述，在不偏离本发明的范围和精神的情况下可以作出各种变动和修改。

Claims (17)

1.一种半导体器件，包括：
半导体衬底(10；114；146；182；210)，具有制作在其中的电子元件；
形成在所述半导体器件上的绝缘底层(14；118；150；186；214)；和
构建在所述绝缘底层半导体衬底上的多层布线布置，
其中所述的多层布线布置包括至少三个绝缘层间结构(16，30，44，50，56，62，68，74，80，86；124，126，128，130，132，134，136，138，140；158，160，162，164，166，168，170，172，174；190，192，194，196，198，200，202，204，206；216，222，224)：形成在所述绝缘底层上的第一绝缘层间结构(16；124；158；190；216)；第二绝缘层间结构(30；126；160；192；222)；和形成在所述第一绝缘层间结构上的第三绝缘层间结构(44；128；162；194；224)，所述第一、第二和第三绝缘层间结构中的每一个绝缘层间结构包括低-k绝缘层(16B，30B，44B；124B，126B，128B；158，160，162；190，192，194；216，222，224)，所述第一和第三绝缘层间结构中的每一个绝缘层间结构具有形成在其中的至少一个加固元件(28，48；1241，1281；158A1，158A2，162A1，162A2；190A，194A；218，244)，所述第二绝缘层间结构具有形成在其中的接合栓塞(42；1261；160A1，160A2；192A；242)，所述第一和第三绝缘层间结构的加固元件通过所述接合栓塞互相连接。
2.如权利要求1所述的半导体器件，其中所述加固元件(28，48；1241，1281；148A1，128A2，162A1，162A2；190A，194A；218，244)与所述接合栓塞(42；1261；160A1，160A2；192A；242)限定了一个延伸通过所述第一、第二和第三绝缘层间结构(16，124，158，216；30，126，160，222；44，128，162，224)的加固柱。
3.如权利要求2所述的半导体器件，其中在所述多层布线布置(122，156)中限定多个加固柱，使所述多个加固柱延伸通过所述第一、第二和第三绝缘层间结构(16，124，158，216；30，126，160，222；44，128，162，224)。
4.如权利要求3所述的半导体器件，其中所述多层布线布置还包括一个具有形成在其中的多个电极焊盘(90，180)的最上面的绝缘层间结构，且所述加固柱布置在所述多层布线布置中的每个所述电极焊盘周围。
5.如权利要求4所述的半导体器件，其中包括在所述加固柱的两个相邻加固柱中的加固元件被互相结合在一起，从而产生一个梁状的加固元件(170A)。
6.如权利要求3所述的半导体器件，其中所述加固柱整体均匀地分布在所述多层布线布置中。
7.如权利要求3所述的半导体器件，其中所述加固柱沿着所述多层布线布置的边缘密集地布置。
8.如权利要求3所述的半导体器件，其中所述加固柱在所述多层布线布置的角部区域密集地布置。
9.如权利要求1所述的半导体器件，其中所述多层布线布置还包括具有形成在其中的氧化物绝缘层(62B’，68B’，80B’)的至少一个氧化物绝缘层间结构(62’，68’，80’)，且所述至少一个氧化物绝缘层间结构设置在所述至少三个绝缘层间结构(16，30，44)上面。
10.如权利要求9所述的半导体器件，其中所述至少一个氧化物绝缘层间结构(62’，68’，80’)具有形成在其中的布线布局图形，且所述布线布局图形的一部分(94，96)位于通过交替地连接加固元件(28，48)和接合栓塞(42)而限定的加固柱上面。
11.如权利要求1所述的半导体器件，其中所述绝缘底层(14，118，150)具有形成在其中的接合栓塞(98；120；1521，1522)，所述接合栓塞的一端连接到所述半导体衬底(10，114，146)，所述接合栓塞的另一端连接到形成在所述第一绝缘层间结构(16，124，158)中的加固元件。
12.如权利要求1所述的半导体器件，其中所述多层布线布置(122)还包括形成在所述第三绝缘层间结构(136)上的第四绝缘层间结构(138)，所述第四绝缘层间结构(138)包括低-k绝缘层(138B)，所述第四绝缘层间结构(138)具有形成在其中的接合栓塞(1381)，该接合栓塞(1381)与形成在所述第二绝缘层间结构中的接合栓塞形成非对准关系，形成在所述第三绝缘层间结构(136)中的加固元件被形成为细长的加固元件(1361)，形成在所述第二绝缘层间结构(134)中的接合栓塞(1341)被连接到所述细长的加固元件(1361)的一端，形成在所述第四绝缘层间结构(138)中的接合栓塞(1381)被连接到所述细长的加固元件(1361)的另一端。
13.如权利要求1所述的半导体器件，其中形成在所述第一和第三绝缘层间结构(190，194)中的每个加固元件被形成为沿着所述多层布线布置的边缘延伸的框架状加固元件(190A，194A)，形成在所述第二绝缘层间结构(192)中的接合栓塞被形成为沿着所述多层布线布置的边缘延伸的框架状接合栓塞(192A)，所述框架状加固元件(190A，194A)比所述框架状接合栓塞厚，所述框架状加固元件(190A，194A)和所述框架状接合栓塞(192A)限定了一个延伸通过所述第一、第二和第三绝缘层间结构(190，192，194)的加固壁。
14.如权利要求13所述的半导体器件，其中所述绝缘底层(186)具有形成在其中的框架状接合栓塞(187)，且所述框架状接合栓塞与形成在所述第二绝缘层间结构(192A)中的框架状接合栓塞具有基本上相同的轮廓，并且所述框架状接合栓塞与所述半导体衬底(182)和形成在所述第一绝缘层间结构(190)中的所述框架状加固元件(190A)连接。
15.一种用于制造半导体器件的生产方法，包括以下步骤：
制备具有制作在其中的电子元件的半导体衬底(10，114，146，182)；
在所述半导体衬底上形成绝缘底层(14；118；150；186)；
在所述绝缘底层上形成第一绝缘层间结构(16；124；158；190)，所述第一绝缘层间结构包括低-k绝缘层(16B；124B；158；190)；
在所述第一绝缘层间结构的低-k绝缘层中形成加固元件(28；1241；158A1，158A2；190A)，同时在其中形成布线布局图形(1242；158B1，158B2，158B3，158B4)；
在所述第一绝缘层间结构上形成第二绝缘层间结构(30；126；160；192)，所述第二绝缘层间结构包括低-k绝缘层(30B；126B；160；192)；
在所述第二绝缘层间结构的低-k绝缘层中形成接合栓塞(42；1261；160A1，160A2；192A)，同时在其中形成通路栓塞，所述接合栓塞被连接到形成在所述第一绝缘层间结构中的加固元件；
在所述第二绝缘层间结构上形成第三绝缘层间结构(44；128；162；194)，所述第三绝缘层间结构包括低-k绝缘层(44B；128B；162；194)；以及
在所述第三绝缘层间结构的低-k绝缘层中形成加固元件(48；1281；162A1，162A2；194A)，同时在其中形成布线布局图形(1282；162B1，162B2)，形成在所述第三绝缘层间结构中的所述加固元件被连接到形成在所述第二绝缘层间结构中的接合栓塞。
16.如权利要求15所述的生产方法，还包括下面的步骤：在所述绝缘底层(14，118，150，186)中形成接合栓塞(98；120；1521，1522；187)，同时在其中形成接触栓塞(1541，1542，1543)，以将所述电子元件电连接到形成在所述第一绝缘层间结构(16；124；158；190)中的布线布局图形，形成在所述绝缘层间结构中的接合栓塞与所述半导体衬底和形成在所述第一绝缘层间结构中的加固元件连接。
17.一种用于制造半导体器件的生产方法，包括以下步骤：
制备具有制作在其中的电子元件的半导体衬底(210)；
在所述半导体衬底上形成绝缘底层(214)；
在所述绝缘底层上形成第一绝缘层间结构(224)，所述第一绝缘层间结构包括低-k绝缘层(224B)；
在所述第一绝缘层间结构的低-k绝缘层中形成加固元件(218)，同时在其中形成布线布局图形；
在所述第一绝缘层间结构上顺序形成第二绝缘层间结构(222)和第三绝缘层间结构(224)，所述第二和第三绝缘层间结构中的每一个绝缘层间结构包括低-k绝缘层(222B，224B)；以及
在所述第二和第三绝缘层间结构的各低-k层中形成接合栓塞(242)和加固元件(244)，同时在其中形成通路栓塞和布线布局图形，所述接合栓塞被连接到形成在所述第一绝缘层间结构中的加固元件。
CNB2004100883063A 2003-11-06 2004-11-08 具有带加固图形的多层布线布置的半导体器件及生产方法 Expired - Fee Related CN100388476C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003377040 2003-11-06
JP2003377040A JP2005142351A (ja) 2003-11-06 2003-11-06 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008100871168A Division CN101256988B (zh) 2003-11-06 2004-11-08 具有带加固图形的多层布线布置的半导体器件

Publications (2)

Publication Number Publication Date
CN1614775A true CN1614775A (zh) 2005-05-11
CN100388476C CN100388476C (zh) 2008-05-14

Family

ID=34431311

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100883063A Expired - Fee Related CN100388476C (zh) 2003-11-06 2004-11-08 具有带加固图形的多层布线布置的半导体器件及生产方法
CN2008100871168A Expired - Fee Related CN101256988B (zh) 2003-11-06 2004-11-08 具有带加固图形的多层布线布置的半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008100871168A Expired - Fee Related CN101256988B (zh) 2003-11-06 2004-11-08 具有带加固图形的多层布线布置的半导体器件

Country Status (4)

Country Link
US (1) US7199042B2 (zh)
EP (1) EP1530236A3 (zh)
JP (1) JP2005142351A (zh)
CN (2) CN100388476C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051360A (zh) * 2013-03-12 2014-09-17 瑞萨电子株式会社 半导体器件及布局设计系统

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
JP2006196668A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 半導体装置及びその製造方法
JP5066836B2 (ja) * 2005-08-11 2012-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
WO2008068805A1 (ja) * 2006-11-30 2008-06-12 Fujitsu Microelectronics Limited 半導体装置、半導体装置の製造方法および多層配線の設計方法
US7563719B2 (en) * 2007-03-15 2009-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene process
CN101630667A (zh) 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和系统
JP5646948B2 (ja) * 2010-10-19 2014-12-24 ローム株式会社 半導体装置
WO2019012854A1 (ja) * 2017-07-13 2019-01-17 富士電機株式会社 半導体装置
JP7085417B2 (ja) 2018-06-25 2022-06-16 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226339A (ja) * 1992-01-28 1993-09-03 Nec Corp 樹脂封止半導体装置
JPH11307633A (ja) * 1997-11-17 1999-11-05 Sony Corp 低誘電率膜を有する半導体装置、およびその製造方法
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2910713B2 (ja) * 1996-12-25 1999-06-23 日本電気株式会社 半導体装置の製造方法
JP2974022B1 (ja) 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
US6037668A (en) * 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure
JP2000223492A (ja) * 1999-01-29 2000-08-11 Nec Corp 多層配線を有する半導体装置の製造方法
TW430935B (en) 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
JP3329380B2 (ja) 1999-09-21 2002-09-30 日本電気株式会社 半導体装置およびその製造方法
JP2001168093A (ja) 1999-12-09 2001-06-22 Sharp Corp 半導体装置
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6576550B1 (en) * 2000-06-30 2003-06-10 Infineon, Ag ‘Via first’ dual damascene process for copper metallization
JP4050876B2 (ja) * 2001-03-28 2008-02-20 富士通株式会社 半導体集積回路装置とその製造方法
FR2824954A1 (fr) * 2001-05-18 2002-11-22 St Microelectronics Sa Plot de connexion d'un circuit integre
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP2003045876A (ja) * 2001-08-01 2003-02-14 Seiko Epson Corp 半導体装置
US6650010B2 (en) * 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips
JP2003258085A (ja) * 2002-02-27 2003-09-12 Fujitsu Ltd 配線構造及びその形成方法
JP3813562B2 (ja) * 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法
JP2004071705A (ja) * 2002-08-02 2004-03-04 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2004172169A (ja) * 2002-11-15 2004-06-17 Toshiba Corp 半導体装置
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051360A (zh) * 2013-03-12 2014-09-17 瑞萨电子株式会社 半导体器件及布局设计系统
CN104051360B (zh) * 2013-03-12 2018-07-24 瑞萨电子株式会社 半导体器件及布局设计系统

Also Published As

Publication number Publication date
EP1530236A2 (en) 2005-05-11
JP2005142351A (ja) 2005-06-02
EP1530236A3 (en) 2006-11-02
CN100388476C (zh) 2008-05-14
US20050101117A1 (en) 2005-05-12
CN101256988B (zh) 2010-10-20
CN101256988A (zh) 2008-09-03
US7199042B2 (en) 2007-04-03

Similar Documents

Publication Publication Date Title
CN1290186C (zh) 半导体器件及其制造方法
CN1096116C (zh) 半导体器件及其制造方法
CN1231970C (zh) 半导体器件
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1956173A (zh) 半导体器件以及其制造方法
CN1701418A (zh) 半导体器件的制造方法、半导体晶片及半导体器件
CN101047170A (zh) 半导体装置及其制造方法
CN1670953A (zh) 半导体装置
CN1416170A (zh) 半导体装置及其制造方法
CN1893070A (zh) 有利于提高抗水性和抗氧化性的半导体器件
CN1536660A (zh) 半导体器件及其制造方法
CN1835226A (zh) 半导体器件及其制造方法
CN1601727A (zh) 中间芯片模块、半导体器件、电路基板、电子设备
CN1826687A (zh) 布线结构及其制造方法
CN1452244A (zh) 半导体器件
CN1725511A (zh) 半导体器件及其制造方法
CN1519924A (zh) 半导体器件及其制造方法
CN1510748A (zh) 具有多层互连结构的半导体器件及其制造方法
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法
CN1560922A (zh) 电子部件和半导体装置及其制造方法、电路基板及电子设备
CN1155072C (zh) 具有沟槽隔离结构的半导体器件及其制造方法
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
CN1841719A (zh) 多层接线板及其制造方法
CN1444279A (zh) 半导体器件及其制作方法
CN1722414A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20131108