CN1893034A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1893034A
CN1893034A CNA2006101101931A CN200610110193A CN1893034A CN 1893034 A CN1893034 A CN 1893034A CN A2006101101931 A CNA2006101101931 A CN A2006101101931A CN 200610110193 A CN200610110193 A CN 200610110193A CN 1893034 A CN1893034 A CN 1893034A
Authority
CN
China
Prior art keywords
film
interconnection
interlayer dielectric
layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101101931A
Other languages
English (en)
Other versions
CN100479133C (zh
Inventor
宫森雄壱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1893034A publication Critical patent/CN1893034A/zh
Application granted granted Critical
Publication of CN100479133C publication Critical patent/CN100479133C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体器件，其包括在通过堆叠互连层和层间绝缘膜所形成的多层互连上方的焊盘，该半导体器件包括保护部件，其在焊盘的外周边下方以连续的方式形成并具有防潮性，保护部件包围在焊盘下面的层间绝缘膜。

Description

半导体器件
技术领域
本发明涉及一种半导体器件，其不会受到在焊盘中所产生的裂缝的不利影响并且不需要增加元件区。
现有技术
发展了半导体器件的微型化，以便得到更高的操作速度和更高的集成度。随着微型化的发展，促进了用于耦合元件的多层互连(multilevelinterconnects)的开发。随着微型化程度和互连的集成度提高，互连的电压降和RC延迟的影响变得不可被忽略。因此，作为对抗此的措施，希望减少互连材料的电阻和互连之间的电容。
因此，开始流行这样一种结构，其中分别取代现有技术中所使用的铝和二氧化硅(SiO2)膜，利用铜作为互连材料，利用低介电常数膜(低-k膜)作为互连之间的层间膜。主要是通过所谓的金属镶嵌法(damascene method)形成利用铜和低-k膜的结合的多层互连结构。在该方法中，在层间膜中形成沟槽(和接触孔)。随后，在沟槽中形成抵抗铜的扩散阻挡层，并在扩散阻挡层上淀积铜、接着通过化学机械抛光(CMP)除去层间膜上多余的铜。
该互连形成步骤适当的重复导致形成了多层互连结构。然而，如果低-k膜吸潮湿，那么其介电常数和互连之间的漏电流量增加。因此，低-k膜提供有对抗潮湿的措施。用于提供具有抵抗潮湿的措施的低-k膜的方法的一个例子是护环(guard ring)，设置护环以防止从通过解理晶片所得到的个体解理芯片的侧表面吸收潮湿。
半导体器件被解理成个体的芯片，然后受到封装，以便被做为产品而运输。针对晶片进行用于解理的准备、操作测试、特性测试、以及测量和评估。作为用于使半导体器件电耦合到这些测试中的测量装置上的方法，通常采用这样一种方法，其中使探针接触为互连层所提供的焊盘。为确保接触，施加适当的负载给探针，而该负载施加常在焊盘下面的层间膜中产生裂缝(焊盘裂缝)。裂缝的出现导致了使水通过作为侵入路径的焊盘裂缝侵入芯片的问题。作为应对该问题的措施，例如，在日本专利特开号No.2004-297022中公开了一种方法，其中也形成了用于焊盘的护环。
发明内容
然而，在焊盘的外周边(outer periphery)设置护环的这种结构带来这样一个问题，即护环的设置导致了元件区的增加。此外，裂缝不会完全与电路部分层间膜隔离，因此不会实现彻底预防潮湿吸收。如果存在这种潮湿吸收路径，那么当在焊盘中产生裂缝时，就会发生潮湿吸收。这导致了层间膜的介电常数增加和互连之间漏电流量的增加的问题。
本发明需要即使在焊盘中产生裂缝，但在不增加元件区的情况下，防止在电路部分层间膜中出现裂缝，由此解决层间膜的介电常数增加和互连之间漏电流量的增加的问题。
根据本发明的实施例，提供了半导体器件，其包括在通过堆叠互连层和层间绝缘膜所形成的多层互连上方的焊盘。本发明第一实施例的半导体器件包括保护部件，其在焊盘的外周边下方以连续的方式形成并具有防潮性。保护部件包围在焊盘下面的层间绝缘膜。本发明第二实施例的半导体器件包括与焊盘的下表面连接并具有防潮性的保护层。
在半导体器件中，提供具有防潮性的保护部件或保护层，使得即使在焊盘下面的层间膜中产生裂缝且层间膜吸收潮湿时，潮湿吸收的影响也会保持在焊盘下面的层间膜内部，并且潮湿不会渗入焊盘下面的层间膜的外部。由于提供了具有防潮性的保护部件或保护层，所以即使当焊盘由于探针接触到其上等而受到裂缝损坏时，具有防潮性的保护部件或保护层阻挡了已经进入焊盘下面所形成的层间绝缘膜的水等。
在根据第一和第二实施例的半导体器件中，通过保护部件包围焊盘下面的层间绝缘膜，保护部件在焊盘的外周边下方以连续的方式形成并具有防潮性(moisture resistance)。因此，即使当焊盘由于探针接触到其上而在焊盘中产生裂缝时，具有防潮性的保护部件或保护层也可以阻挡已经进入焊盘下面所形成的层间绝缘膜的水等。从而，避免水渗入由保护部件包围的区域的外部或渗入保护层的外部，其能够保持在焊盘下面的层间绝缘膜之外所形成的电路部分层间绝缘膜的性能特性。由此，取得了一个优势，在不涉及面积增加的情况下，能抑制特性恶化和可靠性恶化，例如在电路部分中互连之间的电容和互连之间的泄漏电流量的增加。
此外，在包括与焊盘的下表面连接并具有防潮性的保护层的半导体器件中，即使当焊盘由于探针接触到其上而在焊盘中产生裂缝时，保护层也可阻挡裂缝的发展，其能够保持在焊盘下面的层间绝缘膜之外所形成的电路部分层间绝缘膜的性能特性。由此，取得了一个优势，在不涉及面积增加的情况下，能抑制特性恶化和可靠性恶化，例如在电路部分中互连之间的电容和互连之间的泄漏电流量的增加。
附图说明
图1是根据本发明第一实施例的半导体器件的结构的示意截面图；
图2是根据第一实施例的半导体器件的平面布局图；
图3是根据本发明第二实施例的半导体器件的结构的示意截面图；
图4是根据第二实施例的半导体器件的平面布局图；
图5是根据本发明第三实施例的半导体器件的结构的示意截面图；
图6是根据第三实施例的半导体器件的平面布局图；
图7是根据本发明第四实施例的半导体器件的结构的示意截面图；
图8是根据第四实施例的半导体器件的平面布局图；
图9是根据本发明第五实施例的半导体器件的结构的示意截面图；
图10是根据第五实施例的半导体器件的平面布局图；
图11是根据本发明第六实施例的半导体器件的结构的示意截面图；
图12是根据第六实施例的半导体器件的平面布局图；
图13A至13G示出了用于第一实施例的半导体器件的制造步骤的截面图；以及
图14A至14F示出了用于第三实施例的半导体器件的制造步骤的截面图。
具体实施方式
下面将参考图1的示意结构截面图和图2的平面布局图来介绍根据本发明第一实施例的半导体器件。
参考图1，在半导体衬底11上形成绝缘膜12。例如硅衬底用作半导体衬底11，并且尽管图中没有示例，但在其上仍形成了半导体元件、例如晶体管和电容器、下部互连等。例如，通过淀积二氧化硅(SiO2)膜到500nm的厚度来形成绝缘膜12。
在绝缘膜12上形成其中形成了第一互连层21的第一互连层间绝缘膜13。在第一互连层间绝缘膜13上形成其中形成了与第一互连层21连接的第一接触层31的第一接触层间绝缘膜23。在第一接触层间绝缘膜23上形成其中形成了与第一接触层31连接的第二互连层41的第二互连层间绝缘膜33。在第二互连层间绝缘膜33上形成其中形成了与第二互连层41连接的第二接触层51的第二接触层间绝缘膜43。
在第二接触层间绝缘膜43上形成焊盘61。此外，形成有保护部件71，其包围在焊盘61下面的各层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33和第一接触层间绝缘膜23)，以便密封这些膜。保护部件71包括底部部分72和壁部分73。底部部分72由第一互连层21形成。壁部分73用于使底部部分72与焊盘61耦合，并且包围焊盘61下面的各层间绝缘膜，并由第一接触层31、第二互连层41和第二接触层51形成。以这种方式，保护部件71具有多层结构。此外，保护部件71由具有非常高防潮性以致使水不能渗入保护部件71的材料构成。更具体地，其由用于上述互连层和接触层的金属材料或金属化合物材料形成。
优选以在平面布局图中观察时(参看图2)壁部分73与焊盘61的外部周边相邻的这种方式来形成壁部分73。
下面将介绍各部件的详细情况的一个例子。
通过依次淀积50nm厚度的氮化硅(SiN)膜14、150nm的低-k膜15(碳氧化硅(SiOC)膜)、以及150nm的二氧化硅(SiO2)膜16来形成第一互连层间绝缘膜13。
在第一互连层间绝缘膜13中形成第一互连沟槽17。在第一互连沟槽17中，形成阻挡金属膜18，并通过在沟槽中埋入铜(Cu)在其上形成第一互连层21。通过淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜18。
通过依次淀积氮化硅(SiN)膜24、低-k膜25(碳氧化硅(SiOC)膜)、以及二氧化硅(SiO2)膜26来形成第一接触层间绝缘膜23。在第一接触层间绝缘膜23中，形成与第一互连层21连接的第一接触孔27。在第一接触孔27内，通过用铜(Cu)填充孔27来形成第一接触层31，二者之间为阻挡金属膜28。
通过依次淀积50nm厚度的氮化硅(SiN)膜34、150nm的低-k膜35(碳氧化硅(SiOC)膜)、以及150nm的二氧化硅(SiO2)膜36来形成第二互连层间绝缘膜33。
在第二互连层间绝缘膜33中形成第二互连沟槽37。在第二互连沟槽37中，形成阻挡金属膜38，并通过在沟槽中埋入铜(Cu)在其上形成第二互连层41。通过淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜38。
通过依次淀积氮化硅(SiN)膜44、低-k膜45(碳氧化硅(SiOC)膜)、以及二氧化硅(SiO2)膜46来形成第二接触层间绝缘膜43。在第二接触层间绝缘膜43中，形成与第二互连层41连接的第二接触孔47。在第二接触孔47内，通过用铜(Cu)填充孔47来形成第二接触层51，二者之间为阻挡金属膜48。
通过淀积钛(Ti)膜62到50nm的厚度，并随后在其上淀积铝(Al)膜63到500nm的厚度来形成焊盘61。
在第二接触层间绝缘膜43上，形成覆盖焊盘61的钝化膜81。焊盘开口82形成在焊盘61上方的钝化膜81中。通过淀积氮化硅(SiN)膜到500nm的厚度来形成钝化膜81。
在半导体器件1中，保护部件71和焊盘61密封了焊盘61下面的各层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33和第一接触层间绝缘膜23)。因此，即使当由于接触到其上面的探针等在焊盘61中产生裂缝时，具有防潮性的保护部件71也阻挡了进入焊盘61下面所形成的层间绝缘膜的水等，保护部件71阻止水渗入由保护部件71包围的区域的外部。因此，能够保持在焊盘61和保护部件71外部所形成的电路部分层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33、第一接触层间绝缘膜23和第一互连层间绝缘膜13)的性能特性。从而，取得了一个优势，在不涉及面积增加的情况下，能抑制特性恶化和可靠性恶化，例如在电路部分中互连之间的电容和互连之间的泄漏电流量的增加。
下面将参考图3的示意结构截面图和图4的平面布局图来介绍根据本发明第二实施例的半导体器件。
参考图3，在半导体衬底11上形成绝缘膜12。例如硅衬底用作半导体衬底11，并且尽管图中没有示例，但在其上仍形成了半导体元件、例如晶体管和电容器、下部互连等。例如，通过淀积二氧化硅(SiO2)膜到500nm的厚度来形成绝缘膜12。
在绝缘膜12上形成其中形成了第一互连层21的第一互连层间绝缘膜13。在第一互连层间绝缘膜13上形成其中形成了与第一互连层21连接的第一接触层31的第一接触层间绝缘膜23。在第一接触层间绝缘膜23上形成其中形成了与第一接触层31连接的第二互连层41的第二互连层间绝缘膜33。在第二互连层间绝缘膜33上形成其中形成了与第二互连层41连接的第二接触层51的第二接触层间绝缘膜43。
在第二接触层间绝缘膜43上形成焊盘61。此外，形成有保护部件71，其包围焊盘61下面的各层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33和第一接触层间绝缘膜23)。保护部件71包括底部部分72和壁部分73。底部部分72由第一互连层21形成。壁部分73用于使底部部分72与焊盘61耦合，并且包围焊盘61下面的各层间绝缘膜，并由第一接触层31、第二互连层41和第二接触层51形成。以这种方式，保护部件71具有多层结构。此外，保护部件71由具有非常高防潮性以致使水不能渗入保护部件71的材料构成。更具体地，其由用于上述互连层和接触层的金属材料或金属化合物材料形成。
在壁部分73内，形成例如由第二互连层41形成的中间保护层74。中间保护层74的侧壁周边连续连接壁部分73。换句话说，中间保护层74的侧壁周边形成了壁部分73。此外，在底部部分72和中间保护层74之间形成了分隔壁75，在中间保护层74和焊盘61之间形成了分隔壁76。当在平面布局图中观察时，分隔壁75和76具有格栅(lattice)形状。分隔壁75由第一接触层31形成，分隔壁76由第二接触层51形成。两个壁的线宽和线距分别是例如0.5μm和0.5μm。与保护部件71相似，中间保护层74与分隔壁75和76由具有非常高防潮性以致使水不能渗入层74、壁75和76的材料构成。例如，它们由用于上述互连层和接触层的金属材料或金属化合物材料形成。代替格栅形状，分隔壁75和76可以形成为蜂巢形状(每个限定的空间是六边形)、或桁架(truss)形状(每个限定的空间是三角形)。
优选以在平面布局图中观察时(参看图4)壁部分73与焊盘61的外部周边相邻的这种方式来形成壁部分73。
下面将介绍各部件的详细情况的一个例子。
通过依次淀积50nm厚度的氮化硅(SiN)膜14、150nm的低-k膜15(碳氧化硅(SiOC)膜)、以及150nm的二氧化硅(SiO2)膜16来形成第一互连层间绝缘膜13。
在第一互连层间绝缘膜13中形成第一互连沟槽17。在第一互连沟槽17中，形成阻挡金属膜18，并通过在沟槽中埋入铜(Cu)在其上形成第一互连层21。通过淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜18。
通过依次淀积氮化硅(SiN)膜24、低-k膜25(碳氧化硅(SiOC)膜)、以及二氧化硅(SiO2)膜26来形成第一接触层间绝缘膜23。在第一接触层间绝缘膜23中，形成与第一互连层21连接的第一接触孔27。在第一接触孔27内，通过用铜(Cu)填充孔27来形成第一接触层31，二者之间为阻挡金属膜28。
通过依次淀积50nm厚度的氮化硅(SiN)膜34、150nm的低-k膜35(碳氧化硅(SiOC)膜)、以及150nm的二氧化硅(SiO2)膜36来形成第二互连层间绝缘膜33。
在第二互连层间绝缘膜33中形成第二互连沟槽37。在第二互连沟槽37中，形成阻挡金属膜38，并通过在沟槽中埋入铜(Cu)在其上形成第二互连层41。通过淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜38。
通过依次淀积氮化硅(SiN)膜44、低-k膜45(碳氧化硅(SiOC)膜)、以及二氧化硅(SiO2)膜46来形成第二接触层间绝缘膜43。在第二接触层间绝缘膜43中，形成与第二互连层41连接的第二接触孔47。在第二接触孔47内，通过用铜(Cu)填充孔47来形成第二接触层51，二者之间为阻挡金属膜48。
通过淀积钛(Ti)膜62到50nm的厚度，并随后在其上淀积铝(Al)膜63到500nm的厚度来形成焊盘61。
在第二接触层间绝缘膜43上，形成覆盖焊盘61的钝化膜81。焊盘开口82形成在焊盘61上方的钝化膜81中。通过淀积氮化硅(SiN)膜到500nm的厚度来形成钝化膜81。
在半导体器件1中，保护部件71和焊盘61密封了焊盘61下面的各层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33和第一接触层间绝缘膜23)。因此，即使当由于接触到其上面的探针等在焊盘61中产生裂缝时，具有防潮性的保护部件71阻挡了进入焊盘61下面所形成的层间绝缘膜的水等，保护部件71阻止水渗入由保护部件71包围的区域的外部。因此，能够保持在焊盘61和保护部件71外部所形成的电路部分层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33、第一接触层间绝缘膜23和第一互连层间绝缘膜13)的性能特性。从而，取得了一个优势，在不涉及面积增加的情况下，能抑制特性恶化和可靠性恶化，例如在电路部分中互连之间的电容和互连之间的泄漏电流量的增加。
此外，由于提供了中间保护层74与分隔壁75和76，即使当由于接触到其上的探针使焊盘61损坏时，也能抑制水的扩散。具体地，由于保护部件71、中间保护层74与分隔壁75和76分隔了层间绝缘膜，水渗入已损坏的焊盘61下面的层间绝缘膜，而由于其之间的中间保护层74与分隔壁75和76的作用，水不会渗入与已损坏的焊盘61下面的层间绝缘膜相邻的层间绝缘膜。尤其是，在每个分隔壁75和76中，在相同的接触层中排列大量的壁板，其提供了更高的防潮性。
下面将参考图5的示意结构截面图和图6的平面布局图来介绍根据本发明第三实施例的半导体器件。
参考图5，在半导体衬底11中形成元件隔离区91。半导体衬底11例如由硅衬底形成。尽管图中没有示例，但在半导体衬底11上仍形成了半导体元件、例如晶体管和电容器、栅电极层等。例如，一部分栅电极层92还形成在元件隔离区91上。设置有绝缘膜12，其中形成了与栅电极层92连接的下部接触层93。例如，通过淀积二氧化硅(SiO2)膜到500nm的厚度来形成绝缘膜12。
在绝缘膜12上形成其中形成了第一互连层21的第一互连层间绝缘膜13。在第一互连层间绝缘膜13上形成其中形成了与第一互连层21连接的第一接触层31的第一接触层间绝缘膜23。在第一接触层间绝缘膜23上形成其中形成了与第一接触层31连接的第二互连层41的第二互连层间绝缘膜33。在第二互连层间绝缘膜33上形成其中形成了与第二互连层41连接的第二接触层51的第二接触层间绝缘膜43。
在第二接触层间绝缘膜43上形成焊盘61。此外，形成有保护部件71，其包围在焊盘61下面的各层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33、第一接触层间绝缘膜23、第一互连层间绝缘膜13和绝缘膜12)。保护部件71包括底部部分72和壁部分73。底部部分72由在元件隔离区91上面的栅电极层92形成。壁部分73用于使底部部分72与焊盘61耦合，并且包围焊盘61下面的各层间绝缘膜以由此密封这些膜。壁部分73由下部接触层93、第一互连层21、第一接触层31、第二互连层41和第二接触层51形成。以这种方式，保护部件71具有多层结构。此外，保护部件71由具有非常高防潮性以致使水不能渗入保护部件71的材料构成。更具体地，其由用于上述互连层和接触层的金属材料或金属化合物材料形成。
优选以在平面布局图中观察时(参看图6)壁部分73与焊盘61的外部周边相邻的这种方式来形成壁部分73。
下面将介绍各部件的详细情况的一个例子。
通过依次淀积50nm厚度的氮化硅(SiN)膜14、150nm的低-k膜15(碳氧化硅(SiOC)膜)、以及150nm的二氧化硅(SiO2)膜16来形成第一互连层间绝缘膜13。
在第一互连层间绝缘膜13中形成第一互连沟槽17。在第一互连沟槽17中，形成阻挡金属膜18，并通过在沟槽中埋入铜(Cu)在其上形成第一互连层21。通过淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜18。
通过依次淀积氮化硅(SiN)膜24、低-k膜25(碳氧化硅(SiOC)膜)、以及二氧化硅(SiO2)膜26来形成第一接触层间绝缘膜23。在第一接触层间绝缘膜23中，形成与第一互连层21连接的第一接触孔27。在第一接触孔27内，通过用铜(Cu)填充孔27来形成第一接触层31，二者之间为阻挡金属膜28。
通过依次淀积50nm厚度的氮化硅(SiN)膜34、150nm的低-k膜35(碳氧化硅(SiOC)膜)、以及150nm的二氧化硅(SiO2)膜36来形成第二互连层间绝缘膜33。
在第二互连层间绝缘膜33中形成第二互连沟槽37。在第二互连沟槽37中，形成阻挡金属膜38，并通过在沟槽中埋入铜(Cu)在其上形成第二互连层41。通过淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜38。
通过依次淀积氮化硅(SiN)膜44、低-k膜45(碳氧化硅(SiOC)膜)、以及二氧化硅(SiO2)膜46来形成第二接触层间绝缘膜43。在第二接触层间绝缘膜43中，形成与第二互连层41连接的第二接触孔47。在第二接触孔47内，通过用铜(Cu)填充孔47来形成第二接触层51，二者之间为阻挡金属膜48。
通过淀积钛(Ti)膜62到50nm的厚度，并随后在其上淀积铝(Al)膜63到500nm的厚度来形成焊盘61。
在第二接触层间绝缘膜43上，形成覆盖焊盘61的钝化膜81。焊盘开口82形成在焊盘61上方的钝化膜81中。通过淀积氮化硅(SiN)膜到500nm的厚度来形成钝化膜81。
在半导体器件1中，保护部件71和焊盘61密封了焊盘61下面的各层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33、第一接触层间绝缘膜23、第一互连层间绝缘膜13和绝缘膜12)。因此，即使当由于接触到其上面的探针等在焊盘61中产生裂缝时，具有防潮性的保护部件71阻挡了进入焊盘61下面所形成的层间绝缘膜的水等，保护部件71阻止水渗入由保护部件71包围的区域的外部。因此，能够保持在焊盘61和保护部件71外部所形成的电路部分层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33、第一接触层间绝缘膜23、第一互连层间绝缘膜13和绝缘膜12)的性能特性。从而，取得了一个优势，在不涉及面积增加的情况下，能抑制特性恶化和可靠性恶化，例如在电路部分中互连之间的电容和互连之间的泄漏电流量的增加。
下面将参考图7的示意结构截面图和图8的平面布局图来介绍根据本发明第四实施例的半导体器件。
参考图7，在半导体衬底11中形成元件隔离区91。半导体衬底11例如由硅衬底形成。尽管图中没有示出，但在半导体衬底11上仍形成了半导体元件、例如晶体管和电容器、栅电极层等。例如，栅电极层92中的一部分也形成在元件隔离区91上。设置有绝缘膜12，其中形成了与栅电极层92连接的下部接触层93。例如，通过淀积二氧化硅(SiO2)膜到500nm的厚度来形成绝缘膜12。
在绝缘膜12上形成其中形成了第一互连层21的第一互连层间绝缘膜13。在第一互连层间绝缘膜13上形成其中形成了与第一互连层21连接的第一接触层31的第一接触层间绝缘膜23。在第一接触层间绝缘膜23上形成其中形成了与第一接触层31连接的第二互连层41的第二互连层间绝缘膜33。在第二互连层间绝缘膜33上形成其中形成了与第二互连层41连接的第二接触层51的第二接触层间绝缘膜43。
在第二接触层间绝缘膜43上形成焊盘61。此外，形成有保护部件71，其包围在焊盘61下面的各层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33、第一接触层间绝缘膜23、第一互连层间绝缘膜13和绝缘膜12)。保护部件71包括底部部分72和壁部分73。底部部分72由在元件隔离区91上面的栅电极层92形成。壁部分73用于使底部部分72与焊盘61耦合，并且包围焊盘61下面的各层间绝缘膜。壁部分73由下部接触层93、第一互连层21、第一接触层31、第二互连层41和第二接触层51形成。以这种方式，保护部件71具有多层结构。此外，保护部件71由具有非常高防潮性以致使水不能渗入保护部件71的材料构成。更具体地，其由用于上述互连层和接触层的金属材料或金属化合物材料形成。
在壁部分73内，形成了分别由第二互连层41和第一互连层21形成的中间保护层74和77。中间保护层74和77的侧壁周围连续连接壁部分73。此外，在底部部分72和中间保护层77之间形成了分隔壁78，在中间保护层77和74之间形成了分隔壁75，在中间保护层74和焊盘61之间形成了分隔壁76。当在平面布局图中观察时，分隔壁78、75和76具有蜂巢形状(每个限定的空间是六边形)。在分隔壁78、75和76中，线宽度和每个边的长度都被设定成例如0.5μm。与保护部件71相似，中间保护层74和77与分隔壁78、75和76由具有非常高防潮性以致使水不能渗入层74和77以及壁78、75和76的材料构成。更具体地，它们由用于上述互连层和接触层的金属材料或金属化合物材料形成。代替蜂巢形状，分隔壁78、75和76可以形成为格栅形状、或桁架(truss)形状(每个限定的空间是三角形)。
优选以在平面布局图中观察时(参看图8)壁部分73与焊盘61的外部周边相邻的这种方式来形成壁部分73。
下面将介绍各部件的详细情况的一个例子。
通过依次淀积50nm厚度的氮化硅(SiN)膜14、150nm的低-k膜15(碳氧化硅(SiOC)膜)、以及150nm的二氧化硅(SiO2)膜16来形成第一互连层间绝缘膜13。
在第一互连层间绝缘膜13中形成第一互连沟槽17。在第一互连沟槽17中，形成阻挡金属膜18，并通过在沟槽中埋入铜(Cu)在其上形成第一互连层21。通过淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜18。
通过依次淀积氮化硅(SiN)膜24、低-k膜25(碳氧化硅(SiOC)膜)、以及二氧化硅(SiO2)膜26来形成第一接触层间绝缘膜23。在第一接触层间绝缘膜23中，形成与第一互连层21连接的第一接触孔27。在第一接触孔27内，通过用铜(Cu)填充孔27来形成第一接触层31，二者之间为阻挡金属膜28。
通过依次淀积50nm厚度的氮化硅(SiN)膜34、150nm的低-k膜35(碳氧化硅(SiOC)膜)、以及150nm的二氧化硅(SiO2)膜36来形成第二互连层间绝缘膜33。
在第二互连层间绝缘膜33中形成第二互连沟槽37。在第二互连沟槽37中，形成阻挡金属膜38，并通过在沟槽中埋入铜(Cu)在其上形成第二互连层41。通过淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜38。
通过依次淀积氮化硅(SiN)膜44、低-k膜45(碳氧化硅(SiOC)膜)、以及二氧化硅(SiO2)膜46来形成第二接触层间绝缘膜43。在第二接触层间绝缘膜43中，形成与第二互连层41连接的第二接触孔47。在第二接触孔47内，通过用铜(Cu)填充孔47来形成第二接触层51，二者之间为阻挡金属膜48。
通过淀积钛(Ti)膜62到50nm的厚度，并随后在其上淀积铝(Al)膜63到500nm的厚度来形成焊盘61。
在第二接触层间绝缘膜43上，形成覆盖焊盘61的钝化膜81。焊盘开口82形成在焊盘61上方的钝化膜81中。通过淀积氮化硅(SiN)膜到500nm的厚度来形成钝化膜81。
在半导体器件1中，保护部件71和焊盘61密封了焊盘61下面的各层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33、第一接触层间绝缘膜23、第一互连层间绝缘膜13和绝缘膜12)。因此，即使当由于接触到其上面的探针等在焊盘61中产生裂缝时，具有防潮性的保护部件71阻挡了进入焊盘61下面所形成的层间绝缘膜的水等，保护部件71阻止水渗入由保护部件71包围的区域的外部。因此，能够保持在焊盘61和保护部件71外部所形成的电路部分层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33、第一接触层间绝缘膜23、第一互连层间绝缘膜13和绝缘膜12)的性能特性。从而，取得了一个优势，在不涉及面积增加的情况下，能抑制特性恶化和可靠性恶化，例如在电路部分中互连之间的电容和互连之间的泄漏电流量的增加。
此外，由于提供了中间保护层74和77与分隔壁78、75和76，即使当由于接触到其上的探针使焊盘61损坏时，也能抑制水的扩散。具体地，由于保护部件71、中间保护层74和77与分隔壁78、75和76分隔开了层间绝缘膜，水渗入已损坏的焊盘61下面的层间绝缘膜，而由于其之间的中间保护层74和77与分隔壁78、75和76的作用，水不会渗入与已损坏的焊盘61下面的层间绝缘膜相邻的层间绝缘膜。尤其是，在每个分隔壁78、75和76中，在相同的接触层中排列大量的壁板，其提供了更高的防潮性。此外，每个分隔壁78、75和76的平面布置使得每个壁板不会沿直线在焊盘61的两端下面的位置之间延伸。因此，沿接触层和接触层间绝缘膜之间的边界产生的裂缝不会沿直线延伸，其能增强抵抗这种裂缝的抵抗力。
下面将参考图9的示意结构截面图和图10的平面布局图来介绍根据本发明第五实施例的半导体器件。
参考图9，在半导体衬底11上形成绝缘膜12。例如硅衬底用作半导体衬底11，并且尽管图中没有示例，但在其上仍形成了半导体元件、例如晶体管和电容器、下部互连等。例如，通过淀积二氧化硅(SiO2)膜到500nm的厚度来形成绝缘膜12。
在绝缘膜12上形成其中形成了第一互连层21的第一互连层间绝缘膜13。在第一互连层间绝缘膜13上形成其中形成了与第一互连层21连接的第一接触层31的第一接触层间绝缘膜23。在第一接触层间绝缘膜23上形成其中形成了与第一接触层31连接的第二互连层41的第二互连层间绝缘膜33。在第二互连层间绝缘膜33上形成其中形成了与第二互连层41连接的第二接触层51的第二接触层间绝缘膜43。
在第二接触层间绝缘膜43上形成焊盘61。此外，形成有保护部件71，其包围在焊盘61下面的第二接触层间绝缘膜43。保护部件71包括底部部分72和壁部分73。底部部分72由第二互连层41形成。壁部分73用于使底部部分72与焊盘61耦合，并且包围焊盘61下面的第二接触层间绝缘膜43，并由第二接触层51形成。以这种方式，保护部件71具有多层结构。此外，保护部件71由具有非常高防潮性以致使水不能渗入保护部件71的材料构成。更具体地，其由用于上述互连层和接触层的金属材料或金属化合物材料形成。
优选以在平面布局图中观察时(参看图10)壁部分73与焊盘61的外部周边相邻的这种方式来形成壁部分73。
在底部部分72和焊盘61之间形成具有在平面布置中观察时的格栅形状的分隔壁75。例如，分隔壁75具有0.5μm的线宽和0.5μm的线距。与保护部件71相似，分隔壁75由具有非常高防潮性以致水不会渗入分隔壁75的材料构成。更具体地，其由用于上述互连层和接触层的金属材料或金属化合物材料形成。取代格栅形状，分隔壁75可以形成为蜂巢形状(每个限定的空间是六边形)、或桁架形状(每个限定的空间是三角形)。
底部部分72的下侧与作为下部层的第一接触层31和第一互连层21耦合，使得底部部分72可以被供以例如第一互连层21的电势。以这种方式，可以提取处于比保护部件71的底部部分72更低水平处的部件的电势。可选择地，尽管图中未示出，保护部件71可以耦合到另一第二互连层41，以便保护部件71被供以与耦合的互连的电势相同的电势。
下面将介绍各部件的详细情况的一个例子。
通过依次淀积50nm厚度的氮化硅(SiN)膜14、150nm的低-k膜15(碳氧化硅(SiOC)膜)、以及150nm的二氧化硅(SiO2)膜16来形成第一互连层间绝缘膜13。
在第一互连层间绝缘膜13中形成第一互连沟槽17。在第一互连沟槽17中，形成阻挡金属膜18，并通过在沟槽中埋入铜(Cu)在其上形成第一互连层21。通过淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜18。
通过依次淀积氮化硅(SiN)膜24、低-k膜25(碳氧化硅(SiOC)膜)、以及二氧化硅(SiO2)膜26来形成第一接触层间绝缘膜23。在第一接触层间绝缘膜23中，形成与第一互连层21连接的第一接触孔27。在第一接触孔27内，通过用铜(Cu)填充孔27来形成第一接触层31，二者之间为阻挡金属膜28。
通过依次淀积50nm厚度的氮化硅(SiN)膜34、150nm的低-k膜35(碳氧化硅(SiOC)膜)、以及150nm的二氧化硅(SiO2)膜36来形成第二互连层间绝缘膜33。
在第二互连层间绝缘膜33中形成第二互连沟槽37。在第二互连沟槽37中，形成阻挡金属膜38，并通过在沟槽中埋入铜(Cu)在其上形成第二互连层41。通过淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜38。
通过依次淀积氮化硅(SiN)膜44、低-k膜45(碳氧化硅(SiOC)膜)、以及二氧化硅(SiO2)膜46来形成第二接触层间绝缘膜43。在第二接触层间绝缘膜43中，形成与第二互连层41连接的第二接触孔47。在第二接触孔47内，通过用铜(Cu)填充孔47来形成第二接触层51，二者之间为阻挡金属膜48。
通过淀积钛(Ti)膜62到50nm的厚度，并随后在其上淀积铝(Al)膜63到500nm的厚度来形成焊盘61。
在第二接触层间绝缘膜43上，形成覆盖焊盘61的钝化膜81。焊盘开口82形成在焊盘61上方的钝化膜81中。通过淀积氮化硅(SiN)膜到500nm的厚度来形成钝化膜81。
在半导体器件1中，保护部件71和焊盘61密封了焊盘61下面的第二接触层间绝缘膜43。因此，即使当由于接触到其上面的探针等在焊盘61中产生裂缝时，具有防潮性的保护部件71阻挡了进入焊盘61下面所形成的第二接触层间绝缘膜43的水等，保护部件71阻止水渗入由保护部件71包围的区域的外部。因此，能够保持在焊盘61和保护部件71外部所形成的电路部分层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33、第一接触层间绝缘膜23和第一互连层间绝缘膜13)的性能特性。从而，取得了一个优势，在不涉及面积增加的情况下，能抑制特性恶化和可靠性恶化，例如在电路部分中互连之间的电容和互连之间的泄漏电流量的增加。
此外，位于保护部件71下方的第一互连层21可以用于电路部分，并因此能够使电路的尺寸减小。
下面将参考图11的示意结构截面图和图12的平面布局图来介绍根据本发明第六实施例的半导体器件。
参考图11，在半导体衬底11上形成绝缘膜12。例如硅衬底用作半导体衬底11，并且尽管图中没有示例，但在其上仍形成了半导体元件，例如晶体管和电容器、下部互连等。例如，通过淀积二氧化硅(SiO2)膜到500nm的厚度来形成绝缘膜12。
在绝缘膜12上形成其中形成了第一互连层21的第一互连层间绝缘膜13。在第一互连层间绝缘膜13上形成其中形成了与第一互连层21连接的第一接触层31的第一接触层间绝缘膜23。在第一接触层间绝缘膜23上形成其中形成了与第一接触层31连接的第二互连层41的第二互连层间绝缘膜33。在第二互连层间绝缘膜33上形成其中形成了与第二互连层41连接的第二接触层51的第二接触层间绝缘膜43。
在第二接触层间绝缘膜43上形成焊盘61。此外，形成有保护部件71，用于焊盘61下面的第二接触层间绝缘膜43、第二互连层间绝缘膜33、第一接触层间绝缘膜23和第一互连层间绝缘膜13。保护部件71由堆叠的保护层101、102、103和104形成，其均具有与焊盘61的形状相似的形状，并分别由第一互连层21、第一接触层31、第二互连层41和第二接触层51形成。保护层101、102、103和104由具有非常高防潮性以致使水不会渗入这些层的材料构成。更具体地，它们由用于上述互连层和接触层的金属材料或金属化合物材料形成。
优选以在平面布局图中观察时(参看图12)这些层101至104与焊盘61的外部周边相邻的这种方式来形成保护层101、102、103和104。
下面将介绍各部件的详细情况的一个例子。
通过依次淀积50nm厚度的氮化硅(SiN)膜14、150nm的低-k膜15(碳氧化硅(SiOC)膜)、以及150nm的二氧化硅(SiO2)膜16来形成第一互连层间绝缘膜13。
在第一互连层间绝缘膜13中形成第一互连沟槽17。在第一互连沟槽17中，形成阻挡金属膜18，并通过在沟槽中埋入铜(Cu)在其上形成第一互连层21。通过淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜18。
通过依次淀积氮化硅(SiN)膜24、低-k膜25(碳氧化硅(SiOC)膜)、以及二氧化硅(SiO2)膜26来形成第一接触层间绝缘膜23。在第一接触层间绝缘膜23中，形成与第一互连层21连接的第一接触孔27。在第一接触孔27内，通过用铜(Cu)填充孔27来形成第一接触层31，二者之间为阻挡金属膜28。
通过依次淀积50nm厚度的氮化硅(SiN)膜34、150nm的低-k膜35(碳氧化硅(SiOC)膜)、以及150nm的二氧化硅(SiO2)膜36来形成第二互连层间绝缘膜33。
在第二互连层间绝缘膜33中形成第二互连沟槽37。在第二互连沟槽37中，形成阻挡金属膜38，并通过在沟槽中埋入铜(Cu)在其上形成第二互连层41。通过淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜38。
通过依次淀积氮化硅(SiN)膜44、低-k膜45(碳氧化硅(SiOC)膜)、以及二氧化硅(SiO2)膜46来形成第二接触层间绝缘膜43。在第二接触层间绝缘膜43中，形成与第二互连层41连接的第二接触孔47。在第二接触孔47内，通过用铜(Cu)填充孔47来形成第二接触层51，二者之间为阻挡金属膜48。
通过淀积钛(Ti)膜62到50nm的厚度，并随后在其上淀积铝(Al)膜63到500nm的厚度来形成焊盘61。
在第二接触层间绝缘膜43上，形成覆盖焊盘61的钝化膜81。焊盘开口82形成在焊盘61上方的钝化膜81中。通过淀积氮化硅(SiN)膜到500nm的厚度来形成钝化膜81。
在半导体器件1中，在焊盘61下面形成由保护层101至104所形成的保护部件71。因此，即使当由于接触到其上面的探针等在焊盘61中产生裂缝时，在焊盘61下面所形成的保护层101至104也会阻挡侵入的水。从而，水几乎不会渗入由保护部件71包围的区域的外部，其能够保持在焊盘61和保护部件71外部所形成的电路部分层间绝缘膜(第二接触层间绝缘膜43、第二互连层间绝缘膜33、第一接触层间绝缘膜23和第一互连层间绝缘膜13)的性能特性。从而，取得了一个优势，在不涉及面积增加的情况下，能抑制特性恶化和可靠性恶化，例如在电路部分中互连之间的电容和互连之间的泄漏电流量的增加。
下面将参考图13A至13G的制造步骤图来说明用于本发明一实施例的半导体器件的制造工艺的一个例子。图13A至13G是用于说明第一实施例的半导体器件的制造方法的例子的示图。
首先参考图13A，在半导体衬底11上形成绝缘膜12。硅衬底用作半导体衬底11。通过淀积二氧化硅(SiO2)膜到500nm的厚度来形成绝缘膜12。随后，形成第一互连层间绝缘膜13。通过依次淀积50nm厚度的氮化硅(SiN)膜14、150nm的低-k膜15(碳氧化硅(SiOC)膜)、和150nm的二氧化硅(SiO2)膜16来形成第一互连层间绝缘膜13。可以用化学气相淀积(CVD)来淀积第一互连层间绝缘膜13中所包含的每层膜。
接着，在第一互连层间绝缘膜13上形成抗蚀剂膜131，然后通过光刻处理抗蚀剂膜131，由此形成第一互连沟槽图案132。此时，如图中所示，第一互连沟槽图案132的一部分形成为底部部分沟槽图案形状，其用于形成在焊盘下面所形成的并具有防潮性的保护部件的底部部分。从而，允许利用第一互连层形成底部部分。
接着参考图13B，利用抗蚀剂膜131(参看图13A)作为蚀刻掩模，在第一互连层间绝缘膜13中形成第一互连沟槽17。此时，如图中所示，第一互连沟槽17的一部分形成为底部部分沟槽，其用于形成在焊盘下面所形成的并具有防潮性的保护部件的底部部分。采用等离子体蚀刻来进行该处理。在该蚀刻中，氮化硅膜14用于蚀刻停止层。在蚀刻之后，除去抗蚀剂膜131。应注意，图13B示出了在除去抗蚀剂膜131之后的状态。
随后，如图13C中所示，在包括第一互连沟槽17的内部表面的第一互连层间绝缘膜13上形成阻挡金属膜18和籽晶层19。通过溅射淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜18。通过溅射淀积铜(Cu)膜到50nm的厚度来形成籽晶层19。接着，淀积铜(Cu)膜20到1μm的厚度，使得第一互连沟槽17的内部填充有铜(Cu)膜20。电镀可被用来淀积铜(Cu)膜20。在淀积之后，除去在第一互连层间绝缘膜13上方的多余的铜膜20(包括籽晶层19)和阻挡金属膜18。采用CMP来进行该除去步骤。
结果，如图13D中所示，在第一互连沟槽17内部形成了由铜膜20(包括籽晶层19)形成的第一互连层21，二者之间为阻挡金属膜18。该第一互连层21形成了具有防潮性的保护部件内所包括的底部部分72。
接着参考图13E，通过与第一互连层间绝缘膜13和第一互连层21的形成方法相似的方法来形成第一接触层间绝缘膜23和第一接触层31。该第一接触层31形成壁部分73的一部分，其与底部部分72相连并包括在具有防潮性的保护部件内。该壁部分73形成在后面将要形成的焊盘61的外周边下面的位置处，例如，如图2中所示。
用于第一接触层间绝缘膜23和第一接触层31的形成方法的一个具体例子如下。具体地，以覆盖第一互连层21的方式，在第一互连层间绝缘膜13上形成第一接触层间绝缘膜23。通过依次淀积氮化硅(SiN)膜24、低-k膜25(碳氧化硅(SiOC)膜)、二氧化硅(SiO2)膜26来形成第一接触层间绝缘膜23。可以用CVD来淀积第一接触层间绝缘膜23中所包括的每层膜。
接着，在第一接触层间绝缘膜23上形成抗蚀剂膜(未示出)，然后通过光刻处理抗蚀剂膜，由此形成第一接触孔图案(未示出)。
接着，利用抗蚀剂膜作为蚀刻掩模，在第一接触层间绝缘膜23中形成第一接触孔27。此时，如图中所示，第一接触孔27的一部分形成为壁部分沟槽，其用于形成在焊盘下面所形成的并具有防潮性的保护部件的壁部分。采用等离子体蚀刻来进行该处理。在蚀刻之后，除去抗蚀剂膜。应注意，图13E示出了在除去抗蚀剂膜之后的状态。
随后，在包括第一接触孔27的内部表面的第一接触层间绝缘膜23上形成阻挡金属膜28和籽晶层29。通过溅射淀积钽(Ta)膜来形成阻挡金属膜28。通过溅射淀积铜(Cu)膜30来形成籽晶层29。接着，淀积铜膜30，使得第一接触孔27的内部填充有铜膜30。电镀可被用来淀积铜膜30。在淀积之后，除去在第一接触层间绝缘膜23上方的多余的铜膜30(包括籽晶层29)和阻挡金属膜28。采用CMP来进行该除去步骤。结果，在第一接触孔27内部通过形成了与第一互连层21的上部分相连的第一接触层31，二者之间为阻挡金属膜28。
接着，如图13F中所示，通过与第一互连层间绝缘膜13、第一互连层21、第一接触层间绝缘膜23和第一接触层31的形成工艺相似的工艺，在其中已形成了第一接触层31的第一接触层间绝缘膜23上形成第二互连层间绝缘膜33。在第二互连层间绝缘膜33中形成与第一接触层31相连的第二互连层41。此外，在第二互连层间绝缘膜33上形成第二接触层间绝缘膜43以覆盖第二互连层41，并在第二接触层间绝缘膜43中形成与第二互连层41相连的第二接触层51。该第二互连层41和第二接触层51形成了壁部分73的一部分，该壁部分73的一部分与先前形成的壁部分73相连并包括在具有防潮性的保护部件内。该壁部分73形成在后面将要形成的焊盘的外周边下面的位置处，如图2中所示。
接着参考图13G，在第二接触层间绝缘膜43上形成用于获得与外部电耦合的焊盘61。通过淀积钛(Ti)膜62到50nm的厚度，并随后在其上淀积铝(Al)膜63到500nm的厚度来形成焊盘61。溅射可以用来淀积这些膜62和63。还可使用溅射以外的另一淀积方法。在淀积之后，在铝膜63上形成抗蚀剂膜(未示出)，随后利用光刻形成焊盘图案。接着，利用焊盘图案作为蚀刻掩模来进行蚀刻以由此形成焊盘61。焊盘61的外周边的下表面与壁部分73相连。采用等离子体蚀刻作为用于形成焊盘61的蚀刻。
在形成焊盘61之后，在第二接触层间绝缘膜43上方形成覆盖焊盘61的钝化膜81。随后，在焊盘61上方的钝化膜81中形成焊盘开口82。为了形成钝化膜81，淀积氮化硅(SiN)膜到500nm的厚度。可以使用CVD来淀积SiN膜。接着，形成典型的抗蚀剂掩模，然后利用抗蚀剂掩模作为蚀刻掩模在钝化膜81中形成焊盘开口82。可以采用等离子体蚀刻来用于该蚀刻。
上述制造方法具有这样一个特性特征，可以利用现有工艺，通过第一互连层21来形成具有防潮性的保护部件71的底部部分72，并可以由第一接触层31、第二互连层41和第二接触层51来形成壁部分73。因此，可以用保护部件71包围焊盘61下面的层间绝缘膜，同时使伴随工艺产生的负担最小化。从而，即使焊盘61受到像裂缝这样的损坏并且水渗入焊盘61下面的层间绝缘膜，保护部件71也会防止水进入除焊盘61下面的那些层间绝缘膜以外的层间绝缘膜，例如电路部分层间绝缘膜，因此有利地避免了水的渗入。因此，增强了电路部分的可靠性，其能提高半导体器件的可靠性。
下面将参考图14A至14F的制造步骤图来说明用于本发明一个实施例的另一半导体器件的制造工艺的一个例子。图14A至14F是用于说明第三实施例的半导体器件的制造方法的例子的示图。
首先参考图14A，在半导体衬底11中形成元件隔离区91。硅衬底用作半导体衬底11。基于浅沟槽隔离(STI)结构来形成元件隔离区91。尽管图中没有示例，但在半导体衬底11上形成了半导体元件，例如晶体管和电容器、栅电极层等。此时，一部分栅电极层92还形成在元件隔离区91上，元件隔离区91位于后面将要形成的焊盘下面。该栅电极层92用作保护部件的底部部分72。随后，在半导体衬底11上形成其中将要形成与栅电极层92连接的下部接触层的绝缘膜12。通过淀积二氧化硅(SiO2)膜到500nm的厚度来形成绝缘膜12。可以利用CVD来淀积SiO2膜。
接着参考图14B，通过典型的抗蚀剂涂敷、利用平版印刷术(lithography)形成蚀刻掩模、以及利用蚀刻掩模进行蚀刻，在绝缘膜12中形成下部接触孔94，其与栅电极层92相连、以及与晶体管(未示出)的栅电极、源/漏区等相连。此后，除去在用于形成下部接触孔94的蚀刻中作为掩模的抗蚀剂膜。
随后，在包括下部接触孔94的内部表面的绝缘膜12上形成阻挡金属膜95。通过溅射淀积钛(Ti)膜到30nm的厚度来形成阻挡金属膜95。此外，通过CVD淀积钨膜96到400nm的厚度，使得下部接触孔94的内部填充有钨膜96。在淀积之后，除去绝缘膜12上方多余的钨膜96和阻挡金属膜95。通过CMP进行该除去步骤。结果，在下部接触孔94内部形成了由钨膜96形成并与栅电极层92的上部部分连接的下部接触层93，二者之间为阻挡金属膜95。该栅电极层92形成了具有防潮性的保护部件内所包括的底部部分72。该底部部分72位于后面将要形成的焊盘61下面并且具有与焊盘61的尺寸几乎相等的尺寸，如图6中所示。应注意，图14B示出了在进行CMP之前的状态。
接着参考图14C，在绝缘膜12上形成第一互连层间绝缘膜13。通过依次淀积50nm厚度的氮化硅(SiN)膜14、150nm的低-k膜15(碳氧化硅(SiOC)膜)、和150nm的二氧化硅(SiO2)膜16来形成第一互连层间绝缘膜13。可以用化学气相淀积(CVD)来淀积第一互连层间绝缘膜13中所包括的每层膜。
随后，在第一互连层间绝缘膜13上形成抗蚀剂膜(未示出)，然后通过光刻处理抗蚀剂膜，由此形成第一互连沟槽图案(未示出)。此时，如图中所示，第一互连沟槽图案的一部分形成为壁部分沟槽图案形状，其用于形成在焊盘下面所形成的并具有防潮性的保护部件的壁部分。从而，允许利用第一互连层形成底部部分。
接着，利用抗蚀剂膜作为蚀刻掩模，在第一互连层间绝缘膜13中形成第一互连沟槽17。此时，如图中所示，第一互连沟槽17的一部分形成为壁部分沟槽，其用于形成在焊盘下面所形成的并具有防潮性的保护部件的壁部分。采用等离子体蚀刻来进行该处理。在该蚀刻中，氮化硅膜14用作蚀刻停止层。在蚀刻之后，除去抗蚀剂膜。应注意，图14C示出了在除去抗蚀剂膜之后的状态。
随后，在包括第一互连沟槽17的内部表面的第一互连层间绝缘膜13上形成阻挡金属膜18和籽晶层19。通过溅射淀积钽(Ta)膜到30nm的厚度来形成阻挡金属膜18。通过溅射淀积铜(Cu)膜到50nm的厚度来形成籽晶层19。接着，淀积铜(Cu)膜20到1μm的厚度，使得第一互连沟槽17的内部填充有铜(Cu)膜20。电镀可被用来淀积铜(Cu)膜20。在淀积之后，除去在第一互连层间绝缘膜13上方的多余的铜膜20(包括籽晶层19)和阻挡金属膜18。采用CMP来进行该除去步骤。
结果，在第一互连沟槽17内部形成了由铜膜20(包括籽晶层19)形成的第一互连层21，二者之间为阻挡金属膜18。该第一互连层21形成了具有防潮性的保护部件内所包括的壁部分73的一部分。
接着参考图14D，通过与用于第一互连层间绝缘膜13和第一互连层21的形成方法相似的方法来形成第一接触层间绝缘膜23和第一接触层31。该第一接触层31形成了壁部分73的一部分，其与先前形成的壁部分73相连并包括在具有防潮性的保护部件内。该壁部分73形成在后面将要形成的焊盘61的外周边下面的位置处，例如，如图6中所示。
用于第一接触层间绝缘膜23和第一接触层31的形成方法的一个具体例子如下。具体地，以覆盖第一互连层21的方式，在第一互连层间绝缘膜13上形成第一接触层间绝缘膜23。通过依次淀积氮化硅(SiN)膜24、低-k膜25(碳氧化硅(SiOC)膜)、二氧化硅(SiO2)膜26来形成第一接触层间绝缘膜23。可以用CVD来淀积第一接触层间绝缘膜23中所包括的每层膜。
接着，在第一接触层间绝缘膜23上形成抗蚀剂膜(未示出)，然后通过光刻处理抗蚀剂膜，由此形成第一接触孔图案(未示出)。
接着，利用抗蚀剂膜作为蚀刻掩模，在第一接触层间绝缘膜23中形成第一接触孔27。此时，如图中所示，第一接触孔27的一部分形成为壁部分沟槽，其用于形成在焊盘下面所形成的并具有防潮性的保护部件的壁部分。采用等离子体蚀刻来进行该处理。在蚀刻之后，除去抗蚀剂膜。应注意，图14D示出了在除去抗蚀剂膜之后的状态。
随后，在包括第一接触孔27的内部表面的第一接触层间绝缘膜23上形成阻挡金属膜28和籽晶层29。通过溅射淀积钽(Ta)膜来形成阻挡金属膜28。通过溅射淀积铜(Cu)膜30来形成籽晶层29。接着，淀积铜(Cu)膜30，使得第一接触孔27的内部填充有铜(Cu)膜30。电镀可被用来淀积铜(Cu)膜30。在淀积之后，除去在第一接触层间绝缘膜23上方的多余的铜膜30(包括籽晶层29)和阻挡金属膜28。采用CMP来进行该除去步骤。结果，在第一接触孔27内部形成了与第一互连层21的上部分相连的第一接触层31，二者之间为阻挡金属膜28。
接着，如图14E中所示，通过与用于第一互连层间绝缘膜13、第一互连层21、第一接触层间绝缘膜23和第一接触层31的形成工艺相似的工艺，在其中已形成了第一接触层31的第一接触层间绝缘膜23上形成第二互连层间绝缘膜33。在第二互连层间绝缘膜33中形成与第一接触层31相连的第二互连层41。此外，在第二互连层间绝缘膜33上形成第二接触层间绝缘膜43以覆盖第二互连层41，并在第二接触层间绝缘膜43中形成与第二互连层41相连的第二接触层51。该第二互连层41和第二接触层51形成了壁部分73的一部分，该壁部分73的一部分与先前形成的壁部分73相连并包括在具有防潮性的保护部件内。该壁部分73形成在后面将要形成的焊盘的外周边下面的位置处，如图6中所示。以这种方式，通过依次淀积每层来形成壁部分73。
接着参考图14F，在第二接触层间绝缘膜43上形成用于获得与外部电耦合的焊盘61。通过淀积钛(Ti)膜62到50nm的厚度，并随后在其上淀积铝(Al)膜63到500nm的厚度来形成焊盘61。溅射可以用来淀积这些膜62和63。还可使用溅射以外的另一淀积方法。在淀积之后，在铝膜63上形成抗蚀剂膜(未示出)，随后利用光刻形成焊盘图案。接着，利用焊盘图案作为蚀刻掩模来进行蚀刻以由此形成焊盘61。焊盘61的外周边的下表面与壁部分73相连。采用等离子体蚀刻作为用于形成焊盘61的蚀刻。
在形成焊盘61之后，在第二接触层间绝缘膜43上方形成覆盖焊盘61的钝化膜81。随后，在焊盘61上方的钝化膜81中形成焊盘开口82。为了形成钝化膜81，淀积氮化硅(SiN)膜到500nm的厚度。可以使用CVD来淀积SiN膜。接着，形成典型的抗蚀剂掩模，然后利用抗蚀剂掩模作为蚀刻掩模在钝化膜81中形成焊盘开口82。可以采用等离子体蚀刻来用于该蚀刻。
上述制造方法具有这样的特性特征，可以利用现有工艺，通过栅电极层92来形成具有防潮性的保护部件71的底部部分72，并可以由下部接触层93、第一互连层21、第一接触层31、第二互连层41和第二接触层51来形成壁部分73。因此，可以用保护部件71包围焊盘61下面的层间绝缘膜，同时使伴随工艺产生的负担最小化。从而，即使焊盘61受到像裂缝这样的损坏并且水渗入焊盘61下面的层间绝缘膜，保护部件71也会防止水进入除焊盘61下面的那些层间绝缘膜以外的层间绝缘膜，例如电路部分层间绝缘膜，因此有利地避免了水的渗入。因此，增强了电路部分的可靠性，其能提高半导体器件的可靠性。
如果希望像第二、第四和第五实施例那样形成分隔壁，可以通过用于形成与其中要形成分隔壁的层处于相同层的分隔壁73的工艺，与壁部分73相似地形成分隔壁。也就是，通过把掩模的图案从用于形成壁部分73的图案改变成用于形成分隔壁73的图案，可以形成分隔壁。此外，如果希望像第二和第四实施例等那样形成中间保护层，可以通过用于形成与其中要形成分隔壁的层处于相同层中的分隔壁73的工艺，取代壁部分73来形成中间保护层。也就是，通过把掩模的图案从用于形成壁部分73的图案改变成用于形成中间保护层的图案，可以形成中间保护层。
在上述实施例中用于层间绝缘膜的形成方法、互连材料的种类以及用于层间绝缘膜的材料的种类是一个例子。还可以利用在典型半导体器件中所采用的其它材料。
作为互连的形成方法，可以利用其中连续形成接触层和互连层的双金属镶嵌法来取代典型的金属镶嵌法。如果利用铝(Al)或钨(W)作为各自的互连的金属材料，还可以利用基于一般光刻的蚀刻掩模的形成和利用蚀刻掩模的等离子体蚀刻的图案形成技术。
作为层间绝缘膜的形成方法，除CVD以外，还可以利用基于旋涂涂敷和烘焙的结合或印刷和烘焙的结合的方法。
尽管在实施例中利用铜作为互连的主要部分的金属材料的例子，但也可以利用另一种金属材料，例如铜和另一金属的合金、铝(Al)、钨(W)、银(Ag)、金(Au)或铂(Pt)。在实施例中使用钽作为阻挡金属膜的材料的例子。可以利用钛(Ti)、钼(Mo)、钨(W)、Ti、Mo、W或Ta的氮化物膜、Ti、Mo、W或Ta的氧化物膜、或这些氮化物和氧化物膜的多层膜来代替钽。
作为在实施例中层间绝缘膜中所包含的膜，利用在最下层的氮化硅(SiN)膜、在其上作为低介电常数膜的碳氧化硅(SiOC)膜和二氧化硅(SiO2)膜作为例子。SiN膜、SiOC膜和SiO2膜分别用作用于防止铜扩散的膜、用于获得低介电常数的膜和要被抛光的膜。可以利用碳化硅(SiC)膜或碳氮化硅(SiNC)膜来取代氮化硅(SiN)膜。可以利用甲基倍半硅氧烷(MSQ)膜、氢倍半硅氧烷(HSQ)膜、多孔膜、氟氧化硅(SiOF)膜、或例如聚芳基醚膜或氟化聚芳基醚膜的低-k有机膜来取代碳氧化硅(SiOC)膜。可以利用氟氧化硅(SiOF)膜来取代二氧化硅(SiO2)膜。
在上述实施例中，利用两层互连结构作为多层互连结构(multilevelinterconnect structure)的例子。然而，三层或三层以上的互连结构也是可采用的，并且具有防潮性的保护部件的层的数量可以是任何数目。在这些实施例中，以壁部分73与焊盘61的外周边下面的位置相接的方式形成保护部件71的壁部分73。然而，还可利用其它结构，其中壁部分73两次、三次或更多次地包围焊盘61的外周边下面的位置。此外，壁部分73可以具有环圈形状或螺旋形状，只要其具有封闭的形状。
在这些实施例中，格栅形状、蜂巢形状和桁架形状被引证作为由相应的接触层形成的分隔壁75、76和78的形状的例子。然而，其形状不限于此，而可以是任何形状。此外，可以在与那些接触层相同的高度处以及在与那些相应的中间互连层相同的高度(level)处，形成具有与格栅形状、蜂巢形状等的任何一种相似形状的分隔壁75、76和78。
在实施例中用于半导体衬底11的硅衬底可以是P型硅衬底或N型硅衬底中的任一种。可选择地，可以使用绝缘体上硅(SOI)衬底。
尽管在实施例中采用光刻作为构图方法，但也可利用电子束平版印刷术和X射线平版印刷术。此外，尽管在实施例中采用等离子体蚀刻作为蚀刻法，但也可以利用使用化学剂的湿法蚀刻或等离子体和使用化学剂的湿法蚀刻的结合。
在实施例中，作为保护部件71的底部部分72，使用了在最下层处被形成为板形状的互连层。可以利用在最下层处被形成为板形状的接触层来取代其。此外，在一些实施例中，使用栅电极层作为保护部件71的底部部分72。对此可以使用扩散层来取代其。
此外，在实施例中，由于保护部件71的壁部分73由互连层或接触层形成，所以其由金属层或金属化合物层形成。然而，只要保护部件71的壁部分73具有防潮性，其还可以由例如绝缘膜形成。例如，可利用氮化硅膜。
本领域技术人员应明白，在它们落入权利要求或其等效物的范围内的情况下，可以根据设计需要和其它因素，出现各种修改、结合、子结合和替换。
本发明包含涉及于2005年7月6日在日本专利局申请的日本专利申请JP 2005-197043的主题，此处引入全文供参考。

Claims (11)

1、一种半导体器件，其包括在通过堆叠互连层和层间绝缘膜所形成的多层互连上方的焊盘，该半导体器件包括：
保护部件，其在所述焊盘的外周边下方以连续的方式形成并具有防潮性，所述保护部件包围在所述焊盘下面的所述层间绝缘膜。
2、根据权利要求1的半导体器件，其中
所述保护部件具有多层结构。
3、根据权利要求1的半导体器件，其中
所述保护部件具有由用于所述多层互连的所述互连层和所述接触层形成的多层结构，且
所述保护部件包括壁部分和底部部分，所述壁部分由与所述焊盘连续相连的所述互连层或所述接触层形成，所述底部部分由在其中形成了所述保护部件的多层中的最下层中的接触层或互连层形成。
4、根据权利要求1的半导体器件，进一步包括：
分隔壁，其具有防潮性并设置在由所述焊盘和所述保护部件包围的所述层间绝缘膜中。
5、根据权利要求1的半导体器件，进一步包括：
中间保护层，其设置在所述焊盘和所述保护部件的底部部分之间，并与所述保护部件的壁部分连续相连。
6、根据权利要求1的半导体器件，其中
所述保护部件的底部部分与处于比所述底部部分更低层处的互连层相连。
7、根据权利要求1的半导体器件，其中
所述保护部件具有由用于所述多层互连的所述互连层和所述接触层形成的多层结构，且
所述保护部件的底部部分由扩散层或栅电极层形成。
8、根据权利要求7的半导体器件，进一步包括：
分隔壁，其具有防潮性并设置在由所述焊盘和所述保护部件包围的所述层间绝缘膜中。
9、根据权利要求7的半导体器件，进一步包括：
中间保护层，其设置在所述焊盘和所述保护部件的底部部分之间，并与所述保护部件的壁部分连续相连。
10、一种半导体器件，其包括在通过堆叠互连层和层间绝缘膜所形成的多层互连上方的焊盘，该半导体器件包括：
保护层，其与所述焊盘的下表面连接并具有防潮性。
11、根据权利要求10的半导体器件，其中
所述保护层具有由用于所述多层互连的所述互连层和所述接触层形成的多层结构，且
所述保护层由多层形成。
CNB2006101101931A 2005-07-06 2006-07-06 半导体器件 Expired - Fee Related CN100479133C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP197043/05 2005-07-06
JP2005197043A JP2007019128A (ja) 2005-07-06 2005-07-06 半導体装置

Publications (2)

Publication Number Publication Date
CN1893034A true CN1893034A (zh) 2007-01-10
CN100479133C CN100479133C (zh) 2009-04-15

Family

ID=37597713

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101101931A Expired - Fee Related CN100479133C (zh) 2005-07-06 2006-07-06 半导体器件

Country Status (4)

Country Link
US (1) US20070007655A1 (zh)
JP (1) JP2007019128A (zh)
CN (1) CN100479133C (zh)
TW (1) TW200707644A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779322A (zh) * 2012-10-24 2014-05-07 台湾积体电路制造股份有限公司 镶嵌间隙结构

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214349A (ja) * 2006-02-09 2007-08-23 Fuji Electric Device Technology Co Ltd 半導体装置
JP2008177249A (ja) * 2007-01-16 2008-07-31 Sharp Corp 半導体集積回路のボンディングパッド、その製造方法、半導体集積回路、並びに電子機器
JP5329068B2 (ja) * 2007-10-22 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
JP2009188228A (ja) * 2008-02-07 2009-08-20 Nippon Telegr & Teleph Corp <Ntt> 多層配線用パッド構造およびその製造方法
JP2010093161A (ja) * 2008-10-10 2010-04-22 Panasonic Corp 半導体装置
US9699897B2 (en) * 2012-09-28 2017-07-04 Taiwan Semiconductor Manufacturing Company Limited Pad structure
JP5564557B2 (ja) * 2012-12-26 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置
JP5772926B2 (ja) * 2013-01-07 2015-09-02 株式会社デンソー 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
JP4118029B2 (ja) * 2001-03-09 2008-07-16 富士通株式会社 半導体集積回路装置とその製造方法
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004281966A (ja) * 2003-03-19 2004-10-07 Ricoh Co Ltd 半導体装置及び半導体装置の製造方法
JP4579621B2 (ja) * 2003-09-26 2010-11-10 パナソニック株式会社 半導体装置
JP2005116788A (ja) * 2003-10-08 2005-04-28 Renesas Technology Corp 半導体装置
JP4913329B2 (ja) * 2004-02-09 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779322A (zh) * 2012-10-24 2014-05-07 台湾积体电路制造股份有限公司 镶嵌间隙结构
CN103779322B (zh) * 2012-10-24 2016-08-17 台湾积体电路制造股份有限公司 镶嵌间隙结构

Also Published As

Publication number Publication date
CN100479133C (zh) 2009-04-15
JP2007019128A (ja) 2007-01-25
US20070007655A1 (en) 2007-01-11
TW200707644A (en) 2007-02-16

Similar Documents

Publication Publication Date Title
CN1893034A (zh) 半导体器件
CN1290186C (zh) 半导体器件及其制造方法
CN1096116C (zh) 半导体器件及其制造方法
CN1670953A (zh) 半导体装置
CN1956173A (zh) 半导体器件以及其制造方法
CN1452244A (zh) 半导体器件
JP5205066B2 (ja) 半導体装置およびその製造方法
CN1835226A (zh) 半导体器件及其制造方法
CN1519924A (zh) 半导体器件及其制造方法
CN1832132A (zh) 半导体装置及其制造方法
CN1753169A (zh) 电子器件及其制造方法
CN1499626A (zh) 半导体器件及其制造方法
CN1476072A (zh) 半导体器件
CN1701418A (zh) 半导体器件的制造方法、半导体晶片及半导体器件
CN1155072C (zh) 具有沟槽隔离结构的半导体器件及其制造方法
CN1819157A (zh) 半导体器件
CN1445848A (zh) 半导体器件及其制造方法以及相移掩膜
CN1826687A (zh) 布线结构及其制造方法
CN1649154A (zh) 半导体晶片及其制造方法
CN1967800A (zh) 半导体集成电路器件的制造方法
US20050116333A1 (en) Semiconductor device and semiconductor device manufacturing method
CN1684255A (zh) 半导体器件及其制造方法
JP2011146563A (ja) 半導体装置
JP2008078382A (ja) 半導体装置とその製造方法
CN1722414A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090415

Termination date: 20120706