JPS5940553A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5940553A JPS5940553A JP57149345A JP14934582A JPS5940553A JP S5940553 A JPS5940553 A JP S5940553A JP 57149345 A JP57149345 A JP 57149345A JP 14934582 A JP14934582 A JP 14934582A JP S5940553 A JPS5940553 A JP S5940553A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- pellets
- semiconductor device
- metal
- mount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、荷に、複数個のベレットを有する
半導体装１〃に関する。
半導体装１〃に関する。
従来、この種の半導体装置においてｔユ、複数個のペレ
ント？基板上に別個に独立的に実装しｔ後、ベレットの
各々と基板上の配線用金属パターンオアルミニウム線、
金線あるいは半田バンプで接続していた。
ント？基板上に別個に独立的に実装しｔ後、ベレットの
各々と基板上の配線用金属パターンオアルミニウム線、
金線あるいは半田バンプで接続していた。
たとえば、第１図（ａ）、 （ｂ）はそれぞれ従来の半
ｄ」バンプ方式ｒ用り４７ｊ半導体装置の−１ｔｔｌ荀
示す平面図とそのＡ −Ａ’線断面図である。この従来
列において、符号１〜４は４個のベレット、５はベレッ
ト１〜４紮ボンデイングするセラミック基板、６．７１
１−ｉタングステン等の金属配線パターン、８に半田バ
ンブ、９は外部リードである。
ｄ」バンプ方式ｒ用り４７ｊ半導体装置の−１ｔｔｌ荀
示す平面図とそのＡ −Ａ’線断面図である。この従来
列において、符号１〜４は４個のベレット、５はベレッ
ト１〜４紮ボンデイングするセラミック基板、６．７１
１−ｉタングステン等の金属配線パターン、８に半田バ
ンブ、９は外部リードである。
ところが、このような従来構造では、半田バンプ用の面
積、するいにワイヤボンディング用のパッドの面積が大
きくなり、多端子化や高密度実装の妨害となるという問
題点がある。
積、するいにワイヤボンディング用のパッドの面積が大
きくなり、多端子化や高密度実装の妨害となるという問
題点がある。
本発明の目的に、前記従来技術の間に’＜１点に鑑み、
複数個のベレットにより高密度で実装できる半導体装置
を提供することにある。
複数個のベレットにより高密度で実装できる半導体装置
を提供することにある。
以下、本発明ヶ図面に示す実施列にしたがって詳細に説
明する。
明する。
第２図（ａ）、＜ｂ）は本発明による半導体装置の一実
施１＋ｌｌｋ示す平面図とそのＢ −Ｂ’線断面図であ
る。
施１＋ｌｌｋ示す平面図とそのＢ −Ｂ’線断面図であ
る。
この実施列におしては、４個のベレット１Ｏ１１１，１
２、ｉａはセラミック基板５上にボンディングされ、各
ベレットどうしは友とえはエポキシ樹脂系の接着剤１４
によシ側面で互いに直接接続されている。
２、ｉａはセラミック基板５上にボンディングされ、各
ベレットどうしは友とえはエポキシ樹脂系の接着剤１４
によシ側面で互いに直接接続されている。
この接着部には、平坦化用の絶縁膜１５、該絶縁１１（
のスルーホール１６、各ペレットどうしｖｔ気的に結線
するペレット接続用金属１７が形成でれている。
のスルーホール１６、各ペレットどうしｖｔ気的に結線
するペレット接続用金属１７が形成でれている。
筐た、各ペレットの電極パッドはワイヤ１８によシセラ
ミック基板５上の金属配線ツメターン７と結線され、外
部リード９に導通できるようになっている。
ミック基板５上の金属配線ツメターン７と結線され、外
部リード９に導通できるようになっている。
次に、各ペレットの接着部にお因で各ベレットｋＹＩＬ
気的に接続する構造の形成について第２図（ｂ）のＡ部
を例にとって第３図←）〜（ロ））を参照しながら祥卸
（に説明する。
気的に接続する構造の形成について第２図（ｂ）のＡ部
を例にとって第３図←）〜（ロ））を参照しながら祥卸
（に説明する。
１ず、Ｗ、３図（ａ）ｔ！ ２つのペレット１０．１１
が側面でエポキシ樹脂系の接着剤１４にょ９接着されて
いる状態を示している。符号１９はペレットの金属配線
である。
が側面でエポキシ樹脂系の接着剤１４にょ９接着されて
いる状態を示している。符号１９はペレットの金属配線
である。
次いで、第３図（ｂ）に示す如く、両ペレット上に、ポ
ツティングによって平坦化しｔポリイミド系樹脂で平坦
化用の絶縁膜１５盆形成し、接着部における段差？平均
化する。
ツティングによって平坦化しｔポリイミド系樹脂で平坦
化用の絶縁膜１５盆形成し、接着部における段差？平均
化する。
その後、第３図（ｃ）に示すように、絶縁膜１５上にポ
ジ型レジスト２０ケ塗布し、その上にマスク２１全配置
して、ホトリソグラフィにより、レジスト２０に開口部
（スルーホール）ン形ｇｆる。
ジ型レジスト２０ケ塗布し、その上にマスク２１全配置
して、ホトリソグラフィにより、レジスト２０に開口部
（スルーホール）ン形ｇｆる。
このレジスト２０に紫外線紮照射した後、現像すると、
第３図（ｄ）の状態となる。
第３図（ｄ）の状態となる。
さらに、前記現像嘔れたレジスト２０ａ’ｉマスクとし
て絶縁膜１５のポリイミド系樹脂ケたとえばヒドラジン
φヒトラード液でエツチングすると、第３図（θ）の如
く絶縁膜１５にスルーホール１６か形成する。
て絶縁膜１５のポリイミド系樹脂ケたとえばヒドラジン
φヒトラード液でエツチングすると、第３図（θ）の如
く絶縁膜１５にスルーホール１６か形成する。
次に、たとえば真空スパッタ法でペレット間のＭ糾のた
めのベレット接続用金属１７’（ｊアルミニウムで形成
しく第３図（ｆ）参照）、このペレット接続用金属１７
葡前記第３図（Ｑ）〜（ｆ）の如きホトリソグラフィ技
術によル加工すると、第３図（ｇ）Ｋ示す如く２つの接
着されたペレット１Ｏ１ｌｌどうしｔ電気的に接続でき
る。
めのベレット接続用金属１７’（ｊアルミニウムで形成
しく第３図（ｆ）参照）、このペレット接続用金属１７
葡前記第３図（Ｑ）〜（ｆ）の如きホトリソグラフィ技
術によル加工すると、第３図（ｇ）Ｋ示す如く２つの接
着されたペレット１Ｏ１ｌｌどうしｔ電気的に接続でき
る。
なお、本発明は前記実施列に限定されるものではなく、
たとえば接着剤１４は機械的にペレット接着強度が保て
るものであれは何でもよく、絶縁ＪＩ１５も平坦化でき
るものであれはよく、レジスト２０もネガ型レジストに
代えることができ、ベレット接続用金属Ｉ７も他の金属
、たとえばタングステン、ニッケル、金等で構成しても
よい。
たとえば接着剤１４は機械的にペレット接着強度が保て
るものであれは何でもよく、絶縁ＪＩ１５も平坦化でき
るものであれはよく、レジスト２０もネガ型レジストに
代えることができ、ベレット接続用金属Ｉ７も他の金属
、たとえばタングステン、ニッケル、金等で構成しても
よい。
また、ペレット間の金属配置ｈホトリソグラフィ以外に
、たとえばメタルマスクスパッタ法で形成することもで
きる。スルーホール１６の形成位置もペレット周辺部で
なくてもよい。
、たとえばメタルマスクスパッタ法で形成することもで
きる。スルーホール１６の形成位置もペレット周辺部で
なくてもよい。
本発明は単に複数個のペレットの高密度実装および電気
的接続が可能になるのみならず、複数個のペレットに共
通な外部パッケージとの接続用ボンディングワイヤも共
通化できる。１７ｔ、異なる製法で作られ北ペレント（
７’ＣとえはＭＯ８型ＩＣとバイポーラ型ＩＣ％ ＭＮ
ＯＳメモリと０Ｍ０Ｓロジツク少相互間での接続も小さ
い面積で高密度で実現できる。
的接続が可能になるのみならず、複数個のペレットに共
通な外部パッケージとの接続用ボンディングワイヤも共
通化できる。１７ｔ、異なる製法で作られ北ペレント（
７’ＣとえはＭＯ８型ＩＣとバイポーラ型ＩＣ％ ＭＮ
ＯＳメモリと０Ｍ０Ｓロジツク少相互間での接続も小さ
い面積で高密度で実現できる。
以上説明し友ように、本発明によれは、複数個のベレッ
ト勿よシ篩密匿に実装でき、同一ペレットサイズでさら
に多端子化を図ることができる。
ト勿よシ篩密匿に実装でき、同一ペレットサイズでさら
に多端子化を図ることができる。
第１図（ａ）、（ｂ）にそれぞれ従来の半導体装置の平
面図とそのＡ−Ａ’線断面図、 第２図（ａ）、（ｂ）にそｒｔぞれ本発明による半導体
装置の一実施例゛の平面図と七のＢ −Ｂ’線断面図、
第３図（ａ）〜（→に本発明におけるペレット間の接続
構造の形成過程會順次示す部分的拡大断面図である。 ５・・・セラミック基板、１０，１１，１２．１３・・
・ペレット、１４・・・接着剤、１７・・・ベレット接
続用金属。 代ト 弁理士 薄 １）利、岸、′・・１、ｆ）°・、
“］′ノ １＋ｏ（− 第 １ 図 （ａン （ｂ） 第 ２ 図 （ａ） 第 ３ ／２ ／４ ２θユ ５−
面図とそのＡ−Ａ’線断面図、 第２図（ａ）、（ｂ）にそｒｔぞれ本発明による半導体
装置の一実施例゛の平面図と七のＢ −Ｂ’線断面図、
第３図（ａ）〜（→に本発明におけるペレット間の接続
構造の形成過程會順次示す部分的拡大断面図である。 ５・・・セラミック基板、１０，１１，１２．１３・・
・ペレット、１４・・・接着剤、１７・・・ベレット接
続用金属。 代ト 弁理士 薄 １）利、岸、′・・１、ｆ）°・、
“］′ノ １＋ｏ（− 第 １ 図 （ａン （ｂ） 第 ２ 図 （ａ） 第 ３ ／２ ／４ ２θユ ５−
Claims (1)
- 【特許請求の範囲】 ■、複数個のベレット葡有する半導体装置において、複
数個のベレットどうしケ直接接着し、各ベレット間全電
気的に接続したこと？１時徴とする半導体装置。 ２、各ベレット間の配線がホトリソグラフィによシ形成
烙れること勿特徴とするｒｆ：１許ｄ？目との範囲第１
項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57149345A JPS5940553A (ja) | 1982-08-30 | 1982-08-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57149345A JPS5940553A (ja) | 1982-08-30 | 1982-08-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5940553A true JPS5940553A (ja) | 1984-03-06 |
Family
ID=15473083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57149345A Pending JPS5940553A (ja) | 1982-08-30 | 1982-08-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940553A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142943A (ja) * | 1984-08-06 | 1986-03-01 | Clarion Co Ltd | 複合半導体装置の製造方法 |
| JP2007260866A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1982
- 1982-08-30 JP JP57149345A patent/JPS5940553A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142943A (ja) * | 1984-08-06 | 1986-03-01 | Clarion Co Ltd | 複合半導体装置の製造方法 |
| JP2007260866A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4559993B2 (ja) * | 2006-03-29 | 2010-10-13 | 株式会社東芝 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2966300B2 (ja) | 半導体装置及びその製造方法 | |
| US6359221B1 (en) | Resin sealed semiconductor device, circuit member for use therein | |
| JP3530761B2 (ja) | 半導体装置 | |
| JP3108716B2 (ja) | 半導体チップスケール半導体パッケージ及びその製造方法 | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US6242283B1 (en) | Wafer level packaging process of semiconductor | |
| US6020626A (en) | Semiconductor device | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JPH09321173A (ja) | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 | |
| US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JPH09186267A (ja) | Ｂｇａ半導体パッケージ | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JPS5940553A (ja) | 半導体装置 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
| JPH0517709B2 (ja) | ||
| JP3672885B2 (ja) | 半導体装置 | |
| KR100533761B1 (ko) | 반도체패키지 | |
| JP3973309B2 (ja) | 半導体装置 | |
| KR20010004041A (ko) | 칩 사이즈 패키지의 제조 방법 | |
| JPH07183425A (ja) | 半導体装置とその製造方法 | |
| JP2001332645A (ja) | 半導体装置およびその製造方法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 |