JP2001332645A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001332645A JP2001332645A JP2000148322A JP2000148322A JP2001332645A JP 2001332645 A JP2001332645 A JP 2001332645A JP 2000148322 A JP2000148322 A JP 2000148322A JP 2000148322 A JP2000148322 A JP 2000148322A JP 2001332645 A JP2001332645 A JP 2001332645A
- Authority
- JP
- Japan
- Prior art keywords
- tape substrate
- lead
- reinforcing member
- leads
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 テープ基板を用いた半導体装置における信頼
性の向上を図る。 【解決手段】 半導体チップ１のパッドに対応してこれ
と接続する複数のリード２ａが設けられたテープ基板２
と、半導体チップ１の外側周囲に配置され、かつテープ
基板２の外部端子取付け面２ｂの端部に取り付けられた
複数の半田ボールと、テープ基板２の背面の外周端部に
設けられた枠状の補強部材４とからなり、枠状の補強部
材４の内側端部４ａを横切るリード２ａの片側または両
側の空き領域部２ｇに補強部材４の内側端部４ａを横切
るダミーリード２ｅが設けられたことにより、高密度に
配置されたリード群の補強部材４の内側端部付近に対応
した箇所にかかる応力を、リード群の最外側のリード２
ａに集中させることなく、各リード２ａおよびダミーリ
ード２ｅに分散させて与えることが可能になる。
性の向上を図る。 【解決手段】 半導体チップ１のパッドに対応してこれ
と接続する複数のリード２ａが設けられたテープ基板２
と、半導体チップ１の外側周囲に配置され、かつテープ
基板２の外部端子取付け面２ｂの端部に取り付けられた
複数の半田ボールと、テープ基板２の背面の外周端部に
設けられた枠状の補強部材４とからなり、枠状の補強部
材４の内側端部４ａを横切るリード２ａの片側または両
側の空き領域部２ｇに補強部材４の内側端部４ａを横切
るダミーリード２ｅが設けられたことにより、高密度に
配置されたリード群の補強部材４の内側端部付近に対応
した箇所にかかる応力を、リード群の最外側のリード２
ａに集中させることなく、各リード２ａおよびダミーリ
ード２ｅに分散させて与えることが可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特にテープ基板を用いたＦａｎ−Ｏｕｔ形の半導
体装置の信頼性向上に適用して有効な技術に関する。
関し、特にテープ基板を用いたＦａｎ−Ｏｕｔ形の半導
体装置の信頼性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体集積回路が形成された半導体チップ
を有する半導体装置において、その小形・多ピン化を図
った構造の一例としてＣＳＰ（Chip Scale Packageある
いはChip Size Package)と呼ばれる半導体パッケージが
知られている。
を有する半導体装置において、その小形・多ピン化を図
った構造の一例としてＣＳＰ（Chip Scale Packageある
いはChip Size Package)と呼ばれる半導体パッケージが
知られている。
【０００４】このＣＳＰは、ファインピッチＢＧＡ（Ba
ll Grid Array)と呼ばれる場合もあり、その多くがポリ
イミドテープなどからなるテープ基板を使用しているた
め、テープファインピッチＢＧＡ（以降、Ｔ−ＦＢＧＡ
（Tape-type Fine-pitch BGA) という）とも呼ばれる。
ll Grid Array)と呼ばれる場合もあり、その多くがポリ
イミドテープなどからなるテープ基板を使用しているた
め、テープファインピッチＢＧＡ（以降、Ｔ−ＦＢＧＡ
（Tape-type Fine-pitch BGA) という）とも呼ばれる。
【０００５】さらに、Ｔ−ＦＢＧＡのうち、薄形化を図
ったものは、Ｔ−ＴＦＢＧＡ（Tape-type Thin Fine-pi
tch BGA)と呼ばれ、これがＦａｎ−Ｏｕｔ構造の場合、
すなわち外部端子である半田ボールが半導体チップの外
側周囲に配置される場合、テープ基板の外周端部の強度
（剛性）や平坦度がＢＧＡとしての半田ボールの接続信
頼性に関わることになる。
ったものは、Ｔ−ＴＦＢＧＡ（Tape-type Thin Fine-pi
tch BGA)と呼ばれ、これがＦａｎ−Ｏｕｔ構造の場合、
すなわち外部端子である半田ボールが半導体チップの外
側周囲に配置される場合、テープ基板の外周端部の強度
（剛性）や平坦度がＢＧＡとしての半田ボールの接続信
頼性に関わることになる。
【０００６】したがって、Ｔ−ＴＦＢＧＡでは、テープ
基板の外部端子取り付け面と反対側の面すなわち背面の
外周端部に枠状の補強部材を取り付けてテープ基板にお
ける半田ボールが取り付けられる領域の強度を高めてい
る。
基板の外部端子取り付け面と反対側の面すなわち背面の
外周端部に枠状の補強部材を取り付けてテープ基板にお
ける半田ボールが取り付けられる領域の強度を高めてい
る。
【０００７】また、Ｔ−ＴＦＢＧＡでは、半田ボールが
搭載されるテープ基板のボールランドと半導体チップの
パッド（表面電極）とが、テープ基板に設けられた銅箔
のリードによって接続されるが、半導体チップの外側周
囲に半田ボールが配置される構造上、テープ基板におけ
るリードのパターンレイアウトは、それぞれのリードが
枠状の補強部材の内側端部を横切るようなレイアウトと
なる。
搭載されるテープ基板のボールランドと半導体チップの
パッド（表面電極）とが、テープ基板に設けられた銅箔
のリードによって接続されるが、半導体チップの外側周
囲に半田ボールが配置される構造上、テープ基板におけ
るリードのパターンレイアウトは、それぞれのリードが
枠状の補強部材の内側端部を横切るようなレイアウトと
なる。
【０００８】なお、Ｔ−ＴＦＢＧＡについては、例え
ば、株式会社プレスジャーナル１９９８年７月２７日発
行、「月刊Semiconductor World 増刊号 '99半導体組立
・検査技術」、３９，４０頁に記載されている。
ば、株式会社プレスジャーナル１９９８年７月２７日発
行、「月刊Semiconductor World 増刊号 '99半導体組立
・検査技術」、３９，４０頁に記載されている。
【０００９】
【発明が解決しようとする課題】ところが、前記した技
術のＴ−ＴＦＢＧＡで、補強部材の内側端部を横切る複
数のリードにおいて、そのパターンレイアウトに疎密が
あると、Ｔ−ＴＦＢＧＡの温度サイクル試験時に、高密
に形成されたリード群の最外側に配置されたリードの補
強部材の内側端部付近に対応した箇所に応力（熱応力）
が集中する。
術のＴ−ＴＦＢＧＡで、補強部材の内側端部を横切る複
数のリードにおいて、そのパターンレイアウトに疎密が
あると、Ｔ−ＴＦＢＧＡの温度サイクル試験時に、高密
に形成されたリード群の最外側に配置されたリードの補
強部材の内側端部付近に対応した箇所に応力（熱応力）
が集中する。
【００１０】これは、テープ基板において、補強部材が
設けられた領域は、設けられていない領域より強度が高
く、さらに、リードが高密に形成された領域もそれ以外
の領域より強度が高いため、それぞれの境界となる箇
所、すなわち、テープ基板における高密のリード群の最
も外側のリードの補強部材の内側端部付近に対応した箇
所に熱応力が集中するものである。
設けられた領域は、設けられていない領域より強度が高
く、さらに、リードが高密に形成された領域もそれ以外
の領域より強度が高いため、それぞれの境界となる箇
所、すなわち、テープ基板における高密のリード群の最
も外側のリードの補強部材の内側端部付近に対応した箇
所に熱応力が集中するものである。
【００１１】これによって、高密に形成されたリード群
の最も外側のリードが断線するという問題が起こる。
の最も外側のリードが断線するという問題が起こる。
【００１２】本発明の目的は、信頼性の向上を図る半導
体装置およびその製造方法を提供することにある。
体装置およびその製造方法を提供することにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１５】すなわち、本発明の半導体装置は、半導体
チップを支持し、前記半導体チップの表面電極に対応し
てこれと接続する複数のリードが設けられたテープ基板
と、前記半導体チップの外側周囲に配置されて前記テー
プ基板の端部に取り付けられた複数の外部端子と、前記
テープ基板の外部端子取り付け面と反対側の面の端部に
設けられた補強部材とを有し、前記テープ基板に設けら
れた前記複数のリードのうち、前記補強部材の内側端部
を横切るリードの片側または両側の空き領域部に前記補
強部材の前記内側端部を横切るダミーリードが設けられ
ているものである。
チップを支持し、前記半導体チップの表面電極に対応し
てこれと接続する複数のリードが設けられたテープ基板
と、前記半導体チップの外側周囲に配置されて前記テー
プ基板の端部に取り付けられた複数の外部端子と、前記
テープ基板の外部端子取り付け面と反対側の面の端部に
設けられた補強部材とを有し、前記テープ基板に設けら
れた前記複数のリードのうち、前記補強部材の内側端部
を横切るリードの片側または両側の空き領域部に前記補
強部材の前記内側端部を横切るダミーリードが設けられ
ているものである。
【００１６】本発明によれば、テープ基板において補強
部材の内側端部を横切るリードの片側または両側の空き
領域部に補強部材の内側端部を横切るダミーリードが設
けられたことにより、リードのパターンレイアウトが疎
密になっている場合においても、半導体装置の温度サイ
クル試験時に、高密となったリード群の補強部材の内側
端部付近に対応した箇所にかかる熱応力を高密状態の最
外側のリードに集中させることなく、これにより、前記
熱応力による有効なリードの断線を防止することが可能
になる。
部材の内側端部を横切るリードの片側または両側の空き
領域部に補強部材の内側端部を横切るダミーリードが設
けられたことにより、リードのパターンレイアウトが疎
密になっている場合においても、半導体装置の温度サイ
クル試験時に、高密となったリード群の補強部材の内側
端部付近に対応した箇所にかかる熱応力を高密状態の最
外側のリードに集中させることなく、これにより、前記
熱応力による有効なリードの断線を防止することが可能
になる。
【００１７】したがって、Ｆａｎ−Ｏｕｔ形の半導体装
置の耐温度サイクル性を向上でき、その結果、半導体装
置の信頼性の向上を図ることができる。
置の耐温度サイクル性を向上でき、その結果、半導体装
置の信頼性の向上を図ることができる。
【００１８】また、本発明の半導体装置の製造方法は、
半導体チップの表面電極に対応してこれに接続可能な複
数のリードと、前記リードの片側または両側の空き領域
部に設けられたダミーリードとを有するテープ基板を準
備する工程と、前記テープ基板の外部端子取り付け面と
反対側の面の端部に、前記リードおよびダミーリードが
内側端部を横切るように補強部材を設ける工程と、前記
半導体チップの前記表面電極とこれに対応する前記テー
プ基板の前記リードとを導通部材によって接続して前記
テープ基板により前記半導体チップを支持する工程と、
前記テープ基板の前記外部端子取付け面における前記半
導体チップの外側周囲に複数の外部端子を取り付ける工
程とを有し、前記ダミーリードによって、前記テープ基
板の前記補強部材の前記内側端部を横切る前記リードに
掛かる応力を分散し得るものである。
半導体チップの表面電極に対応してこれに接続可能な複
数のリードと、前記リードの片側または両側の空き領域
部に設けられたダミーリードとを有するテープ基板を準
備する工程と、前記テープ基板の外部端子取り付け面と
反対側の面の端部に、前記リードおよびダミーリードが
内側端部を横切るように補強部材を設ける工程と、前記
半導体チップの前記表面電極とこれに対応する前記テー
プ基板の前記リードとを導通部材によって接続して前記
テープ基板により前記半導体チップを支持する工程と、
前記テープ基板の前記外部端子取付け面における前記半
導体チップの外側周囲に複数の外部端子を取り付ける工
程とを有し、前記ダミーリードによって、前記テープ基
板の前記補強部材の前記内側端部を横切る前記リードに
掛かる応力を分散し得るものである。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００２０】図１は本発明の実施の形態による半導体装
置（Ｔ−ＴＦＢＧＡ）の構造の一例を示す平面図、図２
は図１に示す半導体装置の構造を示す底面図、図３は図
２のＡ−Ａ線に沿う断面の構造を示す断面図、図４は図
１に示す半導体装置のテープ基板におけるリードおよび
ダミーリードのパターンの一例を示す部分拡大平面図、
図５は本発明の実施の形態の半導体装置（Ｔ−ＴＦＢＧ
Ａ）の組み立て手順の一例を示すプロセスフロー図であ
る。
置（Ｔ−ＴＦＢＧＡ）の構造の一例を示す平面図、図２
は図１に示す半導体装置の構造を示す底面図、図３は図
２のＡ−Ａ線に沿う断面の構造を示す断面図、図４は図
１に示す半導体装置のテープ基板におけるリードおよび
ダミーリードのパターンの一例を示す部分拡大平面図、
図５は本発明の実施の形態の半導体装置（Ｔ−ＴＦＢＧ
Ａ）の組み立て手順の一例を示すプロセスフロー図であ
る。
【００２１】図１〜図３に示す本実施の形態の半導体装
置は、例えば、マイコンやＡＳＩＣ（Application Spec
ific Integrated Circuit)などのようにチップサイズに
比較してピン数が比較的多いファインピッチ（狭ピッ
チ）タイプの半導体パッケージであり、テープ基板２を
用いるとともに、半導体チップ１の外側に外部端子であ
る複数の半田ボール３が配置されたＦａｎ−Ｏｕｔ形か
つ薄形のＴ−ＴＦＢＧＡ５である。
置は、例えば、マイコンやＡＳＩＣ（Application Spec
ific Integrated Circuit)などのようにチップサイズに
比較してピン数が比較的多いファインピッチ（狭ピッ
チ）タイプの半導体パッケージであり、テープ基板２を
用いるとともに、半導体チップ１の外側に外部端子であ
る複数の半田ボール３が配置されたＦａｎ−Ｏｕｔ形か
つ薄形のＴ−ＴＦＢＧＡ５である。
【００２２】図１〜図４を用いてＴ−ＴＦＢＧＡ５の構
成について説明すると、半導体チップ１を支持し、かつ
半導体チップ１のパッド（表面電極）１ａに対応してこ
れと接続する複数のリード２ａが設けられたテープ基板
２と、半導体チップ１のパッド１ａとテープ基板２のリ
ード２ａとを接続する導通部材である金バンプ７と、半
導体チップ１の外側周囲に配置されるとともに、テープ
基板２の外部端子取付け面２ｂの端部に取り付けられた
複数の外部端子である半田ボール３と、テープ基板２の
外部端子取付け面２ｂの反対側の面である背面２ｃの端
部に設けられた枠状のテープ基板補強用の補強部材４と
からなり、テープ基板２において、図４に示すように、
これに設けられた複数のリード２ａのうち、枠状の補強
部材４の内側端部４ａを横切るリード２ａの片側の空き
領域部２ｇに補強部材４の内側端部４ａを横切るダミー
リード２ｅが設けられているものである。
成について説明すると、半導体チップ１を支持し、かつ
半導体チップ１のパッド（表面電極）１ａに対応してこ
れと接続する複数のリード２ａが設けられたテープ基板
２と、半導体チップ１のパッド１ａとテープ基板２のリ
ード２ａとを接続する導通部材である金バンプ７と、半
導体チップ１の外側周囲に配置されるとともに、テープ
基板２の外部端子取付け面２ｂの端部に取り付けられた
複数の外部端子である半田ボール３と、テープ基板２の
外部端子取付け面２ｂの反対側の面である背面２ｃの端
部に設けられた枠状のテープ基板補強用の補強部材４と
からなり、テープ基板２において、図４に示すように、
これに設けられた複数のリード２ａのうち、枠状の補強
部材４の内側端部４ａを横切るリード２ａの片側の空き
領域部２ｇに補強部材４の内側端部４ａを横切るダミー
リード２ｅが設けられているものである。
【００２３】すなわち、テープ基板２においてこれの端
部に取り付けられた補強部材４の内側端部４ａに対応し
た箇所のリード２ａが形成されていない空き領域部２
ｇ、例えば、補強部材４の内側端部４ａを横切る隣り合
ったリード２ａ間の空き領域部２ｇ（リード２ａを形成
可能な面積を有した空き領域部２ｇ）などに、補強部材
４の内側端部４ａを横切るダミーリード２ｅが設けられ
ているものであり、これによって、高密度に配置された
リード群の補強部材４の内側端部付近に対応した箇所に
かかる応力（例えば、熱応力など）を、リード群の最外
側のリード２ａに集中させることなく、各リード２ａお
よびダミーリード２ｅに分散させて与えることが可能と
なる。
部に取り付けられた補強部材４の内側端部４ａに対応し
た箇所のリード２ａが形成されていない空き領域部２
ｇ、例えば、補強部材４の内側端部４ａを横切る隣り合
ったリード２ａ間の空き領域部２ｇ（リード２ａを形成
可能な面積を有した空き領域部２ｇ）などに、補強部材
４の内側端部４ａを横切るダミーリード２ｅが設けられ
ているものであり、これによって、高密度に配置された
リード群の補強部材４の内側端部付近に対応した箇所に
かかる応力（例えば、熱応力など）を、リード群の最外
側のリード２ａに集中させることなく、各リード２ａお
よびダミーリード２ｅに分散させて与えることが可能と
なる。
【００２４】したがって、前記応力をほぼ均等に分散さ
せて付与できるように、図４に示すように、補強部材４
の内側端部４ａを横切るリード２ａとダミーリード２ｅ
とがほぼ等しい間隔（隣接するリード２ａ間に空き領域
部２ｇが発生しない程度の間隔）で設けられていること
が好ましい。
せて付与できるように、図４に示すように、補強部材４
の内側端部４ａを横切るリード２ａとダミーリード２ｅ
とがほぼ等しい間隔（隣接するリード２ａ間に空き領域
部２ｇが発生しない程度の間隔）で設けられていること
が好ましい。
【００２５】ここで、本実施の形態のＴ−ＴＦＢＧＡ５
のテープ基板２は、図１、図２に示すように平面形状が
四角形であり、かつ図３に示すように、例えば、ポリイ
ミドテープのフィルム基材２ｆに銅箔などを用いて配線
である複数のリード２ａを形成したものである。
のテープ基板２は、図１、図２に示すように平面形状が
四角形であり、かつ図３に示すように、例えば、ポリイ
ミドテープのフィルム基材２ｆに銅箔などを用いて配線
である複数のリード２ａを形成したものである。
【００２６】さらに、その中央付近には、半導体チップ
１を配置可能な四角形の開口部２ｈが形成され、この開
口部２ｈには、リード２ａの一端が突出するとともに、
それぞれ対応する半導体チップ１のパッド１ａと金バン
プ７を介して接続されている。
１を配置可能な四角形の開口部２ｈが形成され、この開
口部２ｈには、リード２ａの一端が突出するとともに、
それぞれ対応する半導体チップ１のパッド１ａと金バン
プ７を介して接続されている。
【００２７】これにより、半導体チップ１は、開口部２
ｈにおいて金バンプ７を介してテープ基板２の複数のリ
ード２ａのそれぞれの一端によって支持されている。
ｈにおいて金バンプ７を介してテープ基板２の複数のリ
ード２ａのそれぞれの一端によって支持されている。
【００２８】また、図３に示すように、各リード２ａの
他端は、半田ボール３が搭載される端子である図４に示
すボールランド２ｉと接続されており、したがって、テ
ープ基板２の外部端子取付け面２ｂには、外部端子数
（ピン数）に応じたボールランド２ｉが露出して配置さ
れている。
他端は、半田ボール３が搭載される端子である図４に示
すボールランド２ｉと接続されており、したがって、テ
ープ基板２の外部端子取付け面２ｂには、外部端子数
（ピン数）に応じたボールランド２ｉが露出して配置さ
れている。
【００２９】さらに、図３に示すように、テープ基板２
の外部端子取付け面２ｂの表面には、各リード２ａを保
護し、かつ絶縁するための絶縁膜であるソルダレジスト
２ｄが形成されている。なお、図４では、外部端子取付
け面２ｂのリード２ａおよびダミーリード２ｅのパター
ンを明確に表すために、各リード２ａおよびダミーリー
ド２ｅを覆っているソルダレジスト２ｄを省略している
が、テープ基板２の外部端子取付け面２ｂの各ボールラ
ンド２ｉを除く表面は、図３に示すようにソルダレジス
ト２ｄによって覆われている。
の外部端子取付け面２ｂの表面には、各リード２ａを保
護し、かつ絶縁するための絶縁膜であるソルダレジスト
２ｄが形成されている。なお、図４では、外部端子取付
け面２ｂのリード２ａおよびダミーリード２ｅのパター
ンを明確に表すために、各リード２ａおよびダミーリー
ド２ｅを覆っているソルダレジスト２ｄを省略している
が、テープ基板２の外部端子取付け面２ｂの各ボールラ
ンド２ｉを除く表面は、図３に示すようにソルダレジス
ト２ｄによって覆われている。
【００３０】また、ダミーリード２ｅは、各リード２ａ
と同様に銅箔などを用いて各リード２ａと同一製造工程
で形成されるものであり、図４に示す場合には、各リー
ド２ａと同程度の幅の細長い屈曲したパターンに形成さ
れているが、ただし、両端とも半導体チップ１のパッド
１ａやボールランド２ｉなどと接続することはなく終端
しており、電気的信号の伝達機能は有していない。
と同様に銅箔などを用いて各リード２ａと同一製造工程
で形成されるものであり、図４に示す場合には、各リー
ド２ａと同程度の幅の細長い屈曲したパターンに形成さ
れているが、ただし、両端とも半導体チップ１のパッド
１ａやボールランド２ｉなどと接続することはなく終端
しており、電気的信号の伝達機能は有していない。
【００３１】また、テープ基板２の背面２ｃの外周端部
に取り付けられた図１、図３に示す補強部材４は、テー
プ基板２の半田ボール取り付け部を補強してその強度を
高めてＴ−ＴＦＢＧＡ５の平坦度を向上させるものであ
り、したがって、前記半田ボール取り付け部に対応し
て、図１に示すように、枠状に形成されている。
に取り付けられた図１、図３に示す補強部材４は、テー
プ基板２の半田ボール取り付け部を補強してその強度を
高めてＴ−ＴＦＢＧＡ５の平坦度を向上させるものであ
り、したがって、前記半田ボール取り付け部に対応し
て、図１に示すように、枠状に形成されている。
【００３２】そこで、補強部材４は、テープ基板２の前
記半田ボール取り付け部の強度を高めるために金属の薄
板によって形成されることが好ましいが、例えば、プリ
ント配線基板などの実装基板に実装した際の前記実装基
板とＴ−ＴＦＢＧＡ５の熱膨張係数を近くすることを考
慮すると、銅箔の表面にニッケルめっきを塗布して形成
した金属の薄板（銅合金の薄板）などを用いることが好
ましい。ただし、他の材料によって形成されていてもよ
い。
記半田ボール取り付け部の強度を高めるために金属の薄
板によって形成されることが好ましいが、例えば、プリ
ント配線基板などの実装基板に実装した際の前記実装基
板とＴ−ＴＦＢＧＡ５の熱膨張係数を近くすることを考
慮すると、銅箔の表面にニッケルめっきを塗布して形成
した金属の薄板（銅合金の薄板）などを用いることが好
ましい。ただし、他の材料によって形成されていてもよ
い。
【００３３】また、半導体チップ１のパッド１ａ上に形
成された図３に示す金バンプ７は、例えば、ダイシング
前の半導体ウェハにおいて半導体集積回路形成後に、パ
ッド１ａ上に金めっきを成長させて形成したものであ
り、半導体チップ１のパッド１ａとテープ基板２のリー
ド２ａとの接続用端子である。
成された図３に示す金バンプ７は、例えば、ダイシング
前の半導体ウェハにおいて半導体集積回路形成後に、パ
ッド１ａ上に金めっきを成長させて形成したものであ
り、半導体チップ１のパッド１ａとテープ基板２のリー
ド２ａとの接続用端子である。
【００３４】また、半導体チップ１とリード２ａとの金
バンプ７を介した接合部周辺には、これらを覆う封止部
６が形成されている。
バンプ７を介した接合部周辺には、これらを覆う封止部
６が形成されている。
【００３５】ここで、封止部６は、例えば、エポキシ系
の封止用の熱硬化性樹脂を用いて半導体チップ１とリー
ド２ａの突出部を封止して形成したものであり、本実施
の形態のＴ−ＴＦＢＧＡ５では、ポッティングによって
形成している。
の封止用の熱硬化性樹脂を用いて半導体チップ１とリー
ド２ａの突出部を封止して形成したものであり、本実施
の形態のＴ−ＴＦＢＧＡ５では、ポッティングによって
形成している。
【００３６】ただし、封止部６は、ポッティングに限ら
ず、モールドによって形成してもよい。
ず、モールドによって形成してもよい。
【００３７】また、Ｔ−ＴＦＢＧＡ５に取り付けられた
外部端子である半田ボール３は、例えば、直径０.3ｍｍ
程度の大きさのボール状の端子であり、さらに、Ｔ−Ｔ
ＦＢＧＡ５は、ファインピッチタイプであるため、狭ピ
ッチ配置でテープ基板２の外部端子取付け面２ｂの各ボ
ールランド２ｉに取り付けられている。
外部端子である半田ボール３は、例えば、直径０.3ｍｍ
程度の大きさのボール状の端子であり、さらに、Ｔ−Ｔ
ＦＢＧＡ５は、ファインピッチタイプであるため、狭ピ
ッチ配置でテープ基板２の外部端子取付け面２ｂの各ボ
ールランド２ｉに取り付けられている。
【００３８】次に、本実施の形態の半導体装置（Ｔ−Ｔ
ＦＢＧＡ５）の製造方法を、図５に示す製造プロセスフ
ロー図にしたがって説明する。
ＦＢＧＡ５）の製造方法を、図５に示す製造プロセスフ
ロー図にしたがって説明する。
【００３９】なお、本実施の形態においては、Ｔ−ＴＦ
ＢＧＡ５を複数個製造可能な細長い多連のフィルムテー
プを用いて個々のＴ−ＴＦＢＧＡ５を製造する場合を説
明する。
ＢＧＡ５を複数個製造可能な細長い多連のフィルムテー
プを用いて個々のＴ−ＴＦＢＧＡ５を製造する場合を説
明する。
【００４０】まず、主面１ｂに所望の半導体集積回路が
形成された複数の半導体チップ１を備える半導体ウェハ
（図示せず）を準備する。
形成された複数の半導体チップ１を備える半導体ウェハ
（図示せず）を準備する。
【００４１】さらに、所定箇所をマスクで覆って前記半
導体ウェハの状態でこの半導体ウェハの個々の半導体チ
ップ１のパッド１ａ上に金めっきによる金バンプ７（導
通部材）を形成する。
導体ウェハの状態でこの半導体ウェハの個々の半導体チ
ップ１のパッド１ａ上に金めっきによる金バンプ７（導
通部材）を形成する。
【００４２】続いて、この半導体ウェハをダイシングし
て、前記半導体ウェハを個々の半導体チップ１に切断・
分離し、その後、所定検査を行って良品と判定された半
導体チップ１を用意する。
て、前記半導体ウェハを個々の半導体チップ１に切断・
分離し、その後、所定検査を行って良品と判定された半
導体チップ１を用意する。
【００４３】一方、個々のＴ−ＴＦＢＧＡ５の領域ごと
に、半導体チップ１のパッド１ａに対応してこれに接続
可能な配線であるリード２ａと、このリード２ａと並ん
でその片側の隣の空き領域部２ｇまたは隣り合ったリー
ド２ａ間の空き領域部２ｇに設けられたダミーリード２
ｅとを有するテープ基板２を準備する（ステップＳ
１）。
に、半導体チップ１のパッド１ａに対応してこれに接続
可能な配線であるリード２ａと、このリード２ａと並ん
でその片側の隣の空き領域部２ｇまたは隣り合ったリー
ド２ａ間の空き領域部２ｇに設けられたダミーリード２
ｅとを有するテープ基板２を準備する（ステップＳ
１）。
【００４４】ここでは、複数のテープ基板２が繋がって
設けられたポリイミドテープなどの前記多連のフィルム
テープを準備する。
設けられたポリイミドテープなどの前記多連のフィルム
テープを準備する。
【００４５】なお、テープ基板２の製造手順としては、
まず、前記フィルムテープであるフィルム基材２ｆの外
部端子取付け面２ｂ側にエポキシ系の接着剤などを用い
て銅箔層を貼り、その後、前記銅箔層を所定の形状にエ
ッチング処理してリード２ａやダミーリード２ｅを形成
する。
まず、前記フィルムテープであるフィルム基材２ｆの外
部端子取付け面２ｂ側にエポキシ系の接着剤などを用い
て銅箔層を貼り、その後、前記銅箔層を所定の形状にエ
ッチング処理してリード２ａやダミーリード２ｅを形成
する。
【００４６】その後、ステップＳ２によって、テープ基
板２の背面２ｃの外周端部に枠状の補強部材４を貼り付
ける補強部材取り付けを行う。
板２の背面２ｃの外周端部に枠状の補強部材４を貼り付
ける補強部材取り付けを行う。
【００４７】その際、図４に示すように、各リード２ａ
およびダミーリード２ｅが補強部材４の内側端部４ａを
横切るように補強部材４を設ける。
およびダミーリード２ｅが補強部材４の内側端部４ａを
横切るように補強部材４を設ける。
【００４８】続いて、ステップＳ３によって、インナリ
ードボンディングを行う。
ードボンディングを行う。
【００４９】ここでは、ギャングボンディングすなわち
一括ボンディングによって半導体チップ１のパッド１ａ
上に形成された金バンプ７とこれに対応するリード２ａ
とを接続する。
一括ボンディングによって半導体チップ１のパッド１ａ
上に形成された金バンプ７とこれに対応するリード２ａ
とを接続する。
【００５０】その際、まず、テープ基板２の中央部の開
口部２ｈに半導体チップ１を配置し、開口部２ｈに突出
配置されたリード２ａの一端と、半導体チップ１のパッ
ド１ａとを金バンプ７を介して熱圧着により接続する。
これにより、半導体チップ１のパッド１ａとこれに対応
するテープ基板２のリード２ａとが金バンプ７を介して
接続されるとともに、リード２ａによって半導体チップ
１がテープ基板２の開口部２ｈで支持される。
口部２ｈに半導体チップ１を配置し、開口部２ｈに突出
配置されたリード２ａの一端と、半導体チップ１のパッ
ド１ａとを金バンプ７を介して熱圧着により接続する。
これにより、半導体チップ１のパッド１ａとこれに対応
するテープ基板２のリード２ａとが金バンプ７を介して
接続されるとともに、リード２ａによって半導体チップ
１がテープ基板２の開口部２ｈで支持される。
【００５１】つまり、ステップＳ３のインナリードボン
ディングの工程では、チップマウントの工程と、テープ
基板２のリード２ａと半導体チップ１のパッド１ａとを
接続する工程とが同時に行われる。
ディングの工程では、チップマウントの工程と、テープ
基板２のリード２ａと半導体チップ１のパッド１ａとを
接続する工程とが同時に行われる。
【００５２】その後、エポキシ系の熱硬化性の封止用樹
脂などを用いて、ポッティングによって半導体チップ１
とリード２ａと金バンプ７とを樹脂封止し（ステップＳ
４）、これにより、封止部６を形成する。
脂などを用いて、ポッティングによって半導体チップ１
とリード２ａと金バンプ７とを樹脂封止し（ステップＳ
４）、これにより、封止部６を形成する。
【００５３】なお、封止部６は、前記封止用樹脂を用い
てモールドによって形成してもよい。
てモールドによって形成してもよい。
【００５４】その後、ステップＳ５によって、テープ基
板２の外部端子取付け面２ｂにおける半導体チップ１の
外側周囲に複数（所定数）の外部端子である半田ボール
３を取り付ける半田ボール搭載を行う。
板２の外部端子取付け面２ｂにおける半導体チップ１の
外側周囲に複数（所定数）の外部端子である半田ボール
３を取り付ける半田ボール搭載を行う。
【００５５】その際、まず、フラックスを用いて半田ボ
ール３をテープ基板２のボールランド２ｉに仮固定し、
その後、ピーク温度が、例えば、２３０℃程度のリフロ
ー炉に通して半田ボール３の固定を行う。
ール３をテープ基板２のボールランド２ｉに仮固定し、
その後、ピーク温度が、例えば、２３０℃程度のリフロ
ー炉に通して半田ボール３の固定を行う。
【００５６】その後、ステップＳ６によって、多連のフ
ィルムテープから個々のテープ基板２すなわち個々のＴ
−ＴＦＢＧＡ５を切断分離する外形切断を行い、これに
より、それぞれのＴ−ＴＦＢＧＡ５の組み立てを完了す
る（ステップＳ７）。
ィルムテープから個々のテープ基板２すなわち個々のＴ
−ＴＦＢＧＡ５を切断分離する外形切断を行い、これに
より、それぞれのＴ−ＴＦＢＧＡ５の組み立てを完了す
る（ステップＳ７）。
【００５７】本実施の形態の半導体装置（Ｔ−ＴＦＢＧ
Ａ５）およびその製造方法によれば、以下のような作用
効果が得られる。
Ａ５）およびその製造方法によれば、以下のような作用
効果が得られる。
【００５８】すなわち、テープ基板２において補強部材
４の内側端部４ａを横切るリード２ａの片側の空き領域
部２ｇに補強部材４の内側端部４ａを横切るダミーリー
ド２ｅが設けられたことにより、リード２ａのパターン
レイアウトが疎密になっている場合においても、Ｔ−Ｔ
ＦＢＧＡ５の温度サイクル試験時などに、高密度に配置
されたリード群の補強部材４の内側端部４ａ付近に対応
した箇所にかかる熱応力などの応力を高密度の最外側の
リード２ａに集中させることなく、各リード２ａおよび
ダミーリード２ｅに分散させて付与することができる。
４の内側端部４ａを横切るリード２ａの片側の空き領域
部２ｇに補強部材４の内側端部４ａを横切るダミーリー
ド２ｅが設けられたことにより、リード２ａのパターン
レイアウトが疎密になっている場合においても、Ｔ−Ｔ
ＦＢＧＡ５の温度サイクル試験時などに、高密度に配置
されたリード群の補強部材４の内側端部４ａ付近に対応
した箇所にかかる熱応力などの応力を高密度の最外側の
リード２ａに集中させることなく、各リード２ａおよび
ダミーリード２ｅに分散させて付与することができる。
【００５９】したがって、前記応力による有効なリード
２ａの断線を防止することが可能になる。
２ａの断線を防止することが可能になる。
【００６０】これにより、Ｆａｎ−Ｏｕｔ形のＴ−ＴＦ
ＢＧＡ５の耐温度サイクル性を向上でき、その結果、Ｔ
−ＴＦＢＧＡ５の信頼性の向上を図ることができる。
ＢＧＡ５の耐温度サイクル性を向上でき、その結果、Ｔ
−ＴＦＢＧＡ５の信頼性の向上を図ることができる。
【００６１】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００６２】例えば、前記実施の形態では、ダミーリー
ド２ｅが、リード２ａの片側の隣の空き領域部２ｇに設
けられている場合を説明したが、図６の他の実施の形態
のダミーリード２ｅに示すように、リード２ａの両側の
空き領域部２ｇに設けられていてもよい。
ド２ｅが、リード２ａの片側の隣の空き領域部２ｇに設
けられている場合を説明したが、図６の他の実施の形態
のダミーリード２ｅに示すように、リード２ａの両側の
空き領域部２ｇに設けられていてもよい。
【００６３】すなわち、ダミーリード２ｅを設ける領域
としては、テープ基板２上の補強部材４の内側端部４ａ
に対応した領域で、補強部材４の内側端部４ａを横切る
リード２ａの両側のスペース（空き領域部２ｇ）におい
て、何れか一方の空き領域部２ｇの面積が他方より明ら
かに大きい場合に、その一方のスペース（空き領域部２
ｇ）に補強部材４の内側端部４ａを横切るようにダミー
リード２ｅが設けられていればよく、その際、リード２
ａの片側に設けられていてもよく、またはリード２ａの
両側に設けられていてもよい。
としては、テープ基板２上の補強部材４の内側端部４ａ
に対応した領域で、補強部材４の内側端部４ａを横切る
リード２ａの両側のスペース（空き領域部２ｇ）におい
て、何れか一方の空き領域部２ｇの面積が他方より明ら
かに大きい場合に、その一方のスペース（空き領域部２
ｇ）に補強部材４の内側端部４ａを横切るようにダミー
リード２ｅが設けられていればよく、その際、リード２
ａの片側に設けられていてもよく、またはリード２ａの
両側に設けられていてもよい。
【００６４】また、ダミーリード２ｅの形状は、各リー
ド２ａと同程度の幅の屈曲した細長いパターンに限ら
ず、図７の他の実施の形態のダミーリード２ｅに示すよ
うに、長方形に形成されていてもよく、または、それ以
外の多角形や円形、あるいは楕円などの形状であっても
よい。
ド２ａと同程度の幅の屈曲した細長いパターンに限ら
ず、図７の他の実施の形態のダミーリード２ｅに示すよ
うに、長方形に形成されていてもよく、または、それ以
外の多角形や円形、あるいは楕円などの形状であっても
よい。
【００６５】つまり、ダミーリード２ｅの形状は、テー
プ基板２上の補強部材４の内側端部４ａに対応した領域
でこの内側端部４ａを横切り、かつリード２ａが形成さ
れていない空き領域部２ｇの形状に応じた形状であれば
如何なる形状であってもよい。
プ基板２上の補強部材４の内側端部４ａに対応した領域
でこの内側端部４ａを横切り、かつリード２ａが形成さ
れていない空き領域部２ｇの形状に応じた形状であれば
如何なる形状であってもよい。
【００６６】また、前記実施の形態では、半導体装置
（Ｔ−ＴＦＢＧＡ５）の製造方法において、テープ基板
２を準備した後、インナリードボンディング工程前に補
強部材４を取り付ける場合を説明したが、補強部材４の
取り付け手順としては、樹脂封止工程と半田ボール搭載
工程との間で行ってもよく、または、予め補強部材４が
取り付けられたテープ基板２を納入して（準備）して、
このテープ基板２を用いて前記半導体装置を組み立てて
もよい。
（Ｔ−ＴＦＢＧＡ５）の製造方法において、テープ基板
２を準備した後、インナリードボンディング工程前に補
強部材４を取り付ける場合を説明したが、補強部材４の
取り付け手順としては、樹脂封止工程と半田ボール搭載
工程との間で行ってもよく、または、予め補強部材４が
取り付けられたテープ基板２を納入して（準備）して、
このテープ基板２を用いて前記半導体装置を組み立てて
もよい。
【００６７】また、前記実施の形態では、複数のテープ
基板２が繋がった細長い多連のフィルムテープを用いて
個々の半導体装置を製造する場合を説明したが、予め個
々の半導体装置用として切断されたテープ基板２を用い
てそれぞれの半導体装置を製造してもよい。
基板２が繋がった細長い多連のフィルムテープを用いて
個々の半導体装置を製造する場合を説明したが、予め個
々の半導体装置用として切断されたテープ基板２を用い
てそれぞれの半導体装置を製造してもよい。
【００６８】また、前記実施の形態では、半導体装置が
ファインピッチタイプで、かつＦａｎ−Ｏｕｔ形のＴ−
ＴＦＢＧＡ５の場合について説明したが、前記半導体装
置は、テープ基板２を用いるとともに、少なくとも半導
体チップ１の外側周囲に外部端子が配置され、かつテー
プ基板２の背面２ｃの外周端部に補強部材４が取り付け
られたものであれば、Ｆａｎ−Ｏｕｔ形のみではなく、
Ｆａｎ−Ｉｎ／Ｏｕｔ形のものであってもよく、さら
に、Ｔ−ＦＢＧＡやＬＧＡ（Land Grid Array)などの他
の半導体装置であってもよい。
ファインピッチタイプで、かつＦａｎ−Ｏｕｔ形のＴ−
ＴＦＢＧＡ５の場合について説明したが、前記半導体装
置は、テープ基板２を用いるとともに、少なくとも半導
体チップ１の外側周囲に外部端子が配置され、かつテー
プ基板２の背面２ｃの外周端部に補強部材４が取り付け
られたものであれば、Ｆａｎ−Ｏｕｔ形のみではなく、
Ｆａｎ−Ｉｎ／Ｏｕｔ形のものであってもよく、さら
に、Ｔ−ＦＢＧＡやＬＧＡ（Land Grid Array)などの他
の半導体装置であってもよい。
【００６９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００７０】（１）．半導体装置のテープ基板において
補強部材の内側端部を横切るリードの片側または両側の
空き領域部に補強部材の内側端部を横切るダミーリード
が設けられたことにより、半導体装置の温度サイクル試
験時に、高密となったリード群の補強部材の内側端部付
近に対応した箇所にかかる熱応力を高密状態の最外側の
リードに集中させることなく、各リードおよびダミーリ
ードに分散させて付与することができる。これにより、
前記熱応力による有効なリードの断線を防止することが
可能になる。
補強部材の内側端部を横切るリードの片側または両側の
空き領域部に補強部材の内側端部を横切るダミーリード
が設けられたことにより、半導体装置の温度サイクル試
験時に、高密となったリード群の補強部材の内側端部付
近に対応した箇所にかかる熱応力を高密状態の最外側の
リードに集中させることなく、各リードおよびダミーリ
ードに分散させて付与することができる。これにより、
前記熱応力による有効なリードの断線を防止することが
可能になる。
【００７１】（２）．前記（１）により、半導体装置の
耐温度サイクル性を向上でき、その結果、半導体装置の
信頼性の向上を図ることができる。
耐温度サイクル性を向上でき、その結果、半導体装置の
信頼性の向上を図ることができる。
【図１】本発明の実施の形態による半導体装置（Ｔ−Ｔ
ＦＢＧＡ）の構造の一例を示す平面図である。
ＦＢＧＡ）の構造の一例を示す平面図である。
【図２】図１に示す半導体装置の構造を示す底面図であ
る。
る。
【図３】図２のＡ−Ａ線に沿う断面の構造を示す断面図
である。
である。
【図４】図１に示す半導体装置のテープ基板におけるリ
ードおよびダミーリードのパターンの一例を示す部分拡
大平面図である。
ードおよびダミーリードのパターンの一例を示す部分拡
大平面図である。
【図５】本発明の実施の形態の半導体装置（Ｔ−ＴＦＢ
ＧＡ）の組み立て手順の一例を示すプロセスフロー図で
ある。
ＧＡ）の組み立て手順の一例を示すプロセスフロー図で
ある。
【図６】本発明の他の実施の形態の半導体装置のテープ
基板におけるリードおよびダミーリードのパターンを示
す部分拡大平面図である。
基板におけるリードおよびダミーリードのパターンを示
す部分拡大平面図である。
【図７】本発明の他の実施の形態の半導体装置のテープ
基板におけるリードおよびダミーリードのパターンを示
す部分拡大平面図である。
基板におけるリードおよびダミーリードのパターンを示
す部分拡大平面図である。
１ 半導体チップ １ａ パッド（表面電極） １ｂ 主面 ２ テープ基板 ２ａ リード ２ｂ 外部端子取付け面 ２ｃ 背面（反対側の面） ２ｄ ソルダレジスト ２ｅ ダミーリード ２ｆ フィルム基材 ２ｇ 空き領域部 ２ｈ 開口部 ２ｉ ボールランド ３ 半田ボール（外部端子） ４ 補強部材 ４ａ 内側端部 ５ Ｔ−ＴＦＢＧＡ（半導体装置） ６ 封止部 ７ 金バンプ（導通部材）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 市原 誠一 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 鈴木 秀紀 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 宮木 美典 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F044 KK08 KK11 MM03 MM08 MM13 MM21
Claims (5)
- 【請求項１】 半導体チップを支持し、前記半導体チッ
プの表面電極に対応してこれと接続する複数のリードが
設けられたテープ基板と、 前記半導体チップの外側周囲に配置されて前記テープ基
板の端部に取り付けられた複数の外部端子と、 前記テープ基板の外部端子取り付け面と反対側の面の端
部に設けられた補強部材とを有し、 前記テープ基板に設けられた前記複数のリードのうち、
前記補強部材の内側端部を横切るリードの片側または両
側の空き領域部に前記補強部材の前記内側端部を横切る
ダミーリードが設けられていることを特徴とする半導体
装置。 - 【請求項２】 半導体チップを支持し、前記半導体チッ
プの表面電極に対応してこれと接続する複数のリードが
設けられたテープ基板と、 前記半導体チップの外側周囲に配置されて前記テープ基
板の端部に取り付けられた複数の外部端子と、 前記テープ基板の外部端子取り付け面と反対側の面の端
部に設けられた補強部材とを有し、 前記テープ基板に設けられた前記複数のリードのうち、
前記補強部材の内側端部を横切る隣り合ったリード間の
空き領域部に前記補強部材の前記内側端部を横切るダミ
ーリードが設けられていることを特徴とする半導体装
置。 - 【請求項３】 半導体チップを支持し、前記半導体チッ
プの表面電極に対応してこれと接続する複数のリードが
設けられたテープ基板と、 前記半導体チップの外側周囲に配置されて前記テープ基
板の端部に取り付けられた複数の外部端子と、 前記テープ基板の外部端子取り付け面と反対側の面の端
部に設けられた補強部材とを有し、 前記テープ基板に設けられた前記複数のリードのうち、
前記補強部材の内側端部を横切るリードの片側または両
側の空き領域部に前記補強部材の前記内側端部を横切る
ダミーリードが設けられ、前記リードと前記ダミーリー
ドとが等しい間隔で設けられていることを特徴とする半
導体装置。 - 【請求項４】 半導体チップを支持し、前記半導体チッ
プの表面電極に対応してこれと接続する複数のリードが
設けられたテープ基板と、 前記半導体チップの外側周囲に配置されて前記テープ基
板の端部に取り付けられた複数の外部端子である半田ボ
ールと、 前記テープ基板の外部端子取り付け面と反対側の面の端
部に設けられた補強部材とを有し、 前記テープ基板に設けられた前記複数のリードのうち、
前記補強部材の内側端部を横切るリードの片側または両
側の空き領域部に前記補強部材の前記内側端部を横切る
ダミーリードが設けられていることを特徴とする半導体
装置。 - 【請求項５】 半導体チップの表面電極に対応してこれ
に接続可能な複数のリードと、前記リードの片側または
両側の空き領域部に設けられたダミーリードとを有する
テープ基板を準備する工程と、 前記テープ基板の外部端子取り付け面と反対側の面の端
部に、前記リードおよびダミーリードが内側端部を横切
るように補強部材を設ける工程と、 前記半導体チップの前記表面電極とこれに対応する前記
テープ基板の前記リードとを導通部材によって接続して
前記テープ基板により前記半導体チップを支持する工程
と、 前記テープ基板の前記外部端子取付け面における前記半
導体チップの外側周囲に複数の外部端子を取り付ける工
程とを有し、 前記ダミーリードによって、前記テープ基板の前記補強
部材の前記内側端部を横切る前記リードに掛かる応力を
分散し得ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148322A JP3739632B2 (ja) | 2000-05-19 | 2000-05-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148322A JP3739632B2 (ja) | 2000-05-19 | 2000-05-19 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332645A true JP2001332645A (ja) | 2001-11-30 |
| JP3739632B2 JP3739632B2 (ja) | 2006-01-25 |
Family
ID=18654373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000148322A Expired - Fee Related JP3739632B2 (ja) | 2000-05-19 | 2000-05-19 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3739632B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100788415B1 (ko) | 2006-03-31 | 2007-12-24 | 삼성전자주식회사 | 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지 |
| JP2008124186A (ja) * | 2006-11-10 | 2008-05-29 | Toppan Printing Co Ltd | 多層配線板 |
| US7504734B2 (en) | 2004-02-27 | 2009-03-17 | Elpida Memory, Inc. | Semiconductor device having improved solder joint and internal lead lifetimes |
-
2000
- 2000-05-19 JP JP2000148322A patent/JP3739632B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7504734B2 (en) | 2004-02-27 | 2009-03-17 | Elpida Memory, Inc. | Semiconductor device having improved solder joint and internal lead lifetimes |
| US7960846B2 (en) | 2004-02-27 | 2011-06-14 | Elpida Memory, Inc. | Semiconductor device having improved solder joint and internal lead lifetimes |
| KR100788415B1 (ko) | 2006-03-31 | 2007-12-24 | 삼성전자주식회사 | 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지 |
| US7525181B2 (en) | 2006-03-31 | 2009-04-28 | Samsung Electronics Co., Ltd. | Tape wiring substrate and tape package using the same |
| US7928543B2 (en) | 2006-03-31 | 2011-04-19 | Samsung Electronics Co., Ltd. | Tape wiring substrate and tape package using the same |
| US8269322B2 (en) | 2006-03-31 | 2012-09-18 | Samsung Electronics Co., Ltd. | Tape wiring substrate and tape package using the same |
| JP2008124186A (ja) * | 2006-11-10 | 2008-05-29 | Toppan Printing Co Ltd | 多層配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3739632B2 (ja) | 2006-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6607942B1 (en) | Method of fabricating as grooved heat spreader for stress reduction in an IC package | |
| US6589810B1 (en) | BGA package and method of fabrication | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| US7566969B2 (en) | Semiconductor device with improved arrangement of a through-hole in a wiring substrate | |
| JPH08288424A (ja) | 半導体装置 | |
| JPH11233687A (ja) | サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法 | |
| JP2895022B2 (ja) | チップスケールパッケージの製造方法 | |
| US6911737B2 (en) | Semiconductor device package and method | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
| KR100786911B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2001332645A (ja) | 半導体装置およびその製造方法 | |
| JPH08148526A (ja) | 半導体装置 | |
| JP4701563B2 (ja) | 半導体チップ搭載基板及びそれを用いた半導体装置 | |
| US20020094683A1 (en) | Method for manufacturing chip size package and its structure | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JP3445441B2 (ja) | 半導体装置 | |
| KR20010017869A (ko) | 멀티 칩 반도체 패키지 | |
| JP2000114429A (ja) | 半導体装置およびその製造方法 | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
| JP4854863B2 (ja) | 半導体装置 | |
| JP2000269375A (ja) | 半導体装置およびその製造方法 | |
| JP2000299399A (ja) | 半導体装置 | |
| JP2000150567A (ja) | 半導体装置およびその製造方法 | |
| JPS5940553A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040308 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051102 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |