JP2008124186A - 多層配線板 - Google Patents

多層配線板 Download PDF

Info

Publication number
JP2008124186A
JP2008124186A JP2006305020A JP2006305020A JP2008124186A JP 2008124186 A JP2008124186 A JP 2008124186A JP 2006305020 A JP2006305020 A JP 2006305020A JP 2006305020 A JP2006305020 A JP 2006305020A JP 2008124186 A JP2008124186 A JP 2008124186A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
multilayer wiring
layer
stiffener
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006305020A
Other languages
English (en)
Other versions
JP5245243B2 (ja
Inventor
Susumu Maniwa
進 馬庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2006305020A priority Critical patent/JP5245243B2/ja
Publication of JP2008124186A publication Critical patent/JP2008124186A/ja
Application granted granted Critical
Publication of JP5245243B2 publication Critical patent/JP5245243B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】金属枠の下を通る配線の破損を防止して、信頼性が向上された多層配線板を提供すること。
【解決手段】多層配線板1は、複数の導体層16と、当該複数の導体層16の間に配置された絶縁層15とが積層されそれ自体が可塑性を有する配線板本体10と、配線板本体10の一主面上に貼付されたスティフナ20のような補強部材とを有する。導体層16は配線21が設けられ、スティフナ20の内側ライン20Aの下を通る配線21Aは、内側ライン20Aの延伸方向に対して斜めに、好ましくは60度以下の角度で交差するように設定されている。
【選択図】図1

Description

本発明は、半導体集積回路のような半導体素子(以下、「半導体チップ」と称する)を一つ、または複数搭載し、プリント配線基板に接続するために用いられる半導体パッケージのインターポーザとして用いられる多層配線板(以下、「インターポーザ用多層配線板」)に関する。本発明は特に、複数の導体層とその間に配置される絶縁層が積層された積層体が可撓性を有し、積層体を補強する補強部材が貼付されたインターポーザ用多層配線板に関する。
近年、電子機器の小型化、多機能化、高機能化がますます進んでいる。そしてこれらの電子機器に搭載される電子部品も小型化、高性能化(すなわち多機能、高機能化)しており、これに伴ってこれらの電子部品を基板に接続、搭載するためのインターポーザについても、小型化と配線の高密度化が求められている。
インターポーザのサイズを小さくして、なおかつ配線の高密度化を実現するための方法として、配線が形成される導体層(「配線層」とも称される)を複数、インターポーザに含ませる方法がある。複数の導体層を有するインターポーザを作成する方法としては、複数の導体層を積層し、積層方向(すなわち垂直方向)に導体層相互の接続をとるビルドアップ工法がある。ビルドアップ工法においては、各導体層間での短絡がないように、導体層間に絶縁層を設け、導体層間の接続は所定の位置に配置されたビアホールを介して行われるのが通常である。
このようなビルドアップ工法によるインターポーザ用多層配線板の作成方法の一例として、コア材とバッキング材とを積層する方法が挙げられる。具体的には、例えば絶縁層の両面に導体層を積層した構造を有する板状部材をコア材とし、このコア材にレーザー加工、パンチング等によってビアホールを形成した後にフォトリソグラフィー等によって導体層をパターニングして配線パターンを形成する。次いで、例えば絶縁層の片面に導体層を積層した板状部材をバッキング材として用い、バッキング材をコア材の配線パターン上に積層し、ビアホール形成、配線パターン形成を行うという工程を繰り返すことにより、インターポーザ用多層配線板を得る。なお、本明細書において、「バッキング材」とは、コア材(中心材)に貼り付けられる材料を意味することとする。バッキング材として用いられる具体的材料としては、例えば、片面に金属箔を備えた絶縁材料等を挙げることができる。
ここで、絶縁層としては、絶縁性の樹脂を主たる構成材料とする薄板、テープ、またはフィルムなどが用いられている。例えば、BT(ビスマレイド・トリアジン)レジン系樹脂フィルム、ガラスクロスにエポキシ樹脂を含浸したガラスエポキシ基板、ポリイミドフィルム、アクリルフィルムおよび液晶ポリマーフィルムなどが挙げられる。
これらの樹脂系の絶縁層(以下、「絶縁樹脂層」と称する)の硬さは調整可能であり、例えば絶縁樹脂層が堅固な支持体であることが必要とされる場合には、十分な厚さと剛性を備えるように構成される。一方、絶縁樹脂層が、小型、軽量、あるいは可撓性を有することが必要とされる場合には、それらの性質を得るように薄く設定される。
絶縁樹脂層が柔軟で可塑性を有するように構成されている場合、このような絶縁層と導体層とを積層させた積層体(以下、「配線板本体」と称する場合がある)自体の剛性が低い。このため、インターポーザ用多層配線板に外部から力が加えられた場合や加熱された場合などに配線板が容易に変形するおそれがある。この問題を回避するため、従来、金属等の剛性の高い材料で構成した補強部材を配線板本体に貼り付ける技術が提案されている(特許文献1)。
特開平8−316300号公報
前述した多層配線板は、複数の材料を積層して構成されていることから、異なる材料間での熱膨張率の差などにより、多層配線板の不良の有無をチェックする試験過程で配線破損などが引き起こされる場合がある。以下、この点について詳細に説明する。
一般的に多層配線板には、高い信頼性が要求されるため、実際の使用に対する加速試験として、出荷前の多層配線板に対して様々な試験が実施されている。例を示すと、気相あるいは液相中にて多層配線板を低温、高温条件下にさらすサイクルを規定回数繰り返し、性能の劣化の有無を調べる冷熱衝撃試験といわれるもの、高温高湿のチャンバー内に多層配線板を規定時間保存し、性能の劣化の有無を調べるものなどがある。このうち、冷熱衝撃試験においては、多層配線板を低温、高温条件に繰り返してさらす過程において、異種材料間での熱膨張率の差異によって、多層配線板各部に微小な変形、または応力の蓄積が生じる。このような変形や応力の蓄積は、場合によって、導体層に形成された配線や、複数の導体層を接続しているビアホールの破損を引き起こすことがある。
特に、多層配線板の補強のために、金属枠等の補強部材を配線板本体に貼付する場合においては、補強部材の内枠(または内側ライン)と配線とが交差する部分において配線の破損が引き起こされやすい。図5は、従来例に係る多層配線板5の一部(後述する図6に相当する部分)の断面模式図であり、絶縁樹脂層15上にソルダーレジスト層17が積層され、ソルダーレジスト層17上に補強部材として金属枠(スティフナ)20が貼付された部分を示す。
スティフナ20は、多層配線板5の一方の主面(以下、上面)の周囲を取り囲む枠状で、枠内はチップが実装されるチップ実装部13とされる。絶縁樹脂層15上には、導体層16に形成された配線21が配置されている。配線21は、スティフナ20の外側ライン20Bと内縁ライン20Aの途中からスティフナ20の枠内、すなわちチップ実装部13へ延びる。このように、配線21は、スティフナ20の内側ライン20Aの下を通るため、多層配線板5が垂直方向に曲げられると、配線21が折り曲げられて破損されることになり、その傾向は、配線21の線幅が小さくなるほど大きくなることが確認されている。
本発明は、上記課題に鑑みてなされたものであり、補強部材を有する多層配線板における配線破損が防止された多層配線板を提供することを目的とする。より詳細には、線幅の小さい配線が金属枠などの補強部材の下を通る場合であっても、多層配線板に例熱衝撃が加わって配線が折り曲げられる場合の折り曲げ部分の幅を大きくして配線の破損を防止し、より信頼性の高い多層配線板を提供することを目的とする。
本発明の請求項1に係る発明は、複数の導体層と、当該複数の導体層の間に配置された絶縁層と、当該複数の導体層のいずれかに形成された配線と、を少なくとも含み可塑性を有する配線板本体と、前記配線板本体の一方の主面上に貼付された枠状の補強部材と、を少なくとも含み、前記配線は、前記配線板本体の主面に沿って延び、前記補強部材の内側ラインの下を通って当該内側ラインと斜めに交差するように設定されている多層配線板としたものである。
本発明の請求項2に係る発明は、前記内側ラインは四角形状をなし、前記配線は前記内側ラインに対して60度以下の角度で交差する請求項1に記載の多層配線板としたものである。
本発明の請求項3に係る発明は、前記配線は、線幅30μm以下であり、かつ、前記内側ラインとの交差点から前後それぞれ1000μm以上の長さにわたって前記配線板本体の主面に沿って延びる直線である請求項1または2記載の多層配線板としたものである。
本発明の請求項4に係る発明は、前記補強部材は金属枠である請求項1から3のいずれか記載の多層配線板としたものである。
本発明の請求項5に係る発明は、前記配線は、前記補強部材の枠内から当該配線板本体の外縁へ向かって延びる放射状をなす複数の配線である請求項1から4のいずれか記載の多層配線板としたものである。
本発明によれば、配線板本体の主面と平行に延びる配線であって補強部材の下を通る配線の破損を防止できる。このため、本発明によれば、配線破損のおそれが低く信頼性の高い多層配線板が得られる。
以下、図面を参照して本発明について詳細に説明する。以下、同一部材には同一符号、同一模様を付し説明を省略又は簡略化する。なお、図面は模式的であり、長さ、幅、及び厚みの比率等は現実のものとは異なる。また、部材の模様は材質を表すものではない。
図1は、本発明の第1実施態様に係る多層配線板1の全体斜視図、図2は、図1の多層配線板1をX−X線矢印方向で切断した場合の断面模式図である。多層配線板1の各部は、配線板本体10と、補強部材としてのスティフナ20とに大別できる。
配線板本体10は、板状のコア材11とバッキング材12とを積層して構成されている。本実施態様では2枚のバッキング材12でコア材11を挟む構成としているが、コア材11の一方の主面側のみにバッキング材12を積層するようにしてもよい。
本実施態様ではコア材11として、絶縁性樹脂の薄板状部材の両主面に銅箔が貼り付けられた両面銅箔付樹脂基板を用いている。コア材11の絶縁樹脂製の薄板状部材は、絶縁樹脂層15であり、両方の主面上に貼り付けられた銅箔は導体層(または「配線層」とも称される)16である。本実施態様に係る多層配線板1は、絶縁樹脂層15を3層、含んでおり、これらの絶縁樹脂層15をそれぞれ区別する場合、コア材11のものについて「第2の絶縁樹脂層15B」と称する。同様に、多層配線板1に含まれる複数、具体的には4層の導体層16をそれぞれ区別する場合、コア材11の一方の主面上の導体層を「第2の導体層16B」、他方の主面上の導体層を「第3の導体層16C」と称する。
絶縁樹脂層は、絶縁性を有していなければならず、多層配線板の支持体として必要な剛性を有する一方で、同時に配線板本体が可撓性を有するのに十分な可撓性も備える必要がある。さらに、インターポーザに求められるその他の性質、例えば寸法安定性なども備えるように構成する。ここで、絶縁樹脂層の厚さを薄くすれば、多層配線板を軽薄短小化することに寄与する。具体的には、例えばポリイミドの場合、50μm以下が好ましいが、10μmより薄いと剛性が足りなくなる。
このような絶縁樹脂層15を構成する樹脂の種類としては、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリイミド、エポキシ、アクリルアミド、フェノール、BTなどの種々の樹脂が挙げられる。絶縁樹脂層15は、これらの樹脂を単独、または組み合わせて構成できる。具体的には、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリイミドなどの高分子フィルム、ガラスクロスにエポキシ樹脂を含浸させたガラスエポキシ基板などのプリプレグなどが挙げられる。
導体層16は、金属などの導電性物質を絶縁樹脂層15上に積層することで形成され、例えば金属薄膜で形成される。金属薄膜としては特に限定されるものではないが、例えば銅箔が使用される。銅箔は、接着剤法、熱融着法、キャスト法、スパッタリング法などから適宜選択した方法で、絶縁性樹脂をシートまたはテープ等の薄板状にしてなる部材の主面に成膜すればよい。かかる絶縁樹脂層15と導体層16とを有するコア材11としては、ガラス布基材エポキシ樹脂銅張積層板、紙基材フェノール樹脂銅張積層板、およびBTレジン銅張積層板などが挙げられる。
本発明に係る多層配線板1は、2以上の導体層16を含むが、これら導体層16はコア材11とバッキング材12とのそれぞれに少なくとも1層ずつ設ければ足り、コア材11は少なくともバッキング材12と積層される側の面に導体層16を備えていればよい。しかし、本実施態様のようにコア材11の両面に導体層16を設ける場合、両面の導体層16の導通をとるべく、所定の位置に絶縁樹脂層15を貫通するビアホール26を形成する。ビアホール26の形成方法については、位置や大きさの正確性の面から、レーザー加工が好適に使用されるが、本発明においては、特にこの方法に限定されるものではない。ビアホール26を形成した後、孔の内部には導電性物質を充填するが、導電性物質の充填方法についても特に限定はなく、ダイレクトプレーティング法、めっき法、導電性ペースト充填法などの中から自由に選択してよい。
コア材11の両主面上の導体層16はパターニングし、主面に平行な(すなわち水平方向に延びる)1または2以上の配線21を含む回路パターンを形成する。以下、回路パターンが形成する前の導体層と形成された後の導体層とを区別する必要がある場合、前者を「金属導体層」、後者を「導体配線層」と称する。金属導体層に回路パターンを形成する方法としても特に制限はなく、リソグラフィとエッチングの組み合わせ、およびレーザー加工などの方法の中から自由に選んでよい。本発明においては、回路パターンは、スティフナ20の配置を考慮して設定されているが、この点については後に詳述する。
コア材11の金属導体層をパターニングして回路パターンが形成された導体配線層とした後、コア材11の少なくとも一方の主面上に、バッキング材12を積層する。バッキング材12は、絶縁性樹脂の薄板の少なくとも一方の主面に銅箔などの導電体が積層されて構成され、絶縁性樹脂の薄板部分は絶縁樹脂層15であり、導電体の層は導体層16である。バッキング材12の絶縁樹脂層15、導体層16の材質、構造、および絶縁樹脂層15と導体層16との積層方法などは上述したコア材11の場合と同様であるため、説明を省略する。
本実施態様では、コア材11の両方の主面上にそれぞれ、バッキング材12が積層されている。以下、2枚のバッキング材12を区別する場合、コア材11の一方の主面上であって第2の導体層16Bが形成された側に積層されたバッキング材を「第1のバッキング材12A」、コア材11の他方の主面上であって第3の導体層16Cが形成された側に積層されたバッキング材を「第2のバッキング材12B」と称する。
また、第1のバッキング材12Aの絶縁樹脂層については「第1の絶縁樹脂層15A」、導体層については「第1の導体層16A」と称し、第2のバッキング材12Bの絶縁樹脂層については「第3の絶縁樹脂層15C」、導体層については「第4の導体層16D」と称する。
2枚のバッキング材12A、12Bは、ともにそれらの導体層16A、16Dが外側、すなわちコア材11に対して反対側になるような向きで、コア材11と積層される。コア材11とバッキング材12とは、接着剤により貼り合わされる。これにより、第2の導体層16Bと第1の絶縁樹脂層15Aとの間、および第3の導体層16Cと第3の絶縁樹脂層15Cとの間に接着層19がそれぞれ形成される。接着剤の材質については、絶縁性を有する材料を用いることが好ましく、エポキシ系、ブタジエン系、ポリエチレン系、ポリプロピレン系あるいはそれらの混合系などから、自由に選択することができる。
コア材11とバッキング材12との積層方法については、ロールラミネータが好適に使用されるが、これに限定されるものではない。また積層する際の、温度、圧力等の条件についても、自由に選択することができる。
コア材11とバッキング材12との積層が終了した後には、コア材11の場合と同様に、バッキング材12に対してビアホール26およびパッドパターン24などのパターンを形成する工程を繰り返す。配線板本体10になおも導体層16が必要な場合には、バッキング材12の上に別のバッキング材をさらに積層し、同様の工程を繰り返す。この場合、バッキング材を積層する面については、なるべくコア材11を中心として、対称性を保つようにするのが、配線板本体10の反り防止という意味で望ましい。
必要とされる導体層の加工が終了した後、配線板本体10の最表層となる両主面上にソルダーレジスト層17を形成する。本実施態様では、配線板本体10の最外層は第1の導体層16Aと第4の導体層16Dであり、これらの導体層16が配線板本体10の一対の主面となっている。そこで、第1の導体層16A上に第1のソルダーレジスト層17Aを形成し、第4の導体層16D上に第2のソルダーレジスト層17Bを形成する。ソルダーレジスト層の種類には特に制限はなく、エポキシ系、フェノール樹脂系、キシレン系、アクリル系、ポリイミド系などのなかから、用途に合わせて自由に選んでよい。
ソルダーレジスト層17の配置後には、パッドパターン24上に導電性材料を配置して電極部25を設ける。具体的には、第1のソルダーレジスト層17Aにおいて、電極部(特に「第1の電極部25A」と称する場合がある)が設けられる部位の近傍のみソルダーレジストを取り除く。同様に、第2のソルダーレジスト層17Bについても、電極部(特に「第2の電極部25B」と称する場合がある)が設けられる部位の近傍のみソルダーレジストを取り除く。ソルダーレジストを取り除く方法については、特に制限はなく、フォトレジスト法などの中から、好適なものを用いてよい。電極部25の構成材料についても、特に制限はなく、はんだ、導電性ペーストなどの中から、用途に合わせて自由に選択してよい。
上述した手順で構成された配線板本体10は、複数の導体層が絶縁樹脂層を挟んで積層された積層構造部と、積層構造部の両主面に形成された電極部とを備える。積層構造部は、第1のソルダーレジスト層17A、第1の導体層16A、第1の絶縁樹脂層15A、第2の導体層16B、第2の絶縁樹脂層15B、第3の導体層16C、第3の絶縁樹脂層15C、第4の導体層16D、および第2のソルダーレジスト層17Bがこの順に積層されて構成されている。なお、上述したとおり、第2の導体層16Bと第2の絶縁樹脂層15Bとの間および第3の導体層16Bと第3の絶縁樹脂層15Cとの間には接着層19が形成されている。
本実施態様に係る配線板本体10を構成する絶縁樹脂層15は、薄く、配線板本体10は可塑性を有し、意図に反して変形等する場合があるため、多層配線板1の補強のために、スティフナ20が貼付される。スティフナ20は、第1のソルダーレジスト層17A、第2のソルダーレジスト層17Bのいずれか一方、または両方の上に貼付してよい。
スティフナ20の材質としては特に制限はなく、種々の金属、例えば銅、アルミニウム、それらを含む合金などの中から、自由に選択してよい。ただし、多層配線板1の不用意な変形を防止するために必要な剛性を有するように材料や厚さなどを設定することが好ましい。また、スティフナ20の形状は平面視枠状であれば特に制限はなく、枠の幅、形状等自由に選んでよい。スティフナ20の貼付方法についても、接着フィルムを用いる方法が好適に用いられるが、特にこれに限定されるものではない。
本実施態様のスティフナ20は、板状部材を四角形枠状として構成され、枠体の外側ライン20Bは、配線板本体10の外周とほぼ同じ大きさの四角形状をなす。一方、枠体の内側ライン20Aは、外側ライン20Bから所定の間隔を開けて外側ライン20Bに平行に引かれ、外側ライン20Bと同様、四角形状をなし、この内側ライン20Aの内側の空間がチップ実装部13となる。スティフナ20の枠体は、内側ライン20Aと外側ライン20Bとの間の距離に等しい長さの幅を有し、スティフナ20は、外側ライン20Bが配線板本体10の外周上に位置するように配線板本体10上に貼り合わされている。
配線板本体10の導体層16に形成された複数の配線21の一部は、一端がスティフナ20の内側ライン20Aより外側(すなわち内側ライン20Aと外側ライン20Bとの間)にあり、他端は内側ライン20Aより内側(すなわちチップ実装部13内)まで延びる。本発明に係る多層配線板1では、このようにスティフナ20の内側ライン20Aの下を通る配線について、次に述べる特徴が付与されている。以下、まず、従来例について説明する。
図4は、従来例に係る多層配線板5のチップ実装部13にチップ2を実装した状態を示す平面図である。多層配線板5の一方の主面(上面)中央付近に形成したチップ実装部13に、多層配線板5上面の面積より小さいチップ2を実装する場合においては、図4に示すように、チップ2外周から多層配線板5の外周に向かって、複数の配線21が放射状に引き回されることが多い。この場合、スティフナ20の内側ライン20Aと配線21とが交差する角度は、幾つかの箇所(図中、一点破線で囲った箇所)において、垂直、または90度に近くなる。
図6は、図4の破線で囲った箇所の一つを拡大した部分拡大図であり、スティフナ20の内側ライン20Aと配線21が直交する場合、多層配線板5が垂直方向に曲げられると、それに耐えるべき配線の幅が最小となり、断線の可能性が高くなる。すなわち、スティフナ20は、配線板本体10に比べて剛性が高いため、多層配線板5が垂直方向に曲げられて配線板本体10が導体層16や絶縁樹脂層15を積層した積層方向(垂直方向)に曲がってもスティフナ20は曲がらず、相対的に水平板状を維持する。このため、スティフナ20の内側ライン20Aで示される枠体の内縁を梃子の支点として、内側ライン20Aと交差する点Bで配線21が折り曲げられる(図5参照)。この傾向は、配線21の線幅が30μm以下である場合に、顕著に現れることが、実験的にわかっている。
そこで、本発明では内側ライン20Aと交差する配線21について、特にその線幅が30μm以下の場合、内側ライン20Aと配線21とが交差する角度が、内側ライン20の延伸方向に対して垂直にならずに斜めとなるように設定する。図3に示すように、内側ライン20Aと斜めに交差するように設定された配線(特に「斜め配線21A」と称する)は、特に、内側ライン20との同一平面上での交差角θが60度以下になるように設計することが好ましい。
斜め配線21Aは、内側ライン20Aとの交差点Bから前後両方向に実質同一の平面上を少なくとも1,000μm以上、合計2,000μm以上の長さとすればよい。従って、斜め配線21Aは、図3に示すようにチップ載置位置外縁からスティフナ20の内側ライン20Aの外側までを結ぶ配線21の一部であってもよい。あるいは、例えば図1において符号21Sで示すように、チップ載置位置の外縁近傍からスティフナ20の内側ライン20Aの外側までを直線で結ぶ配線であってもよい。
図3は、チップ2の外周からスティフナ20の内側ライン20Aの外側までを結ぶ配線21の途中を斜め配線21Aとした部分を拡大した図1の多層配線板1の部分拡大図である。この図に示すように、配線21と内側ライン20Aとの交差点B付近で局部的に方向を変えた斜め配線21Aを設け、配線21が内側ライン20Aと交差する部分を配線21の線幅よりも大きくする。このように局部的に方向を変えた部分は、交差点Bから前後方向に少なくとも1,000μm以上としておけば、配線21を折り曲げる力が交差点B直下から多少ずれた場合にも対応できるため、好ましい。
なお、スティフナ20の下を横切る配線21の一部(すなわち、斜め配線21Aとスティフナ20の下にある部分)は、本来、図1のX−X線での断面図には現れない。しかし、図2では、配線21がスティフナ20の下を通る状態を示すため、本来は断面図に現れない部分についても斜線を付して図示している。
このように、スティフナ20の内側ライン20Aと配線21とが斜めに交差するように設定することで、配線の強度を高め、断線を回避する。また、このように配線21と内側ライン20Aとの交差角度を斜め、特に60度以下にする場合、チップの外周からスティフナ20の内側ライン20Aの外側までを結ぶ一本の配線21について、その終端と基端とする位置の自由度を高める効果も得られる。
以下、本発明を実施例により具体的に説明する。実施例では、上述した第1実施態様に係る多層配線板1と同様の構成の多層配線板を作成した。
[実施例1]
まず、コア材としてラミネート法によって作成されたポリイミド樹脂両面銅張積層テープ(デュポン株式会社製、商品名マイクロラックスHP)を幅105mm、長さ100mとし、このテープを直径300mmのリールに巻いた。ポリイミド樹脂両面銅張積層テープは、絶縁樹脂層である厚さ25μmのポリイミドフィルムの両面に、導体層として厚さ12μmの電解銅箔を積層したものである。以下、すべての工程は、この大きさのリールを用いたリール・トゥ・リール工法によって行った。
次に、上記コア材の所定の位置に、レーザー加工機によって、直径50μmφの大きさの孔を形成した。孔は、コア材上面の銅箔(導体)層とポリイミド(絶縁樹脂)層とを貫通し、下面の銅箔(導体)層を貫通しないように形成し、無電解めっき、電解めっきを施してビアホールを形成し、両面の銅箔層の導通をとった。
さらに、コア材の両面の銅箔層上にフォトレジスト(東京応化工業株式会社製、商品名PMER)をコーティングし、80℃の温度条件下で30分間乾燥させた。
次に、所定のパターンを有するフォトマスクを介して、露光、および現像を行い、両方の銅箔層にフォトマスクパターンを形成した。なお、このフォトマスクを作製する際の回路設計においては、後の工程にてスティフナを配線板本体に貼付した際に、スティフナの内側ラインと交差する配線のうち、配線幅30μm以下のものについては内側ラインと斜めに交差するようにし、必要な場合には、交差点より前後それぞれに2,000μmの長さにわたって配線の延伸方向を変えて内側ラインと配線との交差点にてなす角度が60度以下となる部分を設けるようにした。
さらに、50℃、40°Be(度ボーメ)の塩化第2鉄溶液でフォトマスクパターンから露出する部分の銅箔を溶解除去して複数の配線を含む回路パターンを形成した後、3%wtの水酸化ナトリウム水溶液にてすべてのフォトレジストを剥離除去した。
次に、コア材の回路パターンが形成された導体配線層の一方の層上に厚さ15μmのフィルム状接着剤を介して、キャスト法銅張板(三井化学株式会社製、商品名ネオフレックスNEX)バッキング材をラミネートした。キャスト法銅張板は、厚さ13μmのポリイミドフィルムの片面にキャスティング法によって厚さ12μmの電解銅箔を積層したものである。
ラミネートはリール・トゥ・リール方式のロールラミネータを用いて行い、用いたロールの硬度は上下ともに70度、ロール温度は上下ともに180℃とした。ロール圧は線圧にて3kg/cmとした。バッキング材のラミネートは、コア材の両面について、順次行った。
続いて、片方のバッキング材の金属導体層に、コア材のときと同様の方法でビアホールを形成して、コア材の導体配線層との導通をとり、ついでコア材の金属導体層に配線パターンを形成したのと同様の方法で、チップと接続するためのパッドパターンを形成した。さらに、もう一方のバッキング材の金属導体層には、同様にビアホールと、プリント配線板と接続するためのパッドパターンを形成した。
このようにして作成した積層構造部の最外層にある2つのバッキング材の導体層上にはスクリーン印刷法によって、約20μmの厚さにソルダーレジスト層をそれぞれ形成し、ポストベークした。次いで、フォトエッチング法によって、それぞれのソルダーレジスト層の下層にあるパッドパターンの所定の部分が露出するように、開口部を形成した。
そして、パンチング加工によって、テープ状の積層体を所定の大きさに切り分け、可撓性を有する厚さ200μmの配線板本体を得た。次いで、配線板本体の一方の主面であってチップと接続される主面上に、スティフナを貼付した。スティフナの材質は銅であり、その表面にニッケルメッキが施されている。スティフナは外周が多層配線板と同じ寸法の四角形枠状であり、枠体の幅、つまり外周(外側ライン)から内周(内側ライン)までの距離は5mm、厚さ700μmである。スティフナの貼付には、フィルム状接着剤(東レ株式会社製、商品名TSA−5110、厚さ100μm)を用いた。
以上のようにして、所望の多層配線板を得た。
[実施例2]
実施例2として、コア材およびバッキング材の導体配線層において、実施例1と同様に、スティフナ内側ラインとの交差点付近での配線の方向調節を行った。ただし、対象となる配線の方向を調節してある部分は、交差点前後に500μmの長さとした。それ以外の点は、実施例1と全く同様の製造工程によって、多層配線板を得た。
[比較例]
コア材およびバッキング材の導体配線層において、スティフナ内枠との交差点付近での配線の方向調節を行わない配線パターン設計を行ったことを除いては、実施例1と全く同様の製造工程によって、多層配線板を得た。この結果、スティフナの内側ラインと60度以上の角度で交差する配線幅30μmの配線は、金属導体層のうち最上層(すなわち、第1のバッキング材の導体層に該当する部分)のみに存在し、うち、設計上、配線幅20μmのものが、48本あった。
[温度サイクル(TCT)試験による信頼性評価]
実施例1、2、および比較例によって得られた多層配線板について、半導体チップ接続端子、プリント基板接続端子のすべてについて、布線検査を行った。検査の方法としては、容量法を用いた。半導体チップ接続端子の測定を行う場合には、プリント基板接続端子搭載面を接地させ、半導体チップ接続端子ひとつひとつに測定プローブを接触させ、半導体チップ接続端子の属する配線ネットの電気容量を測定した。プリント基板接続端子の測定を行う場合には、この逆を行った。
続いて、全サンプルに対し、JEDEC(合同電子デバイス委員会、Joint Electron Device Engineering Council)発行規格、JESD22−A113Dに規定されている手順で前処理を行った。具体的には、まず−40℃から60℃の温度サイクルに5サイクル通し、次に125℃のオーブンに24時間入れ、その後、30℃−60%RHの恒温恒湿槽にて192時間保存し、そこから取り出して直ちに、鉛フリーはんだ使用を想定したリフロープロファイルにて、3サイクルのリフロー過程に通した。
次に、TCT試験を行った。具体的には、気相にて−55℃の温度条件に30分と125℃の温度条件に30分さらすサイクルを1,000回繰り返した。各温度の切り替え時間については、装置の能力の許す限り速やかに行った。
その後、再び布線検査を行い、同一測定箇所について、20%以上の電気容量の変化があった場合、配線その他に劣化がある可能性が高いとみなし、不良とした。結果を表1に示す。
表1から明らかなように、比較例のように、幅30μm以下でスティフナの内側ラインと斜めに交差しない配線、特に角度60度を超える角度で交差する配線があるサンプルにおいては、急激な温度変化による多層配線板の局所的な変形によって、配線の破損が起こり、信頼性が低下している。
一方、実施例では、幅30μm以下の配線について、スティフナの内側ラインと60度以下の角度で交わるように配線パターンを配置したサンプルにおいては比較例に比べて配線の破損を低減できた。特に、実施例1については、線幅20μmという微細配線であっても、それがスティフナ内側ラインと60度を超える角度で交差しないように配線パターンを設計してあるため、TCT試験において、高い信頼性を維持することが示された。一方、実施例2については、配線の方向調節を施した部分の長さが短かったことから実施例1に比べれば、配線の破損が起こりやすく、信頼性が低下している。
本発明は、半導体チップを搭載するパッケージ用のインターポーザに使用できる。
本発明の第1実施態様に係る多層配線板の全体斜視図。 図1の多層配線板をX−X線で切断した断面図。 図1の多層配線板の部分拡大図。 従来例に係る多層配線板の平面図。 図4の多層配線板の一部断面図。 図4の多層配線板の部分拡大図。
符号の説明
1・・・・・多層配線板
2・・・・・半導体チップ
10・・・・配線板本体
11・・・・コア材
12・・・・バッキング材
15・・・・絶縁樹脂層
16・・・・導体層
17・・・・ソルダーレジスト層
19・・・・接着層
20・・・・スティフナ(補強部材)
20A・・・内側ライン
20B・・・外側ライン
24・・・・パッドパターン
25・・・・電極部
26・・・・ビアホール

Claims (5)

  1. 複数の導体層と、当該複数の導体層の間に配置された絶縁層と、当該複数の導体層のいずれかに形成された配線と、を少なくとも含み可塑性を有する配線板本体と、
    前記配線板本体の一方の主面上に貼付された枠状の補強部材と、を少なくとも含み、
    前記配線は、前記配線板本体の主面に沿って延び、前記補強部材の内側ラインの下を通って当該内側ラインと斜めに交差するように設定されている多層配線板。
  2. 前記内側ラインは四角形状をなし、
    前記配線は前記内側ラインに対して60度以下の角度で交差する請求項1に記載の多層配線板。
  3. 前記配線は、線幅30μm以下であり、かつ、前記内側ラインとの交差点から前後それぞれ1000μm以上の長さにわたって前記配線板本体の主面に沿って延びる直線である請求項1または2記載の多層配線板。
  4. 前記補強部材は金属枠である請求項1から3のいずれか記載の多層配線板。
  5. 前記配線は、前記補強部材の枠内から当該配線板本体の外縁へ向かって延びる放射状をなす複数の配線である請求項1から4のいずれか記載の多層配線板。
JP2006305020A 2006-11-10 2006-11-10 多層配線板 Expired - Fee Related JP5245243B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006305020A JP5245243B2 (ja) 2006-11-10 2006-11-10 多層配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006305020A JP5245243B2 (ja) 2006-11-10 2006-11-10 多層配線板

Publications (2)

Publication Number Publication Date
JP2008124186A true JP2008124186A (ja) 2008-05-29
JP5245243B2 JP5245243B2 (ja) 2013-07-24

Family

ID=39508631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006305020A Expired - Fee Related JP5245243B2 (ja) 2006-11-10 2006-11-10 多層配線板

Country Status (1)

Country Link
JP (1) JP5245243B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021200088A1 (ja) * 2020-03-31 2021-10-07 株式会社オートネットワーク技術研究所 電線検査システム、電線検査方法、および電線
JP2022087173A (ja) * 2020-03-31 2022-06-09 株式会社オートネットワーク技術研究所 電線検査システムおよび電線検査方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321426A (ja) * 1994-05-24 1995-12-08 Casio Comput Co Ltd フィルム配線基板およびそれを用いた電子機器
JP2001332645A (ja) * 2000-05-19 2001-11-30 Hitachi Ltd 半導体装置およびその製造方法
JP2005108940A (ja) * 2003-09-29 2005-04-21 Nec Toppan Circuit Solutions Inc 印刷配線板、半導体装置、及びそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321426A (ja) * 1994-05-24 1995-12-08 Casio Comput Co Ltd フィルム配線基板およびそれを用いた電子機器
JP2001332645A (ja) * 2000-05-19 2001-11-30 Hitachi Ltd 半導体装置およびその製造方法
JP2005108940A (ja) * 2003-09-29 2005-04-21 Nec Toppan Circuit Solutions Inc 印刷配線板、半導体装置、及びそれらの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021200088A1 (ja) * 2020-03-31 2021-10-07 株式会社オートネットワーク技術研究所 電線検査システム、電線検査方法、および電線
JP2021162449A (ja) * 2020-03-31 2021-10-11 株式会社オートネットワーク技術研究所 電線検査システム、電線検査方法、および電線
JP7052817B2 (ja) 2020-03-31 2022-04-12 株式会社オートネットワーク技術研究所 電線検査システムおよび電線検査方法
JP2022087173A (ja) * 2020-03-31 2022-06-09 株式会社オートネットワーク技術研究所 電線検査システムおよび電線検査方法
JP7260026B2 (ja) 2020-03-31 2023-04-18 株式会社オートネットワーク技術研究所 電線検査システムおよび電線検査方法

Also Published As

Publication number Publication date
JP5245243B2 (ja) 2013-07-24

Similar Documents

Publication Publication Date Title
US10091871B2 (en) Method of manufacturing rigid-flexible printed circuit board
US9723729B2 (en) Printed wiring board
JP6373574B2 (ja) 回路基板及びその製造方法
JP5097827B2 (ja) フレックスリジッド配線板及び電子デバイス
JP5968753B2 (ja) 配線基板
US20050284657A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
US20100126765A1 (en) Multi-layer printed circuit board and manufacturing method thereof
JP2007207781A (ja) 多層構造のプリント配線基板およびプリント配線基板の製造方法
JP3840180B2 (ja) フレキシブルプリント配線板
US8450617B2 (en) Multilayer wiring substrate
US7307854B2 (en) Flexible wired circuit board
EP2086296A2 (en) Printed circuit board and method of manufacturing the same
JP5245243B2 (ja) 多層配線板
JP2016082143A (ja) プリント配線板
KR20130055990A (ko) 리지드-플렉서블 인쇄회로기판 및 그 제조방법
WO2014049721A1 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008288463A (ja) 多層配線基板
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP4094567B2 (ja) 引き揃え導電線を用いた配線基板
JP2007311585A (ja) 多層配線板
EP2161747A1 (en) Electronic component package and method of manufacturing the same
JP2005129617A (ja) 多層配線板
JP4473847B2 (ja) フレキシブル配線回路基板およびその製造方法
JP2011100776A (ja) 配線回路基板集合体シートの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R150 Certificate of patent or registration of utility model

Ref document number: 5245243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees