JP2005129617A - 多層配線板 - Google Patents

多層配線板 Download PDF

Info

Publication number
JP2005129617A
JP2005129617A JP2003361663A JP2003361663A JP2005129617A JP 2005129617 A JP2005129617 A JP 2005129617A JP 2003361663 A JP2003361663 A JP 2003361663A JP 2003361663 A JP2003361663 A JP 2003361663A JP 2005129617 A JP2005129617 A JP 2005129617A
Authority
JP
Japan
Prior art keywords
wiring
pattern
metal
layer
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003361663A
Other languages
English (en)
Inventor
Susumu Maniwa
進 馬庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2003361663A priority Critical patent/JP2005129617A/ja
Publication of JP2005129617A publication Critical patent/JP2005129617A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】複数の金属配線層を積層し形成して、各金属配線層と、該層上に絶縁層とを順番に積層した構造であり、なおかつ可撓性を有する多層配線板において、アライメントマーク周辺の伸縮率を配線パターン内部の金属残存率と近くすることによって、アライメントマーク間の距離測定による、配線パターン内部の位置合わせが正確にできるようにし、信頼性の高い多層配線板を高い歩留まりで提供する。
【解決手段】前記金属配線層の配線パターンを形成時、金属配線層用基材11上の所定の領域内に配線パターン33が形成され、所定の領域外にダミーパターン32が形成され、ダミーパターンが、前記所定の領域内の配線パターンの金属残存率と同等の金属残存率をそなえたことを特徴とする多層配線板。
【選択図】図2

Description

本発明は、半導体集積回路(以下、チップと称する)を一つ、または複数搭載した後、プリント配線基板に接続するために用いる半導体パッケージ用多層配線板のうち可撓性を有する多層配線板に関する。
近年、電子機器はますます小型化、多機能化、高機能化が進んでいる。これらに搭載される電子部品も小型化、高機能化しており、これに伴ってこれらの電子部品を基板に接続、搭載するためのインターポーザーについても、小型化と配線の高密度化が求められている。
インターポーザーのサイズを小さくして、なおかつ配線の高密度化を実現するための方法として、インターポーザーの配線層を複数にして垂直方向に積層し、配線層相互の接続をとるビルドアップ工法がある。ビルドアップ工法においては、各配線層間での短絡のないように、配線層間に絶縁層を設け、配線層間の接続は所定の位置に配置されたビアホールを介して行われるのが通常である。
このようなビルドアップ工法で作製されるインターポーザー用多層配線板(以下多層配線板と記す)の一例としては、絶縁層の両面に金属導体層を積層した構造のコア材に、レーザー加工、パンチング等によってビアホールを形成した後にフォトリソグラフィー等によって配線パターンを形成し、さらに絶縁層の片面に金属導体層を積層したバッキング材を、前記配線パターンの上に積層し、ビアホール形成、配線パターン形成という工程を繰り返すことが挙げられる。ここで、絶縁樹脂層としては、BT(ビスマレイド・トリアジン)レジン系樹脂やガラスクロスにエポキシ樹脂を含浸させたもの、あるいはポリイミドフィルム、液晶ポリマーフィルムなどが用いられている。
これらの絶縁樹脂層は、堅固な支持体であることが必要な場合には、それに十分な厚さと剛性をもった形態がとられ、小型化、軽量化、あるいは可撓性が必要とされる場合には、それらの性質を得るために薄く設定される。本発明は、このうちの後者に対するものである。このようにして多層配線板を製造する場合、各工程での製造部位を正確に位置合わせすることが重要になる。例えば、製造部位がビアホールの場合、配線パターンの所定の位置から大きく外れると導通異常となり不良が発生する。
そのため、各工程の位置合わせのために、基材に予めアライメントマークを形成しておき、それを規準に各工程での製造を行うのが一般的である。アライメントマークの種類としては、パターンエッチングによって設けられるもの、予め形成した貫通孔等の中から、適宜選択される。
ところで、アライメントマークを基材上に設ける場合の位置は、通常配線パターンが基材上の中心付近に設けられるため、その外側、基材上の端付近となる場合が多い。
そして、基材は各工程を経る毎に、配線パターンに依存する金属導体層の金属残存率、基材の含水率、基材の内部残存応力などが変化するために、基材面内で均等に伸縮せずに、微妙に伸縮する。とくにコア材とバッキング材をラミネートする工程においては、基材のかかる熱的、力学的ストレスが大きく、伸縮量は大きくなる。そして通常、その伸縮量はアライメントマーク間の距離の変化を測定することで算出し、配線パターン内の伸縮率はアライメントマーク間の伸縮率に等しいと仮定されることが通常である。すなわち、基材面内では、均一の伸縮率による位置補正が行われる(特許文献1参照)。
以下に、公知文献を記す。
特開2002−359318号公報
しかし、実際には配線パターン内とアライメントマーク周辺では金属残存率が異なっているのが通常であり、その場合には、配線パターン内部とアライメントマーク周辺の伸縮率が異なる可能性がある。とくに基材のハンドリング性低下を防ぐために、配線パターンの外側の金属をすべて残して枠とした場合には、配線パターン内部とアライメントマーク周辺の金属残存率の差が大きく、アライメントマーク間の伸縮率から配線パターン内部の伸縮率を推定するのは難しくなる。
本発明の目的は、アライメントマーク周辺の伸縮率を配線パターン内部の金属残存率と近くすることによって、アライメントマーク間の距離測定による、配線パターン内部の位置合わせが正確にできるようにし、信頼性の高い多層配線板を高い歩留まりで提供することである。
本発明において上記課題の解決を達成するために、本発明の請求項1に係る発明は、複数の金属配線層を積層し形成して、各金属配線層と、該層上に絶縁層とを順番に積層した構造であり、なおかつ可撓性を有する多層配線板において、前記金属配線層の配線パターンを形成時、金属配線層用基材上の所定の領域内に配線パターンが形成され、所定の領域外にダミーパターンが形成され、ダミーパターンが、前記所定の領域内の配線パターンの金属残存率と同じか、若しくは±10%の範囲の金属残存率をそなえたことを特徴とする多層配線板である。
また本発明の請求項2に係る発明は、前記ダミーパターンが、格子状のパターンであることを特徴とする請求項1に記載の多層配線板である。
また本発明の請求項3に係る発明は、前記格子状のダミーパターンの線巾が、配線パターン幅以上から1mm以下の範囲により形成したことを特徴とする請求項1、又は2に記載の多層配線板である。
上記したように、本発明に係わる多層配線板によると、アライメントマーク周辺の伸縮率を配線パターン内部の金属残存率と近くすることによって、アライメントマーク間の距離測定による、配線パターン内部の位置合わせが正確にできるようにし、信頼性の高い多層配線板を高い歩留まりで提供することができるようになる。
図1は、本発明の多層配線板の一例を示す側断面図である。コア材の絶縁樹脂層13の両面に金属導体層14,15を積層形成したコア材11を中心に、図面上方向に、金属導体層15、バッキング材の絶縁樹脂層17、バッキング材の金属導体層18、該金属導体層18にはプリント配線基板側に出力する電極部22が形成され、該電極部22以外にはソルダーレジスト層20が形成されている。一方、コア材11を中心に、図面下方向に、金属導体層14、バッキング材の絶縁樹脂層17、バッキング材の金属導体層18、該金属導体層18にはチップ側に出力する電極部23が形成され、該電極部23以外にはソルダーレジスト層21が形成されている。前記コア材の絶縁樹脂層13を貫通するビアホー
ル16を介して金属導体層14と、金属導体層15とを導通されている。更に、前記バッキング材の絶縁樹脂層17を貫通するビアホール16を介して金属導体層15と、金属導体層18とを導通され、金属導体層14と、金属導体層18とを導通されている。図1の本発明の多層配線板では、チップ搭載側のチップ側電極部23と、プリント配線基板に接続する電極部22とを複数個のビアホール16を介して回路形成されている。
以下に図1を用いて、本発明を詳細に説明する。コア材11は、コア材の絶縁樹脂層13の両面に金属導体層14,15を積層形成した銅箔付絶縁性樹脂を材料としている。絶縁樹脂層13については、多層配線板の支持体となるのに十分な剛性を有していなければならず、また多層配線板が可撓性を有するのに十分な可撓性、絶縁性、寸法安定性も有していなければならない。樹脂の種類については、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリイミドなどの高分子フィルム、あるいはガラスクロスに含浸させたエポキシ、BT樹脂などの中から自由に選んでよい。
また、絶縁樹脂層13と金属導体層14、15を積層する方法については、接着剤法、熱融着法、キャスト法、スパッタリング法などの中から自由に選んでよい。
コア材11には以後の工程で位置の規準となるべきアライメントマーク31が形成される。アライメントマークの形状、加工方法にとくに制限はないが、パンチングによって直径数百μmの円形の貫通孔を設ける方法が一般的である。また、アライメントマークを形成する位置については、のちにコア材11の上にバッキング材12を積層する関係上、バッキング材が積層される場所よりも外側とし、積層後にも隠れないようにしなければならない。
コア材11には、両面の金属導体層14および15の導通をとるために、所定の位置にビアホール16が形成される。形成方法については、位置や大きさの正確性の面から、レーザー加工法が好適に用いられるが、本発明においては、とくにこの方法に限定されるものではない。孔形成後に内部に導電性物質を充填する方法についても、ダイレクトプレーティング法、めっき法、導電性ペースト充填法などの中から自由に選んでよい。
さらに、コア材11の金属導体層14および15に回路パターンを形成して、導体配線層とするが、回路パターン形成の方法についても、フォトリソグラフィとエッチングの組み合わせ等から自由に選んでよい。
図2は、本発明の多層配線板の配線パターンの一例を示す平面図である。コア材11には、その有効領域内に3面付きの配線パターン33が形成され、有効領域外にはダミーパターン32が形成されている。図2に示すように、金属導体層14および15に配線パターンを形成する際には、予め実際に製品として使用する部分33の金属残存率を計算しておき、製品として使用する部分以外についても、同等の金属残存率でダミーパターン32を形成する。なお、本発明において同等とは、±10%以内であることをいう。ダミーパターン32の形状にとくに制限はないが、島状に大きく金属が残っている部分があると、リフロー時に基材内部の水分が外部に放出される妨げになり、また不均一に金属が残っていると、リール・トゥ・リール工法にて加工する際に、基材にテンションが不均一にかかる場合があり、加工不良の原因となるため、ダミーパターン32はなるべく緻密で均一な幾何学模様とするのが好ましい。
次に、配線パターンが形成されたコア材11の少なくとも一方の面上に、バッキング材12を積層する。バッキング材12は、絶縁樹脂層17の片面上に金属導体層18が積層された構造をとっているが、絶縁樹脂層17の材質、金属導体層18の積層方法については、コア材11と同様である。
バッキング材12は、その金属導体層18が外側になるような向きで、コア材11と積層される。コア材11とバッキング材12の間には接着層19が配置される。接着層19の材質については、エポキシ系、ブタジエン系、ポリエチレン系、ポリプロピレン系、あるいはそれらの混合系などから自由に選択することができる。
積層はロールラミネータを用いておこなわれ、ロールの温度、圧力、硬度、ラインの搬送速度等の加工条件については、加工が好適におこなわれるように、自由に選択することができる。
バッキング材12の積層が終了した後には、コア材11の場合と同様に、ビアホール形成、配線パターン形成という工程を繰り返すが、ラミネート工程において、コア材11の配線パターン形成部は伸縮している可能性があるため、アライメントマーク間の距離を適切な部位について測定し、その伸縮率を算出し、それをもって配線パターン形成部の伸縮率とみなしたうえで、ビアホール形成位置、配線パターン形成位置を決定する。
なおも導体配線層が必要な場合には、さらにバッキング材の積層をしたうえで、同様の工程を繰り返す。
この場合、バッキング材12を積層する面については、なるべくコア材11を中心として、対称性を保つようにするのが、多層配線板の反り防止という意味で望ましい。
必要な導体配線層の加工が終了したら、最表層にはソルダーレジスト層20及び21を配置する。ソルダーレジスト層の種類にはとくに制限はなく、エポキシ系、フェノール樹脂系、キシレン系、アクリル系、ポリイミド系などのなかから、用途に合わせて自由に選択してよい。
ソルダーレジスト層20および21の配置後には、電極部22および23が設けられる部位の近傍においてのみソルダーレジストを取り除くが、この方法についてはとくに制限はない。フォトエッチング法などのなかから自由に選んでよい。
ソルダーレジスト層20および21の積層、加工のあとに、電極部22および23を設ける。電極部の種類については、とくに制限はない。はんだ、導電性ペーストなどのなかから、用途に合わせて自由に選択してよい。
以下に、本発明の具体的実施例について説明する。
以下、本発明を実施例を図4(a)〜(g)及び図5(h)〜(l)により具体的に説明する。キャスティング法によって、厚さ25μmのポリイミドフィルムの基材1両面に厚さ12μmの電解銅箔を積層した銅箔付樹脂フィルム(三井化学(株)製、商品名ネオフレックスNEX)を、巾105mm、長さ100mのテープ状とし、300mmφのリールに巻いてコア材とした。以下すべての工程において、この大きさのリールを用いたリール・トゥ・リール工法によっておこなった。コアー材11を製造した(図4a参照)。
まず、プレスパンチング加工により、上記コア材11の巾方向左右端から各10mmの位置に長手方向の間隔100mmにて300μmφの貫通孔を形成した。以降の加工では、これをアライメントマーク31として使用した(図4b参照)。
次に、上記コア材の所定の位置に、エキシマレーザー加工機によって、50μmφの大
きさで、上記銅箔の導体層2、ポリイミドの基材層1を貫通し、下面の銅箔層は貫通しないビアホール用孔6を形成した後(図4c参照)、前記導体層2からビアホール用孔6孔内までの全面に無電解めっき、電解めっきを施して、前記ビアホール16を形成し、該ビアホールを介して両面の銅箔の導通層(5,2)間で導通をとった(図4d参照)。
さらに、コア材11の両面にフォトレジストとしてPMER(商品名、東京応化工業(株)製)をコーティングし、80℃の温度下で30分間乾燥させ、レジスト層4を形成した(図4e参照)。
次に、所定のパターンを有するフォトマスクを介して、露光、現像をおこない、フォトレジストパターンを形成した。なお、このレジストパターンには製品に必要な配線パターン33の他に、それが形成されている以外の場所にダミーパターン32が形成されている。配線パターン33の銅残存率は30%であったので、ダミーパターン32の銅残存率も30%とし、ダミーパターンは線巾100μm、線の間隔が600μmの格子とした(図4f参照)。
さらに、50℃、40°Beの塩化第2鉄溶液で銅露出部を溶解除去して配線パターンを形成し、さらに3%wtの水酸化ナトリウム水溶液にてすべてのレジストを剥離除去した。コア材11の両面には、上側の金属導体層14と、その反対側には、下側の金属導体層15を形成した(図4g参照)。
次に、配線パターンを有する金属導体層14,15の上に厚さ15μmのフィルム状接着剤を介して、キャスティング法によって厚さ13μmのポリイミドフィルムの片面に厚さ12μmの電解銅箔を積層してなる樹脂付銅箔フィルム17,18(三井化学(株)製、商品名ネオフレックスNEX)をバッキング材12としてラミネートした(図5h参照)。
ラミネートにはリール・トゥ・リール方式のロールラミネータを用い、ロールの硬度は上下ともに70度、ロール温度は上下ともに180℃とした。ロール圧は線圧にて3kg/cmとした。ラミネートは、コア材の両面について、順次おこなった。
続いて、片方のバッキング材の金属導体層5に、コア材のときと同様の方法でビアホールを形成して、コア材の配線パターンを形成した金属導体層15との導通をとり(図5i参照)、ついでコア材の金属導体層に配線パターンを形成したのと同様な方法で、プリント配線基板と接続するための電極部22のパッドパターンを形成した(図5j参照)。
さらに、もう一方のバッキング材の金属導体層5には、同様にビアホールを形成して、コア材の配線パターンを形成した金属導体層14との導通をとり(図5i参照)、半導体チップを接続するための電極部23のパッドパターンを形成した(図5j参照)。
そして、最外層にはスクリーン印刷法によって、約20μmの厚さにソルダーレジスト層20,21を形成し、ポストベークしたのちに、フォトエッチング法によって、両面のパッドパターンの所定の位置が露出するように、開口部を形成した(図5k参照)。
最後にパンチング加工によって、テープ状の積層体から所定の大きさに切り分け、可撓性を有する多層配線板を得た(図5l参照)。
以下に、本発明の比較例について説明する。
配線パターンが形成される部分以外の場所にダミーパターンを形成せず、その部分は金属導体を残したことを除いては、実施例と全く同様の製造工程によって、可撓性を有する従来の多層配線板を得た。
ダミーパターンとして、半径100μmの円状の金属層が、間隔320μmにて行列状に整列したものを採用したことを除いては、実施例と全く同様の製造工程によって、可撓性を有する従来の多層配線板を得た。
ダミーパターンを、線巾2mm、線の間隔が12mmの格子としたことを除いては、実施例と全く同様の製造工程によって、可撓性を有する従来の多層配線基板を得た。
実施例1および比較例の実施例2〜4によって得られた多層配線板について、ロールラミネータによる積層工程時に、シワ、折れ曲がり等の不良が発生しないかどうか、すなわち、ロールラミネータによる加工性の可否を目視にて観察した。シワ、折れ曲がり等の不良が全く見られなかったものを○、不良が認められたものを×として結果を下記の表1に記載した。
Figure 2005129617
各工程間の位置整合性の指標として、バッキング材状に形成したビアホールの底面の中心が、コア層上の所定の円状パターン(ランド)の中心からどれだけ離れて位置しているかということがある。実施例1および実施例2〜4においては、ビアの底面の直径は50μmであり、ランドの直径は100μmである。
各工程間の整合性を調べるにあたって、理想的にはバッキング材上のすべてのビアホールについて、それが対応するランドとの位置ずれ量を測定し、統計的な処理を施すのが望ましいが、処理時間の問題から、今回は四角形状の配線パターン領域の四隅近くに位置する四つと中心近くに位置する一つ、計五つのビアを予め決めておき、それを対象にして評価を行った。
図3は、本評価に用いたビアの位置を示す平面図である。配線パターン33の各四隅近傍に4個と、中心部に1個の合計5個の評価位置を示している。五つのビアには、それぞれ図3のようにV1〜V5という名前を割り振った。なお、一つ一つのビアは小さすぎて、その正確な位置を図示するのが困難なため、図3においては、所望のビアが属する基材状の位置をおおまかに示してある。
評価にあたっては、X線検査装置を用い、画像解析によってビアホール、それに対応するランドそれぞれの重心をもとめ、これを中心とした。双方の中心のずれ量をX座標、Y座標それぞれについて求め、これをΔX、ΔYとし、次式で求められる値Δαをもって加工位置精度パラメータとした。V1〜V5に対応する加工精度パラメータをそれぞれΔα1〜Δα5とし、結果については、表の1に記載した。なお表中の数値の単位はμmである。加工位置精度パラメータは、
Δα=√(ΔX2+ΔY2) ――――――――式1
ΔX:X座標上の設計値よりのずれ量
ΔY:Y座標上の設計値よりのずれ量
表1より、加工位置精度パラメータの評価では、データのバラツキ幅(R値)が最小で、面内の伸縮が安定した状態を示し、平均値も最小で、配線パターンの内部の位置合わせ
が容易になる。さらに、加工性においても問題はない。
本発明の多層配線板の一例を示す側断面図である。 本発明の多層配線板の一例を示す平面図である。 本評価に用いたビアの位置を示す平面図である。 (a)〜(g)は、本発明の多層配線板の一例の製造方法を示す側断面図である。 (h)〜(l)は、本発明の多層配線板の一例の製造方法を示す側断面図である。
符号の説明
1…基材
2…導体層
3…めっき層
4…レジスト層
5…めっき導体層(導体層上にめっき層を積層の)
6…ビアホール用孔
11…コア材
12…バッキング材
13…コア材の絶縁樹脂層
14…コア材の金属導体層(上側)
15…コア材の金属導体層(下側)
16…ビアホール
17…バッキング材の絶縁樹脂層
18…バッキング材の金属導体層
19…接着剤層
20…ソルダーレジスト層(プリント配線基板側)
21…ソルダーレジスト層(チップ側)
22…電極部(プリント配線基板側)
23…電極部(チップ)側
31…アライメントマーク
32…ダミーパターン
33…(製品として使用する部分の)配線パターン
V1〜V5…各工程間の位置整合性を評価するためのビアのおおまかな位置

Claims (3)

  1. 複数の金属配線層を積層し形成して、各金属配線層と、該層上に絶縁層とを順番に積層した構造であり、なおかつ可撓性を有する多層配線板において、前記金属配線層の配線パターンを形成時、金属配線層用基材上の所定の領域内に配線パターンが形成され、所定の領域外にダミーパターンが形成され、ダミーパターンが、前記所定の領域内の配線パターンの金属残存率と同じか、若しくは±10%の範囲の金属残存率をそなえたことを特徴とする多層配線板。
  2. 前記ダミーパターンが、格子状のパターンであることを特徴とする請求項1に記載の多層配線板。
  3. 前記格子状のダミーパターンの線巾が、配線パターン幅以上から1mm以下の範囲により形成したことを特徴とする請求項1、又は2に記載の多層配線板。
JP2003361663A 2003-10-22 2003-10-22 多層配線板 Pending JP2005129617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003361663A JP2005129617A (ja) 2003-10-22 2003-10-22 多層配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003361663A JP2005129617A (ja) 2003-10-22 2003-10-22 多層配線板

Publications (1)

Publication Number Publication Date
JP2005129617A true JP2005129617A (ja) 2005-05-19

Family

ID=34641533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003361663A Pending JP2005129617A (ja) 2003-10-22 2003-10-22 多層配線板

Country Status (1)

Country Link
JP (1) JP2005129617A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234802A (ja) * 2006-02-28 2007-09-13 Tdk Corp 薄膜電子部品の製造方法
JP2008004631A (ja) * 2006-06-20 2008-01-10 Sharp Corp フレキシブルプリント配線板の基板母材およびフレキシブルプリント配線板の製造方法
JP2011035224A (ja) * 2009-08-04 2011-02-17 New Japan Radio Co Ltd インターポーザおよびそれを用いた半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234802A (ja) * 2006-02-28 2007-09-13 Tdk Corp 薄膜電子部品の製造方法
JP2008004631A (ja) * 2006-06-20 2008-01-10 Sharp Corp フレキシブルプリント配線板の基板母材およびフレキシブルプリント配線板の製造方法
JP2011035224A (ja) * 2009-08-04 2011-02-17 New Japan Radio Co Ltd インターポーザおよびそれを用いた半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20100126765A1 (en) Multi-layer printed circuit board and manufacturing method thereof
JP2010087168A (ja) 多層プリント配線板の製造方法
JP4952044B2 (ja) 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板
JP4881376B2 (ja) 配線基板の製造方法
KR20130053289A (ko) 인쇄회로기판의 제조방법
JP2005129617A (ja) 多層配線板
JP5176643B2 (ja) 多層回路基板の製造方法
KR20100088874A (ko) 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의제조방법
CN105555040B (zh) 一种可提高外层图形及钻孔位置精度的pcb的制作方法
JP2002190674A (ja) 多層フレキシブル配線板の製造方法
KR101525027B1 (ko) 인쇄회로기판 제조 방법
KR20120137300A (ko) 다층 배선기판의 제조방법과 다층 배선기판
TW201004509A (en) Method for cutting copper-clad laminate
JP2014011403A (ja) 配線基板の製造方法
TWI772188B (zh) 多層電路板的穿孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
JP2002111204A (ja) 多層配線基板の製造方法
JP2006100525A (ja) 多層プリント配線板の製造方法
JP2008124260A (ja) 多層配線基板及びその製造方法
JP2008288463A (ja) 多層配線基板
JP2005189462A (ja) プリント配線板の製造方法
JP2002329964A (ja) 多層プリント配線板の製造方法
JP2002111172A (ja) アライメント方法
JP2003324168A (ja) 半導体集積回路実装用プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060919

A977 Report on retrieval

Effective date: 20071212

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Effective date: 20080214

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20090127

Free format text: JAPANESE INTERMEDIATE CODE: A02