JP2011035224A - インターポーザおよびそれを用いた半導体装置の製造方法 - Google Patents
インターポーザおよびそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011035224A JP2011035224A JP2009181214A JP2009181214A JP2011035224A JP 2011035224 A JP2011035224 A JP 2011035224A JP 2009181214 A JP2009181214 A JP 2009181214A JP 2009181214 A JP2009181214 A JP 2009181214A JP 2011035224 A JP2011035224 A JP 2011035224A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- main surface
- alignment mark
- electrode
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000011162 core material Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 14
- 238000007789 sealing Methods 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 239000000463 material Substances 0.000 claims 1
- 238000006073 displacement reaction Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】インターポーザのアライメントマーク3を、一方の主面に形成されたアライメントマーク3が、他方の主面から凹部7を介して露出する構成とする。またこのインターポーザを用いて、印字のための位置合わせと個片化のための位置合わせを行う。
【選択図】図1
Description
Claims (2)
- 複数の半導体チップを搭載し、個片化した半導体装置を形成するために用いられるインターポーザにおいて、
有機基板からなる基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、
前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、
前記一方の主面あるいは前記他方の主面に形成されたアライメントマークと、
該アライメントマークが、前記他方の主面側あるいは前記一方の主面側から露出するように、前記基板コア材の一部を除去して形成した凹部と、
を備えたことを特徴とするインターポーザ。 - 複数の半導体チップをインターポーザに搭載し、樹脂封止した後、個片化する半導体装置の製造方法において、
有機基板からなる基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記一方の主面あるいは前記他方の主面に形成されたアライメントマークと、該アライメントマークが、前記他方の主面側あるいは前記一方の主面側から露出するように、前記基板コア材の一部を除去して形成した凹部とを備えたインターポーザを用意する工程と、
前記インターポーザの前記一方の主面に形成されたチップ搭載側電極と、半導体チップの電極とを接続し、半導体チップをインターポーザに搭載する工程と、
前記インターポーザ上に搭載した半導体チップを樹脂封止する工程と、
前記一方の主面あるいは他方の主面に形成され、前記他方の主面側あるいは前記一方の主面側に形成された凹部内に露出する前記アライメントマークを用いて、前記インターポーザの一方の主面側の位置合わせあるいは前記インターポーザの他方の主面側の位置合わせを行う工程と、を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009181214A JP5492487B2 (ja) | 2009-08-04 | 2009-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009181214A JP5492487B2 (ja) | 2009-08-04 | 2009-08-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011035224A true JP2011035224A (ja) | 2011-02-17 |
JP5492487B2 JP5492487B2 (ja) | 2014-05-14 |
Family
ID=43763991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009181214A Active JP5492487B2 (ja) | 2009-08-04 | 2009-08-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5492487B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005129617A (ja) * | 2003-10-22 | 2005-05-19 | Toppan Printing Co Ltd | 多層配線板 |
JP2006294670A (ja) * | 2005-04-06 | 2006-10-26 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2006339232A (ja) * | 2005-05-31 | 2006-12-14 | Sanyo Electric Co Ltd | 回路基板およびその製造方法、半導体装置およびその製造方法 |
-
2009
- 2009-08-04 JP JP2009181214A patent/JP5492487B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005129617A (ja) * | 2003-10-22 | 2005-05-19 | Toppan Printing Co Ltd | 多層配線板 |
JP2006294670A (ja) * | 2005-04-06 | 2006-10-26 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2006339232A (ja) * | 2005-05-31 | 2006-12-14 | Sanyo Electric Co Ltd | 回路基板およびその製造方法、半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5492487B2 (ja) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5297139B2 (ja) | 配線基板及びその製造方法 | |
TWI364101B (en) | Semiconductor package and a manufacturing method thereof | |
US7884472B2 (en) | Semiconductor package having substrate ID code and its fabricating method | |
US7759808B2 (en) | Semiconductor substrate including first and second recognition marks and method for manufacturing semiconductor device | |
KR102222415B1 (ko) | 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법 | |
CN100468714C (zh) | 半导体元件的制造方法 | |
US10192851B2 (en) | Method of manufacturing semiconductor device | |
JP4257844B2 (ja) | 半導体装置およびその製造方法 | |
JP2010114187A (ja) | 配線基板及びその製造方法 | |
JP2008186891A (ja) | モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造 | |
KR101896972B1 (ko) | 패키지 기판 및 이를 갖는 반도체 패키지 | |
CN110875300A (zh) | 衬底面板结构及制造工艺 | |
JP2009164206A (ja) | 半導体装置及びその製造方法 | |
JP5630965B2 (ja) | インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法 | |
JP5492487B2 (ja) | 半導体装置の製造方法 | |
JP2004207276A (ja) | 回路装置およびその製造方法 | |
JP2001077235A (ja) | 半導体素子搭載用基板 | |
JP5592223B2 (ja) | インターポーザおよびそれを用いた半導体装置の製造方法 | |
JP4341694B2 (ja) | 半導体素子の製造方法 | |
JP2007062184A (ja) | アライメントマーク構造 | |
TW526602B (en) | Substrate orientation mark of BGA package and the forming method thereof | |
JP2002016172A (ja) | パッケージ型半導体装置用回路原板及びパッケージ型半導体装置の製造方法 | |
US8513823B2 (en) | Semiconductor package having main stamp and sub-stamp | |
US9252124B2 (en) | Circuit module having a substrate, semiconductor chip, and molding material formed by dicing | |
JP2006134902A (ja) | 半導体装置用実装基板および半導体装置用実装基板の製造方法ならびに半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5492487 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |