JP2002016172A - パッケージ型半導体装置用回路原板及びパッケージ型半導体装置の製造方法 - Google Patents

パッケージ型半導体装置用回路原板及びパッケージ型半導体装置の製造方法

Info

Publication number
JP2002016172A
JP2002016172A JP2000197687A JP2000197687A JP2002016172A JP 2002016172 A JP2002016172 A JP 2002016172A JP 2000197687 A JP2000197687 A JP 2000197687A JP 2000197687 A JP2000197687 A JP 2000197687A JP 2002016172 A JP2002016172 A JP 2002016172A
Authority
JP
Japan
Prior art keywords
cutting
semiconductor device
semiconductor chip
package
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000197687A
Other languages
English (en)
Inventor
Shuichi Sawamoto
修一 澤本
Nobuya Tsurusaki
伸弥 鶴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2000197687A priority Critical patent/JP2002016172A/ja
Publication of JP2002016172A publication Critical patent/JP2002016172A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 切分け工程の簡易化と切分け精度の向上を図
る。 【解決手段】 第１の主面上２ａに互いに区割りされて
多数の半導体チップ実装領域６が設けられるとともに、
第２の主面２ｂ上に各半導体チップ実装領域６に対応し
てそれぞれ端子パターン７が形成され、各半導体チップ
実装領域６にそれぞれ半導体チップ３を実装した後に切
断領域１０から切り分けられる。第２の主面２ｂに、各
切断領域１０に対応位置するとともに捨て領域１１に位
置してそれぞれ切分けガイドマーク１２が形成され、こ
れら切分けガイドマーク１２が切断手段１３による切断
幅ｔよりも大きな形状に形成されてなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、パッケージ型半導
体装置用回路原板及びパッケージ型半導体装置の製造方
法に関する。
【０００２】
【従来の技術】半導体装置は、例えば携帯型電話機等の
小型電子機器に搭載されて用いられているが、機器の小
型軽量化の要求に応じてＣＳＰ（チップサイズパッケー
ジ）型やＢＧＡ（ボールグリッドアレィ）型等のパッケ
ージタイプが提供されている。ＣＳＰ半導体装置には、
所定の大きさを有する回路原板の主面上に形成された電
極パターンや接続端子等によって区割りされた多数の半
導体チップ実装領域が設けられた回路原板が用いられ
る。ＣＳＰ半導体装置は、回路原板の各半導体チップ実
装領域にそれぞれ半導体チップをベアチップ実装すると
ともに、各半導体チップや電極パターン部等をエポキシ
樹脂等の樹脂パッケージによって封装して構成される。
ＣＳＰ半導体装置は、ダイサー等によって各半導体チッ
プ実装領域に対応した樹脂パッケージと回路原板とが切
断されて切り分けられることによって製造される。
【０００３】また、ＢＧＡ半導体装置も、多数の半導体
チップ実装領域が設けられた回路原板が用いられ、各半
導体チップ実装領域に形成された適宜の接続ランド上に
半田ボールを介して半導体チップがそれぞれ実装され
る。ＢＧＡ半導体装置は、加熱処理を施して半田ボール
を熱溶融することによって半導体チップの電気的接続と
機械的固定が行われた後に、エポキシ樹脂等の樹脂パッ
ケージによって封装して構成される。ＢＧＡ半導体装置
は、ダイサー等によって各半導体チップ実装領域に対応
した樹脂パッケージと回路原板とが切断されて切り分け
られることによって製造される。
【０００４】
【発明が解決しようとする課題】パッケージ型半導体装
置の製造工程においては、上述したようにダイサーに備
えられたダイブレードによって、樹脂パッケージと回路
原板とを切断する切分け工程が施されて個々のパッケー
ジ型半導体装置の切り分けが行われる。切分け工程は、
図４に示すように回路原板５０に設けた切分けガイドマ
ーク５１に対してダイブレード５２が位置制御される。
切分け工程は、同図鎖線で示す切分け線に沿ってダイブ
レード５２による切断処理が行われて個々のパッケージ
型半導体装置の切り分けが行われる。
【０００５】切分けガイドマーク５１は、パッケージ型
半導体装置の機能と何ら影響の無い部位であることか
ら、回路原板５０の主面上に、各半導体チップ実装領域
間に対応位置するとともに外周部のいわゆる捨て領域に
位置して比較的小さな形状を以ってそれぞれ形成されて
いる。ダイブレード５２は、回路原板５０を、その刃厚
に対応した切断幅ｔを以って切断する。
【０００６】ところで、切分け工程においては、パッケ
ージ型半導体装置が半導体チップとほぼ同等の微小サイ
ズで構成されることから、回路原板５０に形成される半
導体チップ実装領域も微小であり高精度の切断が行われ
なければならない。切分け工程においては、切分けガイ
ドマーク５１に対するダイブレード５２のアライメント
のズレ等により、このダイブレード５２が電極パターン
や接続端子を破断させるといった事態を生じさせること
があった。切分け工程においては、回路原板５０と樹脂
パッケージとの大きな熱膨張率の差異によってこの回路
原板５０に歪みが生じて切分けガイドマーク５１の位置
がズレ、ダイブレード５２による精密な切断が行い得な
くなるといった問題があった。
【０００７】パッケージ型半導体装置の製造工程におい
ては、例えば切分け工程後に切り残された回路原板５０
の捨て領域部によってダイブレード５２による切断状態
の確認が行われ、ダイブレード５２の位置制御の再設定
操作が行われる。この確認工程は、具体的には切り残さ
れた切分けガイドマーク５１の状態確認により可能とさ
れるが、所定の切断幅ｔを以って切断が行われることで
切分けガイドマーク５１の残存量が僅かであったり切り
取られてしまうことから高精度の確認が困難である。
【０００８】本発明は、パッケージ型半導体装置の切分
け工程の簡易化と切分け精度の向上を図ったパッケージ
型半導体装置用回路原板及びパッケージ型半導体装置の
製造方法を提供することを目的としたものである。
【０００９】
【課題を解決するための手段】この目的を達成する本発
明にかかるパッケージ型半導体装置用回路原板は、第１
の主面上に互いに区割りされて多数の半導体チップ実装
領域が設けられるとともに、第２の主面上に各半導体チ
ップ実装領域に対応してそれぞれ端子パターンが形成さ
れ、各半導体チップ実装領域にそれぞれ半導体チップを
実装した後に各半導体チップ実装領域間を切断領域とし
て切り分けられる。パッケージ型半導体装置用回路原板
は、第２の主面に、各切断領域に対応位置するとともに
端子パターン形成領域の周辺の捨て領域に位置してそれ
ぞれ切分けガイドマークが形成され、これら切分けガイ
ドマークが切断手段による切断幅よりも大きな形状に形
成されてなる。
【００１０】各切分けガイドマークは、切断手段による
切断方向寸法を大とされた形状とされてなる。各切分け
ガイドマークは、端子パターン形成領域の周辺領域に構
成される捨て領域に、その幅寸法の少なくとも１／２よ
りも内側に位置して形成されてなる。各切分けガイドマ
ークは、第２の主面上に、端子パターンの形成と同一工
程で形成されてなる。
【００１１】以上のように構成された本発明にかかるパ
ッケージ型半導体装置用回路原板によれば、切断後にお
いても切分けガイドマークが大きな残存量を以って切断
部位に存在することから、切断手段による切断状態の確
認を容易に行うことを可能とする。パッケージ型半導体
装置用回路原板によれば、切断手段の再設定操作等が的
確かつ容易に行われるようにして高精度のパッケージ型
半導体装置の製造を可能とする。
【００１２】また、パッケージ型半導体装置用回路原板
によれば、切分けガイドマークを指標として、切断手段
の切断方向の設定も簡易かつ正確に行うことを可能とす
る。パッケージ型半導体装置用回路原板によれば、切分
けガイドマークが切断位置と近接して形成されることに
よって、歪み等による位置ズレが低減されて精密な切断
が行われるようにする。パッケージ型半導体装置用回路
原板によれば、切分けガイドマークを形成するために工
程が増加することも無い。
【００１３】上述した目的を達成する本発明にかかるパ
ッケージ型半導体装置の製造方法は、半導体装置用回路
原板の第１の主面上に区割りされた多数の半導体チップ
実装領域にそれぞれ半導体チップを実装する工程と、各
半導体チップを樹脂パッケージによって一括して封装す
る工程と、各半導体チップ実装領域に対応してそれぞれ
端子パターンが形成された第２の主面上に形成された切
分けガイドマークをガイドとして切断手段による切断処
理を施して個別のパッケージ型半導体装置を切り分ける
工程とを備える。パッケージ型半導体装置の製造方法
は、各半導体チップ実装領域間に対応位置するとともに
端子パターン形成領域の周辺領域に位置してそれぞれ形
成され、切断手段による切断幅よりも大きな形状とされ
た切分けガイドマークを有する回路板板が用いられる。
【００１４】以上の工程を備える本発明にかかるパッケ
ージ型半導体装置の製造方法によれば、切断後において
も切分けガイドマークが大きな残存量を以って切断部位
に存在することから、切断手段による切断状態の確認が
容易に行われる。パッケージ型半導体装置の製造方法に
よれば、切断手段の再設定操作等を的確かつ容易に行わ
れるようにして高精度のパッケージ型半導体装置を効率
的に製造する。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態として
示すＣＳＰ半導体装置１の適用例について、図面を参照
して詳細に説明する。ＣＳＰ半導体装置１の製造工程
は、供給された回路原板２に対して多数個の半導体チッ
プ３を実装する工程と、各半導体チップ３を樹脂パッケ
ージ４によって一括して封装する工程とを経て図１に示
したＣＳＰ半導体中間装置５を製造する。ＣＳＰ半導体
装置１の製造工程は、ＣＳＰ半導体中間装置５に対し
て、切分け工程を施してパッケージ型半導体装置１を個
々に切り分けて製造する。
【００１６】回路原板２は、緩衝材（インタポーザ）作
用を奏する樹脂材やセラミック材或いはポリイミド材等
を基材とした銅貼り基板を素材とし、第１の主面２ａ上
に半導体チップ３をそれぞれ実装する多数の半導体チッ
プ実装領域６をマトリックス状に構成してなる。回路原
板２は、例えばホトグラフィック技術等により各半導体
チップ実装領域６にそれぞれ電極パターン７を形成して
なる。回路原板２については、プリント基板ばかりでな
く、テープ基板であってもよい。
【００１７】回路原板２には、電極パターン７に対応し
てスルーホール８が形成されており、第２の主面２ｂ側
にマザー基板等に実装するための多数個の接続ランド９
が形成されている。接続ランド９は、図２に示すように
各半導体チップ実装領域６に対応して、回路原板２の第
２の主面２ｂに矩形枠状を呈するように配列されて形成
されている。回路原板２は、後述するように各半導体チ
ップ実装領域６間に構成される周辺領域をそれぞれ切断
領域１０（縦切断領域１０ａ、横切断領域１０ｂ）とし
て切断されることにより切り分けられ、ＣＳＰ半導体装
置１の回路基板を構成する。回路原板２には、図２に示
すように第２の主面２ｂの外周部の捨て領域１１に、各
切断領域１０に対応位置して切分けガイドマーク１２
（縦切分けガイドマーク１２ａ、横切分けガイドマーク
１２ｂ）がそれぞれ形成されている。ここで、縦切分け
ガイドマーク１２ａは、図面の上、下の捨て領域１１
（上側のマークは図省略）に形成され、横切分けガイド
マーク１２ｂは、図の如く、左、右の捨て領域１１に形
成されている。各切分けガイドマーク１２は、第２の主
面２ｂ上にホトグラフィック技術等により接続ランド９
を形成する際に、同時に形成される。各切分けガイドマ
ーク１２は、それぞれ略楕円形を呈しており、縦切断領
域１０ａに対応する縦切分けガイドマーク１２ａが縦向
き、横切断領域１０ｂに対応する横切分けガイドマーク
１２ｂが横向きとなるように形成されている。換言すれ
ば、縦切分けガイドマーク１２ａと横切分けガイドマー
ク１２ｂとは、互いに同形であり、９０°ずれた状態で
第２の主面２ｂに設けられている。
【００１８】各切分けガイドマーク１２は、その短軸方
向の幅ａが、後述するダイブレード１３の切刃、すなわ
ち切断幅ｔよりも充分に大きい。各切分けガイドマーク
１２は、上述したように捨て領域１１にそれぞれ形成さ
れるが、図２に示すように最外周側の各半導体チップ実
装領域６ａに近接する位置に、各接続ランド９と独立し
て形成される。各切分けガイドマーク１２は、捨て領域
１１の幅寸法の少なくとも１／２よりも内側に位置して
形成されている。
【００１９】以上のように構成された各切分けガイドマ
ーク１２は、後述するダイブレード１３による切分け工
程に際して、その長軸方向の向きが切断方向となるよう
に、また縦切分けガイドマーク１２ａ、１２ａ、あるい
は横切分けガイドマーク１２ｂ、１２ｂをそれぞれ認識
してダイブレード１３を位置決めさせる。各切分けガイ
ドマーク１２は、ダイブレード１３によって切り分けさ
れるが、その幅ａが切断幅ｔよりも大きく形成されてい
ることによって、図３に示すように切断縁１４（１４
ａ、１４ｂ）の両側に充分に大きな形状の切残し片１５
（１５ａ、１５ｂ）を構成する。
【００２０】したがって、各切分けガイドマーク１２
は、これら一対の切残し片１５のそれぞれの形状を比較
することによって、ダイブレード１３による回路原板２
の切断状態を視認可能とする。各切分けガイドマーク１
２は、同図鎖線で示すように、ダイブレード１３が斜め
の状態で回路原板２を切断した場合には、一対の切残し
片１５の形状に大きな相違を呈する。
【００２１】回路原板２は、樹脂パッケージ４との熱膨
張率の差異が大きく、これによって外周部位においてよ
り大きな歪みが生じる。各切分けガイドマーク１２は、
上述したように半導体チップ実装領域６に近接して形成
されていることから、回路原板２の歪みによる影響が抑
制されてその位置精度が保持される。したがって、各切
分けガイドマーク１２は、ダイブレード１３による回路
原板２の精密な切断が行われるようにする。
【００２２】なお、各切分けガイドマーク１２は、それ
ぞれ楕円形に形成したが、かかる形状に限定されるもの
では無い。各切分けガイドマーク１２は、切分け方向を
識別可能とするとともに、切断幅ｔよりも充部に大きな
幅を有する適宜の形状を以って形成されればよい。
【００２３】上述した回路原板２には、半導体チップ実
装領域６上に接着剤等によって半導体チップ３が接合固
定される。半導体チップ３は、詳細を省略するが上面に
複数個の電極片３ａが設けられており、例えばワイヤボ
ンディング法によってこれら電極片３ａと端子ランド７
との間がワイヤ１６によって接続されている。半導体チ
ップ３は、樹脂パッケージ４によって全体が封装される
ことによって機械的保護が図られるとともに電気的絶縁
が保持される。樹脂パッケージ４には、例えばエポキシ
樹脂が用いられる。
【００２４】ＣＳＰ半導体装置１は、従来とほぼ同様の
製造工程によって製造され、上述したように回路原板２
上に複数個が一括して形成されたＣＳＰ半導体中間装置
５に切分け工程を施して個々に切断することによって切
り分けられて製造される。ＣＳＰ半導体装置１は、この
場合上述した各切分けガイドマーク１２にダイブレード
１３が位置合わせされて切り分けが行われる。
【００２５】ＣＳＰ半導体装置１の製造工程において
は、基板原板２が供給されて複数個の半導体チップ３を
実装する半導体チップ実装工程が施される。基板原板２
には、第１の主面２ａに構成された各半導体チップ実装
領域６の中央部に、各１個ずつ半導体チップ３がヘアチ
ップ実装される。半導体チップ３は、例えばワイヤボン
ディング法によってワイヤ１６により電極片３ａと端子
ランド７との接続が行われる。
【００２６】ＣＳＰ半導体装置１の製造工程において
は、実装された複数個の半導体チップ３を封装するよう
にして回路原板２の第１の主面２ａ全体に樹脂パッケー
ジ４を成形する樹脂パッケージ形成工程が施される。樹
脂パッケージ４は、例えば半導体チップ３を実装した回
路原板２を成形金型に投入してエポキシ樹脂を流し込ん
で成形される。樹脂パッケージ４は、電極パターン７或
いは半導体チップ３やワイヤ１６を包み込んで機械的保
護を図る。
【００２７】ＣＳＰ半導体装置１の製造工程において
は、上述した工程を経て製造されたＣＳＰ半導体中間装
置５がダイサーに供給されて、回路原板２の第２の主面
２ｂに形成した各切分けガイドマーク１２をガイドとし
てダイブレード１３によりＣＳＰ半導体装置１を１個ず
つに切り分ける切分け工程が施される。ＣＳＰ半導体中
間装置５は、ダイサーの載置台に位置決めされて載置さ
れ、切分けガイドマーク１２に対して位置決めされたダ
イブレード１３による切断が行われる。
【００２８】ダイブレード１３は、例えば金属材或いは
ボンド材とダイヤモンド粒とから形成され、切断領域１
０において回路原板２と樹脂パッケージ４とを一括して
切断する。ダイブレード１３は、その切り歯が切分けガ
イドマーク１２の幅よりも薄厚とされており、上述した
ように切断縁１４の両側にそれぞれ切分けガイドマーク
１２の大きな切残し片１５を形成する。ＣＳＰ半導体装
置１の製造工程においては、例えば切り残された回路原
板２の捨て領域１１に残った切分けガイドマーク１２の
切残し片１５の形状が確認される。ＣＳＰ半導体装置１
の製造工程においては、上述したように切残し片１５の
形状を確認することによって、回路原板２に対してダイ
ブレード１３が正確に移動されたかが簡単に視認され
る。
【００２９】ＣＳＰ半導体装置１の製造工程において
は、切残し片１５の形状確認に基づいて、ダイブレード
１３の位置制御の再設定操作の要否等が判断される。Ｃ
ＳＰ半導体装置１の製造工程においては、切残し片１５
の形状データに基づいて、ダイブレード１３の位置制御
プログラミングが行われる。ＣＳＰ半導体装置１の製造
工程においては、切残し片１５の形状データに基づい
て、ダイブレード１３の摩耗状態等の確認が行われる。
【００３０】なお、上述したＣＳＰ半導体装置１は、端
子ランド７と半導体チップ３の電極片３ａとをワイヤボ
ンディング方によって接続するようにしたが、例えばフ
リップチップ接続等したものであってもよい。また、本
発明は、ＣＳＰ半導体装置１への適用に限定されるもの
ではなく、例えばＢＧＡ半導体装置等にも適用可能であ
る。
【００３１】また、上述した実施の形態においては、回
路原板２の切断をダイサーに備えたダイブレード１３に
よって行うようにしたが、その他の適宜の切断装置を用
いて切分け工程を施すようにしてもよいことは勿論であ
る。
【００３２】
【発明の効果】以上詳細に説明したように、本発明にか
かるパッケージ型半導体装置用回路原板によれば、切断
後においても切分けガイドマークが大きな残存量を以っ
て切断部位に存在することから、切断手段による切断状
態の確認が容易に行われ、検査工程の簡易化による工程
の合理化や切断手段の再設定操作等が的確かつ容易に行
われるようになって高精度のパッケージ型半導体装置の
製造が行われるようになる。また、パッケージ型半導体
装置用回路原板によれば、切分けガイドマークを指標と
して切断手段の切断方向の設定が簡易かつ正確に行うこ
とを可能とする。さらに、パッケージ型半導体装置用回
路原板によれば、切分けガイドマークを切断位置と近接
して形成することによって、歪み等による位置ズレが低
減されて精密な切断が行われるようにする。さらにま
た、パッケージ型半導体装置用回路原板によれば、切分
けガイドマークを形成するために工程が増加することも
無い。
【００３３】本発明にかかるパッケージ型半導体装置の
製造方法によれば、切断後においても切分けガイドマー
クが大きな残存量を以って切断部位に存在することか
ら、切断手段による切断状態の確認が容易に行われ、検
査工程の簡易化による工程の合理化や切断手段の再設定
操作等が的確かつ容易に行われるようになって高精度の
パッケージ型半導体装置の製造が行われる。
【図面の簡単な説明】
【図１】本発明を適用したＣＳＰ半導体中間装置の要部
縦断面図である。
【図２】同ＣＳＰ半導体装置の製造に用いられる回路原
板の要部平面図である。
【図３】同回路原板を切断した状態の説明図である。
【図４】同従来の回路原板の説明図である。
【符号の説明】
１ ＣＳＰ半導体装置 ２ 回路原板 ２ａ 第１の主面 ２ｂ 第２の主面 ３ 半導体チップ ４ 樹脂パッケージ ５ ＣＳＰ半導体中間装置 ６ 半導体チップ実装領域 ７ 電極パターン ９ 接続ランド １０ 切断領域 １１ 捨て領域 １２ 切分けガイドマーク １３ ダイブレード １４ 切断縁 １５ 切残し片
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｈ０１Ｌ 21/60 ３１１ Ｈ０１Ｌ 23/12 Ｚ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 第１の主面上に互いに区割りされて多数
    の半導体チップ実装領域が設けられるとともに、第２の
    主面上に前記各半導体チップ実装領域に対応してそれぞ
    れ端子パターンが形成され、前記各半導体チップ実装領
    域にそれぞれ半導体チップを実装した後に各半導体チッ
    プ実装領域間を切断領域として切り分けられるパッケー
    ジ型半導体装置用回路原板において、 前記第２の主面に、前記各半導体チップ実装領域間の切
    断領域に対応位置するとともに前記端子パターン形成領
    域の周辺の捨て領域に位置してそれぞれ切分けガイドマ
    ークが形成され、これら切分けガイドマークが切断手段
    による切断幅よりも大きな形状であることを特徴とする
    パッケージ型半導体装置用回路原板。
  2. 【請求項２】 前記切分けガイドマークは、前記切断手
    段による切断方向寸法を大とされた形状であり、切断方
    向を表示することを特徴とする請求項１に記載のパッケ
    ージ型半導体装置用回路原板。
  3. 【請求項３】 前記切分けガイドマークは、前記捨て領
    域に、その幅の少なくとも１／２より内側に位置して形
    成されることを特徴とする請求項１又は請求項２に記載
    のパッケージ型半導体装置用回路原板。
  4. 【請求項４】 前記切分けガイドマークは、前記第２の
    主面上に、前記端子パターンの形成と同一工程で形成さ
    れることを特徴とする請求項１乃至請求項３のいずれか
    １項に記載のパッケージ型半導体装置用回路原板。
  5. 【請求項５】 半導体装置用回路原板の、第１の主面上
    に区割りされた多数の半導体チップ実装領域にそれぞれ
    半導体チップを実装する工程と、 前記各半導体チップを樹脂パッケージによって一括して
    封装する工程と、 前記各半導体チップ実装領域に対応してそれぞれ端子パ
    ターンが形成された第２の主面上に、前記各半導体チッ
    プ実装領域間に対応位置するとともに前記端子パターン
    形成領域の周辺領域に位置してそれぞれ形成された切分
    けガイドマークをガイドとして、切断手段による切断処
    理を施すことによって個別のパッケージ型半導体装置を
    切り分けする工程とを備え、 前記各切分けガイドマークが、前記切断手段による切断
    幅よりも大きな形状とされることによって、その切残し
    部位により切断位置の確認が行われることを特徴とする
    パッケージ型半導体装置の製造方法。
  6. 【請求項６】 前記切分けガイドマークが切断方向寸法
    を大とした形状であり、前記切分けガイドマークをガイ
    ドとして、前記切断手段による切断処理が施されること
    を特徴とした請求項５に記載のパッケージ型半導体装置
    の製造方法。
  7. 【請求項７】 前記第２の主面上に、前記端子パターン
    と切分けガイドマークとを同一工程で形成することを特
    徴とする請求項５又は請求項６に記載のパッケージ型半
    導体装置の製造方法。
JP2000197687A 2000-06-30 2000-06-30 パッケージ型半導体装置用回路原板及びパッケージ型半導体装置の製造方法 Pending JP2002016172A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000197687A JP2002016172A (ja) 2000-06-30 2000-06-30 パッケージ型半導体装置用回路原板及びパッケージ型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000197687A JP2002016172A (ja) 2000-06-30 2000-06-30 パッケージ型半導体装置用回路原板及びパッケージ型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002016172A true JP2002016172A (ja) 2002-01-18

Family

ID=18695975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000197687A Pending JP2002016172A (ja) 2000-06-30 2000-06-30 パッケージ型半導体装置用回路原板及びパッケージ型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002016172A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191111A (ja) * 2005-01-04 2006-07-20 Samsung Electronics Co Ltd カッティングパターンが形成されたフレキシブルプリント回路基板用原板及びこれをカッティングしたフレキシブルプリント回路基板を含む表示装置
JP2009099840A (ja) * 2007-10-18 2009-05-07 Elpida Memory Inc 半導体基板、及び半導体装置の製造方法
CN109003968A (zh) * 2018-08-08 2018-12-14 佛山市国星光电股份有限公司 支架阵列、led器件和led器件的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191111A (ja) * 2005-01-04 2006-07-20 Samsung Electronics Co Ltd カッティングパターンが形成されたフレキシブルプリント回路基板用原板及びこれをカッティングしたフレキシブルプリント回路基板を含む表示装置
TWI402585B (zh) * 2005-01-04 2013-07-21 Samsung Display Co Ltd 具有裁切圖案之可撓性印刷電路膜母板以及設有由該母板裁切之可撓性印刷電路膜的顯示裝置
JP2009099840A (ja) * 2007-10-18 2009-05-07 Elpida Memory Inc 半導体基板、及び半導体装置の製造方法
CN109003968A (zh) * 2018-08-08 2018-12-14 佛山市国星光电股份有限公司 支架阵列、led器件和led器件的制造方法

Similar Documents

Publication Publication Date Title
US6444499B1 (en) Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
JP4969113B2 (ja) 回路装置の製造方法
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
US6479887B1 (en) Circuit pattern tape for wafer-scale production of chip size semiconductor packages
JP5501562B2 (ja) 半導体装置
JP2007088160A (ja) 半導体デバイスの製造方法、半導体デバイス、及び電子機器
US20080305576A1 (en) Method of reducing warpage in semiconductor molded panel
JPH10256417A (ja) 半導体パッケージの製造方法
US20080305306A1 (en) Semiconductor molded panel having reduced warpage
JP3850967B2 (ja) 半導体パッケージ用基板及びその製造方法
JP4497304B2 (ja) 半導体装置及びその製造方法
JP2002016172A (ja) パッケージ型半導体装置用回路原板及びパッケージ型半導体装置の製造方法
US7595255B2 (en) Method for manufacturing strip level substrate without warpage and method for manufacturing semiconductor package using the same
JP4889359B2 (ja) 電子装置
JP2004214430A (ja) 回路基板、これを使用して製造した成形品、及び成形品製造方法
JP2011061055A (ja) 半導体装置の製造方法
US20140042589A1 (en) Semiconductor device
US6551855B1 (en) Substrate strip and manufacturing method thereof
JP4701563B2 (ja) 半導体チップ搭載基板及びそれを用いた半導体装置
JP2002016193A (ja) パッケージ型半導体装置及びその製造方法
JP3398580B2 (ja) 半導体装置の製造方法及び基板フレーム
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JPH1116947A (ja) 半導体パッケージ及びその製造方法
JP5592223B2 (ja) インターポーザおよびそれを用いた半導体装置の製造方法
US9252124B2 (en) Circuit module having a substrate, semiconductor chip, and molding material formed by dicing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090623