JP2006134902A - 半導体装置用実装基板および半導体装置用実装基板の製造方法ならびに半導体装置の製造方法 - Google Patents
半導体装置用実装基板および半導体装置用実装基板の製造方法ならびに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006134902A JP2006134902A JP2004318630A JP2004318630A JP2006134902A JP 2006134902 A JP2006134902 A JP 2006134902A JP 2004318630 A JP2004318630 A JP 2004318630A JP 2004318630 A JP2004318630 A JP 2004318630A JP 2006134902 A JP2006134902 A JP 2006134902A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting
- mounting substrate
- external electrode
- cutting guide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】 切断されることによって個々の半導体装置に個片化される実装基板において、半導体装置の外形と外部電極との位置精度を向上させる。
【解決手段】 基板本体1aの一方の面Saに、半導体素子をマウントするマウント領域が複数の半導体装置の単品単位片毎に形成され、他方の面Sbに、外部電極5が半導体装置の単品単位片毎に設けられ、各マウント領域に半導体素子を取付けた後、単品単位片毎に切断される実装基板1であって、外部電極5は銅箔層をオーバーコートするレジスト層11の開口部12によって形成され、他方の面Sbに切断用ガイドマーク10が設けられ、切断用ガイドマーク10も同一レイヤーである上記レジスト層11の開口部13によって形成される。
【選択図】 図3
【解決手段】 基板本体1aの一方の面Saに、半導体素子をマウントするマウント領域が複数の半導体装置の単品単位片毎に形成され、他方の面Sbに、外部電極5が半導体装置の単品単位片毎に設けられ、各マウント領域に半導体素子を取付けた後、単品単位片毎に切断される実装基板1であって、外部電極5は銅箔層をオーバーコートするレジスト層11の開口部12によって形成され、他方の面Sbに切断用ガイドマーク10が設けられ、切断用ガイドマーク10も同一レイヤーである上記レジスト層11の開口部13によって形成される。
【選択図】 図3
Description
本発明は、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組み立てロボット等の産業用電子機器、医療用電子機器、電子玩具等の高密度実装を容易にする半導体装置を製造する際に用いられる半導体装置用実装基板、および、上記半導体装置用実装基板の製造方法、ならびに上記半導体装置の製造方法に関する。
高密度実装に用いられる半導体装置は、CSP(チップサイズパッケージ)型や、BGA(ボールグリッドアレイ)型のパッケージ形態が提供されている。
これらの半導体装置の製造は、実装基板の表裏いずれか一方の面に、半導体素子をマウントするマウント領域を複数の半導体装置の単品単位片毎に形成し、上記一方の面とは反対側の他方の面に、上記各単品単位片に対応した複数の外部電極を設け、上記マウント領域に半導体素子を実装した後、実装基板の一方の面を半導体素子と共にエポキシ樹脂で封止し、上記各外部電極にはんだボール等の電極を搭載した後、上記実装基板を個々の半導体装置の単品単位片毎に個片化する工法が用いられる。
これらの半導体装置の製造は、実装基板の表裏いずれか一方の面に、半導体素子をマウントするマウント領域を複数の半導体装置の単品単位片毎に形成し、上記一方の面とは反対側の他方の面に、上記各単品単位片に対応した複数の外部電極を設け、上記マウント領域に半導体素子を実装した後、実装基板の一方の面を半導体素子と共にエポキシ樹脂で封止し、上記各外部電極にはんだボール等の電極を搭載した後、上記実装基板を個々の半導体装置の単品単位片毎に個片化する工法が用いられる。
近年、高密度実装化の進歩によって、個片化された実装基板の外形と外部電極との位置関係について厳しい公差が求められるようになってきているため、打ち抜き等の工法ではなく、切断(ダイシング)にて実装基板を個々の単品単位片毎に切り離して半導体装置を製造する工法が考案されている(例えば、特許文献1参照)。
また一方で、半導体装置のマザーボードへの実装信頼性を向上させるために、外部電極パターンの周辺をレジスト層等でオーバーコートすることによって、実装信頼性を確保することも考案されている。
切断にて半導体装置を製造する場合、図12に示すように、実装基板41の他方の面Sbに複数の切断用ガイドマーク42を形成し、これら切断用ガイドマーク42を基準にして実装基板41を切断している。
このような実装基板41の製造方法としては、先ず、図13に示すように、実装基板41の他方の面Sbに、外部電極形成用のパッド43aと切断用ガイドマーク42とをそれぞれ複数形成する。これらパッド43aと切断用ガイドマーク42とは写真印刷法を用いて銅箔層等により形成される。次に、図14(a)で示すように、他方の面Sbにレジスト層44を塗布して外部電極形成用のパッド43aをオーバーコートし、図14(b)で示すように、パターンマスク50によってレジスト層44を露光し、露光して硬化したレジスト層44以外の部分(すなわち開口部45に該当する部分)を除去する。これにより、図12に示すように、各外部電極43が形成され、実装基板41が製造される。
その後、上記実装基板41から半導体装置を製造する際には、図15に示すように、各切断用ガイドマーク42を基準にして実装基板41を個々の単品単位片46毎に切断する。
特開平10−92979
しかしながら近年、高密度実装の要求はさらに厳しくなり、個々に切断された半導体装置の外形と外部電極43との位置関係はさらに厳しくなってきている。また、同時に高い実装信頼性の両立が求められる。従来においては、上記切断(ダイシング)位置の基準となる各切断用ガイドマーク42は、通常、上記銅箔層等の金属層をエッチング等の工法で加工することにより形成される。これに対して、外部電極43は、上記銅箔層等の金属層でパッド43aを形成した後に、パッド43aの周辺をレジスト層44でオーバーコートしているので、外部電極43の外形はレジスト層44等のオーバーコート材にて形成されることになる。
しかしながら、上記レジスト層44の材料には一般的に液状樹脂を用いることになるので、レジスト層44の厚さと位置精度とのばらつきが大きく±50μm以上の精度しかない。したがって、図16に示すように、レジスト層44が実装基板41に対して一方向Aにずれて形成された場合、各切断用ガイドマーク42を基準にした各切断ライン47の位置に対して各外部電極43の位置が一方向Aにずれてしまうため、上記各切断ライン47に沿って実装基板41を切断(ダイシング)すると、切断によって個片化された個々の半導体装置の外形(切断ライン47に沿った外縁部分)と外部電極43とに位置ずれが発生してしまい、位置精度を向上させることが困難であるといった問題がある。
本発明は、切断されることによって個々の半導体装置に個片化される実装基板において、半導体装置の外形と外部電極との位置精度を向上させることを目的とする。
上記目的を達成するために、本第1発明は、表裏いずれか一方の面に、半導体素子をマウントするマウント領域が複数の半導体装置の単品単位片毎に形成され、
上記一方の面とは反対側の他方の面に、外部電極が半導体装置の単品単位片毎に設けられ、
上記各マウント領域に半導体素子を取付けた後、半導体装置の単品単位片毎に切断される実装基板であって、
上記他方の面に切断用ガイドマークが設けられ、
上記切断用ガイドマークは、上記外部電極と同一のレイヤーに設けられるものである。
上記一方の面とは反対側の他方の面に、外部電極が半導体装置の単品単位片毎に設けられ、
上記各マウント領域に半導体素子を取付けた後、半導体装置の単品単位片毎に切断される実装基板であって、
上記他方の面に切断用ガイドマークが設けられ、
上記切断用ガイドマークは、上記外部電極と同一のレイヤーに設けられるものである。
これによると、外部電極と切断用ガイドマークとは同一のレイヤーに形成されるため、このレイヤーが実装基板に対して一方向に位置ずれして形成された場合、外部電極と切断用ガイドマークとは両者共、実装基板に対して、一方向に同じ量だけ位置ずれすることになる。したがって、外部電極と切断用ガイドマークとの相対的な位置ずれがほとんど発生せず、切断用ガイドマークを基準にして実装基板を切断(ダイシング)した場合、この切断によって個片化された個々の半導体装置の外形と外部電極との位置精度が大幅に向上する。
本第2発明は、外部電極は金属層の上にかかる樹脂層の開口部によって形成され、
切断用ガイドマークも同一レイヤーである上記樹脂層の開口部によって形成されるものである。
切断用ガイドマークも同一レイヤーである上記樹脂層の開口部によって形成されるものである。
これによると、外部電極と切断用ガイドマークとは同一のレイヤーである樹脂層に形成されるため、この樹脂層が実装基板に対して一方向に位置ずれして形成された場合、外部電極と切断用ガイドマークとは両者共、実装基板に対して、一方向に同じ量だけ位置ずれすることになる。したがって、外部電極と切断用ガイドマークとの相対的な位置ずれがほとんど発生せず、切断用ガイドマークを基準にして実装基板を切断(ダイシング)した場合、この切断によって個片化された個々の半導体装置の外形と外部電極との位置精度が大幅に向上する。
本第3発明は、上記第1発明又は第2発明に記載の半導体装置用実装基板の製造方法であって、
外部電極と切断用ガイドマークとを同一のマスクによって形成するものである。
外部電極と切断用ガイドマークとを同一のマスクによって形成するものである。
これによると、外部電極と切断用ガイドマークとを同時に同一のレイヤーに形成することができる。
本第4発明は、上記第3発明に記載の製造方法によって製造された実装基板を用いて半導体装置を製造する方法であって、
上記実装基板に半導体素子を実装する実装工程と、切断用ガイドマークを認識して実装基板を各単品単位片毎に切断する切断工程とを有するものである。
本第4発明は、上記第3発明に記載の製造方法によって製造された実装基板を用いて半導体装置を製造する方法であって、
上記実装基板に半導体素子を実装する実装工程と、切断用ガイドマークを認識して実装基板を各単品単位片毎に切断する切断工程とを有するものである。
これによると、信頼性の高い高密度実装用の半導体装置を製造することができる。
以上のように、本発明によると、切断用ガイドマークを基準にして実装基板を切断(ダイシング)した場合、この切断によって個片化された個々の半導体装置の外形と外部電極との位置精度が大幅に向上し、信頼性の高い高密度実装用の半導体装置を製造することができる。
以下、本発明の実施の形態における半導体装置用の実装基板について、図1〜図9を参照しながら説明する。
図1に示すように、上記実装基板1の基板本体1aの一方の面Saには、半導体素子2をマウントするマウント領域3と、マウントされた半導体素子2の電極に電気的に接続する内部電極4と、樹脂封止される封止領域17とが設けられている。
図1に示すように、上記実装基板1の基板本体1aの一方の面Saには、半導体素子2をマウントするマウント領域3と、マウントされた半導体素子2の電極に電気的に接続する内部電極4と、樹脂封止される封止領域17とが設けられている。
また、図2に示すように、基板本体1aの他方の面Sbには、上記内部電極4と実装基板1内で電気的に接続された外部電極5が形成されている。図3に示すように、上記各外部電極5はレジスト層11(樹脂層の一例)の開口部12によって形成されており、上記レジスト層11は銅箔層15(金属層の一例)から成る外部電極形成用のパッド5aにオーバーコートされ、上記開口部12の底がパッド5aに連通している。尚、上記マウント領域3と内部電極4と外部電極5とはそれぞれ、実装基板1を用いて製造される複数の半導体装置6の単品単位片7毎に設けられている。
上記各半導体装置6の単品単位片7は、同一の形状であり、実装基板1に複数配置されている。また、各単品単位片7間には、切断(ダイシング)するための空間であるダイシングレーン8が形成されている。ダイシングレーン8の幅は、ダイシングブレードの幅によって決まるが、一般的には90μm以上が望ましい。尚、図9(d)に示すように、実装基板1を上記単品単位片7で切断して個片化することにより、複数の半導体装置6が製造される。
図2に示すように、上記実装基板1の他方の面Sbの周縁部には、複数の切断用ガイドマーク10が形成されている。半導体装置6を実装基板1から切断して個片化する際には、切断装置(ダイシング装置)でこの切断用ガイドマーク10を光学的に認識して切断を行う。尚、図3に示すように、上記各切断用ガイドマーク10も、同一のレイヤーである上記レジスト層11の開口部13によって、外部電極5と同時に形成される。すなわち、上記レジスト層11は銅箔層15から成る切断用ガイドマーク形成用のパッド10aにも同様にオーバーコートされ、上記開口部13の底がパッド10aに連通している。
次に、上記実装基板1の製造工程について説明する。尚、ここでは実装基板1として、両面配線基板の場合を例として説明する。
先ず第1に、両面に銅箔層15を形成した樹脂製の基板本体1aに、ドリル等でスルーホールを形成する。第2に、メッキ工程にてスルーホール内及び銅箔層15上をメッキする。この工程により実装基板1の一方の面Saと他方の面Sbとの電気的導通が取れる。
先ず第1に、両面に銅箔層15を形成した樹脂製の基板本体1aに、ドリル等でスルーホールを形成する。第2に、メッキ工程にてスルーホール内及び銅箔層15上をメッキする。この工程により実装基板1の一方の面Saと他方の面Sbとの電気的導通が取れる。
第3に、実装基板1の一方の面Saに内部電極4及び配線をそれぞれパターンニングするとともに、他方の面Sbに外部電極5と切断用ガイドマーク10及び配線をそれぞれパターンニングする。これらパターニングは、図4(a)に示すように、銅箔層15上に写真印刷法を用いて感光性レジスト層25を塗布する工程と、パターンマスク26によって感光性レジスト層25を露光する工程と、図4(b)に示すように、銅箔層15をエッチングする工程と、感光性レジスト層25を除去する工程とによって行われる。これらの工程によって、図5に示すように、実装基板1の他方の面Sbに、外部電極形成用のパッド5aと切断用ガイドマーク形成用のパッド10aとが形成される。各パッド5a,10aは、銅箔層15から成り、最終的な外部電極5および切断用ガイドマーク10の形状よりもそれぞれ50μm以上大きく形成することが望ましい。この理由は、実装信頼性を確保するために次工程において形成されるレジスト層11(例えばはんだレジスト層)にて各パッド5a,10aの周辺部をオーバーコートする必要があるが、レジスト層11は位置精度として最大50μmずれる可能性があるためである。
第4に、図6に示すように、レジスト層11を形成する。この工程は、前工程と基本的に同じく写真印刷法を用いて行われ、図6(a)に示すように、レジスト層11を塗布する塗布工程と、図6(b)に示すように、同一のパターンマスク27によってレジスト層11を露光する露光工程と、露光して硬化したレジスト層11以外の部分(すなわち各開口部12,13に該当する部分)を除去する除去工程とで行われる。この除去工程によって、図2に示すように、レジスト層11に各開口部12,13が形成され、各外部電極5と各切断用ガイドマーク10とが、同一レイヤーであるレジスト層11に、上記同一のパターンマスク27を用いて、同時に形成される。
ここで、図7はレジスト層11が実装基板1に対して正規の位置に形成された場合を示し、各切断用ガイドマーク10を基準にして切断ライン20が定められる。また、図8はレジスト層11が実装基板1に対して一方向Aに位置ずれして形成された場合を示している。この場合、各外部電極5と各切断用ガイドマーク10とは両者共、実装基板1に対して、一方向Aに同じ量だけ位置ずれすることになる。これにより、各外部電極5と各切断用ガイドマーク10との間では相対的な位置ずれがほとんど発生せず、したがって、切断ライン20に対する外部電極5の位置が正確に保たれる。
第5に、表面処理が行われる。一般的には、Ni−Auメッキ等が行われるが、表面処理は、この限りではなく、他の方法が施されることもある。尚、本実施の形態においては、実装基板1として両面配線基板の製造方法を説明したが、実装基板1はこの限りでなく多層板、ビルドアップ基板、セラミック基板等でも同様の効果が期待できる。
次に、半導体装置6の製造工程について説明する。
第1に、図9(a)に示すように、実装工程において、実装基板1の一方の面Saの各マウント領域3に半導体素子2を実装する。一般にはワイヤボンド工法を用いて実装することが多いが、半田を用いたフリップチップ工法等でもよく、特に工法を指定しない。また、各マウント領域3に数種類の半導体素子2を実装したり、必要に応じて受動部品等を実装してもよい。
第1に、図9(a)に示すように、実装工程において、実装基板1の一方の面Saの各マウント領域3に半導体素子2を実装する。一般にはワイヤボンド工法を用いて実装することが多いが、半田を用いたフリップチップ工法等でもよく、特に工法を指定しない。また、各マウント領域3に数種類の半導体素子2を実装したり、必要に応じて受動部品等を実装してもよい。
第2に、図9(b)に示すように、必要に応じて、封止領域17の範囲において、実装基板1の一方の面Saを封止樹脂18(エポキシ樹脂等)で樹脂封止する。上記封止領域17は、全ての半導体装置6の単品単位片7を合わせた範囲よりも大きく、且つ、半導体素子2やワイヤボンド等で用いた金属細線等を含んでいる。また、封止方法は、トランスファー工法が一般的であるが、印刷封止やポッティング封止工法でもよい。
第3に、図9(c)と図3の仮想線とで示すように、実装基板1の他方の面Sbの外部電極5に電極19を形成する。一般には、はんだボール等を用いて突起電極19を形成することが多い。
第4に、図7に示すように、切断工程において、実装基板1の他方の面Sbにある切断用ガイドマーク10を切断装置(ダイシング装置)にて光学的に認識し、各切断用ガイドマーク10を基準にした切断ライン20に沿って実装基板1を各単品単位片7毎に切断する。これにより、図9(d)に示すように、個別の半導体装置6が製造される。この際、上記実装基板1の製造工程で説明したように、各外部電極5と各切断用ガイドマーク10とが共通のレジスト層11に形成されているため、図8に示したようにレジスト層11が実装基板1に対して位置ずれしても、各外部電極5と各切断用ガイドマーク10との相対的な位置ずれはほとんど発生しない。したがって、各切断用ガイドマーク10を基準にして実装基板1を各単品単位片7毎に切断した場合、この切断によって個片化された個々の半導体装置6の外形(切断ライン20に沿った外縁部分)と各外部電極5との位置精度が大幅に向上し、信頼性の高い高密度実装用の半導体装置6が実現する。
上記実施の形態では、図9(d)に示すように、一個当りの半導体装置6に一個の半導体素子2しか実装していないが、一個当りの半導体装置6に複数個の半導体素子2を実装してもよい。或いは、抵抗およびコンデンサのような受動素子を取り付けてもよい。
上記実施の形態では、図3に示すように、実装基板1の他方の面Sbに、切断用ガイドマーク形成用のパッド10aを銅箔層15で形成しているが、パッド10aを形成せず、開口部13の底を実装基板1の他方の面Sbに連通させることによって、切断用ガイドマーク10を形成してもよい。
上記実施の形態では、図8に示すように、レジスト層11が実装基板1に対して一方向Aに位置ずれして形成された場合を示しているが、上記一方向Aは、図面右上方向のみに限定されるものではなく、上下左右いずれの2次元方向(他方の面Sbの広がり方向)であってもよい。
上記実施の形態では、図1,図2に示すように、実装基板1に、半導体装置6となる単品単位片7を2個配置しているが、3個以上の複数個、例えば、図10,図11に示すように、12個の単品単位片7を格子状に配置してもよい。
本発明により、半導体装置の外形と外部電極との位置に高精度を要求する半導体装置の実現を可能とする。本発明の半導体装置により、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組み立てロボット等の産業用電子機器、医療用電子機器、電子玩具等の高密度実装を容易にするものである。
1 実装基板
2 半導体素子
3 マウント領域
5 外部電極
6 半導体装置
7 単品単位片
10 切断用ガイドマーク
11 レジスト層(樹脂層)
12,13 開口部
15 銅箔層(金属層)
27 パターンマスク
Sa 一方の面
Sb 他方の面
2 半導体素子
3 マウント領域
5 外部電極
6 半導体装置
7 単品単位片
10 切断用ガイドマーク
11 レジスト層(樹脂層)
12,13 開口部
15 銅箔層(金属層)
27 パターンマスク
Sa 一方の面
Sb 他方の面
Claims (4)
- 表裏いずれか一方の面に、半導体素子をマウントするマウント領域が複数の半導体装置の単品単位片毎に形成され、
上記一方の面とは反対側の他方の面に、外部電極が半導体装置の単品単位片毎に設けられ、
上記各マウント領域に半導体素子を取付けた後、半導体装置の単品単位片毎に切断される実装基板であって、
上記他方の面に切断用ガイドマークが設けられ、
上記切断用ガイドマークは、上記外部電極と同一のレイヤーに設けられることを特徴とする半導体装置用実装基板。 - 外部電極は金属層の上にかかる樹脂層の開口部によって形成され、
切断用ガイドマークも同一レイヤーである上記樹脂層の開口部によって形成されることを特徴とする請求項1記載の半導体装置用実装基板。 - 上記請求項1又は請求項2記載の半導体装置用実装基板の製造方法であって、
外部電極と切断用ガイドマークとを同一のマスクによって形成することを特徴とする半導体装置用実装基板の製造方法。 - 上記請求項3記載の製造方法によって製造された実装基板を用いて半導体装置を製造する方法であって、
上記実装基板に半導体素子を実装する実装工程と、切断用ガイドマークを認識して実装基板を各単品単位片毎に切断する切断工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004318630A JP2006134902A (ja) | 2004-11-02 | 2004-11-02 | 半導体装置用実装基板および半導体装置用実装基板の製造方法ならびに半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004318630A JP2006134902A (ja) | 2004-11-02 | 2004-11-02 | 半導体装置用実装基板および半導体装置用実装基板の製造方法ならびに半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006134902A true JP2006134902A (ja) | 2006-05-25 |
Family
ID=36728206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004318630A Pending JP2006134902A (ja) | 2004-11-02 | 2004-11-02 | 半導体装置用実装基板および半導体装置用実装基板の製造方法ならびに半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006134902A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015026719A (ja) * | 2013-07-26 | 2015-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-11-02 JP JP2004318630A patent/JP2006134902A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015026719A (ja) * | 2013-07-26 | 2015-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN104347437A (zh) * | 2013-07-26 | 2015-02-11 | 瑞萨电子株式会社 | 制造半导体器件的方法 |
US10032745B2 (en) | 2013-07-26 | 2018-07-24 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
US10192851B2 (en) | 2013-07-26 | 2019-01-29 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8035033B2 (en) | Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer | |
JP4143345B2 (ja) | チップ積層型パッケージ素子及びその製造方法 | |
US9406620B2 (en) | Semiconductor package | |
KR100589530B1 (ko) | 전자 부품 장치, 그 제조 방법 및 집합 회로 기판 | |
JP2006294701A (ja) | 半導体装置及びその製造方法 | |
JP2004071898A (ja) | 回路装置およびその製造方法 | |
JP2007073765A (ja) | 半導体パッケージ及びその製造方法 | |
KR100452820B1 (ko) | 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판 | |
JP2015181155A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6643213B2 (ja) | リードフレーム及びその製造方法と電子部品装置 | |
KR102479946B1 (ko) | 반도체 패키지 기판 및 그 제조방법 | |
JP4268560B2 (ja) | 電子部品内蔵モジュールおよびその製造方法 | |
TWI671864B (zh) | 半導體封裝基板及其製造方法 | |
JP2009182229A (ja) | 配線回路基板およびその製造方法 | |
US7443043B2 (en) | Circuit device and method of manufacture thereof | |
JP2016100552A (ja) | 半導体装置 | |
JP2011171658A (ja) | 多層基板およびその製造方法 | |
JP5581830B2 (ja) | 部品内蔵基板の製造方法及び部品内蔵基板 | |
JP2008109138A (ja) | 積層チップパッケージ及び該パッケージの製造方法 | |
US7171744B2 (en) | Substrate frame | |
JP2006134902A (ja) | 半導体装置用実装基板および半導体装置用実装基板の製造方法ならびに半導体装置の製造方法 | |
JP2014011403A (ja) | 配線基板の製造方法 | |
JP2010238994A (ja) | 半導体モジュールおよびその製造方法 | |
JP6606333B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006253253A (ja) | フレキシブル回路基板の製造方法 |