JP6606333B2 - 半導体装置および半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置および半導体装置の製造方法に関する。

外部からの電流の入出力に対して特定の機能を果たす半導体装置は、様々な形態のものが提案されている。一般的には、この半導体装置の機能を果たすために、各々が電気回路の一部を構成する複数の素子が内蔵されている。これらの素子を支持し、かつ互いに導通させることを目的として、金属製のリードが用いられる。このリードは、上記複数の素子の機能や形状および大きさに応じて、その個数や形状および大きさが決定される。このリードに搭載された上記複数の素子は、封止樹脂によって覆われる。封止樹脂は、これらの素子や上記リードの一部を保護するためのものである。このような半導体装置は、たとえば電子機器の回路基板などに実装されて用いられる。技術の進歩に伴い、半導体装置の小型化がますます求められている。なお、半導体装置に関する文献としては、特許文献１が挙げられる。

半導体装置においては、封止樹脂の裏面側に外部接続用の電極を設けて、基板等の対象物にフリップチップ実装により搭載する構成が採用されている。このような構成の半導体装置においては、側面部分はリード等が突出せずにすべて封止樹脂で覆われている。したがって、厚さ方向視のサイズを小さくすることができ、半導体装置の小型化を図ることができる。このような半導体装置の製造においては、一般に、複数の半導体装置を一括して製造する手法が採用される。複数の半導体装置を一括して製造する場合、たとえば複数の半導体装置が平面的につながるように封止樹脂を一体形成する。そして、この封止樹脂を厚さ方向に沿ってダイシングにより切断することにより、個々の半導体装置に分割する（たとえば特許文献２を参照）。しかしながら、ダイシングによる切断は、比較的に寸法誤差が生じやすい。寸法誤差が生じやすい上記従来の構成は、小型化を図るうえで阻害要因となってしまう。

特開２０１２−９９６７３号公報 特開２０１４−８６４８６号公報

本発明は、上記した事情のもとで考え出されたものであって、寸法誤差を低減し、小型化を図るのに適する半導体装置を提供することを主たる課題とする。

本発明の第１の側面によって提供される半導体装置は、半導体素子と、上記半導体素子に接合された電極と、厚さ方向において互いに反対方向を向く第１面および第２面、ならびに、上記厚さ方向に対して直角である方向を向き、かつ上記厚さ方向視において上記第１面および上記第２面を囲む外側面、を有し、上記半導体素子を覆う封止樹脂と、を備え、上記外側面の表面粗さは、上記第１面の表面粗さと異なり、上記電極は、上記第２面と同じ方向を向き、かつ上記封止樹脂の外部に露出する電極パッドを有し、上記第２面と上記電極パッドとは、面一状である。

本発明の好ましい実施の形態においては、上記電極は、金属メッキよりなる。

本発明の好ましい実施の形態においては、上記電極は、複数のメッキ層により構成されており、上記複数のメッキ層のうち少なくとも上記電極パッドを構成するメッキ層は、エッチング液に対して耐性を有する耐エッチング材料からなる。

本発明の好ましい実施の形態においては、上記電極パッドを構成するメッキ層は、Ａｕを含む。

本発明の第２の側面によって提供される半導体装置の製造方法は、金属材料からなる基板の片面の所定部位にハーフエッチング処理を施して、隣接する相互間に隔壁を残すように、上記片面から凹む複数の凹部を形成する工程と、上記各凹部の所定部位に電極を形成する工程と、上記各凹部において上記電極に対して半導体素子を搭載する工程と、上記隔壁を覆うように上記各凹部に封止樹脂を充填する工程と、上記封止樹脂を、上記基板の上記片面側から、上記隔壁が露出するまで研削する工程と、上記基板をエッチング処理により除去する工程と、を備える。

本発明の好ましい実施の形態においては、上記基板をエッチング処理により除去する工程は、上記基板を除去し、かつ上記電極のうち少なくとも上記基板との接触部分を除去しないエッチング液を用いて行う。

本発明の好ましい実施の形態においては、上記複数の凹部を形成する工程は、上記基板の上記片面に対して、上記基板の厚さ方向視において上記複数の凹部の各々に対応する形状および大きさの複数の開口を有するマスク層を形成するステップと、上記片面に対してハーフエッチング処理を行うステップと、上記マスク層を除去するステップと、を有する。

本発明の好ましい実施の形態においては、上記複数の開口は、上記厚さ方向視において同一サイズに形成されるとともに、上記厚さ方向視において縦横に一定間隔で配列されている。

本発明の好ましい実施の形態においては、上記基板は、Ｃｕからなる。

本発明の好ましい実施の形態においては、上記電極を形成する工程は、上記基板の上記片面側から、上記各凹部の所定部位が露出するようにレジスト膜を形成するステップと、上記各凹部において上記レジスト膜が形成されていない露出部分にメッキ処理により電極を形成するステップと、上記レジスト膜を除去するステップと、を有する。

本発明の好ましい実施の形態においては、上記メッキ処理により電極を形成するステップにおいては複数のメッキ層を積層形成し、最下層のメッキ層はエッチング液に対して耐性を有する耐エッチング材料からなる。

本発明の好ましい実施の形態においては、上記最下層のメッキ層は、Ａｕを含む。

本発明の第３の側面によって提供される半導体装置の製造方法は、金属材料からなる基板の片面の所定部位に複数の電極を形成する工程と、上記基板の上記片面に対し、上記電極の形成箇所を避けた部位において上記片面から直立する隔壁を形成し、上記片面側において、各々が、所定の上記電極を含むように上記基板および上記隔壁により区画された複数の凹部を形成する工程と、上記各凹部において形成された上記電極に対して半導体素子を搭載する工程と、上記隔壁を覆うように上記各凹部に封止樹脂を充填する工程と、上記封止樹脂を、上記基板の上記片面側から、上記隔壁が露出するまで研削する工程と、上記基板および上記隔壁をエッチング処理により除去する工程と、を備える。

本発明の好ましい実施の形態においては、上記基板および上記隔壁をエッチング処理により除去する工程は、上記基板および上記隔壁を除去し、かつ上記電極のうち少なくとも上記基板との接触部分を除去しないエッチング液を用いて行う。

本発明の好ましい実施の形態においては、上記複数の凹部を形成する工程は、上記基板の上記片面に対し、所定の上記電極を覆い、かつ、隣り合う所定の上記電極の間で互いが分離する複数の小領域を有するレジスト膜を形成するステップと、上記片面において上記レジスト膜が形成されていない露出部分にメッキ処理により上記隔壁を形成するステップと、上記レジスト膜を除去するステップと、を有する。

本発明の好ましい実施の形態においては、上記複数の凹部を形成する工程においては、上記基板の上記片面に対し、上記基板の厚さ方向視において縦横に所定間隔を隔てて並ぶ複数の隔壁要素により構成された格子状の上記隔壁を、接着剤を介して上記片面に接合する。

本発明の好ましい実施の形態においては、上記基板は、Ｃｕからなる。

本発明の好ましい実施の形態においては、上記隔壁は、Ｃｕからなる。

本発明の好ましい実施の形態においては、上記電極を形成する工程は、上記基板の上記片面に対して所定部位が露出するようにマスク層を形成するステップと、上記片面において上記マスク層が形成されていない露出部分にメッキ処理により電極を形成するステップと、を有する。

本発明の好ましい実施の形態においては、上記メッキ処理により電極を形成するステップにおいては複数のメッキ層を順次積層形成し、最下層のメッキ層はエッチング液に対して耐性を有する耐エッチング材料からなる。

本発明の好ましい実施の形態においては、上記最下層のメッキ層は、Ａｕを含む。

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

本発明に係る半導体装置の一例を示す断面図である。 図１に示す半導体装置の要部拡大断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部平面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法の他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法の他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法の他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法の他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法の他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法の他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法の他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法の他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法の他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法の他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法の他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法のさらに他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法のさらに他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法のさらに他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法のさらに他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法のさらに他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法のさらに他の例の一工程を示す要部平面図である。 図１の半導体装置の製造方法のさらに他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法のさらに他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法のさらに他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法のさらに他の例の一工程を示す要部断面図である。 図１の半導体装置の製造方法のさらに他の例の一工程を示す要部断面図である。

以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。

図１および図２は、本発明に係る半導体装置の一例を示している。本実施形態の半導体装置Ａ１は、半導体素子１、電極２、絶縁膜３および封止樹脂４を備えている。

半導体素子１は、たとえば集積回路素子である。具体的には、いわゆるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子である。あるいは、半導体素子１の他の例としては、インダクタやキャパシタなどの受動素子が挙げられる。

電極２は、たとえば、はんだ１１を介して半導体素子１の下面に接合されている。電極２は、たとえば金属メッキよりなる。具体的には、電極２は、たとえば複数のメッキ層２１，２２，２３，２４により構成されている。これらメッキ層２１〜２４は、たとえば半導体素子１から遠い順にＡｕ層、Ｐｄ層、Ｎｉ層、およびＡｇ層が積層された構造となっている。電極２の厚さは、たとえば２０〜４０μｍであり、メッキ層２１〜２４の各層の厚さは、５〜１０μｍである。半導体素子１から最も遠いメッキ層２１は封止樹脂４の外部に露出しており、この露出部分が電極パッド２５とされている。この電極パッド２５を構成するメッキ層２１は、エッチング液に対して耐性を有する耐エッチング材料からなる。電極パッド２５は、後述する封止樹脂４の下面４２と同じ方向を向いている。

絶縁膜３は、半導体素子１と電極２との間に介在している。絶縁膜３は、はんだ１１を囲っている。絶縁膜３の厚さは、たとえば１〜１０μｍ程度である。絶縁膜３は、たとえば窒化シリコン（ＳｉＮ）あるいはポリイミドよりなる。

封止樹脂４は、半導体素子１を覆っている。封止樹脂４は、上面４１、下面４２、および外側面４３を有する。上面４１および下面４２は、厚さ方向において互いに反対を向く。上面４１および下面４２は、矩形状である。外側面４３は、厚さ方向に対して直角である方向を向き、かつ厚さ方向視において上面４１および下面４２を囲む。下面４２と電極パッド２５とは、面一状である。

封止樹脂４の厚さ（換言すると半導体装置Ａ１の厚さ）は、たとえば、２００〜３００μｍである。本実施形態においては、外側面４３の表面粗さは、上面４１の表面粗さと異なる。詳細は後述するが、外側面４３の表面粗さと上面４１の表面粗さとが異なることは、半導体装置Ａ１の製造方法に由来する。

封止樹脂４の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコーン樹脂が挙げられる。封止樹脂４は、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。

上記した電極２は、たとえば封止樹脂４の矩形状の下面４２の各辺に沿って複数ずつ設けられている。上記のような電極２を具備する半導体装置Ａ１は、いわゆるＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄ）タイプの電子部品パッケージとして構成されたものである。

次に、半導体装置Ａ１の製造方法の一例について、図３〜図１５を参照しつつ以下に説明する。

まず、図３に示すように基板５を用意する。基板５は、金属材料からなり、本実施形態においては、Ｃｕからなる。基板５の厚さは、たとえば３００〜４００μｍ程度である。基板５は、上述した半導体装置Ａ１を複数個得ることのできるサイズである。すなわち、以降の製造工程においては、複数の半導体装置Ａ１を一括して製造する手法を前提としている。

次に、基板５の片面５１に複数の凹部を形成する。凹部の形成に際し、まず、基板５の片面５１にマスク層を形成する。次いで、上記マスク層に対してパターニングを行う。マスク層のパターニングは、フォトレジストの露光・現像によるウエハプロセスにより行う。これにより、図４に示すように、マスク層６１に複数の開口６１１を形成する。これら開口６１１は、基板５の厚さ方向視において、形成すべき複数の凹部（図６に示した凹部５２）の各々に対応する形状および大きさを有する。図５に示すように、複数の開口６１１は、厚さ方向視において同一サイズに形成されるとともに、厚さ方向視において縦横に一定間隔で配列されている。なお、図５においては、マスク層６１が形成された領域にハッチングを施している。

次いで、基板５の片面５１に対してハーフエッチング処理を行う。このハーフエッチング処理により、図６に示すように、片面５１のうち開口６１１が形成された領域に凹部５２が形成される。凹部５２の深さは、エッチング量を調節することによって加減することができる。凹部５２の深さは、たとえば２００〜３００μｍである。

次いで、図７に示すように、マスク層６１を除去する。このようにして、基板５の片面５１に複数の凹部５２が形成される。ここで、図５を合わせて参照すると理解されるように、複数の凹部５２の隣接する相互間には隔壁５３が残る。

次いで、各凹部５２の所定部位に電極を形成する。電極の形成に際し、まず、基板５の片面５１側から、レジスト膜を形成する。レジスト膜の形成は、たとえば感光性のレジスト樹脂をスプレー塗布することによって行う。次いで、上記レジスト膜に対してパターニングを施す。このパターニングは、上記レジスト膜に対してたとえばフォトリソグラフィの手法を用いた露光および現像を行うことにより、所定部位を除去することによって行う。これにより、図８に示すように、パターニングが施されたレジスト膜６２が得られる。このパターニングによって得られたレジスト膜６２の形状は、上述の電極２の形状に対応しており、各凹部５２における基板５の一部が露出している。

次いで、電極を形成する。電極の形成は、各凹部５２における基板５の露出部分を利用した電解メッキによって行う。ここで、各凹部５２（基板５）の露出部分には、Ａｕ層、Ｐｄ層、Ｎｉ層、およびＡｇ層を順次積層する。これにより、上述のメッキ層２１〜２４により構成された電極２（図９参照）が形成される。

次いで、図１０に示すように、レジスト膜６２を除去する。このようにして、各凹部５２の所定部位に電極２が形成される。

次いで、図１１に示すように、各電極２の上面に絶縁膜３を形成する。絶縁膜３の形成は、たとえば窒化シリコンあるいはポリイミドなどの絶縁材料をＣＶＤにより積層させた後にパターニングを施すことにより行う。このパターニングによって得られた絶縁膜３の形状は、上述のはんだ１１の形状に対応している。絶縁膜３は、はんだ１１が形成される部位を囲うように形成されている。電極２においては、はんだ１１が形成される部分は露出している。

次いで、図１２に示すように、各凹部５２において、電極２に対して半導体素子１を搭載する。半導体素子１には、たとえばはんだボールを形成しておく。はんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、半導体素子１を載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、はんだ１１を介して半導体素子１の配置が完了する。はんだボールを形成する手法の他に、電極２上の絶縁膜３により囲まれた領域にはんだペーストを塗布しておく手法を採用してもよい。

次いで、図１３に示すように、封止樹脂４を形成する。封止樹脂４の形成は、たとえば浸透性に優れるとともに、感光することによって硬化する樹脂材料を各凹部５２に充填し、これを硬化させることによって行う。この際、この樹脂材料によって半導体素子１および電極２の全体を覆っておく。また、隔壁５３についても、その全体が封止樹脂４によって覆われる。

次いで、図１４に示すように、基板５の片面５１側から封止樹脂４を研削する。封止樹脂４の研削は、隔壁５３に到達するまで行う。これにより、隔壁５３の上面が露出する。

次いで、図１５に示すように、基板５を除去する。基板５の除去は、たとえばウェットエッチングなどの手法により行う。エッチング処理による基板５の除去は、基板５を除去し、かつ電極２のうち少なくとも基板５との接触部分を除去しないエッチング液を用いて行う。そのようなエッチング液としては、たとえばアンモニア系アルカリ水溶液を挙げることができる。ここで、基板５については隔壁５３を含む全てが除去されるが、電極２については除去されずに残る。これにより、電極２のうち基板５と接触していた部分が露出し、電極パッド２５となる。そして、封止樹脂４のうち基板５と接触していた部分（下面４２）も露出する。このようにして露出した電極２の電極パッド２５および封止樹脂４の下面４２は、面一状になる。そして、基板５が除去されることにより、上記の凹部５２ごとに充填された封止樹脂４がそれぞれ分離し、図１に示した半導体装置Ａ１が複数得られる。

次に、半導体装置Ａ１および半導体装置Ａ１の製造方法の作用について説明する。

本実施形態によれば、半導体装置Ａ１を製造する際、封止樹脂４が充填される凹部５２は、基板５のハーフエッチング処理により形成される。ここで、凹部５２のサイズを規定するマスク層６１の開口６１１は、フォトレジストの露光・現像によるウエハプロセスにより形成される。このような手法によれば、所望のサイズの開口６１１を精度よく形成することができる。その結果、基板５に形成される凹部５２も開口６１１に対応したサイズとなる。したがって、開口６１１のサイズを揃えることにより、凹部５２に充填される封止樹脂４のサイズを均一にすることができる。そして、凹部５２を規定していた基板５（隔壁５３を含む）を除去することによって分割された複数の封止樹脂４（半導体装置Ａ１）についても、サイズの均一化が図られている。したがって、たとえば封止樹脂をダイシングによって切断することで複数の半導体装置を得る場合と比べて、半導体装置Ａ１の寸法誤差を低減することができる。

半導体素子１は、封止樹脂４に覆われている。半導体素子１に接合された電極２の電極パッド２５は、封止樹脂４の下面４２と面一状である。このような構成によれば、半導体装置Ａ１の厚さを薄くすることができる。したがって、本実施形態の構成は、半導体装置Ａ１の小型化を図るうえで好ましい。

封止樹脂４の上面４１は、研削によって形成された加工面である。一方、封止樹脂４の外側面４３は、凹部５２を構成する隔壁５３によって規定されている。隔壁５３は、基板５のハーフエッチング処理により形成されたものである。研削・切断等によって形成された加工面と、エッチング処理によって形成された面とは、その表面粗さが異なる。したがって、エッチングによる形成面を由来とした外側面４３の表面粗さは、加工面である上面４１の表面粗さと異なる。

電極２は、複数のメッキ層２１〜２４により構成されている。これらメッキ層２１〜２４のうち電極パッド２５を構成するメッキ層２４は、エッチング液に対して耐性を有する耐エッチング材料（たとえばＡｕ）からなる。このような構成によれば、基板５をエッチングにより除去する際、基板５との接触部分であるメッキ層２４がエッチングにより除去されることはなく、電極２の侵食が防止される。したがって、半導体装置Ａ１を適切に製造することができる。

図１６〜図２７は、半導体装置Ａ１の製造方法の他の例を示している。なお、以下の説明においては、上記した要素と同一または類似の要素については上記と同一の符号を付し、説明を適宜省略する。

本製造方法においては、まず、図１６に示すように基板５を用意する。基板５は、金属材料からなり、たとえばＣｕからなる。基板５の厚さは、たとえば８０〜１２０μｍ程度である。基板５は、上述した半導体装置Ａ１を複数個得ることのできるサイズである。

次に、基板５における片面５１の所定部位に複数の電極を形成する。電極の形成に際し、まず、基板５の片面５１にマスク層を形成する。次いで、上記マスク層に対してエッチングによるパターニングを行う。これにより、図１７に示すように、パターニングが施されたマスク層６３が得られる。このパターニングによって得られたマスク層６３の形状は、上述の電極２の形状に対応しており、基板５における片面５１の一部が露出している。

次いで、電極を形成する。電極の形成は、基板５の片面５１においてマスク層６３が形成されていない露出部分を利用した電解メッキによって行う。ここで、片面５１（基板５）の露出部分には、Ａｕ層、Ｐｄ層、Ｎｉ層、およびＡｇ層を順次積層する。これにより、上述のメッキ層２１〜２４により構成された電極２（図１８参照）が形成される。

次いで、図１９に示すように、マスク層６３を除去する。このようにして、基板５の片面５１に複数の電極２が形成される。

次に、基板５の片面５１側において複数の凹部を形成する。凹部の形成に際し、まず、基板５の片面５１に対し、レジスト膜を形成する。レジスト膜の形成は、たとえば感光性のレジスト樹脂をスプレー塗布することによって行う。次いで、上記レジスト膜に対してパターニングを施す。このパターニングは、上記レジスト膜に対してたとえばフォトリソグラフィの手法を用いた露光および現像を行うことにより、所定部位を除去することによって行う。これにより、図２０に示すように、パターニングが施されたレジスト膜６４が得られる。このパターニングによって得られたレジスト膜６４の形状は、上述の封止樹脂４の形状に対応しており、基板５における片面５１の一部が露出している。レジスト膜６４は、複数の電極２をすべて覆っている。また、レジスト膜６４は、互いが分離する複数の小領域６４１を有する。各小領域６４１は、各半導体装置Ａ１に含まれるべき所定の電極２（図２０に示した断面図では図中に表れた２個の電極２）を覆っている。

次いで、図２１に示すように、隔壁５３を形成する。隔壁５３の形成は、たとえば片面５１の露出部分を利用した電解メッキによって行う。ここで、片面５１の露出部分にたとえばＣｕが積層される。この結果、たとえばＣｕからなる隔壁５３が形成される。ここで、隔壁５３は、片面５１から直立しており、片面５１において電極２の形成箇所を避けた部位に形成される。

次いで、図２２に示すように、レジスト膜６４を除去する。このようにして、基板５および隔壁５３により区画された複数の凹部５２が形成される。

次いで、図２３に示すように、各電極２の上面に絶縁膜３を形成する。絶縁膜３の形成は、たとえば窒化シリコンあるいはポリイミドなどの絶縁材料をＣＶＤにより積層させた後にパターニングを施すことにより行う。このパターニングによって得られた絶縁膜３の形状は、上述のはんだ１１の形状に対応している。絶縁膜３は、はんだ１１が形成される部位を囲うように形成されている。電極２においては、はんだ１１が形成される部分は露出している。

次いで、図２４に示すように、各凹部５２において、電極２に対して半導体素子１を搭載する。半導体素子１には、たとえばはんだボールを形成しておく。はんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、半導体素子１を載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、はんだ１１を介して半導体素子１の配置が完了する。はんだボールを形成する手法の他に、電極２上の絶縁膜３により囲まれた領域にはんだペーストを塗布しておく手法を採用してもよい。

次いで、図２５に示すように、封止樹脂４を形成する。封止樹脂４の形成は、たとえば浸透性に優れるとともに、感光することによって硬化する樹脂材料を各凹部５２に充填し、これを硬化させることによって行う。この際、この樹脂材料によって半導体素子１および電極２の全体を覆っておく。また、隔壁５３についても、その全体が封止樹脂４によって覆われる。

次いで、図２６に示すように、基板５の片面５１側から封止樹脂４を研削する。封止樹脂４の研削は、隔壁５３に到達するまで行う。これにより、隔壁５３の上面が露出する。

次いで、図２７に示すように、基板５および隔壁５３を除去する。基板５および隔壁５３の除去は、たとえばウェットエッチングなどの手法により行う。エッチング処理は、基板５および隔壁５３を除去し、かつ電極２のうち少なくとも基板５との接触部分を除去しないエッチング液を用いて行う。そのようなエッチング液としては、たとえばアンモニア系アルカリ水溶液を挙げることができる。ここで、基板５および隔壁５３はその全てが除去されるが、電極２については除去されずに残る。これにより、電極２のうち基板５と接触していた部分が露出し、電極パッド２５となる。そして、封止樹脂４のうち基板５と接触していた部分（下面４２）も露出する。このようにして露出した電極２の電極パッド２５および封止樹脂４の下面４２は、面一状になる。そして、基板５および隔壁５３が除去されることにより、上記の凹部５２ごとに充填された封止樹脂４がそれぞれ分離し、図１に示した半導体装置Ａ１が複数得られる。

本製造方法によれば、封止樹脂４が充填される凹部５２は、基板５およびこの基板５から直立する隔壁５３により区画される。隔壁５３は、パターニングされたレジスト膜６４から露出した基板５の表面（片面５１）への電解メッキにより形成される。このような手法によれば、所望のサイズの隔壁５３を精度よく形成することができる。その結果、基板５および隔壁５３により区画される複数の凹部５２のサイズを揃えることができる。
したがって、凹部５２に充填される封止樹脂４のサイズを均一にすることができる。そして、凹部５２を規定していた基板５および隔壁５３を除去することによって分割された複数の封止樹脂４（半導体装置Ａ１）についても、サイズの均一化が図られている。したがって、たとえば封止樹脂をダイシングによって切断することで複数の半導体装置を得る場合と比べて、半導体装置Ａ１の寸法誤差を低減することができる。

封止樹脂４の上面４１は、研削によって形成された加工面である。一方、封止樹脂４の外側面４３は、凹部５２を構成する隔壁５３によって規定されている。隔壁５３は、メッキ処理により形成されたものである。研削・切断等によって形成された加工面と、メッキ処理によって形成された面とは、その表面粗さが異なる。したがって、メッキ処理による形成面を由来とした外側面４３の表面粗さは、加工面である上面４１の表面粗さと異なる。

電極２は、複数のメッキ層２１〜２４により構成されている。これらメッキ層２１〜２４のうち電極パッド２５を構成するメッキ層２４は、エッチング液に対して耐性を有する耐エッチング材料（たとえばＡｕ）からなる。このような構成によれば、基板５をエッチングにより除去する際、基板５との接触部分であるメッキ層２４がエッチングにより除去されることはなく、電極２の侵食が防止される。したがって、半導体装置Ａ１を適切に製造することができる。

図２８〜図３８は、半導体装置Ａ１の製造方法のさらに他の例を示している。

本製造方法においては、まず、図２８に示すように基板５を用意する。基板５は、金属材料からなり、たとえばＣｕからなる。基板５の厚さは、たとえば８０〜１２０μｍ程度である。基板５は、上述した半導体装置Ａ１を複数個得ることのできるサイズである。

次に、基板５における片面５１の所定部位に複数の電極を形成する。電極の形成に際し、まず、基板５の片面５１にマスク層を形成する。次いで、上記マスク層に対してエッチングによるパターニングを行う。これにより、図２９に示すように、パターニングが施されたマスク層６３が得られる。このパターニングによって得られたマスク層６３の形状は、上述の電極２の形状に対応しており、基板５における片面５１の一部が露出している。

次いで、電極を形成する。電極の形成は、基板５の片面５１においてマスク層６３が形成されていない露出部分を利用した電解メッキによって行う。ここで、片面５１（基板５）の露出部分には、Ａｕ層、Ｐｄ層、Ｎｉ層、およびＡｇ層を順次積層する。これにより、上述のメッキ層２１〜２４により構成された電極２（図３０参照）が形成される。

次いで、図３１に示すように、マスク層６３を除去する。このようにして、基板５の片面５１に複数の電極２が形成される。

次に、基板５の片面５１側において複数の凹部を形成する。凹部の形成に際し、まず、図３２に示すように、基板５の片面５１に対し、隔壁５３を接合する。図３３に示すように、隔壁５３は、基板５の厚さ方向視において、縦横に所定間隔を隔てて並ぶ複数の隔壁要素５３１を有し、格子状とされている。隔壁５３は、たとえばＣｕからなる。格子状の隔壁５３は、たとえば、一定厚さのプレートの打ち抜きにより形成される。そして、隔壁５３は、図３２に示すように、接着剤６５を介して片面５１に接合される。ここで、隔壁５３は、片面５１から直立しており、片面５１において電極２の形成箇所を避けた部位に接合される。このように隔壁５３を形成することによって、基板５および隔壁５３により区画された複数の凹部５２が形成される。接着剤６５については、後述するエッチング処理による基板５の除去の際に、基板５とともに除去される材料が用いられる。そのような接着剤６５としては、たとえばポリイミド系の接着剤が挙げられる。なお、図３３においては、電極２および隔壁５３にハッチングを施している。

次いで、図３４に示すように、各電極２の上面に絶縁膜３を形成する。絶縁膜３の形成は、たとえば窒化シリコンあるいはポリイミドなどの絶縁材料をＣＶＤにより積層させた後にパターニングを施すことにより行う。このパターニングによって得られた絶縁膜３の形状は、上述のはんだ１１の形状に対応している。絶縁膜３は、はんだ１１が形成される部位を囲うように形成されている。電極２においては、はんだ１１が形成される部分は露出している。

次いで、図３５に示すように、各凹部５２において、電極２に対して半導体素子１を搭載する。半導体素子１には、たとえばはんだボールを形成しておく。はんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、半導体素子１を載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、はんだ１１を介して半導体素子１の配置が完了する。はんだボールを形成する手法の他に、電極２上の絶縁膜３により囲まれた領域にはんだペーストを塗布しておく手法を採用してもよい。

次いで、図３６に示すように、封止樹脂４を形成する。封止樹脂４の形成は、たとえば浸透性に優れるとともに、感光することによって硬化する樹脂材料を各凹部５２に充填し、これを硬化させることによって行う。この際、この樹脂材料によって半導体素子１および電極２の全体を覆っておく。また、隔壁５３についても、その全体が封止樹脂４によって覆われる。

次いで、図３７に示すように、基板５の片面５１側から封止樹脂４を研削する。封止樹脂４の研削は、隔壁５３に到達するまで行う。これにより、隔壁５３の上面が露出する。

次いで、図３８に示すように、基板５、接着剤６５および隔壁５３を除去する。基板５、接着剤６５および隔壁５３の除去は、たとえばウェットエッチングなどの手法により行う。エッチング処理は、基板５、接着剤６５および隔壁５３を除去し、かつ電極２のうち少なくとも基板５との接触部分を除去しないエッチング液を用いて行う。そのようなエッチング液としては、たとえばアンモニア系アルカリ水溶液を挙げることができる。ここで、基板５、接着剤６５および隔壁５３はその全てが除去されるが、電極２については除去されずに残る。これにより、電極２のうち基板５と接触していた部分が露出し、電極パッド２５となる。そして、封止樹脂４のうち基板５と接触していた部分（下面４２）も露出する。このようにして露出した電極２の電極パッド２５および封止樹脂４の下面４２は、面一状になる。そして、基板５、接着剤６５および隔壁５３が除去されることにより、上記の凹部５２ごとに充填された封止樹脂４がそれぞれ分離し、図１に示した半導体装置Ａ１が複数得られる。

本製造方法によれば、封止樹脂４が充填される凹部５２は、基板５およびこの基板５から直立する隔壁５３により区画される。隔壁５３は、打ち抜きによって格子状とされたものである。このような手法によれば、所望のサイズの隔壁５３を精度よく形成することができる。その結果、基板５および隔壁５３により区画される複数の凹部５２のサイズを揃えることができる。したがって、凹部５２に充填される封止樹脂４のサイズを均一にすることができる。そして、凹部５２を規定していた基板５および隔壁５３を除去することによって分割された複数の封止樹脂４（半導体装置Ａ１）についても、サイズの均一化が図られている。したがって、たとえば封止樹脂をダイシングによって切断することで複数の半導体装置を得る場合と比べて、半導体装置Ａ１の寸法誤差を低減することができる。

封止樹脂４の上面４１は、研削によって形成された加工面である。一方、封止樹脂４の外側面４３は、凹部５２を構成する隔壁５３によって規定されている。隔壁５３は、打ち抜きにより形成されたものである。研削・切断等によって形成された加工面と、打ち抜きによって形成された面とは、その表面粗さが異なる。したがって、打ち抜きによる形成面を由来とした外側面４３の表面粗さは、加工面である上面４１の表面粗さと異なる。

電極２は、複数のメッキ層２１〜２４により構成されている。これらメッキ層２１〜２４のうち電極パッド２５を構成するメッキ層２４は、エッチング液に対して耐性を有する耐エッチング材料（たとえばＡｕ）からなる。このような構成によれば、基板５をエッチングにより除去する際、基板５との接触部分であるメッキ層２４がエッチングにより除去されることはなく、電極２の侵食が防止される。したがって、半導体装置Ａ１を適切に製造することができる。

本発明に係る半導体装置および半導体装置の製造方法は、上述した実施形態に限定されるものではない。本発明に係る半導体装置および半導体装置の製造方法の具体的な構成は、種々に設計変更自在である。

Ａ１ 半導体装置
１ 半導体素子
１１ はんだ
２ 電極
２１，２２，２３，２４ メッキ層
２５ 電極パッド
３ 絶縁膜
４ 封止樹脂
４１ 上面（第１面）
４２ 下面（第２面）
４３ 外側面
５ 基板
５１ 片面
５２ 凹部
５３ 隔壁
５３１ 隔壁要素
６１ マスク層
６１１ 開口
６２ レジスト膜
６３ マスク層
６４ レジスト膜
６４１ 小領域
６５ 接着剤

Claims (17)

1. 金属材料からなる基板の片面の所定部位にハーフエッチング処理を施して、隣接する相互間に隔壁を残すように、上記片面から凹む複数の凹部を形成する工程と、
   上記各凹部の所定部位に電極を形成する工程と、
   上記各凹部において上記電極に対して半導体素子を搭載する工程と、
   上記隔壁を覆うように上記各凹部に封止樹脂を充填する工程と、
   上記封止樹脂を、上記基板の上記片面側から、上記隔壁が露出するまで研削する工程と、
   上記基板をエッチング処理により除去する工程と、を備える、半導体装置の製造方法。
2. 上記基板をエッチング処理により除去する工程は、上記基板を除去し、かつ上記電極のうち少なくとも上記基板との接触部分を除去しないエッチング液を用いて行う、請求項１に記載の半導体装置の製造方法。
3. 上記複数の凹部を形成する工程は、上記基板の上記片面に対して、上記基板の厚さ方向視において上記複数の凹部の各々に対応する形状および大きさの複数の開口を有するマスク層を形成するステップと、上記片面に対してハーフエッチング処理を行うステップと、上記マスク層を除去するステップと、を有する、請求項１または２に記載の半導体装置の製造方法。
4. 上記複数の開口は、上記厚さ方向視において同一サイズに形成されるとともに、上記厚さ方向視において縦横に一定間隔で配列されている、請求項３に記載の半導体装置の製造方法。
5. 上記基板は、Ｃｕからなる、請求項１ないし４のいずれかに記載の半導体装置の製造方法。
6. 上記電極を形成する工程は、上記基板の上記片面側から、上記各凹部の所定部位が露出するようにレジスト膜を形成するステップと、上記各凹部において上記レジスト膜が形成されていない露出部分にメッキ処理により電極を形成するステップと、上記レジスト膜を除去するステップと、を有する、請求項１に記載の半導体装置の製造方法。
7. 上記メッキ処理により電極を形成するステップにおいては複数のメッキ層を積層形成し、最下層のメッキ層はエッチング液に対して耐性を有する耐エッチング材料からなる、請求項６に記載の半導体装置の製造方法。
8. 上記最下層のメッキ層は、Ａｕを含む、請求項７に記載の半導体装置の製造方法。
9. 金属材料からなる基板の片面の所定部位に複数の電極を形成する工程と、
   上記基板の上記片面に対し、上記電極の形成箇所を避けた部位において上記片面から直立する隔壁を形成し、上記片面側において、各々が、所定の上記電極を含むように上記基板および上記隔壁により区画された複数の凹部を形成する工程と、
   上記各凹部において形成された上記電極に対して半導体素子を搭載する工程と、
   上記隔壁を覆うように上記各凹部に封止樹脂を充填する工程と、
   上記封止樹脂を、上記基板の上記片面側から、上記隔壁が露出するまで研削する工程と、
   上記基板および上記隔壁をエッチング処理により除去する工程と、を備える、半導体装置の製造方法。
10. 上記基板および上記隔壁をエッチング処理により除去する工程は、上記基板および上記隔壁を除去し、かつ上記電極のうち少なくとも上記基板との接触部分を除去しないエッチング液を用いて行う、請求項９に記載の半導体装置の製造方法。
11. 上記複数の凹部を形成する工程は、上記基板の上記片面に対し、所定の上記電極を覆い、かつ、隣り合う所定の上記電極の間で互いが分離する複数の小領域を有するレジスト膜を形成するステップと、上記片面において上記レジスト膜が形成されていない露出部分にメッキ処理により上記隔壁を形成するステップと、上記レジスト膜を除去するステップと、を有する、請求項９または１０に記載の半導体装置の製造方法。
12. 上記複数の凹部を形成する工程においては、上記基板の上記片面に対し、上記基板の厚さ方向視において縦横に所定間隔を隔てて並ぶ複数の隔壁要素により構成された格子状の上記隔壁を、接着剤を介して上記片面に接合する、請求項９または１０に記載の半導体装置の製造方法。
13. 上記基板は、Ｃｕからなる、請求項９ないし１２のいずれかに記載の半導体装置の製造方法。
14. 上記隔壁は、Ｃｕからなる、請求項１３に記載の半導体装置の製造方法。
15. 上記電極を形成する工程は、上記基板の上記片面に対して所定部位が露出するようにマスク層を形成するステップと、上記片面において上記マスク層が形成されていない露出部分にメッキ処理により電極を形成するステップと、を有する、請求項９に記載の半導体装置の製造方法。
16. 上記メッキ処理により電極を形成するステップにおいては複数のメッキ層を順次積層形成し、最下層のメッキ層はエッチング液に対して耐性を有する耐エッチング材料からなる、請求項１５に記載の半導体装置の製造方法。
17. 上記最下層のメッキ層は、Ａｕを含む、請求項１６に記載の半導体装置の製造方法。

Images