JP2007287901A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007287901A
JP2007287901A JP2006113039A JP2006113039A JP2007287901A JP 2007287901 A JP2007287901 A JP 2007287901A JP 2006113039 A JP2006113039 A JP 2006113039A JP 2006113039 A JP2006113039 A JP 2006113039A JP 2007287901 A JP2007287901 A JP 2007287901A
Authority
JP
Japan
Prior art keywords
connection pad
semiconductor device
protective film
columnar electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006113039A
Other languages
English (en)
Other versions
JP5137320B2 (ja
Inventor
Ichiro Mihara
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006113039A priority Critical patent/JP5137320B2/ja
Publication of JP2007287901A publication Critical patent/JP2007287901A/ja
Application granted granted Critical
Publication of JP5137320B2 publication Critical patent/JP5137320B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 上面に複数の接続パッドが設けられたシリコン基板上にポリイミド系樹脂からなる保護膜が設けられた半導体装置において、接続パッドのより一層の狭ピッチ化を図ることができるようにする。
【解決手段】 シリコン基板４上に設けられた酸化シリコン等からなる絶縁膜６の開口部７を介して露出された接続パッド５上およびその周囲における絶縁膜６上に銅の電解メッキにより柱状の上層接続パッド９を形成する。次に、絶縁膜６上およびシリコン基板４の周囲におけるベース板１上にポリイミド系樹脂からなる保護膜１０をその厚さが上層接続パッド９の高さよりも厚くなるように形成する。次に、保護膜１０および上層接続パッド９の上面側を適宜に研削して、上層接続パッド９の上面を露出させる。この場合、保護膜１０に上層接続パッド９の上面を露出させるための開口部をフォトリソグラフィ法により形成する必要がなく、これにより接続パッド５のより一層の狭ピッチ化を図ることができる。
【選択図】 図１

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、半導体基板の上面中央部に所定の機能の集積回路が設けられ、半導体基板の上面周辺部に複数の接続パッドが集積回路に接続されて設けられ、半導体基板の上面に、接続パッドに対応する部分に開口部を有する絶縁膜および保護膜が設けられ、保護膜の上面に配線が絶縁膜および保護膜の開口部を介して接続パッドに接続されて設けられ、配線の接続パッド部上面に柱状電極が設けられたものがある（例えば、特許文献１参照）。この場合、保護膜は感光性ポリイミドによって形成されている（特許文献１の第１７段落参照）。
特開平５−２１８０４２号公報
ところで、最近では、上記のような半導体装置の多ピン化（柱状電極数の増大）がより一層進行し、配線の微細化に伴い、接続パッドの狭ピッチ化が進行している。しかしながら、感光性ポリイミドからなる保護膜にフォトリソグラフィ法により開口部を形成する場合には、その解像性の制約から、開口部の径として３０μｍ程度が限界であり、接続パッドの狭ピッチ化にも限界があるという問題があった。
そこで、この発明は、接続パッドのより一層の狭ピッチ化を図ることができる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明に係る半導体装置は、上面に複数の接続パッドが設けられ、且つ、その上に前記接続パッドに対応する部分に開口部を有する絶縁膜が設けられた半導体基板と、前記絶縁膜の開口部を介して露出された前記接続パッド上およびその周囲における前記絶縁膜上に設けられた柱状の上層接続パッドと、少なくとも前記絶縁膜上に上面が前記上層接続パッドの上面と面一となるように設けられた保護膜と、前記保護膜上に前記上層接続パッドの上面に接続されて設けられた配線とを備えていることを特徴とするものである。
請求項１７に記載の発明に係る半導体装置の製造方法は、上面に複数の接続パッドが設けられ、且つ、その上に前記接続パッドに対応する部分に開口部を有する絶縁膜が設けられた半導体基板を用意する工程と、前記絶縁膜の開口部を介して露出された前記接続パッド上およびその周囲における前記絶縁膜上に柱状の上層接続パッドを形成する工程と、少なくとも前記絶縁膜上に保護膜をその厚さが前記上層接続パッドの高さよりも厚くなるように形成する工程と、前記保護膜の上面側を研削して、前記上層接続パッドの上面を露出させ、且つ、この露出された上層接続パッドの上面を含む前記保護膜の上面を平坦化する工程と、前記保護膜上に配線を前記上層接続パッドの上面に接続させて形成する工程と、を有することを特徴とするものである。
この発明によれば、絶縁膜の開口部を介して露出された接続パッド上およびその周囲における絶縁膜上に柱状の上層接続パッドを形成し、その上に厚さが上層接続パッドの高さよりも厚くなるように形成された保護膜の上面側を研削して上層接続パッドの上面を露出させているので、保護膜に上層接続パッドの上面を露出させるための開口部をフォトリソグラフィ法により形成する必要がなく、これにより接続パッドのより一層の狭ピッチ化を図ることができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面部を示す。この半導体装置は、シリコン、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板１を備えている。ベース板１の上面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。半導体構成体２は、次に詳述するが、シリコン基板（半導体基板）４、接続パッド５、絶縁膜６、下地金属層７および上層接続パッド８により構成されている。
すなわち、半導体構成体２はシリコン基板４を備えている。シリコン基板４の下面はベース板１の上面に接着層３を介して接着されている。シリコン基板４の上面中央部には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。
接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。絶縁膜６の開口部７を介して露出された接続パッド５の上面およびその周囲の絶縁膜６の上面には銅等からなる下地金属層８が設けられている。下地金属層８の上面全体には銅からなる柱状の上層接続パッド９が設けられている。上層接続パッド９の高さは１０〜４０μｍである。上層接続パッド９を柱状とする理由については後で説明する。
半導体構成体２の絶縁膜６の上面および半導体構成体２の周囲におけるベース板１の上面にはポリイミド系樹脂からなる保護膜１０がその上面が上層接続パッド９の上面と面一となるように設けられている。保護膜１０の上面には銅等からなる下地金属層１１が設けられている。下地金属層１１の上面全体には銅からなる配線１２が設けられている。下地金属層１１を含む配線１２の一端部は上層接続パッド９の上面に接続されている。
配線１２の接続パッド部上面には銅からなる柱状電極１３が設けられている。柱状電極１３の高さは、上層接続パッド９の高さよりも高く、一例として、５０〜１２０μｍに形成されている。配線１２を含む保護膜１０の上面にはエポキシ系樹脂等からなる封止膜１４がその上面が柱状電極１３の上面と面一となるように設けられている。柱状電極１３の上面には半田ボール１４が設けられている。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）の上面にアルミニウム系金属等からなる接続パッド５および酸化シリコン等からなる絶縁膜６が形成され、接続パッド５の中央部が絶縁膜６に形成された開口部７を介して露出されたものを用意する。
この場合、半導体ウエハ２１の上面において各半導体装置が形成される領域には所定の機能の集積回路（図示せず）が形成され、接続パッド５はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。また、半導体ウエハ２１の厚さは、図１に示すシリコン基板４の厚さよりもある程度厚くなっている。なお、図２において、符号２２で示す領域はダイシングストリートに対応する領域である。
次に、図３に示すように、絶縁膜６の開口部７を介して露出された接続パッド５の上面を含む絶縁膜６の上面全体に下地金属層８を形成する。この場合、下地金属層８は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層８の上面にメッキレジスト膜２３をパターン形成する。この場合、上層接続パッド９形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４が形成されている。次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２３の開口部２４内の下地金属層８の上面に柱状の上層接続パッド９を形成する。この状態における、柱状の上層接続パッド９の高さは１５〜４５μｍである。
次に、メッキレジスト膜２３を剥離し、次いで、上層接続パッド９をマスクとして下地金属層８の不要な部分をエッチングして除去すると、図４に示すように、上層接続パッド９下にのみ下地金属層８が残存される。次に、図５に示すように、半導体ウエハ２１の下面側を適宜に研削し、半導体ウエハ２１の厚さをある程度薄くする。
次に、図６に示すように、半導体ウエハ２１の下面全体に接着層３を接着する。接着層３は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態で半導体ウエハ２１の下面全体に固着する。次に、図７に示すように、半導体ウエハ２１、絶縁膜６および接着層３をダイシングストリート２２に沿って切断すると、シリコン基板４の接続パッド５上に柱状の上層接続パッド９を有し、且つ、シリコン基板４の下面に接着層３を有する半導体構成体２が複数個が得られる。
次に、このようにして得られた半導体構成体２を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図８に示すように、図１に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。ベース板１は、シリコンからなる場合にはウエハ状態のものであり、ガラス布基材エポキシ樹脂からなる場合には例えば平面方形状である。
次に、ベース板１の上面の互いに離間する複数の半導体構成体配置領域に複数の半導体構成体２のシリコン基板４の下面に固着された接着層３を接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。
次に、図９に示すように、半導体構成体２を含むベース板１の上面に、スクリーン印刷法、スピンコート法等により、ポリイミド系樹脂からなる保護膜１０をその厚さが上層接続パッド９の高さよりも厚くなるように形成する。したがって、この状態では、上層接続パッド９の上面は保護膜１０によって覆われている。
次に、保護膜１０および上層接続パッド９の上面側を適宜に研削し、図１０に示すように、上層接続パッド９の上面を露出させ、且つ、この露出された上層接続パッド９の上面を含む保護膜１０の上面を平坦化する。このように、上層接続パッド９の上面側を適宜に、例えば１〜５μｍ、研削して、上層接続パッド９をその高さが１０〜４０μｍの柱状とする。
ここで、以上のように、絶縁膜６の開口部７を介して露出された接続パッド５上およびその周囲における絶縁膜６上に柱状の上層接続パッド９を形成し、その上に厚さが上層接続パッド９の高さよりも厚くなるように形成された保護膜１０の上面側を適宜に研削して上層接続パッド９の上面を露出させているので、保護膜１０に上層接続パッド９の上面を露出させるための開口部をフォトリソグラフィ法により形成する必要がなく、これにより接続パッド５のより一層の狭ピッチ化を図ることができる。
例えば、絶縁膜６の開口部７を円形状とし、上層接続パッド９を円柱状とした場合には、上層接続パッド９の径は、接続パッド５の平面サイズにもよるが、絶縁膜６の開口部７の径よりも２〜１０μｍ大きくて、後述する下地金属層１１のエッチング時にそのエッチング液が上層接続パッド９の上部の部分に染み込まない程度の大きさであればよい。
一例として、上層接続パッド９の当初の高さを２５μｍ程度とする場合には、上層接続パッド９の径を１０μｍ程度とすることは加工上容易である（この場合、図３に示すメッキレジスト膜２３は解像度の良いポジ型のフォトレジストによって形成する）。上層接続パッド９の径を１０μｍ程度とすると、上層接続パッド９間の間隔も同じく１０μｍ程度とすることができる。このようにした場合には、接続パッド５のピッチを２０μｍ程度とすることができ、接続パッド５のより一層の狭ピッチ化を図ることができる。
この場合、絶縁膜６の開口部７の径は、上層接続パッド９の径よりも２μｍ小さいと、８μｍとなるが、絶縁膜６を酸化シリコンによって比較的薄く形成すると、径８μｍ程度の開口部７をフォトリソグラフィ法により形成することは容易である。また、保護膜１０に上層接続パッド９の上面を露出させるための開口部をフォトリソグラフィ法により形成する必要がないので、その材料として、感光性ポリイミド系樹脂よりも安価である非感光性ポリイミド系樹脂を用いることができる。
次に、図１１に示すように、上層接続パッド９を含む保護膜１０の研削により平坦化された上面全体に、無電解メッキ等により、銅等からなる下地金属層１１を形成する。次に、下地金属層１１の上面にメッキレジスト膜２５をパターン形成する。この場合、配線１２形成領域に対応する部分におけるメッキレジスト膜２５には開口部２６が形成されている。次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２５の開口部２６内の下地金属層１１の上面に配線１２を形成する。次に、メッキレジスト膜２５を剥離する。
次に、図１２に示すように、配線１２を含む下地金属層１１の上面にメッキレジスト膜２７をパターン形成する。この場合、柱状電極１３形成領域に対応する部分におけるメッキレジスト膜２７には開口部２８が形成されている。次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜２７の開口部２８内の配線１２の接続パッド部上面に柱状電極１３を、この状態において高さ５５〜１２５μｍに形成する。次に、メッキレジスト膜２７を剥離し、次いで、配線１２をマスクとして下地金属層１１の不要な部分をエッチングして除去すると、図１３に示すように、配線１２下にのみ下地金属層１１が残存される。
次に、図１４に示すように、配線１２および柱状電極１３を含む保護膜１０の上面に、スクリーン印刷、スピンコート法等により、エポキシ系樹脂等からなる封止膜１４をその厚さが柱状電極１３の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１３の上面は封止膜１４によって覆われている。
次に、封止膜１４および柱状電極１３の上面側を適宜に、例えば１〜５μｍ、研削し、図１５に示すように、柱状電極１３の上面を露出させ、且つ、この露出された柱状電極１３の上面を含む封止膜１４の上面を平坦化する。この状態における柱状電極１３の高さは５０〜１２０μｍである。次に、図１６に示すように、柱状電極１３の上面に半田ボール１３を形成する。次に、図１７に示すように、互いに隣接する半導体構成体２間において、封止膜１４、保護膜１０およびベース板１を切断すると、図１に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、半導体構成体２をそのサイズよりもある程度大きいサイズのベース板１上に配置しているが、ここで、このようなベース板１を用いる理由について説明する。上述の如く、接続パッド５のピッチを２０μｍ程度と極めて小さくした場合には、それに応じて接続パッド５の数が増大し、一定のサイズのシリコン基板４上のみでは配線１２の配置領域を確保することができなくなってしまう。そこで、上記のようなベース板１を用い、配線１２の配置領域を確保するようにしている。
（第２実施形態）
図１８はこの発明の第２実施形態としての半導体装置の断面部を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、配線１２の接続パッド部に形成される柱状電極１３を、半導体構成体２と反対側に向けて突き出すのではなく、半導体構成体２側に向けて突き出して形成した点である。すなわち、半導体構成体２の下側にベース板１は配置されておらず、また、保護膜１０上に柱状電極１３間に充填される封止膜１４を有していない。半導体構成体２の周囲の保護膜１０中に柱状電極１３は下地金属層１１の接続パッド部下面に形成され、柱状電極１３間は半導体構成体２を覆う保護膜１０により充填されている。また、半田ボール１５は、このように下向きに形成された柱状電極１３の下面に形成されている。シリコン基板３の厚さは、柱状電極１３の高さができるだけ小さくてすむように薄くすることが望ましく、１００〜３００μｍとすることが推奨される。
以下、この実施形態について詳述する。半導体構成体２の絶縁膜６の上面および接着層３を含む半導体構成体２の周囲には保護膜１０が設けられている。この場合、保護膜１０の上面は上層接続パッド９の上面と面一となっている。保護膜１０の下面は接着層３の下面と面一となっている。配線１２を含む保護膜１０の上面にはソルダーレジスト等からなる上層オーバーコート膜３１が設けられている。
半導体構成体２の周囲の保護膜１０中には柱状電極１３が下地金属層１１を含む配線１２の接続パッド部下面に接続されて設けられている。柱状電極１３の下面には下地金属層３２が設けられている。下地金属層３２の下面は保護膜１０の下面と面一となっている。接着層３、保護膜１０および下地金属層３２の下面にはソルダーレジスト等からなる下層オーバーコート膜３３が設けられている。下地金属層３２の下面中央部に対応する部分における下層オーバーコート膜３３には開口部３４が設けられている。下層オーバーコート膜３３の開口部３４内およびその下方には半田ボール１５が下地金属層３２を含む柱状電極１３の下面に接続されて設けられている。
次に、この半導体装置の製造方法の一例について説明するに、まず、図１９に示すように、図８に示すベース板１と同一のベース板１を用意する。次に、ベース板１の上面全体に、無電解メッキ等により、銅等からなる下地金属層３２を形成する。次に、下地金属層３２の上面にメッキレジスト膜４１をパターン形成する。この場合、柱状電極１３形成領域に対応する部分におけるメッキレジスト膜４１には開口部４２が形成されている。
次に、下地金属層３２をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜４１の開口部４２内の下地金属層３２の上面に柱状電極１３を形成する。柱状電極１３の高さは、柱状電極１３の上面が半導体構成体２の接続パッド９の上面と同一の高さになるようにする。次に、メッキレジスト膜４１を剥離し、次いで、柱状電極１３をマスクとして下地金属層３２の不要な部分をエッチングして除去すると、図２０に示すように、柱状電極１３下にのみ下地金属層３２が残存される。
次に、図２１に示すように、ベース板１の上面の相互に離間する複数の半導体構成体配置領域に複数の半導体構成体２のシリコン基板４の下面に固着された接着層３を接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。
次に、図２２に示すように、半導体構成体２および柱状電極１３を含むベース板１の上面に、スクリーン印刷法、スピンコート法等により、ポリイミド系樹脂からなる保護膜１０をその厚さが柱状の上層接続パッド９および柱状電極１３の高さよりも厚くなるように形成する。したがって、この状態では、上層接続パッド９および柱状電極１３の上面は保護膜１０によって覆われている。
次に、保護膜１０、上層接続パッド９および柱状電極１３の上面側を適宜、例えば１〜５μｍ研削し、図２３に示すように、上層接続パッド９および柱状電極１３の上面を露出させ、且つ、この露出された上層接続パッド９および柱状電極１３の上面を含む保護膜１０の上面を平坦化する。
次に、図２４に示すように、上層接続パッド９および柱状電極１３を含む保護膜１０の上面全体に、無電解メッキ等により、銅等からなる下地金属層１１を形成する。次に、下地金属層１１の上面にメッキレジスト膜４３をパターン形成する。この場合、配線１２形成領域に対応する部分におけるメッキレジスト膜４３には開口部４４が形成されている。次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜４３の開口部４４内の下地金属層１１の上面に配線１２を形成する。
次に、メッキレジスト膜４３を剥離し、次いで、配線１２をマスクとして下地金属層１１の不要な部分をエッチングして除去すると、図２５に示すように、配線１２下にのみ下地金属層１１が残存される。次に、ベース板１を全て研削して除去すると、図２６に示すように、保護膜１０、接着層３および下地金属層３２の下面が露出される。
次に、図２７に示すように、配線１２を含む保護膜１０の上面に、スクリーン印刷、スピンコート法等により、ソルダーレジスト等からなる上層オーバーコート膜３１を形成する。また、保護膜１０、接着層３および下地金属層３２の下面に、スクリーン印刷、スピンコート法等により、ソルダーレジスト等からなる下層オーバーコート膜３３を形成する。
次に、下地金属層３２の下面中央部に対応する部分における下層オーバーコート膜３３に、フォトリソグラフィ法により、開口部３４を形成する。次に、下層オーバーコート膜３３の開口部３４内およびその下方に半田ボール１５を下地金属層３２を含む柱状電極１３の下面に接続させて形成する。次に、図２８に示すように、互いに隣接する半導体構成体２間において、上層オーバーコート膜３１、保護膜１０および下層オーバーコート膜３３を切断すると、図１８に示す半導体装置が複数個得られる。
（第３実施形態）
図２９はこの発明の第３実施形態としての半導体装置の断面部を示す。この半導体装置において、図１８に示す半導体装置と大きく異なる点は、半導体構成体２のシリコン基板４の下面を接着層３を介して平面方形状の放熱層３５ａの上面に固着し、下地金属層３２ａを含む放熱層３５ａ下に放熱用の半田ボール１５ａを設けた点である。
次に、この半導体装置の製造方法の一部について説明する。この場合、図１９に示すような工程において、まず、下地金属層３２の上面に銅の電解メッキにより接続パッド３５および放熱層３５ａを形成する。次に、接続パッド３５の上面に銅の電解メッキにより柱状電極１３を形成する。次に、接続パッド３５および放熱層３５ａをマスクとして下地金属層３２の不要な部分をエッチングして除去する。次に、半導体構成体２のシリコン基板４の下面を接着層３を介して放熱層３５ａの上面に接着する。
そして、図２７に示すような工程において、接続パッド３５下の下地金属層３２の下面中央部および放熱層３５ａ下の下地金属層３２ａの下面の複数の箇所に対応する部分における下層オーバーコート膜３３に、フォトリソグラフィ法により、開口部３４、３４ａを形成する。次に、下層オーバーコート膜３３の開口部３４、３４ａ内およびその下方に半田ボール１５、１５ａを下地金属層３２、３２ａに接続させて形成する。次に、上記のような切断工程を経ると、図２９に示す半導体装置が複数個得られる。
（第４実施形態）
図３０はこの発明の第４実施形態としての半導体装置の断面部を示す。この半導体装置において、図１８に示す半導体装置と異なる点は、接着層３および下地金属層３２を有せず、半導体構成体２のシリコン基板４、保護膜１０および柱状電極１３の下面を面一とし、下層オーバーコート膜３３の開口部３４内およびその下方に半田ボール１５を柱状電極１３の下面に接続させて設けた点である。この場合の製造方法としては、図２６に示す状態において、さらに保護膜１０、接着層３および下地金属層３２の下面側をシリコン基板４および柱状電極１３の下面が共に露出するまで研削すればよい。
（第５実施形態）
図３１はこの発明の第５実施形態としての半導体装置の断面部を示す。この半導体装置において、図１に示す半導体装置と異なる点は、配線１２の接続パッド上面にコンデンサや抵抗等からなるチップ部品５１の両電極（図示せず）を半田５２を介して接合し、半田５２を含むチップ部品５１を封止膜１０で覆った点である。この場合の製造方法としては、図１３に示すような工程後に、チップ部品５１を搭載すればよい。
（第６実施形態）
図３２はこの発明の第６実施形態としての半導体装置の断面部を示す。この半導体装置において、図１８に示す半導体装置と異なる点は、コンデンサや抵抗等からなるチップ部品５１を、その両電極（図示せず）を半田５２および上層オーバーコート膜３１の開口部５３を介して配線１２の接続パッド部上面に接合させた状態で、上層オーバーコート膜３１の上面に搭載した点である。
（第７実施形態）
図３３はこの発明の第７実施形態としての半導体装置の断面部を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、配線を２層とした点である。すなわち、上層接続パッド９を含む保護膜１０の上面には第１の下地金属層１１Ａを含む第１の配線１２Ａが設けられている。第１の下地金属層１１Ａを含む第１の配線１２Ａは上層接続パッド９の上面に接続されている。
第１の配線１２Ａを含む保護膜１０の上面には感光性ポリイミド系樹脂からなる上層絶縁膜１６が設けられている。上層絶縁膜１６の上面には第２の下地金属層１１Ｂを含む第２の配線１２Ｂが設けられている。第２の下地金属層１１Ｂを含む第２の配線１２Ｂの一端部は、上層絶縁膜１６の開口部１７を介して第１の配線１２Ａの接続パッド部に接続されている。
第２の配線１２Ｂの接続パッド部上面には柱状電極１３が設けられている。第２の配線１２Ｂを含む上層絶縁膜１６の上面には封止膜１４がその上面が柱状電極１３の上面と面一となるように設けられている。柱状電極１３の上面には半田ボール１５が設けられている。なお、配線は３層以上としてもよい。
（第８実施形態）
図３４はこの発明の第８実施形態としての半導体装置の断面部を示す。この半導体装置において、図１に示す半導体装置と異なる点は、ベース板１および接着層３を有せず、シリコン基板４の平面サイズをベース板１の平面サイズと同一とした点である。この場合の製造方法の一例において当初用意するものは、図３５に示すように、半導体ウエハ２１のダイシングストリート２２に対応する領域間の間隔が図２に示す場合よりもある程度大きくなったものであればよい。この場合、ベース板１および接着層３を用いないため、図１７に示すような工程において、半導体ウエハ２１等をダイシングストリート２２に沿って切断することになる。
（その他の実施形態）
例えば、図１７および図２８に示す場合では、互いに隣接する半導体構成体２間において切断したが、これに限らず、２個またはそれ以上の半導体構成体２を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、２個で１組の半導体構成体２は同種、異種のいずれであってもよい。また、上述した各実施形態の要素を適宜組み合わせることも可能である。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 図１８に示す半導体装置の製造方法の一例において、当初の工程の断面図。 図１９に続く工程の断面図。 図２０に続く工程の断面図。 図２１に続く工程の断面図。 図２２に続く工程の断面図。 図２３に続く工程の断面図。 図２４に続く工程の断面図。 図２５に続く工程の断面図。 図２６に続く工程の断面図。 図２７に続く工程の断面図。 この発明の第３実施形態としての半導体装置の断面図。 この発明の第４実施形態としての半導体装置の断面図。 この発明の第５実施形態としての半導体装置の断面図。 この発明の第６実施形態としての半導体装置の断面図。 この発明の第７実施形態としての半導体装置の断面図。 この発明の第８実施形態としての半導体装置の断面図。 図３４に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
符号の説明
１ ベース板
２ 半導体構成体
３ 接着層
４ シリコン基板
５ 接続パッド
６ 絶縁膜
９ 上層接続パッド
１０ 保護膜
１２ 配線
１３ 柱状電極
１４ 封止膜
１５ 半田ボール

Claims (31)

  1. 上面に複数の接続パッドが設けられ、且つ、その上に前記接続パッドに対応する部分に開口部を有する絶縁膜が設けられた半導体基板と、前記絶縁膜の開口部を介して露出された前記接続パッド上およびその周囲における前記絶縁膜上に設けられた柱状の上層接続パッドと、少なくとも前記絶縁膜上に上面が前記上層接続パッドの上面と面一となるように設けられた保護膜と、前記保護膜上に前記上層接続パッドの上面に接続されて設けられた配線とを備えていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記保護膜は非感光性ポリイミド系樹脂からなることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記上層接続パッドの高さは、１０〜４０μであることを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記保護膜は、前記絶縁膜上および前記半導体基板の周囲に上面が前記上層接続パッドの上面と面一となるように設けられていることを特徴とする半導体装置。
  5. 請求項４に記載の発明において、前記半導体基板およびその周囲の前記保護膜はベース板上に設けられていることを特徴とする半導体装置。
  6. 請求項５に記載の発明において、前記ベース板は前記半導体基板と同一の半導体からなることを特徴とする半導体装置。
  7. 請求項１に記載の発明において、前記保護膜は前記絶縁膜上のみに設けられていることを特徴とする半導体装置。
  8. 請求項４または７に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられていることを特徴とする半導体装置。
  9. 請求項８に記載の発明において、前記配線を含む前記保護膜上に封止膜がその上面が前記柱状電極の上面と面一となるように設けられていることを特徴とする半導体装置。
  10. 請求項８に記載の発明において、前記柱状電極の高さは、前記上層接続パッドの高さよりも高いことを特徴とする半導体装置。
  11. 請求項９に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
  12. 請求項４に記載の発明において、前記半導体基板の周囲における前記保護膜中に柱状電極が前記配線の接続パッド部下面に接続されて設けられていることを特徴とする半導体装置。
  13. 請求項１２に記載の発明において、前記柱状電極下に半田ボールが設けられていることを特徴とする半導体装置。
  14. 請求項１２または１３に記載の発明において、前記半導体基板は放熱層上に設けられていることを特徴とする半導体装置。
  15. 請求項１４に記載の発明において、前記放熱層下に放熱用の半田ボールが設けられていることを特徴とする半導体装置。
  16. 請求項１に記載の発明において、前記上層接続パッドの径は前記絶縁膜の開口部の径よりも２μｍ以上大きくなっていることを特徴とする半導体装置。
  17. 上面に複数の接続パッドが設けられ、且つ、その上に前記接続パッドに対応する部分に開口部を有する絶縁膜が設けられた半導体基板を用意する工程と、
    前記絶縁膜の開口部を介して露出された前記接続パッド上およびその周囲における前記絶縁膜上に柱状の上層接続パッドを形成する工程と、
    少なくとも前記絶縁膜上に保護膜をその厚さが前記上層接続パッドの高さよりも厚くなるように形成する工程と、
    前記保護膜の上面側を研削して、前記上層接続パッドの上面を露出させ、且つ、この露出された上層接続パッドの上面を含む前記保護膜の上面を平坦化する工程と、
    前記保護膜上に配線を前記上層接続パッドの上面に接続させて形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  18. 請求項１７に記載の発明において、前記保護膜は非感光性ポリイミド系樹脂によって形成することを特徴とする半導体装置の製造方法。
  19. 請求項１７に記載の発明において、前記保護膜を形成する工程は、前記半導体基板をベース板上に配置し、前記絶縁膜上および前記半導体基板の周囲における前記ベース板上に前記保護膜をその厚さが前記上層接続パッドの高さよりも厚くなるように形成する工程であることを特徴とする半導体装置の製造方法。
  20. 請求項１９に記載の発明において、前記ベース板は前記半導体基板と同一の半導体からなることを特徴とする半導体装置の製造方法。
  21. 請求項１７に記載の発明において、前記保護膜は前記絶縁膜上のみに形成することを特徴とする半導体装置の製造方法。
  22. 請求項１９または２１に記載の発明において、前記配線の接続パッド部上に柱状電極を形成する工程を有することを特徴とする半導体装置の製造方法。
  23. 請求項２２に記載の発明において、前記配線を含む前記保護膜上に封止膜をその上面が前記柱状電極の上面と面一となるように形成する工程を有することを特徴とする半導体装置の製造方法。
  24. 請求項２３に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
  25. 請求項１９に記載の発明において、前記半導体基板をベース板上に配置する前に、前記ベース板上の半導体基板配置領域の周囲に柱状電極を形成する工程を有することを特徴とする半導体装置の製造方法。
  26. 請求項２５に記載の発明において、前記柱状電極を形成した後に、前記絶縁膜上および前記半導体基板の周囲における前記ベース板上に前記保護膜をその厚さが前記上層接続パッドおよび前記柱状電極の高さよりも厚くなるように形成し、前記保護膜の上面側を研削して、前記上層接続パッドおよび前記柱状電極の上面を露出させ、且つ、この露出された上層接続パッドおよび柱状電極の上面を含む前記保護膜の上面を平坦化し、前記保護膜上に配線を前記上層接続パッドおよび前記柱状電極の上面に接続させて形成し、前記ベース板を研削して除去することを特徴とする半導体装置の製造方法。
  27. 請求項２６に記載の発明において、前記柱状電極下に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
  28. 請求項２５に記載の発明において、前記柱状電極を形成する工程は、前記ベース板上の半導体基板配置領域に放熱層を形成する工程を含むことを特徴とする半導体装置の製造方法。
  29. 請求項２８に記載の発明において、前記柱状電極および前記放熱層を形成した後に、前記絶縁膜上および前記半導体基板の周囲における前記ベース板上に前記保護膜をその厚さが前記上層接続パッドおよび前記柱状電極の高さよりも厚くなるように形成し、前記保護膜の上面側を研削して、前記上層接続パッドおよび前記柱状電極の上面を露出させ、且つ、この露出された上層接続パッドおよび柱状電極の上面を含む前記保護膜の上面を平坦化し、前記保護膜上に配線を前記上層接続パッドおよび前記柱状電極の上面に接続させて形成し、前記ベース板を研削して除去することを特徴とする半導体装置の製造方法。
  30. 請求項２９に記載の発明において、前記柱状電極下に半田ボールを形成し、且つ、前記放熱層下に放熱用の半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
  31. 請求項１７に記載の発明において、前記上層接続パッドは、その径が前記絶縁膜の開口部の径よりも２μｍ以上大きくなるように形成することを特徴とする半導体装置の製造方法。
JP2006113039A 2006-04-17 2006-04-17 半導体装置およびその製造方法 Active JP5137320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006113039A JP5137320B2 (ja) 2006-04-17 2006-04-17 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006113039A JP5137320B2 (ja) 2006-04-17 2006-04-17 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007287901A true JP2007287901A (ja) 2007-11-01
JP5137320B2 JP5137320B2 (ja) 2013-02-06

Family

ID=38759391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006113039A Active JP5137320B2 (ja) 2006-04-17 2006-04-17 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5137320B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108733A (ja) * 2009-11-13 2011-06-02 Casio Computer Co Ltd 半導体装置及びその製造方法
KR20120068690A (ko) * 2010-12-17 2012-06-27 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US8742589B2 (en) 2008-07-18 2014-06-03 Tdk Corporation Semiconductor embedded module and method for producing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302604A (ja) * 1993-02-18 1994-10-28 Mitsubishi Electric Corp 樹脂封止型半導体パッケージおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302604A (ja) * 1993-02-18 1994-10-28 Mitsubishi Electric Corp 樹脂封止型半導体パッケージおよびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742589B2 (en) 2008-07-18 2014-06-03 Tdk Corporation Semiconductor embedded module and method for producing the same
JP2011108733A (ja) * 2009-11-13 2011-06-02 Casio Computer Co Ltd 半導体装置及びその製造方法
US9105580B2 (en) 2009-11-13 2015-08-11 Tera Probe, Inc. Semiconductor device including semiconductor construct installed on base plate, and manufacturing method of the same
US9343428B2 (en) 2009-11-13 2016-05-17 Tera Probe, Inc. Semiconductor device including semiconductor construct installed on base plate, and manufacturing method of the same
KR20120068690A (ko) * 2010-12-17 2012-06-27 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR101998884B1 (ko) * 2010-12-17 2019-07-10 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JP5137320B2 (ja) 2013-02-06

Similar Documents

Publication Publication Date Title
JP3945483B2 (ja) 半導体装置の製造方法
JP4840373B2 (ja) 半導体装置およびその製造方法
JP4752825B2 (ja) 半導体装置の製造方法
JP4851794B2 (ja) 半導体装置
JP2004349361A (ja) 半導体装置およびその製造方法
JP4950693B2 (ja) 電子部品内蔵型配線基板及びその実装部品
JP2005294547A (ja) 半導体装置およびその製造方法
WO2009020241A1 (en) Semiconductor device and manufacturing method thereof
US8288865B2 (en) Semiconductor module having semiconductor device mounted on device mounting substrate
JP2009182200A (ja) 半導体装置およびその製造方法
JP2006148161A (ja) 半導体装置およびその製造方法
JP7201296B2 (ja) 半導体装置およびその製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
JP2003318323A (ja) 半導体装置およびその製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
JP2011155313A (ja) 半導体装置
JP2005260120A (ja) 半導体装置
JP4577316B2 (ja) 半導体装置の製造方法
KR20080047280A (ko) 반도체 장치 및 그 제조 방법
JP2009123862A (ja) 半導体装置及びその製造方法
JP5075424B2 (ja) 電子部品内蔵型配線基板の製造方法
JP3915670B2 (ja) 半導体装置およびその製造方法
JP4913372B2 (ja) 半導体装置
JP4987683B2 (ja) 半導体装置およびその製造方法
TW201117334A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091102

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121113

R150 Certificate of patent or registration of utility model

Ref document number: 5137320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250