JP2011171658A - 多層基板およびその製造方法 - Google Patents

多層基板およびその製造方法 Download PDF

Info

Publication number
JP2011171658A
JP2011171658A JP2010036238A JP2010036238A JP2011171658A JP 2011171658 A JP2011171658 A JP 2011171658A JP 2010036238 A JP2010036238 A JP 2010036238A JP 2010036238 A JP2010036238 A JP 2010036238A JP 2011171658 A JP2011171658 A JP 2011171658A
Authority
JP
Japan
Prior art keywords
confirmation hole
metal core
layer
core layer
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2010036238A
Other languages
English (en)
Inventor
Takeshi Nakamura
岳史 中村
Tomohiro Kuzuu
知宏 葛生
Takeshi Tanema
剛 種間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2010036238A priority Critical patent/JP2011171658A/ja
Publication of JP2011171658A publication Critical patent/JP2011171658A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線層同士の相対的な位置精度が向上された多層基板およびその製造方法を提供する。
【解決手段】多層基板10は、厚い金属コア層11と、金属コア層11の上面に絶縁層を介して積層された配線層(第1配線層16A、第3配線層16C)と、金属コア層11の下面に絶縁層を介して積層された配線層(第2配線層16B、第4配線層16D)と、金属コア層11等を貫通して形成された確認孔28とを主要に具備している。確認孔28は、上方および下方の両方から位置認識を行うことが可能であるので、同一の確認孔28を基準として各配線層を形成することにより、配線層同士の位置精度が向上される。
【選択図】図1

Description

本発明は金属コアを備えた多層基板およびその製造方法に関し、特に、金属コアを貫通する確認孔を用いることで各配線層同士の位置の精度が向上された多層基板およびその製造方法に関する。
電子機器の小型化および高機能化に伴い、その内部に収納される実装基板においては、多層配線構造が主流になっている。図12を参照して、多層配線基板の製造方法の一例を説明する(下記特許文献1を参照)。
先ず、図12(A)を参照して、樹脂等の絶縁性の材料から成る基材100の表面および裏面に第1導電箔101Aおよび第2導電箔101Bを密着させる。
次に、図12(B)を参照して、第1導電箔101Aおよび第2導電箔101Bの選択的なエッチングを行うことにより、第1配線層102Aおよび第2配線層102Bを形成する。
更に、絶縁層103Aを介して配線層を積層させ、図12(C)に示すような、多層の配線構造を実現する。即ち、第1配線層102Aの上面に絶縁層103Aを介して第3配線層102Cを形成し、第2配線層102Bの下面に絶縁層103Aを介して第4配線層102Dを形成する。ここで、接続部104は、絶縁層を貫通して各配線層同士を電気的に接続するための部位である。
特開2003−324263号公報
しかしながら、上述した方法では、配線層同士の位置に誤差が生じてしまう問題があった。この原因は、各層を形成する際に共通に位置認識を行うための基準が存在しないからである。
また、図12(C)を参照して、基材100の上層に積層される第1配線層102Aと第3配線層102Cで共通の認識パターンを使用し、基材の下層に積層される第2配線層102Bと第4配線層102Dで他の共通の認識パターンを用いる方法も提案されている。この方法であれば、基材100の上面に積層される第1配線層102Aと第3配線層102Cとの位置精度は向上する。更に、基材100の下面に形成される第2配線層102Bと第4配線層102Dとの地位精度も向上する。しかしながら、基材100の上面に形成される第1配線層102および第3配線層102Cと、基材の下面に形成される第2配線層102Bおよび第4配線層102Dとの位置精度が向上されない課題がある。
特に今日では、小型および高機能化に対する要望が益々高くなってきているため、パターンは益々微細になり、それに伴い層間を接続する接続部や、各配線層同士の位置精度には厳しい精度が要求されている。
この様な問題を解決する回路装置の製造方法が、国際公開2005−086553号公報に記載されている。この公報の図4を参照すると、基板を貫通して設けた筒状のガイド孔を基準として、各導電配線層のパターニングが行われている。この様にすることで、1つのガイド孔を基準として各導電配線層が形成されるので、各導電配線層の位置精度が向上される。
しかしながら、上記した公報では、樹脂から成る第1の絶縁膜12Aを貫通してガイド孔14を設けていたので、熱膨張係数が大きい第1の絶縁膜12Aが温度変化に伴い膨張および収縮することにより、ガイド孔14の位置が変位する恐れがあった。この様になると、ガイド孔14を基準として形成される各導電配線層の位置精度が悪化してしまう。
更に、ガイド孔14はプレス加工等の機械的加工方法により形成されるので、ガイド孔14自体の位置精度の悪さが、導電配線層の位置精度に悪影響を及ぼす恐れがあった。
本発明は上述した問題点を鑑みて成されたものであり、本発明の主な目的は、配線層同士の相対的な位置精度が更に向上された多層基板およびその製造方法を提供することにある。
本発明の多層基板は、金属コア層と、絶縁層を介して前記金属コア層の一主面および他主面に積層された配線層と、前記金属コア層を貫通して設けられると共に、前記一主面側および前記他主面側から確認可能な確認孔と、を備えることを特徴とする。
本発明の多層基板の製造方法は、金属コア層を貫通する確認孔を設ける工程と、前記金属コア層の一主面および他主面に絶縁層を介して配線層を積層する工程と、を備え、前記配線層を積層する工程では、同一の前記確認孔を基準として、前記金属コア層の一主面に前記配線層を形成すると共に、前記金属コア層の他主面に前記配線層を形成することを形成することを特徴とする。
本発明の多層基板では、金属コア層を貫通することにより、両主面から位置を認識可能な確認孔を設けている。従って、銅等の金属から成る金属コア層は、温度変化に伴う膨張および収縮が小さいので、この様な金属コア層に設けられる確認孔を基準に形成される各配線層の位置精度は非常に高い。
更にまた、金属コア層をエッチングすることで精度良く確認孔を形成することが可能となるので、この確認孔を基準として位置精度の高い配線層が形成される。
本発明の多層基板を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の多層基板の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の多層基板の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の多層基板の製造方法を示す図であり、(A)から(C)は断面図である。 本発明の多層基板の製造方法を示す図であり、(A)は断面図であり、(B)は確認孔を示す平面図であり、(C)−(E)は断面図である。 本発明の多層基板の製造方法を示す図であり、(A)は断面図であり、(B)はは確認孔を示す平面図であり、(C)は断面図である。 本発明の多層基板の製造方法を示す図であり、(A)および(B)は断面図である。 本発明の多層基板の製造方法を示す図であり、(A)は断面図であり、(B)は確認孔を示す平面図であり、(C)および(D)は断面図である。 本発明の多層基板の製造方法を示す図であり、(A)は断面図であり、(B)は確認孔を示す平面図であり、(C)は断面図である。 本発明の多層基板の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の多層基板が適用される回路装置の一例を示す図であり、(A)および(B)は断面図である。 背景技術の多層基板の製造方法を示す断面図(A)−(C)である。
図1を参照して、本形態の多層基板10の構成を説明する。図1(A)は多層基板10を示す平面図であり、図1(B)は図1(A)のB−B’線での断面図である。
図1(A)を参照して、多層基板10は複数個のユニット12が設けられている大判基板である。ここでは、マトリックス状に配置された4つのユニット12が示されているが、更に多数個のユニット12が多層基板10に配置されても良い。
図1(B)を参照して、多層基板10は、厚い金属コア層11と、金属コア層11の上面に絶縁層を介して積層された配線層(第1配線層16A、第3配線層16C)と、金属コア層11の下面に絶縁層を介して積層された配線層(第2配線層16B、第4配線層16D)と、金属コア層11等を貫通して形成されて上方および下方から位置認識が可能な確認孔28とを主要に具備している。ここでは、金属コア層11の上下両主面に合計で4層の多層配線が構成されているが、積層される配線層の数は4層以外でも良く、2層配線でも良いし6層配線以上の配線層が形成されても良い。
金属コア層11は、充分な機械的強度を有し且つ放熱性を向上させる層として機能している。金属コア層11は、他の配線層よりも厚く形成され、その厚みは例えば100μm以上200μm以下である。金属コア層11の材料としては、銅を主材料とする金属、アルミニウムを主材料とする金属、合金等を採用することができる。また、金属コア層11の材料として、圧延された銅箔等の圧延金属を採用すると、金属コア層11の機械的強度や放熱性を更に向上させることができる。圧延金属は、メッキ膜と比較すると熱伝導率が数%程度優れている。
更に、金属コア層11は、機械的強度を有するのみではなく、各配線層に入出力される電気信号が通過する信号パターンとして用いられても良いし、所定の箇所にて固定電位(例えば電源電位や接地電位)を取り出すためのパターンとして用いられても良い。
更にまた、本形態では各ユニット12毎にパターニングされていないベタの金属コア層11が設けられているが、金属コア層11をエッチング加工することによりユニット12の内部で複数個に分離しても良い。
また、ユニット12の外縁(図1(B)にて一点鎖線で示す部分)で溝状に金属コア層11を除去しても良い。この様にすることで、ユニット12の外周端部に金属材料が存在しないので、ユニット12を多層基板10から分離する際に、絶縁層の絶縁材料のみを切断することになる。従って、切断時のバリの発生が防止され、切断に用いられるカットソーの摩耗が抑制される。更には、製造される製品としての多層基板の側面に導電材料が露出しない構造となるので、使用状況下でのショートが抑制される。
金属コア層11を部分的に貫通させて貫通孔21が形成されている。この貫通孔21は、金属コア層11の上面に積層された配線層と、金属コア層11の下面に積層された配線層とを電気的に接続するものである。具体的には、貫通孔21に充填された樹脂材料を貫通する別の貫通孔が形成され、この内部に接続部25が形成される。この接続部25により、上層の第1配線層16Aと、下層の第2配線層16Bとが電気的に接続される。ここでは、1つのみの貫通孔21が設けられているが、同様の構成を有する貫通孔21がユニット12の内部に複数個設けられても良い。
第1絶縁層14Aおよび第2絶縁層14Bは、金属コア層11の上面および下面を被覆している。また、両絶縁層を構成する樹脂材料は貫通孔21に充填される。第1絶縁層14Aおよび第2絶縁層14Bが金属コア層11を被覆する厚みは、例えば50μm以上100μm以下である。第1絶縁層14Aおよび第2絶縁層14Bの材料としては、エポキシ樹脂等の熱硬化性樹脂や、ポリエチレン樹脂等の熱可塑性樹脂を採用することができる。
更に、繊維状または粒子状のフィラーが充填された樹脂材料を第1絶縁層14Aおよび第2絶縁層14Bの材料として採用すると、これらの樹脂層の熱抵抗が低減される。フィラーの材料としてはシリコン酸化物やシリコン窒化物を採用することができる。これらのフィラーが第1絶縁層14Aおよび第2絶縁層14Bに混入されることにより、絶縁層の熱膨張係数が金属コア層11に接近して、温度変化が作用した際の多層基板10全体の反りが抑制される。
第1配線層16Aは、第1絶縁層14Aの上面に形成された配線層であり、第1絶縁層14Aに貼着された導電膜またはメッキ膜を選択的にエッチングして形成される。厚みが5μm以上15μm以下程度の薄い導電膜等をエッチングして形成されるため、第1配線層16Aは微細化が可能であり、その配線幅は例えば20μm以上50μm以下に細くすることができる。また、第1配線層16Aは、第1絶縁層14Aを貫通して設けた接続部31を経由して、金属コア層11と電気的に接続される。
ここで、第1配線層16A等の各配線層はエッチング以外の方法で形成することも可能であり、例えばメッキレジストを用いたメッキ処理(電解メッキ処理または無電解メッキ処理)で各配線層を形成することも出来る。
第2配線層16Bは、第2絶縁層14Bの下面に形成された配線層であり、上記した第1配線層16Aと同様の構成である。また、第2配線層16Bは、第2絶縁層14Bを貫通して設けた接続部33を介して、金属コア層11の下面と導通している。
接続部31および接続部33は、絶縁層を除去して設けた貫通孔に形成されたメッキ膜等の導電材料から成り、各配線層と金属コア層11とを接続する働きを有する。ここでは、第1絶縁層14Aを貫通して設けた接続部31により第1配線層16Aと金属コア層11とが接続される。また、第2絶縁層14Bを貫通して設けた接続部33により、第2配線層16Bと金属コア層11とが接続される。ここで、各層間接続部は、電気信号が通過する経路して機能しても良いし、電気信号が通過しない所謂ダミーのものでも良い。接続部31等が電気信号を通過させないものであっても、熱が通過するサーマルビアホールとして用いることができる。
第1配線層16Aの上面には第3絶縁層14Cを介して第3配線層16Cが積層されている。第3絶縁層14Cおよび第3配線層16Cの詳細は、上記した第1絶縁層14Aおよび第1配線層16Aと同様である。更に、第3絶縁層14Cを貫通する接続部17を経由して、第3配線層16Cと第1配線層16Aとが所定箇所にて電気的に接続される。
第2配線層16Bの下面には、第4絶縁層14Dを介して第4配線層16Dが形成される。第4絶縁層14Dおよび第4配線層16Dの詳細は、上記した第2絶縁層14Bおよび第2配線層16Bと同様である。また、第4絶縁層14Dを貫通して形成された接続部23を経由して、第2配線層16Bと第4配線層16Dが電気的に接続される。
本形態では、ユニット12の近傍に、位置確認を行う際の基準となる確認孔28を設けている。具体的には、この確認孔28は、金属コア層11および各絶縁層を部分的に貫通して設けられており、上記した各配線層および各接続部は、確認孔28の位置を基準として形成されている。
図1(B)を参照して、確認孔28は、金属コア層11、第1絶縁層14A−第4絶縁層14Dを貫通して形成されている。確認孔28は、先ず両主面から行われるエッチング加工により金属コア層11に貫通孔を設け、この貫通孔を埋める各絶縁層の絶縁材料をレーザーで除去することにより形成される。
確認孔28側壁の中央部付近では、金属コア層11の側壁が湾曲して内側に突出する突出部15が設けられている。即ち、この部分では、確認孔28が括れた状態となっている。確認孔28を位置決めの基準とする際には、確認孔28の上下端部の位置を基準としても良いし、内側に突出する突出部15の位置を基準にしても良い。両者共に平面視では円形であるので、外周端部の3点の位置から中心部を容易に算出できる。
この様な形状の突出部15が形成される原因は、金属コア層11の上面および下面からウェットエッチングを行うことにより、金属コア層11を貫通する確認孔28を設けるからである。
ここでは、確認孔28の内壁は、銅等から成る金属膜13により被覆されている。この金属膜13は、接続部31、17と同時に形成されるメッキ膜であり、確認孔28の内壁にほぼ均等な厚さで成膜されている。従って、金属膜13により確認孔28が被覆されても、金属膜13から成る確認孔28の外周形状は、平面視で元の円形形状を保持する。なお、確認孔28の内壁は必ずしも金属膜13により被覆される必要はなく、金属コア層11の材料が確認孔28に露出しても良い。この様な状態でも、確認孔28の位置や形状を正確に計測できる。また、図示されている確認孔28の平面視での形状は円形であるが、四角形等の多角形や楕円形等の形状が採用されても良い。
ここで、図1を参照すると、確認孔28はユニット12の各隅部に接近して4つが設けられているが、確認孔28の個数及び場所は任意である。即ち、確認孔28の個数は4つ以外(例えば2つ)でも良いし、ユニット12の角部以外の領域に確認孔28が配置されても良い。
本形態の多層基板10では、金属コア層11および各絶縁層を貫通する確認孔28を、ユニット12の近傍に設けている。この様にすることで、この確認孔28の位置を基準として、各ユニット12の第3配線層16Cに、半導体素子等の回路素子を実装することが可能となる。従って、各ユニット12に対して回路素子を精度良く固着することが出来る。更には、この確認孔28の位置を基準として、各ユニット12を多層基板10から分離することで、ユニット12の外形形状の精度が向上される。更にまた、第3配線層16Cをソルダーレジストで被覆して、回路素子と接続される第3配線層16Cを露出させるために開口部を設ける際に、確認孔28を基準に開口部を設けても良い。この様にすれば、ソルダーレジストの開口部を精度良く形成できる。
図2から図10を参照して、上記した構成の多層基板の製造方法を説明する。
図2を参照して先ず、金属コア層11を貫通する孔を設ける。図2(A)は本工程を示す平面図であり、図2(B)は図2(A)のB−B’線での断面図である。
図2(A)を参照して、本工程では複数のユニット12が形成可能な大判基板サイズの金属コア層11が用意される。金属コア層11の材料としては、上記したように厚みが100μm以上200μm以下の銅またはアルミニウム等の金属から成る。金属コア層11の材料としてアルミニウムが採用された場合は、その表面に酸化膜(アルマイト膜)を形成して機械的強度を向上させても良い。
図2(B)を参照して、本工程では、ウェットエッチングにより金属コア層11を貫通する孔(確認孔28、貫通孔21)を設ける。確認孔28は後の工程にて各配線層を形成する際の基準として用いられる。貫通孔21の内部には、金属コア層11の上面に積層される配線層と、金属コア層11の下面に積層される配線層とを接続する接続部が形成される。
具体的な製造方法としては、確認孔28および貫通孔21が設けられる領域を除外して、金属コア層11の上面および下面をエッチング用のレジスト18により被覆する。この状態で、塩化鉄等の溶液に金属コア層11を浸漬することにより、レジスト18から露出する金属コア層11を溶融して、確認孔28および貫通孔21を形成する。ウェットエッチングは等方性で進行するので、確認孔28の内壁はストレートな形状ではなく、確認孔28の中央部付近には内側に突出する突出部15が設けられる。本工程が終了した後は、レジスト18は剥離されて除去される。
また、図2(A)を参照すると、本工程で形成される突出部15の平面視での形状は円形であるが、四角形等の多角形や楕円等でも良い。
図3を参照して、次に、金属コア層11の上面および下面に絶縁層を介して導電膜を積層することにより積層シート27を形成する。図3(A)は本工程を示す平面図であり、図3(B)は断面図である。図3(A)には確認孔28が示されているが、実際には確認孔28は導電膜により被覆された状態となる。
図3(B)を参照して、具体的には、金属コア層11の上面に、第1絶縁層14Aを介して第1導電膜20を積層する。ここで、第1導電膜20は、厚みが5μm以上15μm以下程度の銅等の金属膜から成る。第1導電膜20は圧延金属でも良いし、電解メッキまたは無電解メッキにより成膜されるメッキ膜でも良い。更には、圧延金属の上面にメッキ膜が成膜された金属膜が第1導電膜20として採用されても良い。
第1絶縁層14Aはフィラーが混入された樹脂材料からなり、金属コア層11の上面を第1絶縁層14Aが被覆する厚みは、例えば50μm以上100μm以下である。第1絶縁層14Aを構成する樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂や、ポリエチレン樹脂等の熱可塑性樹脂を採用することができる。更に、第1絶縁層14Aに混入されるフィラーの材料としては、粒状又は繊維状のシリコン酸化物やシリコン窒化物が採用される。
金属コア層11の下面を被覆する第2絶縁層14Bおよび第2導電膜22は、第1絶縁層14Aおよび第1導電膜20と同様である。
本工程の積層は、Bステージ状態の第1絶縁層14Aおよび第2絶縁層14Bを用意し、これらを真空プレスで金属コア層11の両主面に密着させることで行うことが出来る。ここで、両絶縁層は導電膜に貼着された状態で供給されても良いし、液状の状態で金属コア層11の主面に塗布された後に加熱硬化されても良い。また、本工程では、両絶縁層として、ガラス繊維にエポキシ樹脂を含浸させたプリプレグを採用することができる。
更に本工程では、第1絶縁層14Aおよび第2絶縁層14Bを構成する絶縁材料が、確認孔28および貫通孔21に充填される。確認孔28に充填された樹脂材料は、確認孔28の位置認識を行うために後の工程にて除去される。更に、貫通孔21に充填された樹脂材料の内部には、金属コア層11の上面に形成される配線層と、金属コア層11の下面に形成される配線層とを接続させる接続部が後の工程にて形成される。
図4を参照して、次に、上記工程にて確認孔28に充填された樹脂材料を除去し、確認孔28を外部に露出させて上下両方向から視覚的に認識可能な状態とする。図4の各図は本工程を示す断面図であり、確認孔28の部分を拡大して示している。
図4(A)を参照して、先ず、第1導電膜20および第2導電膜22の表面を、エッチング用のレジスト19により被覆する。そして、レジスト19に対して露光現像処理を行うことにより、本工程にて絶縁材料が除去される領域に対応する部分のレジスト19が除去され、この除去された領域から第1導電膜20および第2導電膜22が露出する。更に、この状態でウェットエッチングを行うことにより、レジスト19に被覆されていない領域の第1導電膜20および第2導電膜22が除去されて開口部が形成される。
ここで、各導電膜に設けられる開口部は、確認孔28よりも大きく除去される。この様にすることで、本工程での積層シートの位置合わせの精度が高くなくても、次に述べるレーザー照射により確認孔28を確実に除去出来る。具体的には、確認孔28の幅が例えば0.4mmであれば、開口部38の幅は例えば0.6mm程度となる。
図4(B)を参照して、次に、上記のように除去することで形成された開口部38にレーザーを照射し、確認孔28に充填された樹脂材料を蒸発させて除去する。同様に、下方からもレーザー照射を行い、確認孔28に充填された樹脂材料を除去する。
図4(C)を参照して、レーザー照射により樹脂材料が除去されることにより、確認孔28に面する金属コア層11の側面が露出する。また、確認孔28よりも大きい開口部38をマスクとしてレーザー照射が行われるので、確認孔28の周辺部の金属コア層11の上面および下面も露出している。
ここで、本工程で露出する金属コア層11の表面には、レーザー照射により生成された樹脂の残渣が付着しており、このままの状態では確認孔28の形状を正確に計測できない。従って、サンドブラスト等の浄化手段により、露出する金属コア層11の表面に付着した残渣を剥離して除去し、確認孔28の平面視での形状を真円に近づける。
図5を参照して、次に、第1導電膜20および第2導電膜22と金属コア層11とを、所定位置で絶縁層を貫通して接続する接続部を形成する。図5(A)は本工程を示す断面図であり、図5(B)は確認孔28を用いた位置合わせを説明する図であり、図5(C)から図5(E)は本工程を順に示す断面図である。
接続部の概略的な製造方法としては、所定箇所の導電膜および絶縁層を除去して金属コア層11の表面を露出させる貫通孔を形成し、この貫通孔に接続部となるメッキ膜を成膜している。
また、本工程で同時に、金属コアの貫通孔21の内部に接続部25(図5(E)参照)を形成することも出来る。この詳細は後述する。
具体的には、図5(A)を参照して、先ず、第1絶縁層14Aおよび第2絶縁層14Bの表面を、エッチング用のレジスト35により被覆する。そして、露光マスク70を用いてレジスト35の露光を行う。露光マスク70は、ガラス等の透明性を有する基材の表面に遮光パターン68を備える。遮光パターン68の形状は、形成予定の接続部と逆転したパターン形状を有する。従って、露光マスク70を経由して上方から光線66を照射した後に現像処理を行うと、光線66が照射された部分のレジスト35が剥離され、他の部分のレジスト35は残存する。
本工程のレジスト35の露光現像処理により、形成される接続部の位置が決定されるので、露光マスク70と積層シート27との位置合わせは重要である。本形態では、確認孔28の位置を基準として、露光マスク70と積層シート27との位置合わせを行い、接続部を精度良く形成している。
図5(B)を参照して、本形態では、露光マスク70と積層シート27との位置合わせは、確認孔28の中心点を基準として行う。具体的には、CCDカメラ等の撮像手段を用いて上方から確認孔28を撮影して画像化する。この図では、画像化した状態の確認孔28を示している。そして、確認孔28の外周部にて任意の3点の計測を行い、それらの位置を特定する。ここでは、第1計測点K1、第2計測点K2、第3計測点K3の計測を行い、それらの平面的な座標を特定する。更に、これらの点の座標値から、幾何学の定理により、確認孔28の中心点Cの座標を算出する。確認孔28の平面的形状は円形であるので、中心点Cの座標の算出は容易に行える。更に、中心点Cを基準として、露光マスク70と積層シート27との位置合わせを行う。
積層シート27と露光マスク70とを位置合わせする具体的手法の一例としては、先ず、露光マスク70に、確認孔28の位置に対応する認識マークを設ける。そして、露光マスク70の認識マークと確認孔28の中心部とが平面視で一致するように、露光マスク70と積層シート27との相対的な位置を調整する。この様にすることで、露光マスク70を用いて、積層シート27の所定箇所に光線66を照射させることが可能となる。本形態では、確認孔28を用いたこの様な位置合わせをユニット毎に行っている。
ここで、確認孔28の中心点を算出する際には、確認孔28の上端部の外縁を計測してから算出しても良いし、確認孔28の中間部に設けた突出部15(図5(A)参照)の外縁を計測してから算出しても良い。確認孔28の上端部にて外縁を計測する場合は、図5(B)に示す実線が外縁として撮影される。また、確認孔28の突出部15を外縁として計測する場合は、同図に示す点線が外縁として撮影され、この点線上の3点を計測してこれらの点の座標から中心点の座標が算出される。
上記と同様に、第2導電膜22を被覆するレジスト35も除去される。そして、この際にも、確認孔28の下端外周部または突出部15の位置から計測される中心点の位置を基準として、積層シート27と露光マスク70との位置合わせが行われる。
ここで、確認孔28の中心部座標を求める際に、突出部15の先端部の位置を参照するようにすると、積層シート27の位置を上方から計測する際にも、下方から計測する際にも同一の箇所を参照することとなる。従って、金属コア層11の上面に形成される接続部および配線層と、金属コア層11の下面に形成される接続部および配線層との位置精度が更に向上する。
図5(C)を参照して、上記のように現像されたレジスト35を介して、第1導電膜20および第2導電膜22をエッチングする。このことにより、後に接続部が形成される部分の第1導電膜20および第2導電膜22が除去される。
図5(D)を参照して、次に、第1導電膜20が除去された開口部にレーザーを照射することにより、第1絶縁層14Aを除去して貫通孔39を形成する。貫通孔39の底面には金属コア層11が露出している。同様に、第2導電膜22の露出部分を介してレーザーを照射することにより、第2絶縁層14Bを除去して貫通孔41を設ける。貫通孔41には金属コア層11の下面が露出している。更に、本工程にて両貫通孔39、41の底部に樹脂の残渣が付着している場合は、デスミア処理により残渣を除去する。
図5(E)を参照して、次に、メッキ処理を施すことにより、接続部31、33を形成する。具体的には、図5(D)に示す貫通孔39、41を含む全面に、メッキ膜を形成することで、接続部31、33を形成する。このメッキ膜は無電解メッキと電解メッキの両方で形成され、ここでは、無電解メッキにより約2μmの銅を、貫通孔39、41を含む第1導電膜20および第2導電膜22の全面に形成する。更に、この両導電膜を電極にして電解メッキを行い、厚さが約20μmの銅から成るメッキ膜を形成する。これにより貫通孔39、41は銅で埋め込まれ、接続部31、33が形成される。なお、フィリングメッキを行うと、貫通孔のみを選択的に埋め込むことも可能である。またメッキ膜の材料は、ここでは銅を採用したが、Au、Ag、Pd等を採用しても良い。
更に本工程では、確認孔28の内壁にもメッキ膜から成る金属膜43が成膜される。この金属膜43が形成されることにより、確認孔28の開口径は縮小される。しかしながら、形成される金属膜は一様の厚みを備えているので、確認孔28の平面視での形状は円形が保持され、中心点の位置は変動しない。
更に本工程では、金属コア層11に設けた貫通孔21を経由して第1導電膜20と第2導電膜22とを接続する接続部25も形成される。具体的には、図5(C)を参照して、金属コア層11を貫通して設けた貫通孔21の内側の領域にて、第1導電膜20および第2導電膜22を除去し、平面視で同じ箇所に開口部を設ける。更に、図5(D)を参照して、この開口部をマスクとしてレーザー照射を行うことにより、貫通孔37の内部に充填された樹脂材料を貫通する貫通孔37を設ける。次に、図5(E)を参照して、貫通孔37の内壁にメッキ膜から成る接続部25が成膜され、この接続部25により第1導電膜20と第2導電膜22が接続される。
ここで、上記説明では、接続部の為の貫通孔39、41を形成するために、エッチングおよびレーザー照射を用いたが、レーザー照射のみにより所定箇所の導電膜および絶縁層を一括して除去することで貫通孔39、41を形成することも可能である。この場合は、上記と同様に、確認孔28の中心を基準として、レーザー照射器と積層シート27との位置合わせを行った後に、両者をレーザー照射を行う。
図6を参照して、次に、第1導電膜20および第2導電膜22をパターニングすることにより、第1配線層16Aおよび第2配線層16Bを形成する。図6(A)および図6(C)は本工程を示す断面図であり、図6(B)は確認孔28を用いた位置合わせを示す平面図である。
本工程でも、上記と同様に確認孔28の中心を基準として各配線層のパターニングを行っているので、形成される配線層同士の位置精度が高い。更には、先工程にて形成された接続部と、本工程にて形成される配線層との位置精度も非常に高い。
図6(A)を参照して、先ず、第1導電膜20および第2導電膜22の表面をエッチング用のレジスト64により被覆する。そして、遮光パターン68が設けられた露光マスク70を用いて、レジスト64に光線66を照射して、レジスト64の露光及び現像を行う。
本工程でも、確認孔28の中心部を基準として、露光マスク70と積層シート27とを位置合わせする。具体的には、図6(B)を参照して、先工程にて形成された確認孔28を被覆する金属膜43の内壁で、3つの計測点(第1計測点K1、第2計測点K2および第3計測点K3)の座標を計測する。そして、これらの計測点から中心点Cの座標を算出し、この中心点Cの座標を基準として積層シート27と露光マスク70とを位置合わせしている。このとき、確認孔28の上端部周辺に計測点を配置しても良いし、突出部15の先端部に計測点を配置しても良い。
上記したように、確認孔28の内壁に成膜される金属膜43の厚みは均一であるので、金属膜43の内側端部に配置された計測点から算出される中心点Cの位置は、図5(B)を参照して説明した場合(金属膜が存在しない場合)の中心点Cの位置と殆ど同一となる。
図6(C)を参照して、次に、露光現像されたレジスト64をマスクとして、第1導電膜20および第2導電膜22をウェットエッチングすることにより、第1配線層16Aおよび第2配線層16Bを形成する。
更に、第2導電膜22を被覆するレジスト64に対しても同様に、露光マスク70を用いた露光現像処理を、確認孔28の中心部を基準として行う。更に、パターニングされたレジスト64をマスクとしてエッチング処理を行うことにより、第2配線層16Bが形成される。
本工程のエッチングにより、確認孔28の内壁を被覆する金属膜43も一様にエッチングされ薄くなる。例えば、本工程のエッチングにより金属膜43の厚みは10μmから5μm程度に薄くなる。または、本工程のエッチングにより、金属膜43が全て除去されても良い。この様にエッチングにより金属膜43が薄型化されなければ、複数回行われるメッキ膜形成工程により金属膜43が厚くなり、確認孔28が金属膜43により埋め込まれてしまう恐れがある。また、埋め込まれないとしても、厚く形成される金属膜43の厚みが不均一となり、金属膜43の内側端部の位置から算出される中心点Cの座標値が本来の値からずれる恐れもある。本形態では、金属膜43を均一にエッチングして薄型化することにより、金属膜43が過度に厚くなることによるこの様な問題を緩和している。
本工程が終了した後は、レジスト64は剥離されて除去される。
図7を参照して、次に、第3導電膜24および第4導電膜26を、絶縁層を介して更に積層させる。図7の各図は本工程を示す断面図である。
図7(A)を参照して、第1配線層16Aの上面に、第3絶縁層14Cを介して第3導電膜24を積層させる。第3絶縁層14Cおよび第3導電膜24の詳細は、図3(B)を参照して説明した第1絶縁層14Aおよび第1導電膜20と同様でよい。
更に、第2配線層16Bの下面に、第4絶縁層14Dを介して第4導電膜26を積層させる。第4絶縁層14Dおよび第4導電膜26の詳細は、図3(B)を参照して説明した第2絶縁層14Bおよび第2導電膜22と同様でよい。
本工程では、第3絶縁層14Cおよび第4絶縁層14Dを構成する樹脂材料が確認孔28に充填される。
図7(B)を参照して、次に、確認孔28が形成された箇所に対応する部分の、第3導電膜24、第3絶縁層14C、第4絶縁層14Dおよび第4導電膜26を除去する。この除去方法は、図4で説明した方法と同様である。また、本工程の除去工程で各導電膜および各絶縁層の除去される部分は、確認孔28よりも大きくなる。この様にすることで、この除去工程における位置合わせが比較的ラフに行われても、確認孔28を確実に露出させることが出来る。
図8を参照して、次に、新たに形成された導電膜とその下層の配線層とを接続する接続部を形成する。図8(A)は本工程を示す断面図であり、図8(B)は確認孔28を上方から見た平面図であり、図8(D)および図8(D)は本工程を示す断面図である。尚、本工程での接続部の形成方法は、図5を参照して説明した接続部の形成方法と同様である。
図8(A)を参照して、先ず本工程では、第3導電膜24および第4導電膜26の表面をエッチング用のレジスト45により被覆する。更に、遮光パターン68が設けられた露光マスク70を介して、レジスト45に光線66を照射することにより、レジスト45の露光及び現像を行い、所望のパターン形状を得る。即ち、第1配線層16Aと第3導電膜24とを接続する接続部が形成される部分のレジスト45が除去される。
同様に、第4導電膜26を被覆するレジスト45についても、露光マスク70を用いた露光及び現像処理を行う。即ち、第2配線層16Bと第4導電膜26とを接続する接続部が形成される箇所のレジスト45が除去される。
図8(B)を参照して、本工程に於いても、円形を呈する確認孔28の外周部で3つの計測点(K1、K2、K3)の座標を計測し、これらの座標値から中心点Cの座標を算出している。そして、算出された確認孔28の中心点を基準として、露光マスク70と積層シート27との位置合わせを行っている。
ここで、確認孔28の内壁に図6に示す金属膜が成膜されていたとしても、この金属膜の膜圧は均等なので、この金属膜から成る確認孔28の周縁部から算出される中心点Cの座標値は殆ど変動しない。
図8(C)を参照して、次に、レジスト45(図8(A)参照)を介してウェットエッチングを行い、第3絶縁層14Cを部分的に第3導電膜24から露出させ、第4絶縁層14Dを部分的に第4導電膜26から露出させる。
更にこの状態で、第3導電膜24をマスクとしてレーザーを照射することにより、第3絶縁層14Cを除去して貫通孔47を形成する。貫通孔47の底部には第1配線層16Aが露出する。同様に、第4導電膜26をマスクとしてレーザーを照射することで、第4絶縁層14Dを除去して貫通孔53を形成する。貫通孔53の底部には第2配線層16Bが露出する。
図8(D)を参照して、次に、無電解メッキ処理および電解メッキ処理により、貫通孔47の内部に接続部17を形成し、貫通孔53の内部に接続部23を形成する。接続部17により第1配線層16Aと第3導電膜24とが所定箇所で電気的に接続される。接続部23により、第2配線層16Bと第4導電膜26とが所定箇所にて接続される。
更に本工程で、確認孔28の内壁にも、膜厚が均一のメッキ膜が再び成膜される。
図9を参照して、次に、第3導電膜24および第4導電膜26をパターニングすることにより、所定形状の第3配線層16Cおよび第4配線層16Dを形成する。図9(A)は本工程を示す断面図であり、図9(B)は位置合わせに用いる確認孔28を示す平面図であり、図9(C)は断面図である。ここで、本工程の配線層の形成方法は、図6に示した第1配線層16Aおよび第2配線層16Bの形成方法と同様である。
図9(A)を参照して、先ず、第3導電膜24および第4導電膜26をエッチング用のレジスト51により被覆する。そして、所定形状の遮光パターン68が設けられた露光マスク70を介して、上方から光線66をレジスト51に照射し、レジスト51の露光現像を行う。本工程に於いても、先工程と同様に、確認孔28の中心点を基準として、積層シート27と露光マスク70との位置合わせを行っている。
図9(B)を参照して、確認孔28の中心点Cの座標を算出方法は、図8(B)等を参照して説明した方法と同様であり、各計測点(K1、K2、K3)の座標から中心点Cの座標を算出している。また、確認孔28の内壁が金属膜43により被覆されていたとしても、金属膜43の膜厚は均一であり円形形状が保持されることから、中心点Cの座標は正確に算出される。
図9(C)を参照して、次に、露光現像されたレジスト51をマスクとして、第3導電膜24および第4導電膜26をウェットエッチングし、第3配線層16Cおよび第4配線層16Dを形成する。本工程が終了した後は、レジスト51は剥離される。
上記工程により、4層の多層配線が形成される。6層等の更なる多層配線構造が形成される場合は、図7から図9を参照して説明した方法により配線層を更に積層させる。
更に、最外層の第3配線層16Cおよび第4配線層16Dをソルダーレジストにより被覆しても良い。この場合は、先ず、第3配線層16Cおよび第4配線層16Dが全面的に被覆されるようにソルダーレジストを形成し、外部と接続される両配線層が露出するようにソルダーレジストを部分的に除去して開口部を設ける。この部分的な除去を行う際に、確認孔28の中心部を基準として用いても良い。
図10を参照して、次に、大判の多層基板10から各ユニット12を分離する。図10(A)は本工程を示す多層基板10の平面図であり、図10(B)は断面図である。尚、本工程は、各ユニットに図11に示すような回路素子を固着した後に行っても良い。
図10(A)を参照して、本工程では、各ユニット12の外周端部にて多層基板10を切断することにより、各ユニット12を個別に分離する。この分離は、レーザー照射、ダイシング加工、ルーター加工、プレス加工等により行うことが出来る。
図10(B)を参照して、本工程では、ユニット12の外周端部にて、金属コア層11および積層された各絶縁層を切断している。ここで、ユニット12の端部にて金属コア層11を除去した構成とすれば、ユニット12の端部には絶縁層等の絶縁材料のみが存在することとなり、本工程によるバリの発生が抑制される。更には、分離に用いられるカットソー等の摩耗も抑制される。
次に、図11(A)を参照して、上記工程により製造された多層基板56を用いた実装構造を説明する。多層基板56の表面には、半導体素子50がバンプ電極を介して実装されている。ここでは、半導体素子50はフェイスダウンで実装されているが、金属細線を用いた固着構造を採用することも出来る。チップ型素子48はチップ抵抗やチップコンデンサ等の受動素子であり、ロウ材52を介して多層基板56に固着されている。また必要により外部との接続手段であるリードまたはコネクタが実装されても良い。
図11(B)を参照して、多層基板を使った半導体パッケージを説明する。ここでは、多層基板56の表面に上述した半導体素子50等が実装され、半導体素子50等が封止されるように多層基板56の上面に封止樹脂54が形成されている。本発明の多層基板56は極めて薄型になっているので、このような多層基板を回路装置に適用させることで、薄型の回路装置を提供することが出来る。
ここで、図1を参照して、金属コア層11の一部分を四角形に除去して除去領域を設け、この除去領域に接続基板を配置しても良い。この場合は、多層の配線パターンを備えた接続基板が、金属コア層11の除去領域に配置されて絶縁層の樹脂材料により被覆される。更に、この接続基板の上面に配置されたパターンは、第1絶縁層14Aを貫通して第1配線層16Aと接続される。一方、接続基板の下面に配置されたパターンは、第2絶縁層14Bを貫通して第2配線層16Bと接続される。即ち、接続基板は、金属コア層11の上面に配置された配線層と、金属コア層11のした面に積層された配線層とを接続するための手段として機能する。このようにすることで、図5(E)に示した接続部25を排除して基板を構成することが可能と成る。
更にここで、金属コア層11の除去領域に、上記した接続基板を収納させる際には、図1(B)に示す確認孔28の位置を基準としても良い。この際には、例えば、上記した接続基板の上面に、例えば導電パターンの一部から成るマークを設ける。そして、接続基板を、金属コア層11の除去領域に収納させる際には、CCDカメラ等の撮像手段にて両者を上方から撮影しつつ位置認識を行う。そして、接続基板のマークと、金属コア層11の確認孔28とが所定の位置関係と成るように、両者の平面的な位置を調整する。この調整を行った後に、接続基板を金属コア層11の除去領域に収納する。このようにすることで、除去領域の内部の所定箇所に接続基板が収納され、基板を構成する各要素の相対的な位置精度が向上する。
10 多層基板
11 金属コア層
12 ユニット
13 金属膜
14A 第1絶縁層
14B 第2絶縁層
14C 第3絶縁層
14D 第4絶縁層
15 突出部
16A 第1配線層
16B 第2配線層
16C 第3配線層
16D 第4配線層
17 接続部
18 レジスト
19 レジスト
20 第1導電膜
21 貫通孔
22 第2導電膜
23 接続部
24 第3導電膜
25 接続部
26 第4導電膜
27 積層シート
28 確認孔
31 接続部
33 接続部
35 レジスト
37 貫通孔
38 開口部
39 貫通孔
41 貫通孔
43 金属膜
45 レジスト
47 貫通孔
48 チップ型素子
50 半導体素子
51 レジスト
52 ロウ材
53 貫通孔
54 封止樹脂
56 多層基板
64 レジスト
66 光線
68 遮光パターン
70 露光マスク

Claims (15)

  1. 金属コア層と、
    絶縁層を介して前記金属コア層の一主面および他主面に積層された配線層と、
    前記金属コア層を貫通して設けられると共に、前記一主面側および前記他主面側から確認可能な確認孔と、を備えることを特徴とする多層基板。
  2. 前記確認孔に面する前記金属コア層の内壁の中間部には、内側に突出する突出部が設けられることを特徴とする請求項1に記載の多層基板。
  3. 前記確認孔に面する前記金属コア層および前記絶縁層は、金属膜により被覆されることを特徴とする請求項2に記載の多層基板。
  4. 前記金属コア層および前記配線層から構成されるユニットを複数個備え、
    前記確認孔は、前記ユニット毎の近傍に設けられることを特徴とする請求項3に記載の多層基板。
  5. 1つの前記ユニットに対して複数個の前記確認孔が設けられることを特徴とする請求項4に記載の多層基板。
  6. 前記確認孔の平面視での形状は円形であることを特徴とする請求項5に記載の多層基板。
  7. 前記金属コア層の一主面に積層された前記配線層と、前記金属コア層の他主面に積層された前記配線層とは、同一の前記確認孔を基準として形成されることを特徴とする請求項6に記載の多層基板。
  8. 前記配線層同士を前記絶縁層を貫通して接続する接続部を更に備え、
    前記接続部は前記確認孔を基準として形成されることを特徴とする請求項7に記載の多層基板。
  9. 前記確認孔は、前記金属コア層の両主面からエッチングを行うことにより形成されることを特徴とする請求項8に記載の多層基板。
  10. 金属コア層を貫通する確認孔を設ける工程と、
    前記金属コア層の一主面および他主面に絶縁層を介して配線層を積層する工程と、を備え、
    前記配線層を積層する工程では、同一の前記確認孔を基準として、前記金属コア層の一主面に前記配線層を形成すると共に、前記金属コア層の他主面に前記配線層を形成することを形成することを特徴とする多層基板の製造方法。
  11. 前記積層する工程では、前記確認孔に充填された前記両絶縁層の絶縁材料を除去して前記確認孔の内壁を露出させた後に、前記確認孔の位置を認識することを特徴とする請求項10に記載の多層基板の製造方法。
  12. 前記確認孔の位置を認識する際には、前記確認孔の端部または内側に突出する突出部の位置を認識することを特徴とする請求項11に記載の多層基板の製造方法。
  13. 確認孔の位置を認識する際には、前記確認孔の内壁は金属膜により被覆されることを特徴とする請求項12に記載の多層基板の製造方法。
  14. 前記確認孔の位置を認識する際には、前記確認孔の外縁にて複数箇所の座標を計測し、前記座標から算出される前記確認孔の中心点を認識することを特徴とする請求項13に記載の多層基板の製造方法。
  15. 前記金属膜は、前記絶縁層を貫通して形成される接続部を設ける際に前記確認孔の内壁に成膜され、
    前記配線層をエッチングにより形成する工程では、前記確認孔の内壁を被覆する前記金属膜は前記エッチングにより薄くされることを特徴とする請求項14に記載の多層基板の製造方法。
JP2010036238A 2010-02-22 2010-02-22 多層基板およびその製造方法 Ceased JP2011171658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010036238A JP2011171658A (ja) 2010-02-22 2010-02-22 多層基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010036238A JP2011171658A (ja) 2010-02-22 2010-02-22 多層基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011171658A true JP2011171658A (ja) 2011-09-01

Family

ID=44685430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010036238A Ceased JP2011171658A (ja) 2010-02-22 2010-02-22 多層基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2011171658A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2015222776A (ja) * 2014-05-23 2015-12-10 イビデン株式会社 プリント配線板、プリント配線板の製造方法
WO2017111125A1 (ja) * 2015-12-25 2017-06-29 太陽誘電株式会社 プリント配線板、及びカメラモジュール
JP2019033223A (ja) * 2017-08-09 2019-02-28 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
WO2022244305A1 (ja) * 2021-05-17 2022-11-24 日東電工株式会社 配線回路基板集合体シートの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6239096A (ja) * 1985-08-14 1987-02-20 松下電工株式会社 金属ベ−スプリント配線板の製造方法
JP2005050981A (ja) * 2003-07-31 2005-02-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
WO2005086553A1 (ja) * 2004-03-03 2005-09-15 Sanyo Electric Co., Ltd. 多層基板の製造方法
JP2005311076A (ja) * 2004-04-21 2005-11-04 Sanyo Electric Co Ltd 多層基板の製造方法
JP2009239105A (ja) * 2008-03-27 2009-10-15 Toppan Printing Co Ltd 多層回路基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6239096A (ja) * 1985-08-14 1987-02-20 松下電工株式会社 金属ベ−スプリント配線板の製造方法
JP2005050981A (ja) * 2003-07-31 2005-02-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
WO2005086553A1 (ja) * 2004-03-03 2005-09-15 Sanyo Electric Co., Ltd. 多層基板の製造方法
JP2005311076A (ja) * 2004-04-21 2005-11-04 Sanyo Electric Co Ltd 多層基板の製造方法
JP2009239105A (ja) * 2008-03-27 2009-10-15 Toppan Printing Co Ltd 多層回路基板の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
CN103796451A (zh) * 2012-10-26 2014-05-14 揖斐电株式会社 印刷布线板及印刷布线板的制造方法
JP2015222776A (ja) * 2014-05-23 2015-12-10 イビデン株式会社 プリント配線板、プリント配線板の製造方法
WO2017111125A1 (ja) * 2015-12-25 2017-06-29 太陽誘電株式会社 プリント配線板、及びカメラモジュール
JP2017204650A (ja) * 2015-12-25 2017-11-16 太陽誘電株式会社 プリント配線板、及びカメラモジュール
CN108432352A (zh) * 2015-12-25 2018-08-21 太阳诱电株式会社 印刷布线板和摄像组件
CN108432352B (zh) * 2015-12-25 2019-11-26 太阳诱电株式会社 印刷布线板和摄像组件
US10674601B2 (en) 2015-12-25 2020-06-02 Taiyo Yuden Co., Ltd. Printed wiring board and camera module
JP2019033223A (ja) * 2017-08-09 2019-02-28 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
WO2022244305A1 (ja) * 2021-05-17 2022-11-24 日東電工株式会社 配線回路基板集合体シートの製造方法
JP2022176628A (ja) * 2021-05-17 2022-11-30 日東電工株式会社 配線回路基板集合体シートの製造方法
JP7186824B2 (ja) 2021-05-17 2022-12-09 日東電工株式会社 配線回路基板集合体シートの製造方法

Similar Documents

Publication Publication Date Title
JP5078687B2 (ja) 多層配線基板の製造方法
TWI694612B (zh) 半導體模組
JP4950693B2 (ja) 電子部品内蔵型配線基板及びその実装部品
JP4767163B2 (ja) 多層基板の製造方法
CN109788666B (zh) 线路基板及其制作方法
JP2011171658A (ja) 多層基板およびその製造方法
JP5148334B2 (ja) 多層配線基板の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP4502697B2 (ja) 多層基板の製造方法、多層基板および回路装置
JP2017228724A (ja) プリント配線板の製造方法および電子デバイスの製造方法、ならびに、プリント配線板および電子デバイス
JP2018032661A (ja) プリント配線板およびその製造方法
JP2005150344A (ja) 半導体装置およびその製造方法
JP5075424B2 (ja) 電子部品内蔵型配線基板の製造方法
TWI599283B (zh) 印刷電路板及其製作方法
JP6342698B2 (ja) 配線基板、及び配線基板の製造方法
JP4508712B2 (ja) 多層基板の製造方法、多層基板および回路装置。
JP4974516B2 (ja) 多層基板の製造方法
JP4977169B2 (ja) 半導体装置およびその製造方法
CN111385971A (zh) 电路基板及其制造方法
JP5501204B2 (ja) 支持基板、該支持基板の製造方法及び多層配線基板の製造方法
JP4341484B2 (ja) 半導体装置およびその製造方法
JP2017174952A (ja) プリント配線板およびプリント配線板の製造方法
JP2018164023A (ja) キャビティ付き配線板およびその製造方法
JP2005191157A (ja) 半導体装置およびその製造方法
TW202203385A (zh) 具有腔部之電路基板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130626

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131211

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140106

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140314

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20140826