JP7186824B2 - 配線回路基板集合体シートの製造方法 - Google Patents

配線回路基板集合体シートの製造方法 Download PDF

Info

Publication number
JP7186824B2
JP7186824B2 JP2021083154A JP2021083154A JP7186824B2 JP 7186824 B2 JP7186824 B2 JP 7186824B2 JP 2021083154 A JP2021083154 A JP 2021083154A JP 2021083154 A JP2021083154 A JP 2021083154A JP 7186824 B2 JP7186824 B2 JP 7186824B2
Authority
JP
Japan
Prior art keywords
circuit board
board assembly
assembly sheet
mark
marks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021083154A
Other languages
English (en)
Other versions
JP2022176628A (ja
Inventor
優作 玉木
理人 福島
鉄平 新納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2021083154A priority Critical patent/JP7186824B2/ja
Priority to PCT/JP2022/002118 priority patent/WO2022244305A1/ja
Priority to CN202280035468.7A priority patent/CN117322142A/zh
Priority to TW111103149A priority patent/TW202247718A/zh
Publication of JP2022176628A publication Critical patent/JP2022176628A/ja
Application granted granted Critical
Publication of JP7186824B2 publication Critical patent/JP7186824B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

本発明は、配線回路基板集合体シートの製造方法に関する。
従来、配線回路基板には、種々のマークが付される。より具体的には、配線回路基板には、例えば、アライメントマークが付される場合がある。アライメントマークは、例えば、配線回路基板の製造時において、露光処理用フォトマスクの位置合わせの基準として使用される。
より具体的には、フレキシブル回路基板の製造において、金属薄板にアライメントマークとしての貫通孔を形成することが知られている。すなわち、フレキシブル回路基板の製造では、貫通孔を基準とした露光によって、任意の位置にレジスト層が形成される。そして、レジスト層の開口部に、Cu層などが形成される(例えば、特許文献1参照。)。
また、配線回路基板には、例えば、トレースマークが付される場合がある。トレースマークは、配線回路基板のトレーサビリティを確保するために形成される。
より具体的には、例えば、配線回路基板の製造において、金属支持層の上面に、ベース絶縁層、導体層およびカバー絶縁層を順次積層し、その後、ベース絶縁層およびカバー絶縁層から露出する金属支持層の一部に、凹部からなるマークを形成することが、知られている(例えば、特許文献2(実施例1)参照。)。
特開2006-253253号公報 特開2011-124491号公報
しかし、配線回路基板の製造においては、絶縁層の形成において、樹脂のワニスが使用される場合がある。このような場合、特許文献1に記載されるように、金属薄板にアライメントマークとして貫通孔を形成すると、樹脂のワニスが貫通孔から溢れ、配線回路基板の歩留まりの低下を惹起する。すなわち、アライメントマークは、配線回路基板の生産性の向上のために付与されるが、そのマークが貫通孔であると、配線回路基板の生産性が低下する場合がある。
また、特許文献2に記載される配線回路基板の製造において、金属支持層の上面に、ベース絶縁層、導体層およびカバー絶縁層を積層し、その後、金属支持層にトレースマークを形成すると、製造後の配線回路基板について、トレーサビリティを確保できる。しかし、トレースマークが、製造後の製品に付与されると、製造途中の中間品を管理できず、配線回路基板の生産性を向上できない。
本発明は、製造途中におけるマークの機能を保持しつつ、生産性を向上できる配線回路基板集合体シートの製造方法である。
本発明[1]は、金属支持基板に、凹部からなるマークを形成するマーキング工程と、前記マーキング工程の後に、前記マークが形成された前記金属支持基板の厚み方向一方面に絶縁層を形成する絶縁層形成工程とを備える、配線回路基板集合体シートの製造方法を、含んでいる。
この配線回路基板集合体シートの製造方法では、マーキング工程において金属支持基板にマークが形成される。その後、金属支持基板の厚み方向一方面に、絶縁層が形成される。つまり、この配線回路基板集合体シートの製造方法では、絶縁層の形成前に、マークが形成される。
そのため、マーキング工程において、マークとしてトレースマークを形成すれば、製造途中の中間品のトレーサビリティを確保できる。
また、マーキング工程において、マークとしてアライメントマークを形成すれば、配線回路基板集合体シートを効率よく製造できる。
一方、絶縁層の形成前にマークが形成される場合、マークが貫通孔であると、絶縁層を形成するためのワニスが、貫通孔から溢れる場合がある。しかし、この配線回路基板集合体シートの製造方法では、マークが凹部からなる。そのため、ワニスが溢れることを抑制でき、配線回路基板集合体シート1の歩留まりを向上できる。
その結果、この配線回路基板集合体シートの製造方法によれば、製造途中におけるマークの機能を保持しつつ、配線回路基板集合体シートの生産性の向上を図ることができる。
本発明[2]は、前記マークが、トレースマークを含む、上記[1]に記載の配線回路基板集合体シートの製造方法を、含んでいる。
この配線回路基板集合体シートの製造方法では、マーキング工程において、トレースマークが形成されるため、配線回路基板集合体シートの製造途中において、トレーサビリティを確保できる。
本発明[3]は、前記マークが、アライメントマークを含む、上記[1]または[2]に記載の配線回路基板集合体シートの製造方法を、含んでいる。
この配線回路基板集合体シートの製造方法では、マーキング工程において、アライメントマークが形成されるため、配線回路基板集合体シートを効率よく製造できる。
本発明[4]は、前記マークが、トレースマークおよびアライメントマークを含み、前記マーキング工程において、トレースマークおよびアライメントマークを同時に形成する、上記[1]に記載の配線回路基板集合体シートの製造方法を、含んでいる。
この配線回路基板集合体シートの製造方法では、マーキング工程において、トレースマークが形成されるため、配線回路基板集合体シートの製造途中においてトレーサビリティを確保できる。また、マーキング工程において、アライメントマークが形成されるため、配線回路基板集合体シートの歩留まりを向上できる。そして、トレースマークおよびアライメントマークが同時に形成されるため、配線回路基板集合体シートの生産性のより一層の向上を図ることができる。
本発明[5]は、前記絶縁層形成工程において、前記アライメントマークを基準として、前記絶縁層を位置合わせする、上記[3]または[4]に記載の配線回路基板集合体シートの製造方法を、含んでいる。
この配線回路基板集合体シートの製造方法では、マーキング工程で形成されたアライメントマークを基準として、絶縁層が位置合わせされるため、配線回路基板集合体シートの生産性に優れる。
本発明[6]は、前記凹部を、レーザーにより形成する、上記[1]~[5]のいずれか一項に記載の配線回路基板集合体シートの製造方法を、含んでいる。
この配線回路基板集合体シートの製造方法では、凹部がレーザーにより形成されるため、この配線回路基板集合体シートの製造方法は、配線回路基板集合体シートの生産性に優れる。
本発明[7]は、前記マーキング工程の前に、前記マークが形成される領域およびその周囲を表面平滑処理する、上記[1]~[6]のいずれか一項に記載の配線回路基板集合体シートの製造方法を、含んでいる。
この配線回路基板集合体シートの製造方法では、マークが形成される領域およびその周囲が表面平滑処理されるため、マークの認識性の向上を図ることができる。
本発明の配線回路基板集合体シートの製造方法によれば、配線回路基板集合体シートの製造途中におけるマークの機能を保持しつつ、配線回路基板集合体シートの生産性の向上を図ることができる。
図1は、配線回路基板集合体シートの一実施形態の平面図を示す。 図2は、図1に示す配線回路基板集合体シートのA-A線断面図を示す。 図3は、図1に示す配線回路基板集合体シートの製造方法を示す工程図を示し、図3Aは、金属支持基板を準備する工程を示し、図3Bは、金属支持基板のマーク形成領域を表面平滑処理する工程を示し、図3Cは、金属支持基板のマーク形成領域にマークを形成する工程を示す。 図4は、図3に続いて配線回路基板集合体シートの製造方法を示す工程図を示し、図4Aは、金属支持基板の表面にベース絶縁層を形成する工程を示し、図4Bは、ベース絶縁層の表面に導体層を形成する工程を示し、図4Aは、導体層の上にカバー絶縁層を形成する工程を示す。
1.配線回路基板集合体シート
図1および図2において、配線回路基板集合体シート1は、長手方向に沿って延びる長尺シート形状を有する。配線回路基板集合体シート1は、長手方向に対して直交する幅方向において、所定長さを有する。配線回路基板集合体シート1は、長手方向および幅方向に直交する厚み方向に間隔を隔てて対向する一方面および他方面を有する。
以下において、配線回路基板集合体シート1が延びる長手方向を、第1方向と称する場合がある。また、配線回路基板集合体シート1の面方向において長手方向に直交する幅方向を、第2方向と称する場合がある。また、厚み方向一方面を、表面と称する場合がある。また、厚み方向他方面を、裏面と称する場合がある。
配線回路基板集合体シート1は、金属支持基板2を備えている。金属支持基板2は、配線回路基板集合体シート1と同一の平面視形状を有する。そして、配線回路基板集合体シート1は、複数の配線回路基板10を備えている。
金属支持基板2は、複数の配線回路基板10が形成される複数の回路形成領域2aと、回路形成領域2a以外のマージン領域2bとに区画される。
図1において、回路形成領域2aは、複数(図1では9つ)区画され、第1方向および第2方向において互いに所定間隔を隔てて並んでいる。各回路形成領域2aの周囲には、図示しない開口が形成されている。回路形成領域2aは、マージン領域2bに対して、図示しないジョイントによって連結されている。各回路形成領域2aは、平面視矩形状を有する。
マージン領域2bは、互いに隣り合う回路形成領域2aの間、および、複数の回路形成領域2aの外周(配線回路基板集合体シート1の周端縁)に区画されている。マージン領域2bには、詳しくは後述するように、マークCが形成される。
以下において、互いに隣り合う回路形成領域2aの間に区画されるマージン領域2bを、内側マージン領域2b-1とする。また、複数の回路形成領域2aの外周に区画されるマージン領域2bを、外側マージン領域2b-2とする。
金属支持基板2の材料としては、例えば、金属が挙げられる。金属としては、例えば、銅、銅合金およびステンレス合金が挙げられ、好ましくは、銅および銅合金が挙げられる。
金属支持基板2の寸法は、用途および目的に応じて適宜設定される。金属支持基板2の厚みは、例えば、10μm以上、好ましくは、20μm以上である。また、金属支持基板2の厚みは、例えば、500μm以下、好ましくは、250μm以下である。
2.配線回路基板
複数の配線回路基板10のそれぞれは、複数の回路形成領域2aのそれぞれに配置されている。これにより、複数の配線回路基板10は、第1方向および第2方向において互いに所定間隔を隔てて並んでいる。
配線回路基板10は、回路形成領域2aの金属支持基板2と、絶縁層の一例としてのベース絶縁層3と、導体層4と、カバー絶縁層5とを備える。
回路形成領域2aの金属支持基板2は、ベース絶縁層3、導体層4およびカバー絶縁層5を支持する。
ベース絶縁層3は、導体層4と回路形成領域2aとの絶縁を図る。ベース絶縁層3は、回路形成領域2aの表面に配置されている。ベース絶縁層3の材料としては、例えば、絶縁性樹脂が挙げられる。絶縁性樹脂としては、例えば、ポリイミドが挙げられる。ベース絶縁層3の厚みは、例えば、1μm以上、好ましくは、3μm以上である。また、ベース絶縁層3の厚みは、例えば、35μm以下である。
導体層4は、例えば、電気信号を伝送する。より具体的には、複数の導体層4が、ベース絶縁層3の表面に配置されている。各導体層4は、第2方向両端縁に配置される端子と、それら端子を接続する配線とを備える。複数の導体層4は、第1方向において、互いに間隔を隔てて配置される。
導体層4の材料としては、例えば、金属が挙げられる。金属としては、例えば、例えば、銅、銅合金およびステンレス合金が挙げられ、好ましくは、銅および銅合金が挙げられる。
導体層4の厚みは、例えば、1μm以上、好ましくは、3μm以上である。また、導体層4の厚みは、例えば、50μm以下、好ましくは、30μm以下である。また、導体層4の第1方向長さは、例えば、5μm以上、好ましくは、8μm以上である。また、導体層4の第1方向長さは、例えば、100μm以下、好ましくは、50μm以下である。また、隣接する導体層4間の間隔は、配線回路基板10の用途に応じて、適宜設定される。
カバー絶縁層5は、導体層4の表面を保護する。カバー絶縁層5は、ベース絶縁層3の表面に、導体層4を被覆するように、配置されている。より具体的には、カバー絶縁層5は、導体層4の表面および側面に接触している。また、カバー絶縁層5は、導体層4の周囲におけるベース絶縁層3の表面に接触している。カバー絶縁層5の材料としては、例えば、上記の絶縁性樹脂が挙げられる。また、導体層4の第2方向両端縁に配置される端子は、カバー絶縁層5から露出している。
カバー絶縁層5の厚みは、例えば、2μm以上、好ましくは、3μm以上である。また、カバー絶縁層5の厚みは、例えば、60μm以下、好ましくは、40μm以下である。
3.マーク
配線回路基板集合体シート1は、マークCを備えている。詳しくは、図1において、配線回路基板集合体シート1は、マークCとして、トレースマーク(追跡用識別マーク)C1、および、アライメントマーク(位置決め用マーク)C2を備えている。
トレースマークC1は、製品のトレーサビリティを確保するために使用される。トレースマークC1は、詳しくは後述するが、コードからなる。トレースマークC1は、金属支持基板2の外側マージン領域2b-2に配置される。
アライメントマークC2は、例えば、ベース絶縁層3、導体層4およびカバー絶縁層5の形成において、位置合わせの基準として使用される。アライメントマークC2は、詳しくは後述するが、幾何学形状を有する。アライメントマークC2は、金属支持基板2の外側マージン領域2b-2に配置される。
以下において、外側マージン領域2b-2のなかでも、マークCが形成される領域を、マーク形成領域Sと称する。図1では、マーク形成領域Sは、配線回路基板集合体シート1の角部の外側マージン領域2b-2に区画されている。マーク形成領域Sおよびその周囲は、マークCの認識性を向上させる観点から、表面平滑処理(後述)されている。
マークCは、マーク形成領域Sの金属支持基板2に形成される凹部9からなる。凹部9は、マーク形成領域Sの金属支持基板2を厚み方向に陥没する窪みである。換言すると、凹部9は、マーク形成領域Sの金属支持基板2の表面から下方に向かって凹む非貫通の穴である。なお、凹部9からなるマークCの形成方法について、詳しくは後述する。
4.配線回路基板集合体シートの製造方法
配線回路基板集合体シート1は、以下の方法によって、製造される。
すなわち、この方法では、まず、図3Aに示されるように、金属支持基板2を準備する(準備工程)。次いで、この方法では、図3Bに示されるように、金属支持基板2の表面において、後述するマーキング工程の前に、マーク形成領域Sおよびその周囲を、表面平滑処理する(表面平滑処理工程)。
表面平滑処理では、マーク形成領域Sおよびその周囲の表面粗さRaおよび最大高さRzを、表面平滑処理していない金属支持基板2(マーク形成領域Sおよびその周囲以外の金属支持基板2)の表面粗さRaおよび最大高さRzよりも、小さくなるように、調整する。これにより、マークCの認識性の向上を図ることができる。
表面平滑処理の方法としては、例えば、化学エッチング法、および、レーザー照射法が挙げられる。配線回路基板10の生産効率の観点から、好ましくは、レーザー照射法が挙げられる。
レーザー照射法では、レーザー光が、金属支持基板2の上方から、金属支持基板2に向けて照射される。レーザー光としては、例えば、固体レーザー光、液体レーザー光および気体レーザー光が挙げられ、好ましくは、固体レーザー光が挙げられる。レーザー光としては、例えば、特開2011-124491号公報[0041]~[0046]に記載されるレーザー光が挙げられる。これにより、金属支持基板2の表面平滑化を図ることができる。
次いで、この方法では、図3Cに示されるように、金属支持基板2(マーク形成領域S)に、凹部9からなるマークCを、形成する(マーキング工程)。
凹部9からなるマークCを形成する方法としては、例えば、化学エッチング法、および、レーザー照射法が挙げられる。配線回路基板10の生産効率の観点から、好ましくは、レーザー照射法が挙げられる。つまり、凹部9は、好ましくは、レーザーにより形成される。
レーザー照射法では、レーザー光が、マーク形成領域Sの上方から、マーク形成領域Sに向けて照射される。レーザー光としては、例えば、固体レーザー光、液体レーザー光および気体レーザー光が挙げられ、好ましくは、固体レーザー光が挙げられる。レーザー光としては、例えば、特開2011-124491号公報[0041]~[0046]に記載されるレーザー光が挙げられる。
そして、レーザー光が照射されると、マーク形成領域Sにおいて、金属支持基板2が厚み方向に陥没する。その結果、任意の形状およびサイズの凹部9が形成される。
より具体的には、マーキング工程では、トレースマークC1として、凹部9からなるコードが形成される。
コードは、例えば、任意の情報を、デジタルデータとして記録可能としている。コードに記録される情報としては、例えば、製造番号、製造ロット、製品詳細情報、および、製造者情報が挙げられる。コードに記録された情報は、例えば、ドット数および配置に基づいて、公知の方法で読み取り可能とされている。
コードとしては、例えば、一次元コードおよび二次元コードが挙げられる。一次元コードとしては、例えば、バーコードおよび英数字が挙げられる。二次元コードとしては、例えば、QRコード(登録商標)、CPコード、2/4変調コード、3/16変調コード、5/9変調コードおよびデータマトリックスが挙げられる。コードとして、好ましくは、二次元コードが挙げられ、より好ましくは、QRコード(登録商標)およびデータマトリックスが挙げられる。
このような場合、トレースマークC1を形成する凹部9は、例えば、平面視略円形状または平面視略正方形状を有する。好ましくは、凹部9は、平面視略円形状を有する。凹部9の平面視サイズおよび深さは、特に制限されず、目的および用途に応じて、適宜設定される。
そして、複数の凹部9が、ドットパターンDを形成する。ドットパターンDは、平面視略矩形状の二次元領域に、凹ドットと凸ドットとを、任意のドット数で、ランダムに配置した模様である。なお、凹ドットは、平面視略矩形状の二次元領域において、凹部9が形成された部分を示す。凸ドットは、平面視略矩形状の二次元領域において、凹部9が形成されておらず、凹部9に対して相対的に突出している部分を示す。凹ドットと凸ドットとの比率は、特に制限されず、適宜設定される。
ドットパターンDは、公知の二次元コードを形成する。すなわち、複数の凹部9が、ドットパターンDによって、平面視略矩形状の二次元コードを形成する。
また、マーキング工程では、アライメントマークC2として、凹部9からなる幾何学形状が形成される。
幾何学形状としては、例えば、環形状、円形状、楕円形状、三角形状、四角形状、六角形状、および、その他の多角形状が挙げられる。幾何学形状として、好ましくは、環形状が挙げられる。
例えば、図1において、アライメントマークC2を形成する凹部9は、平面視略環形を有する。凹部9の平面視サイズおよび深さは、特に制限されず、目的および用途に応じて、適宜設定される。
次いで、この方法では、図4Aが参照されるように、マーキング工程の後に、マークCが形成された金属支持基板2の表面に、ベース絶縁層3を形成する(絶縁層形成工程(ベース形成工程))。
ベース絶縁層3の形成方法は、特に制限されないが、例えば、ポリイミド前駆体を含むワニスを、金属支持基板2の上面全体に塗布し、乾燥させる。これにより、金属支持基板2の上面全体に、ベース皮膜を形成する。次いで、この方法では、所望形状に対応するパターンを有するフォトマスクを準備する。そして、アライメントマークC2を基準として、フォトマスクを位置合わせし、フォトマスクを介してベース皮膜を露光させる。その後、ベース皮膜を現像し、さらに、加熱硬化させる。これによって、ポリイミドを含有するベース絶縁層3が、金属支持基板2上に形成される。
次いで、この方法では、図4Bが参照されるように、絶縁層形成工程の後に、ベース絶縁層3の表面に、導体層4を形成する(導体層形成工程)。
導体層形成工程では、導体層4を、任意の回路パターンで、ベース絶縁層3の上面に形成する。導体層4の形成方法は、例えば、サブトラクティブ法およびアディティブ法が挙げられる。
サブトラクティブ法では、例えば、まず、ベース絶縁層3の表面に銅膜を形成する。次いで、上記のアライメントマークC2を基準として、エッチングレジストを位置合わせする。その後、エッチングレジストを介して、銅膜をエッチングする。これによって、アライメントマークC2を基準として位置合わせされた導体層4が、形成される。
また、アディティブ法では、例えば、まず、ベース絶縁層3の表面にめっきレジストを配置する。このとき、上記のアライメントマークC2を基準として、めっきレジストを位置合わせする。次いで、導体層4をめっき法により形成する。これによって、アライメントマークC2を基準として位置合わせされた導体層4が、形成される。
次いで、この方法では、図4Cが参照されるように、導体層4の上に、カバー絶縁層5を形成する(カバー形成工程)。
カバー絶縁層5の形成方法は、特に制限されないが、例えば、ポリイミド前駆体を含むワニスを、導体層4を含むベース絶縁層3の上面全体に塗布し、乾燥させる。これにより、導体層4を含むベース絶縁層3の上面全体に、カバー皮膜を形成する。次いで、この方法では、所望形状に対応するパターンを有するフォトマスクを準備する。そして、アライメントマークC2を基準として、フォトマスクを位置合わせし、フォトマスクを介してカバー皮膜を露光させる。その後、カバー皮膜を現像し、さらに、加熱硬化させる。これによって、ポリイミドを含有するカバー絶縁層5が、導体層4を含むベース絶縁層3の上面に形成される。
その後、必要により、各配線回路基板10の周囲に、エッチングにより開口を形成する(図示せず)。
これにより、複数の配線回路基板10を備える配線回路基板集合体シート1が形成される。
5.作用・効果
上記の配線回路基板集合体シート1の製造方法では、マーキング工程で形成されたトレースマークC1により、製造途中の中間品を管理できる。さらに、上記の配線回路基板集合体シート1の製造方法では、マーキング工程で形成されたアライメントマークC2を基準として、ベース絶縁層3、導体層4およびカバー絶縁層5が位置合わせされるため、配線回路基板集合体シート1の生産性に優れる。
すなわち、上記の方法では、マーキング工程において金属支持基板2のマージン領域2bにマークCが形成される。その後、回路形成領域2aの厚み方向一方面に、ベース絶縁層3が形成される。つまり、上記の方法では、ベース絶縁層3の形成前に、マークCが形成される。
そして、マーキング工程において、マークCとしてトレースマークC1が形成される。そのため、製造途中の中間品のトレーサビリティを確保できる。
また、マーキング工程において、マークCとして、アライメントマークC2が形成される。そのため、配線回路基板集合体シート1を効率よく製造できる。
一方、ベース絶縁層3の形成前にマークCが形成される場合、マークCが貫通孔であると、ベース絶縁層3を形成するためのワニスが、貫通孔から溢れる場合がある。しかし、上記の方法では、マークCが凹部9からなる。そのため、ワニスが溢れることを抑制でき、配線回路基板集合体シート1の歩留まりを向上できる。
以上のように、上記した配線回路基板集合体シート1の製造方法によれば、配線回路基板集合体シート1の製造途中におけるマークCの機能を保持しつつ、配線回路基板集合体シート1の生産性の向上を図ることができる。
また、上記の方法では、トレースマークC1およびアライメントマークC2が同時に形成されるため、配線回路基板集合体シート1の生産性のより一層の向上を図ることができる。
また、上記の方法では、凹部9がレーザーにより形成されるため、上記の方法は、配線回路基板集合体シート1の生産性に優れる。
また、上記の方法では、マーク形成領域Sが表面平滑処理されるため、マークCの認識性の向上を図ることができる。
6.変形例
上記した説明では、マーク形成領域Sおよびその周囲が表面平滑処理されているが、平面平滑処理を省略することもできる。
また、上記した説明では、アライメントマークC2を、ベース絶縁層3、導体層4およびカバー絶縁層5のいずれの位置合わせにも使用しているが、例えば、アライメントマークC2を、ベース絶縁層3、導体層4またはカバー絶縁層5のいずれかの位置合わせにのみ使用することもできる。例えば、アライメントマークC2を、ベース絶縁層3の位置合わせにのみ使用することができる。
このような場合、例えば、ベース絶縁層3の位置合わせに使用されるアライメントマークC2(第1アライメントマーク)を基準として、導体層4の位置合わせに使用される第2アライメントマーク(図示せず)を形成し、この第2アライメントマーク(図示せず)を基準として、導体層4を位置合わせすることができる。
また、ベース絶縁層3の位置合わせに使用される第1アライメントマークC2を基準として、または、導体層4の位置合わせに使用される第2アライメントマーク(図示せず)を基準として、カバー絶縁層5の位置合わせに使用される第3アライメントマーク(図示せず)を形成することができ、この第3アライメントマーク(図示せず)を基準として、カバー絶縁層5を位置合わせすることができる。
また、図示しないが、マークCは、トレースマークC1を含んでいれば、アライメントマークC2を含んでいなくともよい。マークCが、少なくともトレースマークC1を含んでいれば、配線回路基板集合体シート1のトレーサビリティを確保できる。
また、図示しないが、マークCは、アライメントマークC2を含んでいれば、トレースマークC1を含んでいなくともよい。マークCが、少なくともアライメントマークC2を含んでいれば、ベース絶縁層3、導体層4およびカバー絶縁層5を、容易に位置合わせできるため、配線回路基板集合体シート1の製造効率の向上を図ることができる。
配線回路基板集合体シート1および配線回路基板10の用途は、特に限定されず、各種分野に用いられる。配線回路基板10は、例えば、電子機器用配線回路基板(電子部品用配線回路基板)、および、電気機器用配線回路基板(電気部品用配線回路基板)である。電子機器用配線回路基板および電気機器用配線回路基板としては、例えば、センサー用配線回路基板、車両用配線回路基板、映像機器用配線回路基板、通信中継機器用配線回路基板、情報処理端末用配線回路基板、医療機器用配線回路基板、電気機器用配線回路基板、および、録画電子機器用配線回路基板が挙げられる。
1 配線回路基板集合体シート
2 金属支持基板
3 ベース絶縁層
4 導体層
5 カバー絶縁層
9 凹部
10 配線回路基板
C マーク
C1 トレースマーク
C2 アライメントマーク

Claims (7)

  1. 金属支持基板に、凹部からなるマークを形成するマーキング工程と、
    前記マーキング工程の後に、前記マークが形成された前記金属支持基板の厚み方向一方面に絶縁層を形成する絶縁層形成工程とを備え、
    前記凹部は、前記金属支持基板を厚み方向に陥没する窪みである、
    配線回路基板集合体シートの製造方法。
  2. 前記マークが、トレースマークを含む、請求項1に記載の配線回路基板集合体シートの製造方法。
  3. 前記マークが、アライメントマークを含む、請求項1または2に記載の配線回路基板集合体シートの製造方法。
  4. 前記マークが、トレースマークおよびアライメントマークを含み、
    前記マーキング工程において、トレースマークおよびアライメントマークを同時に形成する、請求項1に記載の配線回路基板集合体シートの製造方法。
  5. 前記絶縁層形成工程において、前記アライメントマークを基準として、前記絶縁層を位置合わせする、請求項3または4に記載の配線回路基板集合体シートの製造方法。
  6. 前記凹部を、レーザーにより形成する、請求項1~5のいずれか一項に記載の配線回路基板集合体シートの製造方法。
  7. 前記マーキング工程の前に、
    前記マークが形成される領域およびその周囲を表面平滑処理する、請求項1~6のいずれか一項に記載の配線回路基板集合体シートの製造方法。
JP2021083154A 2021-05-17 2021-05-17 配線回路基板集合体シートの製造方法 Active JP7186824B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021083154A JP7186824B2 (ja) 2021-05-17 2021-05-17 配線回路基板集合体シートの製造方法
PCT/JP2022/002118 WO2022244305A1 (ja) 2021-05-17 2022-01-21 配線回路基板集合体シートの製造方法
CN202280035468.7A CN117322142A (zh) 2021-05-17 2022-01-21 布线电路基板集合体片的制造方法
TW111103149A TW202247718A (zh) 2021-05-17 2022-01-25 配線電路基板集合體片材之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021083154A JP7186824B2 (ja) 2021-05-17 2021-05-17 配線回路基板集合体シートの製造方法

Publications (2)

Publication Number Publication Date
JP2022176628A JP2022176628A (ja) 2022-11-30
JP7186824B2 true JP7186824B2 (ja) 2022-12-09

Family

ID=84140410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021083154A Active JP7186824B2 (ja) 2021-05-17 2021-05-17 配線回路基板集合体シートの製造方法

Country Status (4)

Country Link
JP (1) JP7186824B2 (ja)
CN (1) CN117322142A (ja)
TW (1) TW202247718A (ja)
WO (1) WO2022244305A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040862A (ja) 1998-07-22 2000-02-08 Sony Corp プリント配線板およびプリント配線板の製造方法およびランドの構造
JP2010161302A (ja) 2009-01-09 2010-07-22 Nitto Denko Corp 配線回路基板集合体シート
JP2011124491A (ja) 2009-12-14 2011-06-23 Nitto Denko Corp マーキング方法、マークの認識方法および配線回路基板
JP2011171658A (ja) 2010-02-22 2011-09-01 Sanyo Electric Co Ltd 多層基板およびその製造方法
JP2012026889A (ja) 2010-07-23 2012-02-09 Hioki Ee Corp 回路基板検査装置
JP2013201221A (ja) 2012-03-23 2013-10-03 Asahi Glass Co Ltd 基板およびその製造方法
JP2019001098A (ja) 2017-06-16 2019-01-10 富士ゼロックス株式会社 光学装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040862A (ja) 1998-07-22 2000-02-08 Sony Corp プリント配線板およびプリント配線板の製造方法およびランドの構造
JP2010161302A (ja) 2009-01-09 2010-07-22 Nitto Denko Corp 配線回路基板集合体シート
JP2011124491A (ja) 2009-12-14 2011-06-23 Nitto Denko Corp マーキング方法、マークの認識方法および配線回路基板
JP2011171658A (ja) 2010-02-22 2011-09-01 Sanyo Electric Co Ltd 多層基板およびその製造方法
JP2012026889A (ja) 2010-07-23 2012-02-09 Hioki Ee Corp 回路基板検査装置
JP2013201221A (ja) 2012-03-23 2013-10-03 Asahi Glass Co Ltd 基板およびその製造方法
JP2019001098A (ja) 2017-06-16 2019-01-10 富士ゼロックス株式会社 光学装置の製造方法

Also Published As

Publication number Publication date
TW202247718A (zh) 2022-12-01
JP2022176628A (ja) 2022-11-30
CN117322142A (zh) 2023-12-29
WO2022244305A1 (ja) 2022-11-24

Similar Documents

Publication Publication Date Title
JP4523051B2 (ja) 配線回路基板の製造方法
JP4812481B2 (ja) 配線回路基板
JP2004146836A (ja) 回路基板及びその製造方法
US20130206458A1 (en) Printed circuit board and method of manufacturing the same
US8377317B2 (en) Method for manufacturing printed circuit board with thick traces
JP6460882B2 (ja) 配線回路基板およびその製造方法
US7465883B2 (en) Plate-reinforced wiring circuit board
JP7186824B2 (ja) 配線回路基板集合体シートの製造方法
JP4740312B2 (ja) 配線回路基板集合体シート
CN110392480B (zh) 印刷电路板及该印刷电路板的制造方法
JP7154344B1 (ja) 配線回路基板および配線回路基板集合体シート
JP2012099762A (ja) 配線回路基板
JP2019033223A (ja) 多層プリント配線板の製造方法、および多層プリント配線板
JP4622308B2 (ja) フレキシブルプリント配線板
JP2008244336A (ja) プリント配線板の製造方法、及びプリント配線板
JP4934101B2 (ja) 配線回路基板の製造方法
JP6027819B2 (ja) 配線回路基板
JP2023114276A (ja) 配線回路基板および配線回路基板集合体
WO2022264756A1 (ja) 配線回路基板の製造方法
KR20110042943A (ko) 기판의 마킹 방법 및 이를 이용하여 마킹한 기판
JP2004128181A (ja) 多層プリント配線板の製造方法
JP2010030135A (ja) 位置合せマークを付したスクリーン印刷用スクリーン
JP2006080440A (ja) 回路基板及び半導体装置
JP2022045949A (ja) プリント配線板およびその製造方法
JP2022190665A (ja) 配線回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220830

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221129

R150 Certificate of patent or registration of utility model

Ref document number: 7186824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150