JP2006080440A - 回路基板及び半導体装置 - Google Patents
回路基板及び半導体装置 Download PDFInfo
- Publication number
- JP2006080440A JP2006080440A JP2004265439A JP2004265439A JP2006080440A JP 2006080440 A JP2006080440 A JP 2006080440A JP 2004265439 A JP2004265439 A JP 2004265439A JP 2004265439 A JP2004265439 A JP 2004265439A JP 2006080440 A JP2006080440 A JP 2006080440A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- base substrate
- reinforcing
- reinforcing plates
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】ベース基板そのものに加工を施さずに所望の位置で回路基板を正確に折り曲げる。
【解決手段】本発明に係る回路基板1は、ベースフィルム2と、ベースフィルム2上に形成された第1のレジスト層9と、第1のレジスト層9上に形成された複数の第2のレジスト層10,11,12とを、備えており、各第2のレジスト層10,11,12が互いにスリット状の間隔13,14をあけた状態で第1のレジスト層9上に形成されている。
【選択図】図1
【解決手段】本発明に係る回路基板1は、ベースフィルム2と、ベースフィルム2上に形成された第1のレジスト層9と、第1のレジスト層9上に形成された複数の第2のレジスト層10,11,12とを、備えており、各第2のレジスト層10,11,12が互いにスリット状の間隔13,14をあけた状態で第1のレジスト層9上に形成されている。
【選択図】図1
Description
本発明は、所望の位置で正確に折り曲げ可能な回路基板及びそれを用いた半導体装置に関する。
近年、「フレキシブル基板」といわれる回路基板が、その特異な性質から基板全体における普及割合を大きく占めるようになってきている。当該回路基板は、ポリイミドフィルムをベース基板として用いた、柔軟性を有するプリント基板であり、基板の折り曲げが可能という特性から、実装スペースの限られる携帯電話やデジタルカメラ等の小型機器に多用されている。
しかしながら、上記フレキシブル基板は、ポリイミドフィルムの柔軟性から確かに基板全体に柔軟性を持たせるものではあるが、ポリイミドフィルムが決して柔軟性に優れているわけではないため、回路基板としてフレキシブル基板を用いることが必ずしも所望の位置で正確に基板を折り曲げ可能ということには結びつかない。このような観点から、回路基板の折り曲げ技術を改善した技術が幾つか開示されている(特許文献1,2参照)。
特許文献1では、ベース基板(ポリイミドフィルム12)に対しハーフエッチング加工を施してベース基板そのものに溝(ハーフエッチング部18b)を形成し、回路基板(フレキシブル配線基板)を特定の位置で折り曲げ易くしている(段落番号0008〜0015,図1参照)。他方、特許文献2では、ベース基板(絶縁性フィルム4)に対して孔(曲げ案内孔7)や切欠(曲げ案内切り欠け部8)を形成し、回路基板(COF基板1)を特定の位置で折り曲げ易くしている(段落番号0017〜0021,図1(A)参照)。
特開2004−14880号公報
特開2001−148547号公報
しかしながら、今日では、日進月歩の勢いでベース基板の薄型化が図られており、こういった状況のなかで、特許文献1,2のように、ベース基板にハーフエッチング加工を施したり、ベース基板に孔や切欠を形成したりしてベース基板そのものに加工を施すのでは、ベース基板が軟弱化する傾向をたどり、却って基板の折り曲げ位置を正確に定めることができなくなる。その結果、ベース基板の薄型化が図られるたびに、回路基板を所望の位置で正確に折り曲げるという当初の目的から遠ざかってしまう。
本発明の目的は、ベース基板そのものに加工を施さずに所望の位置で回路基板を正確に折り曲げることである。
本発明の目的は、ベース基板そのものに加工を施さずに所望の位置で回路基板を正確に折り曲げることである。
上記課題を解決するため請求項1に記載の発明の回路基板は、
ベース基板と、
前記ベース基板を補強する複数の補強体と、
を備え、
前記各補強体が互いにスリット状の間隔をあけた状態で前記ベース基板上に配されていることを特徴としている。
ベース基板と、
前記ベース基板を補強する複数の補強体と、
を備え、
前記各補強体が互いにスリット状の間隔をあけた状態で前記ベース基板上に配されていることを特徴としている。
請求項2に記載の発明の回路基板は、
ベース基板と、
前記ベース基板上に形成された第1のレジスト層と、
前記第1のレジスト層上に形成された複数の第2のレジスト層と、
を備え、
前記各第2のレジスト層が互いにスリット状の間隔をあけた状態で前記第1のレジスト層上に形成されていることを特徴としている。
ベース基板と、
前記ベース基板上に形成された第1のレジスト層と、
前記第1のレジスト層上に形成された複数の第2のレジスト層と、
を備え、
前記各第2のレジスト層が互いにスリット状の間隔をあけた状態で前記第1のレジスト層上に形成されていることを特徴としている。
請求項3に記載の発明は、
請求項2に記載の回路基板において、
前記ベース基板を側面視して前記間隔を中心にして前記ベース基板を折り曲げた場合に、ベース基板から前記第1のレジスト層までの厚さをtと、折り曲げの中心からベース基板までの距離をrと、折り曲げの中心から前記第1のレジスト層までの距離をRと、折り曲げ角度をm(°)と表現したとき、前記間隔の幅Wが下記式(1)の条件を満たしていることを特徴とする回路基板。
W≧2πR×m/360° … (1)
(ただし、式(1)中、「R」=t+rである。)
請求項2に記載の回路基板において、
前記ベース基板を側面視して前記間隔を中心にして前記ベース基板を折り曲げた場合に、ベース基板から前記第1のレジスト層までの厚さをtと、折り曲げの中心からベース基板までの距離をrと、折り曲げの中心から前記第1のレジスト層までの距離をRと、折り曲げ角度をm(°)と表現したとき、前記間隔の幅Wが下記式(1)の条件を満たしていることを特徴とする回路基板。
W≧2πR×m/360° … (1)
(ただし、式(1)中、「R」=t+rである。)
請求項4に記載の発明の回路基板は、
ベース基板と、
前記ベース基板を補強する複数の補強板と、
を備え、
前記各補強板が互いにスリット状の間隔をあけた状態で前記ベース基板上に配されていることを特徴としている。
ベース基板と、
前記ベース基板を補強する複数の補強板と、
を備え、
前記各補強板が互いにスリット状の間隔をあけた状態で前記ベース基板上に配されていることを特徴としている。
請求項5に記載の発明の回路基板は、
ベース基板と、
前記ベース基板を補強する複数の補強板と、
を備え、
前記ベース基板の表面上には所定の回路パターンを有する配線が形成されており、
前記各補強板が互いにスリット状の間隔をあけた状態で前記ベース基板の裏面上に配されていることを特徴としている。
ベース基板と、
前記ベース基板を補強する複数の補強板と、
を備え、
前記ベース基板の表面上には所定の回路パターンを有する配線が形成されており、
前記各補強板が互いにスリット状の間隔をあけた状態で前記ベース基板の裏面上に配されていることを特徴としている。
請求項6に記載の発明は、
請求項5に記載の回路基板において、
前記ベース基板の表面上には半導体チップ搭載用の搭載領域が形成されており、
前記複数の補強板のうち、一部の補強板が前記ベース基板の裏面で前記搭載領域を覆っていることを特徴としている。
請求項5に記載の回路基板において、
前記ベース基板の表面上には半導体チップ搭載用の搭載領域が形成されており、
前記複数の補強板のうち、一部の補強板が前記ベース基板の裏面で前記搭載領域を覆っていることを特徴としている。
請求項7に記載の発明は、
請求項5又は6に記載の回路基板において、
前記ベース基板の表面上には接続端子が形成されており、
前記複数の補強板のうち、一部の補強板が前記ベース基板の裏面で前記接続端子を覆っていることを特徴としている。
請求項5又は6に記載の回路基板において、
前記ベース基板の表面上には接続端子が形成されており、
前記複数の補強板のうち、一部の補強板が前記ベース基板の裏面で前記接続端子を覆っていることを特徴としている。
請求項8に記載の発明は、
請求項1〜7のいずれか一項に記載の回路基板において、
前記ベース基板には基板搬送用のスプロケットホールが形成されており、
前記ベース基板上で前記スプロケットホールの周辺には配線用材料で構成された導電層が形成されており、
前記導電層には前記スプロケットホールより面積の広い開口部が形成されていることを特徴としている。
請求項1〜7のいずれか一項に記載の回路基板において、
前記ベース基板には基板搬送用のスプロケットホールが形成されており、
前記ベース基板上で前記スプロケットホールの周辺には配線用材料で構成された導電層が形成されており、
前記導電層には前記スプロケットホールより面積の広い開口部が形成されていることを特徴としている。
請求項9に記載の発明の半導体装置は、
請求項1〜8のいずれか一項に記載の回路基板に対し半導体チップが搭載されていることを特徴としている。
請求項1〜8のいずれか一項に記載の回路基板に対し半導体チップが搭載されていることを特徴としている。
請求項1に記載の発明では、各補強体が互いにスリット状の間隔をあけた状態でベース基板上に形成されているため、ベース基板そのものに加工が施されることなく、各補強体間に他の部位より強度が弱い溝が形成され、その溝に沿って回路基板を正確に折り曲げることができる。以上から、ベース基板そのものに加工を施さずに、各補強体の配置位置に応じた所望の位置で回路基板を正確に折り曲げることができる。
請求項2,3に記載の発明では、各第2のレジスト層が互いにスリット状の間隔をあけた状態で第1のレジスト層上に形成されているため、ベース基板そのものに加工が施されることなく、各第2のレジスト層間に他の部位より強度が弱い溝が形成され、その溝に沿って回路基板を正確に折り曲げることができる。以上から、ベース基板そのものに加工を施さずに、各第2のレジスト層の形成位置に応じた所望の位置で回路基板を正確に折り曲げることができる。
請求項4に記載の発明では、各補強板が互いにスリット状の間隔をあけた状態でベース基板上に形成されているため、ベース基板そのものに加工が施されることなく、各補強板間に他の部位より強度が弱い溝が形成され、その溝に沿って回路基板を正確に折り曲げることができる。以上から、ベース基板そのものに加工を施さずに、各補強板の配置位置に応じた所望の位置で回路基板を正確に折り曲げることができる。
請求項5〜7に記載の発明では、各補強板が互いにスリット状の間隔をあけた状態でベース基板の裏面上に形成されているため、ベース基板そのものに加工が施されることなく、各補強板間に他の部位より強度が弱い溝が形成され、その溝に沿って回路基板を正確に折り曲げることができる。以上から、ベース基板そのものに加工を施さずに、各第2のレジスト層の形成位置に応じた所望の位置で回路基板を正確に折り曲げることができる。
以下、図面を参照しながら本発明を実施するための最良の形態について説明する。ただし、発明の範囲は図示例に限定されない。
[第1の実施形態]
始めに、本発明に係る「回路基板(1)」について説明する。
始めに、本発明に係る「回路基板(1)」について説明する。
図1は回路基板1の概略構成を示す図面であって、図1(a)は回路基板1の平面図であり、図1(b)は図1(a)中I−I線に沿う断面図である。
図1(a),(b)に示す通り、回路基板1はベース基板としてのベースフィルム2を有している。ベースフィルム2はポリイミド等で構成された長尺なテープである。
なお、ベースフィルム2は図1(a)中上下方向に延在するように図示されているが、本第1の実施形態では、図1(a)中符号「1」で示す各部位を回路基板1として扱っている(この関係は図5(a),図7,図8(a),図9(a),図11(a),図12(a),図13(a)で示す回路基板1,40,60及び半導体装置30,50,70でも同様である。)。
図1(a),(b)に示す通り、回路基板1はベース基板としてのベースフィルム2を有している。ベースフィルム2はポリイミド等で構成された長尺なテープである。
なお、ベースフィルム2は図1(a)中上下方向に延在するように図示されているが、本第1の実施形態では、図1(a)中符号「1」で示す各部位を回路基板1として扱っている(この関係は図5(a),図7,図8(a),図9(a),図11(a),図12(a),図13(a)で示す回路基板1,40,60及び半導体装置30,50,70でも同様である。)。
ベースフィルム2の図1(a)中左右側縁部には四角形状のスプロケットホール4が形成されている。スプロケットホール4は、スプロケットで回路基板1を搬送するために形成された基板搬送用の貫通孔であり、ベースフィルム2の図1(a)中左右側縁部でそれぞれ等間隔をあけながら1列に並んでいる。
ベースフィルム2の図1(a)中左右側縁部上には導電層3が形成されている。図1(a)中拡大図に示す通り、導電層3にはスプロケットホール4を取り囲むように四角形状の開口部5が形成されている。開口部5はスプロケットホール4より大きな面積を有する開口であり、スプロケットホール4と開口部5との間からベースフィルム2が露出している。
図1(a),(b)に示す通り、ベースフィルム2上には所定の回路パターンを有する入力用配線6及び出力用配線7が形成されている。図1(b)中右拡大図に示す通り、入力用配線6は、クロム等の下地金属層6aと、公知のスパッタリング処理で成膜された第1の銅層6bと、公知のめっき処理で成膜された第2の銅層6cとからなる3層構造を有している。同様に、図1(b)中左拡大図に示す通り、出力用配線7もクロム等の下地金属層7aと、公知のスパッタリング処理で成膜された第1の銅層7bと、公知のめっき処理で成膜された第2の銅層7cとからなる3層構造を有している。
図1(b)に示す通り、入力用配線6及び出力用配線7上には第1のレジスト
層8,9が形成されている。第1のレジスト層8は入力用配線6の中央部を覆うように図1(a)中左右方向に延在しており、第1のレジスト層9は出力用配線7の中央部を覆うように図1(a)中左右方向に延在している。
層8,9が形成されている。第1のレジスト層8は入力用配線6の中央部を覆うように図1(a)中左右方向に延在しており、第1のレジスト層9は出力用配線7の中央部を覆うように図1(a)中左右方向に延在している。
図1(b)に示す通り、第1のレジスト層9上には補強体としての第2のレジスト層10,11,12が形成されている。第2のレジスト層10,11,12は互いに平行な関係を保ちながら図1(a)中左右方向に延在しており、第2のレジスト層10,11間にスリット状の第1の間隔13があけられ、第2のレジスト層11,12間にスリット状の第2の間隔14があけられている。そして第2のレジスト層10,11間と第2のレジスト層11,12間とから第1のレジスト層9が露出している。
ここで、回路基板1では、図2に示す通り、当該回路基板1を側面視した状態において、第2のレジスト層10,11,12を外側に向けながら第1の間隔13と第2の間隔14とを中心にして回路基板1を折り曲げた場合に、ベースフィルム2、出力用配線7及び第1のレジスト層9の各厚さを足し合わせた厚さを「t」と、折り曲げの中心からベースフィルム2の裏面までの距離を「r」と、折り曲げの中心から第1の間隔13及び第2の間隔14の表面までの各距離を「R(=t+r)」と、第1の間隔13及び第2の間隔14を中心とした各折り曲げ角度を「m(°)」と表現したとき、第1の間隔13の幅W1と第2の間隔14の幅W2とが下記式(1)の条件を満たすようになっている。
W1=W2≧2πR×m/360° … (1)
W1=W2≧2πR×m/360° … (1)
上記式(1)の条件を満たせば、第1の間隔13及び第2の間隔14の各幅W1,W2が回路基板1の折り曲げに際し十分な幅を有することになり、90°以上の折り曲げ角度で回路基板1を折り曲げることができる。他方、上記式(1)の条件を満たさなければ、第1の間隔13及び第2の間隔14の各幅W1,W2が回路基板1の折り曲げに際し十分な幅を有していることにはならず、90°未満の角度でしか回路基板1を折り曲げることができない。
図1(b)に示す通り、入力用配線6の一端部6dには当該一端部6dを覆うように接続端子としての入力端子15が形成されており、入力用配線6の他端部6eには当該他端部6eを覆うように入力用ボンディングパッド16が形成されている。同様に、出力用配線7の一端部7dには当該一端部7dを覆うように接続端子としての出力端子17が形成されており、出力用配線7の他端部7eには当該他端部7eを覆うように出力用ボンディングパッド18が形成されている。
入力端子15及び出力端子17は回路基板1以外の他の回路基板との電気的接続機能を担う端子であって錫で構成されている。入力用ボンディングパッド16及び出力用ボンディングパッド18は半導体チップと接合されるパッドであって金と錫とを主成分とする金−錫系半田で構成されている。
図1(a),(b)に示す通り、第1のレジスト層8,9間にはLSI(Large Scale Integration)等の半導体チップを回路基板1に搭載するための搭載領域19が形成されており、当該搭載領域19で入力用ボンディングパッド16と出力用ボンディングパッド18とが互いに対向している。
続いて図3及び図4を参照しながら回路基板1の製造方法を説明する。
図3は、回路基板1の製造方法の各工程を図1(a)中II−II線に沿う断面図で経時的に示すものである。図4は、図3の工程に続く後続の各工程を図1(a)中I−I線に沿う断面図で経時的に示すものである。
まず、図3(a)に示す通り、ベースフィルム2上に導電層20を形成する(以下「導電層形成工程」という。)。
まず、図3(a)に示す通り、ベースフィルム2上に導電層20を形成する(以下「導電層形成工程」という。)。
詳しくは、ベースフィルム2上にクロム等の下地金属層を形成し、当該下地金属層上に公知のスパッタリング処理で第1の銅層を形成し、当該第1の銅層上に公知のめっき処理で第2の銅層を形成する。導電層20は、後述の工程で説明する通り、導電層3、入力用配線6及び出力用配線7を構成するものである。
導電層形成工程を終えたら、図3(b)に示す通り、ベースフィルム2及び導電層20を貫通するようにスプロケットホール4を形成する(以下「スプロケットホール形成工程」という。)。
スプロケットホール形成工程を終えたら、図3(c)に示す通り、導電層20上にレジスト21を塗布する(以下「レジスト塗布工程」という。)。
レジスト塗布工程を終えたら、図3(d)に示す通り、レジスト21の上方に所定の回路パターンを有するマスク22を配置し、そのマスク22を介してレジスト21に紫外線を照射する。これにより、図3(e)に示す通り、マスク22の回路パターンに従うレジストパターン23を形成し、そのベースフィルム2を
加熱炉等の装置内に設置してレジストパターン23を加熱・硬化させる(以下「レジストパターン形成工程」という。)。
加熱炉等の装置内に設置してレジストパターン23を加熱・硬化させる(以下「レジストパターン形成工程」という。)。
レジストパターン形成工程を終えたら、所定のエッチャントを用いて導電層20をエッチングし、その後レジストパターン23を除去し、図3(f)に示す通り、レジストパターン23に従う導電層3及び出力用配線7を形成する(以下「エッチング工程」という。)。
なお、図3(f)は図1(a)中II−II線に沿う断面図となっているため、図3(f)では導電層3及び出力用配線7だけを図示しているが、エッチング工程では導電層3及び出力用配線7に加えて入力用配線6も形成するようになっている。
なお、図3(f)は図1(a)中II−II線に沿う断面図となっているため、図3(f)では導電層3及び出力用配線7だけを図示しているが、エッチング工程では導電層3及び出力用配線7に加えて入力用配線6も形成するようになっている。
エッチング工程を終えたら、図3(g)に示す通り、公知のスクリーン印刷処理で出力用配線7上に第1のレジスト層9を形成するとともに、図示しないが、入力用配線6上に第1のレジスト層8を形成する(以下「第1のレジスト層形成工程」という。)
第1のレジスト層形成工程を終えたら、図4(a)に示す通り、公知のスクリーン印刷処理で第1のレジスト層9上に第2のレジスト層10,11,12を形成する(以下「第2のレジスト層形成工程」という。)。第2のレジスト層形成工程では、第2のレジスト層10,11間にスリット状の第1の間隔13を、第2のレジスト層11,12間にスリット状の第2の間隔14をあけるようにして、第2のレジスト10,11,12を互いに平行に形成する。
第2のレジスト層形成工程を終えたら、入力用配線6の一端部6dと出力用配線7の一端部7dとに対し錫のめっき処理を施して入力端子15及び出力端子17を形成し、更に入力用配線6の他端部6eと出力用配線7の他端部7eとに対し金−錫系半田のめっき処理を施して入力用ボンディングパッド16及び出力用ボンディングパッド18を形成する(以下「端子・パッド形成工程」という。)。以上のように、導電層形成工程から端子・パッド形成工程までの各工程を経ることで、本発明に係る回路基板1を製造することができる。
次に、本発明に係る「半導体装置(30)」について説明する。
図5は半導体装置30の概略構成を示す図面であって、図5(a)は半導体装置30の平面図であり、図5(b)は図5(a)中I−I線に沿う断面図である。
図5(a),(b)に示す通り、半導体装置30は上記で説明した回路基板1を有しており、当該回路基板1の搭載領域19に半導体チップ31が搭載された構成を有している。
図5(a),(b)に示す通り、半導体装置30は上記で説明した回路基板1を有しており、当該回路基板1の搭載領域19に半導体チップ31が搭載された構成を有している。
詳しくは、半導体装置30では、図5(b)に示す通り、半導体チップ31に金製の入力用バンプ電極32及び出力用バンプ電極33が配されており、入力用バンプ電極32が入力用ボンディングパッド16と接合し、出力用バンプ電極33が出力用ボンディングパッド18と接合している。そして入力用ボンディングパッド16、出力用ボンディングパッド18、入力用バンプ電極32及び出力用バンプ電極33を完全に覆うように搭載領域19がエポキシ樹脂等の絶縁性樹脂34で封止されている。
続いて図6を参照しながら半導体装置30の製造方法を説明する。
図6は、半導体装置30の製造方法の各工程を図5(a)中I−I線に沿う断面図で経時的に示すものである。
まず、図6(a)に示す通り、回路基板1を準備する(以下「回路基板準備工程」という。)。
回路基板準備工程を終えたら、回路基板1の入力用ボンディングパッド16及び出力用ボンディングパッド18と、半導体チップ31の入力用バンプ電極32及び出力用バンプ電極33とを位置合わせして互いに接触させ、それら入力用ボンディングパッド16、出力用ボンディングパッド18、入力用バンプ電極32及び出力用バンプ電極33を加熱・加圧し、図6(b)に示す通り、入力用バンプ電極32と入力用ボンディングパッド16とを接合し、出力用バンプ電極33と出力用ボンディングパッド18とを接合する(以下「接合工程」という。)
回路基板準備工程を終えたら、回路基板1の入力用ボンディングパッド16及び出力用ボンディングパッド18と、半導体チップ31の入力用バンプ電極32及び出力用バンプ電極33とを位置合わせして互いに接触させ、それら入力用ボンディングパッド16、出力用ボンディングパッド18、入力用バンプ電極32及び出力用バンプ電極33を加熱・加圧し、図6(b)に示す通り、入力用バンプ電極32と入力用ボンディングパッド16とを接合し、出力用バンプ電極33と出力用ボンディングパッド18とを接合する(以下「接合工程」という。)
接合工程を終えたら、図6(c)に示す通り、入力用ボンディングパッド16、出力用ボンディングパッド18、入力用バンプ電極32及び出力用バンプ電極33を完全に覆うように搭載領域19を絶縁性樹脂14で封止する(以下「封止工程」という。)。詳しくは、絶縁性樹脂34を回路基板1の搭載領域19に注入してその絶縁性樹脂34を所定の硬化条件で硬化させ、搭載領域19を絶縁性樹脂14で封止する。以上のように、回路基板準備工程から封止工程までの各工程を経ることで、本発明に係る半導体装置30を製造することができる。
以上の第1の実施形態では、第2のレジスト層10,11,12が互いにスリット状の第1の間隔13及び第2の間隔14をあけた状態で第1のレジスト層9上に形成されているため、ベースフィルム2そのものに加工が施されることなく、第2のレジスト層10,11間と第2のレジスト層11,12間とに他の部位(第2のレジスト層10,11,12が形成された部位)より強度的に弱い溝が形成され、その溝に沿って回路基板1を正確に折り曲げることができる。これにより、ベースフィルム2そのものに加工を施さずに、第2のレジスト層10,11,12の形成位置に応じた所望の位置で回路基板1を正確に折り曲げることができる。
なお、本発明は上記第1の実施形態に限定されることなく、下記の通り、本発明の主旨を逸脱しない範囲において種々の改良及び設計の変更をおこなってもよい。
例えば、1つの改良・変更事項として、回路基板1では、ベースフィルム2から図1(a)中実線で示す打ち抜き線ST1で囲んだ領域を打ち抜いてその打ち抜き部位を本発明に係る回路基板としてもよい。同様に、半導体装置30でも、ベースフィルム2から図5(a)中実線で示す打ち抜き線ST1で囲んだ領域を打ち抜いてその打ち抜き部位を本発明に係る半導体装置としてもよい。
その他の改良・変更事項として、第2のレジスト層形成工程で第2のレジスト層10,11,12の各端部同士が連結するようにその工程の処理をおこない、図7中丸印に示す通り、第2のレジスト層10,11,12の各端部同士を連結してもよい。この場合、回路基板1に折り曲げの容易性をもたせながら、第1の間隔13及び第2の間隔14に沿う図7中左右方向の回路基板1の折り曲げに対してある程度の強度を保つことができる。
その他の改良・変更事項として、第2のレジスト層形成工程で第2のレジスト層10,11,12のパターンを変更し、図8(a)に示す通り、細長で短尺なレジストを一列又は複数列に並べて第2のレジスト層10,11,12を構成してもよいし、図8(b)に示す通り、細長で長尺なレジストを一列又は複数列に並べて第2のレジスト層10,11,12を構成してもよいし、図8(c)に示す通り、台形状のレジストをその向きを交互に変えながら並べて第2のレジスト層10,11,12を構成してもよいし、図8(d)に示す通り、点状で円形状のレジストを一列又は複数列に並べて第2のレジスト層10,11,12を構成してもよい。
すなわち、第2のレジスト層10,11,12を構成する各レジストは、規則的な形状であろうが不規則な形状であろうがどのような形状を有していてもよく、終局的には第2のレジスト層10,11,12間にスリット状の第1の間隔13と第2の間隔14とを形成可能な形状を有していればよい。
その他の改良・変更事項として、第2のレジスト層10,11,12のうち第2のレジスト層10又は第2のレジスト層12のいずれかを省略して回路基板1を1箇所で折り曲げるような構成としてもよいし、第2のレジスト層10,11,12以外にこれと同様のレジスト層を増やして回路基板1を3箇所以上で折り曲げるような構成としてもよい。
その他の改良・変更事項として、第2のレジスト層10,11,12以外にこれと同様のレジスト層を増設した場合も含めてそれらレジスト層の各形成位置を変更し、回路基板1を図1(a)中左右方向に対し斜めに折り曲げるような構成としてもよい。
[第2の実施形態]
始めに、本発明に係る「回路基板(40)」について説明する。
始めに、本発明に係る「回路基板(40)」について説明する。
図9は回路基板40の概略構成を示す図面であって、図9(a)は回路基板40の平面図であり、図9(b)は図9(a)中I−I線に沿う断面図である。
図9(a),(b)に示す通り、回路基板40は第1の実施形態で説明した回路基板1と略同様の構成を有するものであり、下記の点で回路基板1と異なっている。下記の説明では、回路基板40の構成要素が回路基板1と同様のものである場合にはその構成要素に図1と同様の符号を付してその説明を省略する。
図9(a),(b)に示す通り、回路基板40は第1の実施形態で説明した回路基板1と略同様の構成を有するものであり、下記の点で回路基板1と異なっている。下記の説明では、回路基板40の構成要素が回路基板1と同様のものである場合にはその構成要素に図1と同様の符号を付してその説明を省略する。
まず、図9(a),(b)に示す通り、回路基板40は、回路基板1の第1のレジスト層8,9及び第2のレジスト層10,11,12に代えて、ベースフィルム2を補強する補強体としての補強板41〜44を有している。当該補強板41〜44はPET(PolyEthylene Terephthalate)フィルム又はポリイミドフィルムで構成されている。
詳しくは、図9(b)に示す通り、入力用配線6上には当該入力用配線6の中央部を覆うように公知の接着剤45が膜状に塗布されており、その接着剤45上に補強板41が配されている。補強板41は接着剤45を介して入力用配線6上に配されており、入力用配線6の中央部を覆うように図9(a)中左右方向に延在している。
これと同様に、図9(b)に示す通り、出力用配線7上には当該出力用配線7の中央部を覆うように公知の接着剤46が膜状に塗布されており、その接着剤46上に補強板42〜44が配されている。補強板42〜44は接着剤46を介して出力用配線7上に配されている。
補強板42〜44は、互いに平行な関係を保ちながら出力用配線7の中央部を覆うように図9(a)中左右方向に延在しており、補強板42,43間にスリット状の第1の間隔47があけられ、補強板43,44間にスリット状の第2の間隔48があけられている。そして補強板42,43間と補強板43,44間とから接着剤46が露出している。
続いて図10を参照しながら回路基板40の製造方法を説明する。
図10は回路基板40の製造方法の各工程を経時的に示す図面であり、図10(a)は図9(a)中II−II線に沿う断面図であり、図10(b),(c)は図9(a)中I−I線に沿う断面図である。
図10は回路基板40の製造方法の各工程を経時的に示す図面であり、図10(a)は図9(a)中II−II線に沿う断面図であり、図10(b),(c)は図9(a)中I−I線に沿う断面図である。
始めに、第1の実施形態で説明した導電層形成工程からエッチング工程までの各工程の処理をおこなう(図3(a)〜(f)参照)。その後、図10(a)に示す通り、出力用配線7を覆うようにベースフィルム2上に接着剤46を膜状に塗布し、その接着剤46上にPET又はポリイミド製のフィルム49を配置してそのフィルム49を加熱・加圧し、出力用配線7上にフィルム49を転写する。フィルム49は、後述の工程で説明する通り、補強板42〜44を構成するものである。
また図示しないが、これと同時に、入力用配線6を覆うようにベースフィルム2上に接着剤45を膜状に塗布し、その接着剤45上に補強板41を配置してその補強板41を加熱・加圧し、入力用配線6上に補強板41を転写する(以下「転写工程」という。)。
転写工程を終えたら、図10(b)に示す通り、第1の間隔47及び第2の間隔48を形成しようとするフィルム49の特定部位にレーザを照射してフィルム49を断片化し、第1の間隔47(溝)と第2の間隔48(溝)とを形成する(以下「レーザ照射工程」という。)。当該レーザ照射工程では、第1の間隔47と第2の間隔48とを形成するようにフィルム49が断片化され、結果的に補強板42〜44を形成することになる。
レーザ照射工程を終えたら、第1の実施形態で説明した端子・パッド形成工程の処理をおこない(図4(b)参照)、図10(c)に示す通り、入力端子15、出力端子17、入力用ボンディングパッド16及び出力用ボンディングパッド18を形成する。以上のように導電層形成工程から端子・パッド形成工程までの各工程を経ることで、本発明に係る回路基板40を製造することができる。
次に、本発明に係る「半導体装置(50)」について説明する。
図11は半導体装置50の概略構成を示す図面であって、図11(a)は半導体装置50の平面図であり、図11(b)は図11(a)中I−I線に沿う断面図である。
図11(a),(b)に示す通り、半導体装置50は、上記で説明した回路基板40を有しており、回路基板40の搭載領域19に半導体チップ31が搭載された構成を有している。
図11(a),(b)に示す通り、半導体装置50は、上記で説明した回路基板40を有しており、回路基板40の搭載領域19に半導体チップ31が搭載された構成を有している。
半導体装置50は、第1の実施形態において回路基板1に対し半導体チップ31を搭載した半導体装置30と同様の関係を有しており、図11(b)に示す通り、入力用バンプ電極32が入力用ボンディングパッド16と接合し、出力用バンプ電極33が出力用ボンディングパッド18と接合し、搭載領域19がエポキシ樹脂等の絶縁性樹脂34で封止されている。
半導体装置50を製造する場合には、回路基板40を準備し、その回路基板40に対して第1の実施形態で説明した接合工程及び封止工程の各工程の処理をおこなう(図6(b),(c)参照)ことで、本発明に係る半導体装置50を製造することができる。
以上の第2の実施形態では、補強板42〜44が互いにスリット状の第1の間隔47及び第2の間隔48をあけた状態でベースフィルム2上に形成されているため、ベースフィルム2そのものに加工が施されることなく、補強板42,43間と補強板43,44間とに他の部位(補強板42〜44が配された部位)より強度的に弱い溝が形成され、その溝に沿って回路基板40を正確に折り曲げることができる。これにより、ベースフィルム2そのものに加工を施さずに、補強板42〜44の形成位置に応じた所望の位置で回路基板40を正確に折り曲げることができる。
なお、本発明は上記第2の実施形態に限定されることなく、下記の通り、本発明の主旨を逸脱しない範囲において種々の改良及び設計の変更をおこなってもよい。
例えば、1つの改良・変更事項として、回路基板40では、ベースフィルム2から図9(a)中実線で示す打ち抜き線ST2で囲んだ領域を打ち抜いてその打ち抜き部位を本発明に係る回路基板としてもよい。同様に、半導体装置50でも、ベースフィルム2から図11(a)中実線で示す打ち抜き線ST2で囲んだ領域を打ち抜いてその打ち抜き部位を本発明に係る半導体装置としてもよい。
その他の改良・変更事項として、レーザ照射工程で第1の間隔47又は第2の間隔48のいずれか一方のみを形成して回路基板40を1箇所で折り曲げるような構成としてもよいし、第1の間隔47及び第2の間隔48以外にこれと同様の間隔を形成して回路基板40を3箇所以上で折り曲げるような構成としてよい。
その他の改良・変更事項として、第1の間隔47及び第2の間隔48以外にこれと同様の間隔を増やした場合も含めてそれら間隔の各形成位置を変更し、回路基板40を図9(a)中左右方向に対し斜めに折り曲げるような構成としてもよい。
[第3の実施形態]
始めに、本発明に係る「回路基板(60)」について説明する。
始めに、本発明に係る「回路基板(60)」について説明する。
図12は回路基板60の概略構成を示す図面であって、図12(a)は回路基板60の平面図であり、図12(b)は図12(a)中I−I線に沿う断面図である。
図12(a),(b)に示す通り、回路基板60は第1の実施形態で説明した回路基板1と略同様の構成を有するものであり、下記の点で回路基板1と異なっている。下記の説明では、回路基板60の構成要素が回路基板1と同様のものである場合にはその構成要素に図1と同様の符号を付してその説明を省略する。
図12(a),(b)に示す通り、回路基板60は第1の実施形態で説明した回路基板1と略同様の構成を有するものであり、下記の点で回路基板1と異なっている。下記の説明では、回路基板60の構成要素が回路基板1と同様のものである場合にはその構成要素に図1と同様の符号を付してその説明を省略する。
まず構成に関し、図12(a),(b)に示す通り、回路基板60では、第1のレジスト層9上に回路基板1の第2のレジスト層10,11,12が形成されておらず、ベースフィルム2の裏面2a(ベースフィルム2の入力用配線6、出力用配線7、第1のレジスト8,9等が形成されていない面をいう。以下同じ。)に対し、ベースフィルム2を補強する補強体としての補強板61〜63が配されている。
詳しくは、補強板61〜63は接着剤付きポリイミドフィルムテープ又は接着剤付きPETフィルムテープであり、接着剤の作用でベースフィルム2の裏面2aに貼付されている。図12(a)に示す通り、補強板61〜63は互いに平行な関係を保ちながら図12(a)中左右方向に延在しており、補強板61,62間にスリット状の第1の間隔64があけられ、補強板62,63間にスリット状の第2の間隔65があけられている。そして補強板61,62間と補強板62,63間とからベースフィルム2の裏面2aが露出している。
補強板61は、入力端子15から出力用配線7の中途部までの領域(搭載領域19を含む。)を覆える程度の幅を有しており、補強板62との間に第1の間隔64をあけながらその領域をベースフィルム2の裏面2aで覆っている。そのため、補強板61で覆われた部位が回路基板60の折り曲げに対し強度が大きくなり、回路基板60の折れ曲がりから入力端子15や搭載領域19等を保護することができる。
補強板62は補強板61より幅が狭く、補強板61との間に第1の隙間64をあけた状態でベースフィルム2の裏面2aに貼付されている。補強板63は補強板61より幅が狭くて補強板62より幅が広く、補強板62との間に第2の隙間65をあけた状態でベースフィルム2の裏面2aに貼付されている。
回路基板60を製造する場合には、第1の実施形態で説明した導電層形成工程から第1のレジスト層形成工程までの各工程の処理をおこない(図3(a)〜(g)参照)、その後、第1の実施形態で説明した端子・パッド形成工程の処理をおこない(図4(b)参照)、入力端子15、出力端子17、入力用ボンディングパッド16及び出力用ボンディングパッド18を形成する。
そして端子・パッド形成工程を終えたら、補強板61〜63をベースフィルム2の裏面の所定位置にそれぞれ配置してその状態で補強板61〜63を加熱・加圧し、補強板61〜63をベースフィルム2の裏面2aにラミネートする(以下「ラミネート工程」という。)。以上のように導電性形成工程からラミネート工程までの各工程を経ることで、本発明に係る回路基板60を製造することができる。
次に、本発明に係る「半導体装置(70)」について説明する。
図13は半導体装置70の概略構成を示す図面であって、図13(a)は半導体装置70の平面図であり、図13(b)は図13(a)中I−I線に沿う断面図である。
図13(a),(b)に示す通り、半導体装置70は、上記で説明した回路基板60を有しており、回路基板60の搭載領域19に半導体チップ31が搭載された構成を有している。
図13(a),(b)に示す通り、半導体装置70は、上記で説明した回路基板60を有しており、回路基板60の搭載領域19に半導体チップ31が搭載された構成を有している。
半導体装置70は、第1の実施形態において回路基板1に対し半導体チップ31を搭載した半導体装置30と同様の関係を有しており、図13(b)に示す通り、入力用バンプ電極32が入力用ボンディングパッド16と接合し、出力用バンプ電極33が出力用ボンディングパッド18と接合し、搭載領域19がエポキシ樹脂等の絶縁性樹脂34で封止されている。
半導体装置70を製造する場合には、回路基板60を準備し、その回路基板60に対して第1の実施形態で説明した接合工程及び封止工程の各工程の処理をおこなう(図6(b),(c)参照)ことで、本発明に係る半導体装置70を製造することができる。
以上の第3の実施形態では、補強板61〜63が互いにスリット状の第1の間隔64と第2の間隔65とをあけた状態でベースフィルム2の裏面2a上に形成されているため、ベースフィルム2そのものに加工が施されることなく、補強板61,62間と補強板62,63間とに他の部位(補強板61〜63が配された部位)より強度的に弱い溝が形成され、その溝に沿って回路基板60を正確に折り曲げることができる。これにより、ベースフィルム2そのものに加工を施さずに、補強板61〜63の配置位置に応じた所望の位置で回路基板60を正確に折り曲げることができる。
なお、本発明は上記第3の実施形態に限定されることなく、下記の通り、本発明の主旨を逸脱しない範囲において種々の改良及び設計の変更をおこなってもよい。
例えば、1つの改良・変更事項として、回路基板60では、ベースフィルム2から図12(a)中実線で示す打ち抜き線ST3で囲んだ領域を打ち抜いてその打ち抜き部位を本発明に係る回路基板としてもよい。同様に、半導体装置70でも、ベースフィルム2から図13(a)中実線で示す打ち抜き線ST3で囲んだ領域を打ち抜いてその打ち抜き部位を本発明に係る半導体装置としてもよい。
その他の改良・変更事項として、ラミネート工程で補強板61又は補強板63のラミネートを省略して回路基板60を1箇所で折り曲げるような構成としてもよいし、補強板61〜63以外にこれと同様の補強板をベースフィルム2の裏面2aに配して回路基板60を3箇所以上で折り曲げるような構成としてもよい。
その他の改良・変更事項として、補強板61〜63以外にこれと同様の補強板を増やした場合も含めてそれら補強板の各配置位置を変更し、回路基板60を図12(a)中左右方向に対し斜めに折り曲げるような構成としてもよい。
1,40,60 回路基板
2 ベースフィルム(ベース基板)
3 導電層
4 スプロケットホール
5 開口部
6 入力用配線
7 出力用配線
8,9 第1のレジスト層
10,11,12 第2のレジスト層(補強体)
13,47,64 第1の間隔
14,48,65 第2の間隔
15 入力端子(接続端子)
17 出力端子(接続端子)
19 搭載領域
30,50,70 半導体装置
31 半導体チップ
41〜44 補強板(補強体)
61〜63 補強板(補強体)
2 ベースフィルム(ベース基板)
3 導電層
4 スプロケットホール
5 開口部
6 入力用配線
7 出力用配線
8,9 第1のレジスト層
10,11,12 第2のレジスト層(補強体)
13,47,64 第1の間隔
14,48,65 第2の間隔
15 入力端子(接続端子)
17 出力端子(接続端子)
19 搭載領域
30,50,70 半導体装置
31 半導体チップ
41〜44 補強板(補強体)
61〜63 補強板(補強体)
Claims (9)
- ベース基板と、
前記ベース基板を補強する複数の補強体と、
を備え、
前記各補強体が互いにスリット状の間隔をあけた状態で前記ベース基板上に配されていることを特徴とする回路基板。 - ベース基板と、
前記ベース基板上に形成された第1のレジスト層と、
前記第1のレジスト層上に形成された複数の第2のレジスト層と、
を備え、
前記各第2のレジスト層が互いにスリット状の間隔をあけた状態で前記第1のレジスト層上に形成されていることを特徴とする回路基板。 - 請求項2に記載の回路基板において、
前記ベース基板を側面視して前記間隔を中心にして前記ベース基板を折り曲げた場合に、ベース基板から前記第1のレジスト層までの厚さをtと、折り曲げの中心からベース基板までの距離をrと、折り曲げの中心から前記第1のレジスト層までの距離をRと、折り曲げ角度をm(°)と表現したとき、前記間隔の幅Wが下記式(1)の条件を満たしていることを特徴とする回路基板。
W≧2πR×m/360° … (1)
(ただし、式(1)中、「R」=t+rである。) - ベース基板と、
前記ベース基板を補強する複数の補強板と、
を備え、
前記各補強板が互いにスリット状の間隔をあけた状態で前記ベース基板上に配されていることを特徴とする回路基板。 - ベース基板と、
前記ベース基板を補強する複数の補強板と、
を備え、
前記ベース基板の表面上には所定の回路パターンを有する配線が形成されており、
前記各補強板が互いにスリット状の間隔をあけた状態で前記ベース基板の裏面上に配されていることを特徴とする回路基板。 - 請求項5に記載の回路基板において、
前記ベース基板の表面上には半導体チップ搭載用の搭載領域が形成されており、
前記複数の補強板のうち、一部の補強板が前記ベース基板の裏面で前記搭載領域を覆っていることを特徴とする回路基板。 - 請求項5又は6に記載の回路基板において、
前記ベース基板の表面上には接続端子が形成されており、
前記複数の補強板のうち、一部の補強板が前記ベース基板の裏面で前記接続端子を覆っていることを特徴とする回路基板。 - 請求項1〜7のいずれか一項に記載の回路基板において、
前記ベース基板には基板搬送用のスプロケットホールが形成されており、
前記ベース基板上で前記スプロケットホールの周辺には配線用材料で構成された導電層が形成されており、
前記導電層には前記スプロケットホールより面積の広い開口部が形成されていることを特徴とする回路基板。 - 請求項1〜8のいずれか一項に記載の回路基板に対し半導体チップが搭載されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004265439A JP2006080440A (ja) | 2004-09-13 | 2004-09-13 | 回路基板及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004265439A JP2006080440A (ja) | 2004-09-13 | 2004-09-13 | 回路基板及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006080440A true JP2006080440A (ja) | 2006-03-23 |
Family
ID=36159618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004265439A Pending JP2006080440A (ja) | 2004-09-13 | 2004-09-13 | 回路基板及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006080440A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007013018A (ja) * | 2005-07-04 | 2007-01-18 | Nitto Denko Corp | 配線回路基板 |
JP2008141167A (ja) * | 2006-09-29 | 2008-06-19 | Semiconductor Energy Lab Co Ltd | 導電層及び導電層を有する基板の形成方法、並びに半導体装置の作製方法 |
JP2012506161A (ja) * | 2008-10-18 | 2012-03-08 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング | 可撓印刷配線板 |
CN116175943A (zh) * | 2023-04-25 | 2023-05-30 | 中电科风华信息装备股份有限公司 | 汽车b柱fpc自动折弯装置 |
-
2004
- 2004-09-13 JP JP2004265439A patent/JP2006080440A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007013018A (ja) * | 2005-07-04 | 2007-01-18 | Nitto Denko Corp | 配線回路基板 |
JP4619214B2 (ja) * | 2005-07-04 | 2011-01-26 | 日東電工株式会社 | 配線回路基板 |
JP2008141167A (ja) * | 2006-09-29 | 2008-06-19 | Semiconductor Energy Lab Co Ltd | 導電層及び導電層を有する基板の形成方法、並びに半導体装置の作製方法 |
JP2012506161A (ja) * | 2008-10-18 | 2012-03-08 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング | 可撓印刷配線板 |
CN116175943A (zh) * | 2023-04-25 | 2023-05-30 | 中电科风华信息装备股份有限公司 | 汽车b柱fpc自动折弯装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI391064B (zh) | 撓性布線板及其製造方法 | |
EP2066160B1 (en) | Wiring board and electronic component device | |
KR101160498B1 (ko) | 프린트 배선판 및 그 제조 방법 | |
TWI361641B (en) | Wiring substrate, semiconductor package and electron device | |
JP2006278929A (ja) | フレキシブル回路基板の製造方法 | |
US20070049060A1 (en) | Printed circuit board and manufacturing method thereof | |
US11923123B2 (en) | Multilayer substrate and a manufacturing method of the multilayer substrate | |
US20050218491A1 (en) | Circuit component module and method of manufacturing the same | |
TWI429361B (zh) | 配線電路基板的製造方法 | |
CN106358379B (zh) | 印刷电路板及其制造方法 | |
JP2016162835A (ja) | 多層配線板 | |
KR101219905B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
US7582968B2 (en) | Wiring board with a protective film greater in heights than bumps | |
JP2006080440A (ja) | 回路基板及び半導体装置 | |
JP5426567B2 (ja) | プリント回路基板及びその製造方法並びにプリント回路基板製造用のパネル | |
JP4993068B2 (ja) | 絶縁膜形成方法 | |
US9972567B2 (en) | Multilayer substrate, component mounted board, and method for producing component mounted board | |
JP2005243899A (ja) | プリント配線板及びその製造方法 | |
US20190172775A1 (en) | Flexible substrate and electronic device | |
JP2008205172A (ja) | Cofキャリアテープ、cofキャリアテープの製造方法、およびcof型半導体装置の製造方法 | |
JP5184578B2 (ja) | プリント配線基板 | |
JP6387226B2 (ja) | 複合基板 | |
KR101080358B1 (ko) | 인쇄회로기판 제조방법 | |
WO2022176599A1 (ja) | 配線板の製造方法、及び、フレキシブルプリント配線板 | |
JP2006032452A (ja) | 電子部品実装済基板および回路モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080701 |