WO2005086553A1 - 多層基板の製造方法 - Google Patents

多層基板の製造方法 Download PDF

Info

Publication number
WO2005086553A1
WO2005086553A1 PCT/JP2005/003562 JP2005003562W WO2005086553A1 WO 2005086553 A1 WO2005086553 A1 WO 2005086553A1 JP 2005003562 W JP2005003562 W JP 2005003562W WO 2005086553 A1 WO2005086553 A1 WO 2005086553A1
Authority
WO
WIPO (PCT)
Prior art keywords
confirmation
hole
manufacturing
multilayer substrate
wiring layer
Prior art date
Application number
PCT/JP2005/003562
Other languages
English (en)
French (fr)
Inventor
Takeshi Nakamura
Katsumi Ito
Original Assignee
Sanyo Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co., Ltd. filed Critical Sanyo Electric Co., Ltd.
Priority to US10/598,469 priority Critical patent/US7661191B2/en
Priority to JP2006510700A priority patent/JP4767163B2/ja
Publication of WO2005086553A1 publication Critical patent/WO2005086553A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • the present invention relates to a method for manufacturing a multilayer substrate, and more particularly, to a method for manufacturing a multilayer substrate that can improve the accuracy of the position of each wiring layer.
  • the first conductive foil 1001 A and the second conductive material are formed on the front and back surfaces of the base material 100 made of an insulating material such as a resin. Adhere foil 1 0 1 B closely.
  • the first conductive foil 1001A and the second conductive foil 1001B are selectively etched, whereby the first conductive foil 1001A is selectively etched.
  • a wiring layer 1 0 2 A and a second wiring layer 1 0 2 B are formed.
  • a wiring layer is laminated through the insulating layer 103 A to realize a multilayer wiring structure as shown in FIG. 9 (C).
  • the connecting portion 104 is a portion for electrically connecting the wiring layers.
  • the method described above has a problem that an error occurs in the position between the wiring layers.
  • demands for miniaturization and higher functionality are increasing, and the patterns are becoming increasingly finer.
  • strict accuracy is required for the connection between layers and the positional accuracy of each wiring layer. Has been.
  • the present invention has been made in view of the above-described problems, and the main object of the present invention is to suppress the displacement of the relative positions of the layers, and the position of the connection portion that electrically connects the layers. It is an object of the present invention to provide a method for manufacturing a multi-layer substrate that can accurately form the substrate. Disclosure of the invention
  • the multilayer substrate manufacturing method of the present invention is a multilayer substrate manufacturing method in which a plurality of wiring layers composed of wiring and / or electrodes are formed via an insulating material, and a confirmation part is provided on the first wiring layer, When the second and subsequent wiring layers are formed, patterning is performed with reference to the confirmation portion of the first layer.
  • the method for manufacturing a multilayer board according to the present invention provides a method for manufacturing a multilayer board in which a wiring layer made of wiring op- posite Z or an electrode is insulated and formed on both sides of a core part made of an insulating material.
  • a confirmation part is provided in the first wiring layer formed on at least one side of the part, and when the second and subsequent wiring layers are formed, the confirmation part in the first layer is used as a reference. It is characterized by patterning.
  • the multilayer substrate manufacturing method of the present invention is a method for manufacturing a multilayer substrate in which a wiring layer composed of wiring and / or electrodes is insulated and formed in a plurality of layers on both sides of a core portion composed of a sheet-like insulating material. A part of the first wiring layer formed on both surfaces of the core part is provided, a confirmation part penetrating perpendicularly to the core part is provided, and the second and subsequent wiring layers are formed when the second and subsequent wiring layers are formed. It is characterized by patterning based on the confirmation part of the first layer.
  • the method for manufacturing a multilayer board according to the present invention is characterized in that when the confirmation part is used as a reference, the insulating material and the wiring layer formed on the upper part of the confirmation part are removed. .
  • the method for manufacturing a multilayer board according to the present invention is characterized in that the confirmation portion is circular as viewed from above.
  • the position of the wiring layer serving as a reference is It is characterized by recognition using X-rays.
  • the method for manufacturing a multilayer substrate according to the present invention includes a step of preparing a sheet in which the first conductive film is laminated on both main surfaces of the first insulating film serving as a core, and a columnar shape penetrating the sheet. Forming a first confirmation hole, etching the first conductive film corresponding to the first connection portion on the basis of the confirmation hole, removing the exposed first insulating film, and removing the first insulation film.
  • Forming the first wiring layer Forming the first wiring layer, forming the second conductive film on both sides of the sheet via the second insulating film, exposing the confirmation hole, and Etch the second conductive film corresponding to the connecting portion, and remove the exposed second insulating film.
  • the method for manufacturing a multilayer substrate according to the present invention is characterized in that the confirmation hole located under the second conductive film is recognized using X-rays.
  • the first wiring layer for forming the confirmation hole is formed in a bowl shape around the opening, and a laser is formed inside the bowl-shaped first wiring layer. And the second insulating film is removed.
  • FIG. 1 (A) is a plan view showing a method for manufacturing a multilayer board of the present invention
  • FIG. 1 (B) is a cross-sectional view showing a method for manufacturing a multilayer board of the present invention.
  • (C) is a cross-sectional view showing a method for producing a multilayer substrate of the present invention
  • FIG. 1 (D) is a cross-sectional view showing a method for producing a multilayer substrate of the present invention
  • FIG. FIG. 1 (F) is a sectional view showing a method for producing a multilayer substrate of the present invention
  • FIG. 2 (A) is a sectional view showing a method for producing a multilayer substrate of the present invention.
  • FIG. 1 (A) is a plan view showing a method for manufacturing a multilayer board of the present invention
  • FIG. 1 (B) is a cross-sectional view showing a method for manufacturing a multilayer board of the present invention.
  • (C) is a cross-sectional view showing a
  • FIG. 2 (B) is a cross-sectional view showing a method for producing a multilayer substrate of the present invention
  • FIG. 2 (C) shows a method for producing a multilayer substrate of the present invention
  • FIG. 2 (D) is a cross-sectional view showing a method for manufacturing a multilayer substrate of the present invention
  • FIG. 3 (A) is a plan view showing a method for manufacturing the multilayer substrate of the present invention
  • FIG. 3 (B) is a cross-sectional view showing a method for producing a multilayer substrate of the present invention
  • FIG. 3 (C) is a cross-sectional view showing a method for producing a multilayer substrate of the present invention.
  • FIG. 4 (D) is a cross-sectional view showing a method for manufacturing a multilayer substrate according to the present invention
  • FIG. 4 (A) is a cross-sectional view showing a method for manufacturing a multilayer substrate according to the present invention
  • FIG. 4 is a cross-sectional view showing a method for producing a multilayer board according to the present invention
  • FIG. 4 (C) is a conceptual diagram showing a method for producing a multilayer board according to the present invention.
  • FIG. 5 (A) is a plan view showing a method for manufacturing a multilayer board according to the present invention
  • FIG. 5 (B) is a cross-sectional view showing a method for manufacturing the multilayer board according to the present invention.
  • FIG. 5 (A) is a plan view showing a method for manufacturing a multilayer board according to the present invention
  • FIG. 5 (B) is a cross-sectional view showing a method for manufacturing the multilayer board according to the present invention.
  • FIG. 6 is a cross-sectional view showing a method for producing a multilayer substrate of the present invention
  • FIG. 6 (A) is a cross-sectional view showing a method for producing a multilayer substrate of the present invention
  • FIG. 6 (B) is a diagram showing the present invention
  • FIG. 7 (A) is a plan view showing the method for manufacturing the multilayer substrate of the present invention
  • FIG. 7 (B) is the multilayer substrate of the present invention
  • FIG. 7 (C) is a cross-sectional view showing a method for producing a multilayer board of the present invention
  • FIG. 7 (D) is a method for producing a multilayer tomb board of the present invention.
  • FIG. 7 (A) is a plan view showing the method for manufacturing the multilayer substrate of the present invention
  • FIG. 7 (B) is the multilayer substrate of the present invention
  • FIG. 7 (C) is a cross-sectional view showing a method for producing a multilayer board of the present invention
  • FIG. 7 (D)
  • FIG. 8 (A) is a cross-sectional view illustrating a structure in which the multilayer substrate manufactured by the multilayer substrate manufacturing method of the present invention is employed.
  • FIG. 8 (B) is a cross-sectional view illustrating a structure in which the multilayer substrate manufactured by the multilayer substrate manufacturing method of the present invention is employed, and
  • FIG. 9 (A) is a conventional multilayer substrate.
  • FIG. 9 (B) is a sectional view showing a conventional multilayer substrate manufacturing method
  • FIG. 9 (C) is a sectional view showing a conventional multilayer substrate manufacturing method. It is sectional drawing shown. BEST MODE FOR CARRYING OUT THE INVENTION
  • the wiring refers to a wiring structure having two or more layers, and corresponds to a board having a multilayer wiring or a multilayer board on which a circuit device is mounted for packaging.
  • the multilayer substrate manufacturing method of this embodiment is a multilayer substrate manufacturing method in which the wiring layer 14 formed by patterning the conductive film 13 is stacked via the insulating film 1 2.
  • a confirmation hole 14 is provided in the conductive film 13 to be formed, and after the position of the confirmation hole 14 is recognized, the patterning of the second and subsequent wiring layers 18 is performed. Furthermore, in this embodiment, the connection portion 16 that connects the wiring layers is formed using this confirmation portion. Details will be described below.
  • FIG. 1 (A) is a plan view of the laminated sheet 10 in this process
  • FIGS. 1 (B) to 1 (F) are sectional views of the laminated sheet 10 in each process. .
  • the laminated sheet 10 is obtained by bringing the first and second conductive films 13 A and 13 B into close contact with both surfaces of the first insulating film 12 A serving as a core.
  • the material of the first insulating film 12 A either thermoplastic resin or thermosetting resin is selected.
  • inorganic fillers are mixed in the resin.
  • the first insulating film 12 A may contain glass cloth, or may contain glass filler mixed with inorganic filler.
  • the thickness of the first insulating film 12 A can be set to about 50 microns.
  • a metal mainly composed of copper can be generally used as a material for the first and second conductive films 1 3 A and 1 3 B.
  • a rolled copper foil is used as the material for the first and second conductive films 13 A and 13 B.
  • the thickness of both conductive foils may be about 10 microns.
  • the two conductive films are coated directly on the first insulating film 12 A by a plating method, a vapor deposition method or a sputtering method, or a metal foil formed by a rolling method is attached. Also good.
  • the layer sheet 10 is formed with a plurality of units 11 which are regions constituting one multilayer substrate.
  • units 11 are formed on a laminated sheet 10.
  • Unit 1 1 has a rectangular planar shape, but it may be another shape of Unit 11.
  • a confirmation hole 14 is provided so as to penetrate the laminated sheet 10.
  • This confirmation hole 14 is a confirmation part for performing alignment when performing patterning for the second and subsequent layers.
  • the confirmation hole 14 is also used when forming the connection portion 16 that electrically connects the wiring layers 13.
  • the confirmation hole 14 can be formed by drilling with a drill. Further, after removing both conductive foils 13 in the formation region of the confirmation hole 14 by etching, the exposed insulating film may be removed by laser.
  • the diameter of the confirmation hole 14 formed in this step is, for example, about 0.15 mm.
  • a confirmation hole 14 is formed in the vicinity of the outside of each unit 11. Further, by providing a plurality of confirmation holes 14 for each unit 11, the alignment accuracy using the confirmation holes 14 can be further improved.
  • four confirmation holes 14 are provided in the vicinity of the four corners of each unit 11.
  • the number of 1 4 is arbitrary.
  • two confirmation holes 14 may be formed for each unit 14.
  • the number of confirmation holes 14 formed in one laminated sheet 10 can be changed within a range of about two hundred force and one hundred.
  • the first conductive film 13 A is partially removed to form an exposed portion 15 where the first insulating film 12 A is exposed.
  • the removal of the exposed portion 15 formed inside each of the notches 11 and 11 recognizes the outline of the confirmation hole 14 provided for each of the nuts 11 and then the position of the center point. To recognize. Since the shape of the confirmation hole 14 is a circle, the centers of the holes match even if the circles are different in size.
  • through hole 15 A is formed by removing first insulating film 12 A exposed from protruding portion 15.
  • the insulating film 1 2 A can be removed using a laser. This laser removal is only possible with through holes 1 5
  • the laser used here is preferably a carbon dioxide laser.
  • etch etching with sodium permanganate or ammonium persulfate to remove this residue.
  • the first conductive film is obtained by performing a plating process.
  • a first connection portion 16 A that electrically connects 1 3 A and the second conductive film 1 3 B is formed. More specifically, the first connection ⁇ 16 A is formed by forming a metal film on the entire surface of the first conductive film 13 A including the through hole 15 A. This plating film is formed by an electroless plating and an electrolytic plating. Here, the first conductive layer including a through hole 15 A at least about 2 m in the electroless plating is used. Film 14 Formed on the entire surface of 4 A. As a result, the first conductive film 13 A and the second conductive film 1 3 B are in electrical conduction, so that electrolysis is performed again using both conductive films as electrodes, and about 20 / xm.
  • the through hole 15 A is filled with Cu, and the first connecting portion 16 A is formed. It is also possible to selectively embed only the through hole 15 A by performing so-called filling fitting.
  • Cu is used here for the film, but Au, Ag, Pd, etc. may be used. Further, by performing partial masking using a mask, the masking film may be formed only in the portion of the through hole 15 A.
  • a metal film 17 made of a plating film is also formed on the inner wall of the confirmation hole 14.
  • the metal film 17 is formed with a uniform film thickness on the inner wall of the confirmation hole 14. Therefore, the adhesion of the metal film 17 reduces the cross-sectional area of the confirmation hole 14, but maintains the circular cross-sectional shape.
  • FIG. 2 (A) is a plan view of the laminated sheet 10 in this process.
  • FIGS. 2 (B) to 2 (D) are cross-sectional views of the laminated sheet 10 at each step.
  • the first and second wiring layers 1 and 2 are etched by etching the first and second conductive films 1 3 A and 1 3 B, respectively. 8 A and 1 8 B are formed. This is done by selectively etching each conductive film using an etching resist. In this process, when the etching resist is exposed, the position of the confirmation hole 14 is recognized, and the relative alignment between the laminated sheet 10 and the exposure mask is performed. Even if the size of the check hole 14 is small, it is circular, so its center point matches the previous alignment, and the center point is recognized and aligned.
  • the recognition part 20 for recognition by X-rays is also formed by etching.
  • This recognition unit may be any shape such as a square, a circle, or a cross as long as it can be recognized by the X-ray recognition device. The location may be anywhere, but is generally around the unit.
  • a conductive film is brought into close contact with both main surfaces of the laminated sheet 10 via an insulating film.
  • the third conductive film 13 C is laminated on the surface of the laminated sheet 10 via the second insulating film 12 B.
  • a fourth conductive film 13 D is laminated on the back surface of the laminated sheet 10 via a third insulating film 12 C.
  • These conductive films 13 can be laminated by a vacuum press.
  • the confirmation hole 14 is also filled with resin.
  • a pre-predder can be used as both insulating layers.
  • a pre-preder is a fabric made of glass fiber or the like impregnated with an epoxy resin or the like.
  • the guide hole 19 is drilled so as to penetrate the laminated sheet 10.
  • guide holes 19 are drilled at four force points near the four corners of the laminated sheet 10. Drilling of guide hole 19 can be done by a combination of etching and laser, or by drilling.
  • the alignment for specifying the position of the drill hole 19 is shown in Fig. 2 (C). This is performed by recognizing the position of the confirmation unit 20 shown in FIG.
  • the confirmation portion 20 is provided corresponding to a location where the guide hole 19 is formed. Further, the confirmation unit 20 is formed of a part of the second wiring layer 18 A.
  • the diameter of the guide hole 19 may be in the range of several tens of microns to 2 mm.
  • the recognition unit 20 since the recognition unit 20 is covered with the upper third conductive film 13 C, its position cannot be recognized with visible light. From this, the position of the recognition unit 20 is recognized by irradiating X-rays, etc., and the drill is aligned and opened. In addition, the alignment in this process can be performed based on the outer shape if the outer dimensions of the laminated sheet 10 satisfy the specified accuracy.
  • FIG. 3 (A) is a plan view of the laminated sheet 10 in this process
  • Fig. 3 (B) to Fig. 3 (D) are sectional views of the laminated sheet 10 at each step. is there.
  • the exposed portion 2 2 is formed by partially removing the third conductive film 13 C after recognizing the position of the circular guide hole 19. . Specifically, using the position of the guide hole 19 as a reference, etching is performed by patterning an etching mask on the surface of the third conductive film 13 C to form the exposed portion 2 2. . In this step, the same process is performed for the fourth conductive film 13 D, so that the exposed portion 2 2 is also formed on the back surface of the laminated sheet 10.
  • the planar size of the exposed portion 20 is formed larger than the cross section of the confirmation hole 14. Specifically, the planar size of the confirmation hole 14 is a circle having a diameter of 0.15 mm, whereas the planar size of the exposed portion 20 is a circle of about 1.5 mm. . In this step, the exposed portion 22 is formed so that the peripheral portion of the confirmation hole 14 is exposed.
  • the confirmation hole 14 can be placed in the exposed portion 2 2. It can be located in the area where is formed.
  • the position of the recognition unit 21 is recognized, Expose the check hole 1 4 by one. Specifically, first, by recognizing the position of the recognition unit 21, the relative position between the laser irradiator (not shown) and the confirmation hole 14 is adjusted, and then laser irradiation is performed. . Laser irradiation may be performed only from the surface of the stacked sheet 10 or from both surfaces.
  • the protective hole 2 4 formed continuously with the confirmation hole 14 forms a bowl shape.
  • a shield-like protective portion 24 made of a conductive film is formed around the confirmation hole 14.
  • the protective portion 24 is formed by the metal film 17 attached to the side surface of the confirmation hole 14 and the metal film 1k. Since the protective part 24 is made of metal, the protective part is protected even if the laser is irradiated to this region.
  • Laser 2 3 irradiates an area wider than the area of the confirmation hole 14. As a result, even when the surface of the laminated sheet 10 other than the region where the confirmation hole 14 is formed is irradiated with the laser 23, the region is prevented from being damaged by the laser 23. I can do it.
  • the side of the confirmation hole 14 is protected by a metal film 17 made of a metal film. Therefore, even if the laser 23 is irradiated on the side wall of the confirmation hole 14, the metal film 1
  • each confirmation hole is irradiated with laser 23.
  • each wiring layer passes through the insulating layer 1 2.
  • a new connecting portion 1 6 connecting the two is formed. Specifically, the third conductive film 13 C and the second insulating film 12 B in the region corresponding to the second connection portion 16 B to be formed are partially removed and removed. By forming a plating film in the region, A second connecting portion 16 B is formed. In addition, a second connection portion 12 B that penetrates the third insulating film 12 C is also formed by the same method.
  • an etching resist 25 is applied so as to cover the third conductive film 13 C. Then, the resist 25 is exposed using the exposure mask 3 1.
  • the exposure mask 3 1 has a light shielding pattern 3 2 on the surface of a transparent substrate such as glass.
  • the shape of the light-shielding pattern 3 2 has a pattern shape that is reverse to that of the second connection portion 16 B to be formed.
  • a positive type resist in which a portion not irradiated with the light beam 30 remains is adopted as the register 25.
  • etching is performed through resist 25 patterned by the above-described exposure process, etc., so that it corresponds to the region of the second connecting portion 16 mm.
  • the third conductive film 13 C to be removed is removed.
  • the fourth conductive film 13 D corresponding to the region of the second connection portion 16 ⁇ is also removed.
  • the alignment of the exposure mask 3 1 is performed with reference to the central portion of the confirmation hole 14.
  • an imaging means such as a CCD camera
  • observation points K 3 Observe 3 observation points K 3 and identify their planar coordinates. Furthermore, from the coordinate values of these points, the coordinates of the center point C of the confirmation hole 14 are calculated by the geometry theorem. Since the planar shape of the confirmation hole 14 is circular, the coordinates of the center point C can be easily calculated. Also, exposure mask with the center point as the reference
  • the exposure for partially removing the fourth conductive film 1 3 D is also performed in the confirmation hole 1.
  • the center position of 4 is used as a reference. Therefore, using the same confirmation hole 14, the resist 25 applied on the front and back surfaces of the laminated sheet 10 is exposed, so that the relative position where both are exposed is made accurate. be able to.
  • FIG. 5A is a plan view of the laminated sheet 10
  • FIGS. 5B and 5C are cross-sectional views of the laminated sheet 10.
  • confirmation holes 14 are formed in the vicinity of the four corners of each unit 11. Then, the position of the connecting portion 16 formed for each unit is specified using the confirmation hole 14 formed in the vicinity thereof. This is because the closer the confirmation hole 14 and the unit 11 are, the better the alignment accuracy.
  • the through hole 15 A is formed by irradiating the laser 23 and partially evaporating the second insulating film.
  • the upper surface of the first wiring layer 18 A is exposed at the bottom of the through hole 15 A.
  • the alignment between the laser beam 23 and the laminated sheet 10 is performed with reference to the center point of the confirmation hole 14. Therefore, the relative position accuracy between the first wiring layer 18 A and the through hole 15 A is very good.
  • the second connection portion 16 B made of a plating film is formed in the through hole 15 A by performing an electroless plating process and an electrolytic plating process. Is formed.
  • the details of the measuring process in this step are the same as the method described with reference to Fig. 1 (F).
  • a plating film is also formed on the inner wall of the confirmation hole 14. Confirmation, since the hole 14 has a cylindrical shape, the cross-section is reduced by forming a plating film on the inner wall, but the circular cross-sectional shape is maintained. Similarly, a plating film is also formed on the inner wall of the guide hole 19.
  • the third conductive film 13 C and the fourth conductive film 13 D are etched to form new electrode and wiring patterns.
  • the alignment of the exposure mask 3 1 and the laminated sheet 10 is performed by recognizing the center point of the confirmation hole 14.
  • the recognition method of the confirmation hole 14 in this step is basically the same as the recognition method described with reference to FIG. 4 (C).
  • the cross section of the confirmation hole 14 is reduced by the formation of a plating film on the inner wall of the confirmation hole 14.
  • the cross section of the confirmation hole 14 before the plating film is formed on the inner wall is indicated by a dotted line indicated by V 1.
  • the cross section of the confirmation hole 14 after the plating film is formed on the inner wall is shown by a solid line.
  • first observation point K1 By observing (first observation point K1, second observation point K2, third observation point K3), it is possible to accurately measure the position of center point C.
  • Fig. 7 (A) is a plan view of the laminated sheet 10.
  • Fig. 7 (B) to Fig. 7 (D) are sectional views of the laminated sheet 10.
  • the third wiring layer 18 C is formed on the surface of the laminated sheet 0 10 by the process of etching the upper S 7 and the laminated sheet 1 1 On the back side of 0, a fourth selfish wire layer 18 D is formed.
  • the third wiring layer 13 C and the fourth wiring layer 18 D formed on the front and back surfaces of the laminated sheet 10 are covered.
  • the resin forming the resist 26 may be filled into the confirmation hole 14 and the guide hole 19
  • an opening 2 7 is provided in the resist 2 6.
  • the opening 27 may be provided on both sides of the laminated sheet 10 or may be provided only on one side.
  • the third wiring layer 18 C or the fourth wiring layer 18 D is exposed at the bottom of the opening 27.
  • the opening 27 can be formed by recognizing the position of the confirmation portion 28 formed of the third wiring layer 18 C. Further, in this process, the opening 2 7 can be formed on the basis of the position of the confirmation hole 14.
  • each unit 11 can be separated by dividing the laminated sheet 10 by the dividing line L 1 indicated by the alternate long and short dash line. This separation can be performed by cutting a laminated sheet 10 in a region where the wiring layer 18 is not formed using a laser. This makes it possible to separate the units 11 while minimizing the occurrence of vibration during cutting.
  • a multilayer substrate having a multilayer wiring structure is completed.
  • Each unit may be divided after the circuit element is fixed to the laminated sheet 10 through the opening portion 27. The separation can also be performed by processing using a router or pressing.
  • a circuit element 3 3 B which is a semiconductor element, is mounted on the surface of the multilayer substrate 3 6 via a brazing material 3 4.
  • the circuit element 3 3 B is mounted face-down, but it is also possible to adopt a fixed structure using metal wires.
  • the circuit element 3 3 A is a passive element such as a chip resistor or a chip capacitor, and is fixed to the multilayer substrate 3 6 via a row material 3 4. If necessary, a lead or connector that is an external connection means may be mounted. Also, it is configured as a module substrate, and when it is not attached to a case, a packaged IC, CSP, or the like is mounted as a semiconductor element. When it is attached to a case, a bare chip may be mounted.
  • a semiconductor package using a multilayer substrate will be described.
  • the circuit element 3 3 described above is mounted on the surface of the multilayer substrate 3 6, and the circuit A sealing resin 35 is formed on the surface of the multilayer substrate 36 so that the path element 33 is sealed.
  • the multilayer substrate 36 according to the present invention is extremely thin, a thin circuit device can be provided by applying such a multilayer substrate to the circuit device.
  • the IC itself has a tendency to increase the number of pins to 500 pins and 100 pins, and the size of the external electrodes tends to be fine and narrow pitch. Therefore, if a multi-layer board is used, circuit modules that use ICs, discrete elements, chip capacitors, chip resistors, etc., so-called SIP, will be possible.
  • the position of the confirmation portion provided in the first conductive film is recognized, and the second and subsequent conductive films are patterned. Therefore, even when a plurality of wiring layers are formed, the position is recognized by the first confirmation portion formed first, so that the relative positions of the layers can be made accurate. Furthermore, the connection part that connects the wiring layers is performed after recognizing the position of the confirmation part. Therefore, it is possible to improve the position accuracy of the location where the connection portion is formed.
  • a confirmation sheet is provided so as to pass through a laminated sheet made of a conductive film adhered to both surfaces of the insulating film, and alignment is performed after the next process using this confirmation hole. Therefore, even when the wiring layers are laminated on both sides of the laminated sheet, the positioning accuracy of the wiring layers can be improved because all the wiring layers are aligned using the same confirmation hole. Furthermore, since the formation of the connection part, which is a part for electrical connection between the layers, is performed after the position of the confirmation hole is recognized, the position accuracy can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

層同士の相対的な位置のズレを抑止し、層同士を電気的に接続する部位の位置を精度良く形成する多層基板の製造方法を提供する。本形態の多層基板の製造方法は、導電膜(13)をパターニングすることで形成された配線層(14)が絶縁膜(12)を介して積層される多層基板の製造方法において、最初に積層される導電膜(13)に確認孔(14)を設け、この確認部(14)の位置を認識してから、2層目以降の配線層(18)のパターンニングを行う構成に成っている。更に、本形態では、この確認部を用いて、配線層同士を接続する接続部の形成を行う。

Description

明 細 書 多層基板の製造方法 技術分野
本発明は多層基板の製造方法に関し、 特に、 各配線層同士の位置の精度 を向上させるこ とができる多層基板の製造方法に関する。 背景技術
電子機器の小型化おょぴ髙機能化に伴い、 その内部に収納される実装基 板においては、 多層配線構造が主流になっている。 第 9 図を参照して、 多層 配線基板の製造方法の一例を説明する (特開 2 0 0 3 — 3 2 4 2 6 3号公報 参照)。
先ず、 第 9図 (A ) を参照して、 樹脂等の絶縁性の材料から成る基材 1 0 0の表面おょぴ裏面に第 1 の導電箔 1 0 1 Aおよぴ第 2の導電箔 1 0 1 B を密着させる。
次に、 第 9図 ( B ) を参照して、 第 1 の導電箔 1 0 1 Aおよび第 2の導 電箔 1 0 1 Bの選択的なエッチングを行う こ とによ り 、 第 1 の配線層 1 0 2 Aおよぴ第 2の配線層 1 0 2 Bを形成する。 更に、 絶縁層 1 0 3 Aを介して 配線層を積層させ、 第 9図 ( C ) に示すよ う な、 多層の配線構造を実現する。 ここで、 接続部 1 0 4は、 各配線層同士を電機的に接続するための部位であ る。
しかしながら、 上述した方法では、 配線層同士の位置に誤差が生じてし ま う 問題があった。 更に、 層どう しを接続する接続部 1 0 4 を精度良く 形成 するのが困難である問題があった。 今日では、 小型および高機能化に対する 要望が益々高く なつてきているため、 パターンは益々微細になり 、 それに伴 い層間を接続する接続部や、 各配線層同士の位置精度には厳しい精度が要求 されている。
本発明は上述した問題点を鑑みて成されたものであり 、本発明の主な目的は、 層同士の相対的な位置のズレを抑止し、 層同士を電気的に接続する接続部の 位置を精度良く形成する多層基板の製造方法を提供するこ とにある。 発明の開示
本発明の多層基板の製造方法は、 配線および/または電極から成る配線 層が絶縁材料を介して複数層形成される多層基板の製造方法において、 第 1 層目の配線層に確認部を設け、 第 2層目以降の配線層を形成する際に、 前記 第 1層目の確認部を基準にしてパターユングするこ とを特徴とする。
更に本発明の多層基板の製造方法は、 絶縁材料から成るコア部の両側に、 配線おょぴ Zまたは電極から成る配線層が絶縁され複数層形成される多層基 板の製造方法において、 前記コア部の少なく と も一方の面に形成された第 1 層目の配線層に確認部を設け、 第 2層目以降の配線層を形成する際に、 前記 第 1 層目 の確認部を基準にしてパターユングするこ と を特徴とする。
更に本発明の多層基板の製造方法は、 シー ト状の絶縁材料から成る コア 部の両側に、 配線および/または電極から成る配線層が絶縁され複数層形成 される多層基板の製造方法において、 前記コア部の両面に形成された第 1層 目の配線層を一部含み、 コア部に対して垂直に貫通した確認部を設け、 第 2 層目以降の配線層を形成する際に、 前記第 1層目の確認部を基準にしてパタ 一二ングするこ と を特徴とする。
更に本発明の多層基板の製造方法は、 確認部を基準と して活用する時は、 確認部の上層に形成されている絶縁材料おょぴ配線層は、 取り 除かれるこ と を特徴とする。
更に本発明の多層基板の製造方法は、 前記確認部は、 上方から見て円形 であるこ と を特徴とする。
更に本発明の多層基板の製造方法は、 基準となる前記配線層の位置を、 X線を用いて認識するこ と を特徴とする。
更に本発明の多層基板の製造方法は、 コアとなる第 1 の絶縁膜の両主面 に第 1 の導電膜が積層されたシー トを用意する工程と、 前記シー トを貫通す る円柱状の確認孔を穿設する工程と、 前記確認孔を基準にして第 1 の接続部 に対応する两前記第 1 の導電膜をエッチングし、 露出した前記第 1 の絶縁膜 を取り 除いて第 1 の貫通孔を設ける工程と、 前記第 1 の貫通孔および前記両 第 1 の導電膜の表面に導電皮膜を形成する工程と、前記確認孔を基準にして、 前記両第 1 の導電膜をパターニングして第 1 の配線層を形成する工程と、 前 記シー トの両面に第 2 の絶縁膜を介して第 2 の導電膜を形成する工程と、 前 記確認孔を露出し、 第 2 の接続部に対応する前記第 2 の導電膜をエッチング し、 露出した前記第 2 の絶縁膜を取り 除いて第 2 の貫通孔を設ける工程と、 前記第 2 の貫通孔および前記両第 2 の導電膜に導電被膜を形成する工程と、 前記確認孔を基準にして第 2 の導電膜をパターニングして第 2 の配線層を形 成する工程と を有するこ とを特徴とする。
更に本発明の多層基板の製造方法は、 前記第 2の導電膜の下に位置する 前記確認孔は、 X線を用いて認識するこ と を特徴とする。
更に本発明の多層基板の製造方法は、 前記確認孔を形成する第 1 の配線層 は、 開口部の周囲に鍔状に形成され、 この鍔状の第 1 の配線層の内側にレー ザ一が照射されて、 前記第 2 の絶縁膜が取り 除かれるこ と を特徴とする。 図面の簡単な説明
第 1 図 (A ) は、 本発明の多層基板の製造方法を示す平面図であり 、 第 1 図 ( B ) は、本発明の多層基板の製造方法を示す断面図であ り、第 1 図 ( C ) は、 本発明の多層基板の製造方法を示す断面図であり 、 第 1 図 (D ) は、 本 発明の多層基板の製造方法を示す断面図であり、 第 1 図 ( E ) は、 本発明の 多層基板の製造方法を示す断面図であり 、 第 1 図 ( F ) は、 本発明の多層基 板の製造方法を示す断面図であり 、 第 2図 (A ) は、 本発明の多層基板の製 造方法を示す平面図であり 、 第 2図 ( B ) は、 本発明の多層基板の製造方法 を示す断面図であり 、 第 2 図 ( C) は、 本発明の多層基板の製造方法を示す 断面図であり 、 第 2 図 (D) は、 本発明の多層基板の製造方法を示す断面図 であり 、 第 3図 (A) は、 本発明の多層基板の製造方法を示す平面図であ り 、 第 3図 ( B ) は、 本発明の多層基板の製造方法を示す断面図であり 、 第 3図 ( C ) は、 本発明の多層基板の製造方法を示す断面図であり 、 第 3 図 (D) は、 本発明の多層基板の製造方法を示す断面図であり 、 第 4図 (A) は、 本 発明の多層基板の製造方法を示す断面図であり 、 第 4図 (B ) は、 本発明の 多層基板の製造方法を示す断面図であり 、 第 4図 (C) は、 本発明の多層基 板の製造方法を示す概念図であ り 、 第 5 図 (A) は、 本発明の多層基板の製 造方法を示す平面図であ り 、 第 5図 (B ) は、 本発明の多層基板の製造方法 を示す断面図であり 、 第 5 図 ( C) は、 本発明の多層基板の製造方法を示す 断面図であり 、 第 6 図 (A) は、 本発明の多層基板の製造方法を示す断面図 であり 、 第 6 図 (B ) は、 本発明の多層基板の製造方法を示す概念図であ り 、 第 7図 (A) は、 本発明の多層基板の製造方法を示す平面図であり 、 第 7図 ( B ) は、 本発明の多層基板の製造方法を示す断面図であり 、 第 7図 ( C) は、 本発明の多層基板の製造方法を示す断面図であり 、 第 7 図 (D) は、 本 発明の多層墓板の製造方法を示す断面図であり 、 第 8図 (A) は、 本発明の 多層基板の製造方法によ り製造された多層基板が採用された構造を説明する 断面図であり 、 第 8 図 (B ) は、 本発明の多層基板の製造方法によ り製造さ れた多層基板が採用された構造を説明する断面図であ り 、 第 9図 (A) は、 従来の多層基板の製造方法を示す断面図であり 、 第 9 図 (B ) は、 従来の多 層基板の製造方法を示す断面図であり、 第 9 図 ( C ) は、 従来の多層基板の 製造方法を示す断面図である。 発明を実施するための最良の形態
本発明の多層基板の製造方法を図を参照しつつ説明する。 本形態の多層 配線とは、 2層以上の配線構造を指し、 多層配線を有する基板またはパッケ 一ジの為回路装置を実装する多層基板等が該当する ものである。
本形態の多層基板の製造方法は、 導電膜 1 3 をパターユングするこ とで 形成された配線層 1 4が絶縁膜 1 2 を介して積層される多層基板の製造方法 において、 最初に積層される導電膜 1 3 に確認孔 1 4 を設け、 この確認孔 1 4の位置を認識してから、 2層目以降の配線層 1 8 のパターンユングを行う 構成に成っている。 更に、 本形態では、 この確認部を用いて、 配線層同士を 接続する接続部 1 6 の形成を行う。 この詳細を下記にて説明する。
第 1 図を参照して、 積層シー ト 1 0 に確認孔 1 4 を形成する工程を説明 する。 第 1 図 (A) は本工程での積層シー ト 1 0 の平面図であり、 第 1 図 (B ) から第 1 図 ( F ) は各工程での積層シー ト 1 0 の断面図である。
第 1 図 (A) と第 1 図 ( B ) を参照して、 本形態に用いる積層シー ト 1 0の詳細を説明する。 積層シー ト 1 0は、 コアとなる第 1 の絶縁膜 1 2 Aの 両面に第 1 および第 2 の導電膜 1 3 A、 1 3 Bを密着させたものである。 第 1 の絶縁膜 1 2 Aの材料と しては熱可塑性榭脂または熱硬化性樹脂の何れか が選択される。 そして、 熱伝導性等が考慮されて、 無機のフィ ラーが樹脂に 混入されている。 また、 全体の強度を向上させるために、 第 1の絶縁膜 1 2 Aはガラスク ロスを含むものでも良いし、 ガラスク ロスに無機フィ ラーが混 入されているものでも良い。 第 1 の絶縁膜 1 2 Aの膜厚は 5 0 ミ ク ロ ン程度 にするこ とができ る。
第 1 およぴ第 2 の導電膜 1 3 A、 1 3 Bの材料と しては、 銅を主材料と した金属を全般的に採用する こ とができる。 本形態では、 圧延された銅箔を 第 1 および第 2の導電膜 1 3 A、 1 3 Bの材料と して採用 している。 また、 両導電箔の厚さは、 1 0 ミ ク ロ ン程度でよい。 また、 两導電膜は、 メ ツキ法、 蒸着法またはスパッタ法で直接第 1 の絶縁膜 1 2 Aに被覆されたり 、 圧延法 ゃメ ツキ法によ り形成された金属箔が貼着されても良い。
更に、 第 1 図 (A) を参照して、 積層シー ト 1 0 の詳細を説明する。 積 層シ一 ト 1 0 には 1 つの多層基板を構成する領域であるュニッ ト 1 1 が複数 個形成されている。 ここでは、 マ ト リ ックス状に配置された 4つのュニッ ト 1 1 が積層シー ト 1 0 に形成されている。 ここではュニッ ト 1 1 は、 矩形の 平面的形状を呈するが、 他の形状のュ-ッ ト 1 1 でもよい。
第 1 図 ( C ) を参照して、 積層シー ト 1 0 を貫通するよ う に確認孔 1 4 を設ける。 この確認孔 1 4は、 2層目以降のパターユングを行う 際に位置合 わせを行う ための確認部である。
更に、 この確認孔 1 4 は、 配線層 1 3 同士の電気的接続を行う接続部 1 6 の形成を行う 際にも用いられる。 この確認孔 1 4の形成は、 ドリルによる 削孔によ り行う こ とができる。 更に、 確認孔 1 4の形成領域の両導電箔 1 3 をエッチングによ り 除去した後に、 露出した絶縁膜をレーザーによ り 除去し ても良い。 本工程で形成される確認孔 1 4の径は、 例えば 0 . 1 5 m m程度 である。
第 1 図 ( A ) を参照して、 確認孔 1 4 が形成される箇所の詳細を説明す る。ここでは、各ュニッ ト 1 1 の外側の近傍に確認孔 1 4が形成されている。 またュニッ ト 1 1 毎に複数個の確認孔 1 4 を設けるこ とによ り 、 確 孔 1 4 を用いた位置合わせの精度をよ り 向上させるこ とが出来る。 ここでは 、 ュ二 ッ ト 1 1 毎の 4角付近に 4つの確認孔 1 4が設けられているが 、 この確認孔
1 4 の個数は任意である 例えば、 ュニッ 卜 1 4毎に 2つずつの確認孔 1 4 を形成しても良い。 また 、 1 つの積層シー 卜 1 0 に形成される確認孔 1 4の 個数は、 2個力、ら 1 0 0個程度の範囲で変化させるこ と も可能である
第 1 図 ( D ) を参照して、 第 1 の導電膜 1 3 Aを部分的に除去するこ と で、 第 1 の絶縁膜 1 2 Aが露出する露出部 1 5 を形成する。 ここではュ二、、ノ ト 1 1 毎の内部に露出部 1 5 は形成される の除去は、 ュ ッ 卜 1 1 毎に 設けた確認孔 1 4 の外郭を認識し、 それから中心点の位置を認識して行う。 確認孔 1 4 の形状が円のため、 円の大き さが違っていてもその中心が一致す る。 第 1 図 ( E ) を参照して、 出部 1 5から露出する第 1 の絶縁膜 1 2 A を除去するこ とによ り 、 貫通孔 1 5 Aを形成する 。 絶縁膜 1 2 Aの除去はレ 一ザ一を用いて行う こ とが出来る 。 このレーザーによる除去は、 貫通孔 1 5
Aの底部に第 2 の導電膜 1 3 Bの表面が露出されるまで行う。 こ こで用いる レ —ザ一と しては、 炭酸ガス レ一ザ一が好ま しい 。 また、 貫通孔 1 5 Aの底 部に残查が有る場合は、 過マンガン酸ソーダまたは過硫酸アンモニゥム等で クエツ トエッチングを行い、 この残查を除去する
第 1 図 ( F ) を参照して、 メ ツキ処理を施すこ と によ り 、 第 1 の導電膜
1 3 Aと第 2の導電膜 1 3 B と を電気的に接続する第 1 の接続部 1 6 Aを形 成する。よ り具体的には、貫通孔 1 5 Aを含む第 1 の導電膜 1 3 Aの全面に、 メ ツキ膜を形成する こ とで、 第 1 の接続^ 1 6 Aを形成する。 このメ ツキ膜 は無電解メ ツキと電解メ ツキの 方で形成され、 ここでは、 無電解メ ッキに り約 2 mの C u を少なく と あ貫通孔 1 5 Aを含む第 1 の導電膜 1 4 Aの 全面に形成する。 これによ り 第 1 の導電膜 1 3 Aと第 2の導電膜 1 3 B とが 気的に導通するため、 再度この両導電膜を電極にして電解メ ツキを行い、 約 2 0 /x mの C uをメ ッキする これによ り貫通孔 1 5 Aは C uで埋め込ま れ 、 第 1 の接続部 1 6 Aが形成される。 なお、 いわゆるフィ リ ングメ ツキを 行う と、 貫通孔 1 5 Aのみを選択的に埋め込むこ と も可能である。 またメ ッ キ膜は、 こ こでは C uを採用 したが、 A u、 A g、 P d等を採用しても良い。 またマスクを使用 して部分メ ツキを行う こ とで、 貫通孔 1 5 Aの部分のみに メ ツキ膜を形成しても良い。
また、 本工程によ り 、 確認孔 1 4の内壁にもメ ツキ膜から成る金属膜 1 7が形成される。 この金属膜 1 7は、 確認孔 1 4 の内壁に均一な膜厚で形成 される。 従って、 金属膜 1 7の付着によ り 、 確認孔 1 4の断面積は小さ く な る ものの、 円形の断面形状は保持される。
次に、 第 2図を参照して、 積層シー ト 1 0 に更に導電膜 1 3 を積層させ る工程を説明する。 第 2図 (A) は本工程での積層シー ト 1 0の平面図であ り 、 第 2 図 (B ) から第 2図 (D) は各ステップでの積層シー ト 1 0の断面 図である。
第 2 図 (B ) を参照して、 第 1 およぴ第 2の導電膜 1 3 A、 1 3 Bのェ ツチングを行う こ とによ り 、 第 1 およぴ第 2の配線層 1 8 A、 1 8 Bを形成 する。 これは、 エッチングレジス トを用いて各導電膜を選択的にエッチング するこ と によ り行う。 本工程では、 エッチングレジス トの露光を行う 際に、 確認孔 1 4の位置の認識を行って、 積層シー ト 1 0 と露光マスク と の相対的 な位置合わせを行っている。 確認孔 1 4のサイズか小さ く なつても円形であ るのでその中心点は前回の位置合わせと一致し、 その中心点を認識して位置 あわせする。
従って、 精度良く位置合わせを行う こ とが出来る。 更に、 本工程では、
X線で認識を行う為の認識部 2 0 もエッチングによ り形成される。 この認識 部は、 X線認識装置が認識できる形状なら四角、 丸、 十字等何でも良い。 ま たその位置は、 何処にあっても良いが、 一般にはュニッ トの周囲である。 第 2 図 ( C ) を参照して、 次に、 積層シー ト 1 0 の両主面に絶縁膜を介して 導電膜を密着させる。 具体的には、 積層シー ト 1 0の表面に第 2 の絶縁膜 1 2 B を介して第 3 の導電膜 1 3 Cが積層される。 そして、 積層シー ト 1 0 の 裏面には、 第 3 の絶縁膜 1 2 Cを介して第 4の導電膜 1 3 Dが積層される。 これら導電膜 1 3 の積層は、 真空プレスによ り行う こ とが可能である。 本ェ 程にて、確認孔 1 4 にも樹脂が充填される。本工程では、両絶縁層と しては、 プリ プレダを採用するこ とができる。 プリ プレダとは、 ガラス繊維等から成 る織物に、 エポキシ樹脂などを含浸させたものである。
第 2 図 (D ) を参照して、 次に、 積層シー ト 1 0 を貫通するよ う にガイ ド孔 1 9 を削孔する。 具体的には、 第 2 図 ( A ) を参照して、 積層シー ト 1 0の 4角付近の 4力所にガイ ド孔 1 9 を削孔する。 ガイ ド孔 1 9 の削孔は、 エッチングと レーザーの組み合わせ、 または、 ドリルによ り行う こ とができ る。 こ こで、 ドリル孔 1 9 の位置を特定する為の位置合わせは、 第 2図 ( C ) に示す確認部 2 0の位置を認識して行う。 この確認部 2 0 は、 ガイ ド孔 1 9 が形成される箇所に対応して設けられている。 更に、 確認部 2 0 は、 第 2の 配線層 1 8 Aの一部から成る。 ガイ ド孔 1 9 の径は、 数十ミ ク ロ ン程度から 2 mm程度の範囲でよい。
本工程では、 認識部 2 0は、 上層の第 3 の導電膜 1 3 Cによ り覆われて いるため、可視光線にてその位置を認識するこ とは出来ない。このこ とから、 認識部 2 0 の位置認識は X線等を照射して行い、 ドリルを位置あわせして開 口 させる。 また、 本工程での位置合わせは、 積層シー ト 1 0 の外形寸法が所 定の精度を満たしていたら、 外形を基準にして行う こ と も可能である。
第 3 図を参照して、 位置合わせを行 う ための碓認孔 1 4 を露出させる。 第 3 図 (A) は本工程での積層シー ト 1 0 の平面図であり 、 第 3 図 (B ) か ら第 3 図 (D) は各ステップでの積層シー ト 1 0の断面図である。
第 3図 (A) を参照して、 円形のガイ ド孔 1 9 の位置を認識してから第 3 の導電膜 1 3 Cを部分的に除去するこ とで、 露出部 2 2 を形成する。 具体 的には、 ガイ ド孔 1 9 の位置を基準と して、 第 3の導電膜 1 3 Cの表面にェ ツチングマスクをパターユングしてエッチングを行う こ とで、 露出部 2 2 を 形成する。 また、 本工程では、 第 4の導電膜 1 3 Dについてついても同様の 工程を行う こ とで、 積層シー ト 1 0の裏面にも露出部 2 2 を形成する。
露出部 2 0の平面的な大き さは、 確認孔 1 4の断面よ り も大き く形成さ れる。 具体的には、 確認孔 1 4 の平面的大き さが 0. 1 5 mm径の円形であ るのに対し、 露出部 2 0の平面的な大き さは 1 . 5 mm程度の円形である。 また、 本工程では、 確認孔 1 4周辺部が露出するよ う に露出部 2 2が形成さ れる。
また、 このよ う に露出部 2 2 を確認孔 1 4 よ り も大き く するこ とで、 ガ ィ ド孔 1 9 による位置認識がラフにされても、 確認孔 1 4 を露出部 2 2の形 成される領域内に位置させるこ とが出来る。
第 3図 ( B ) を参照して、 次に、 認識部 2 1 の位置を認識してから、 レ 一ザ一によ り確認孔 1 4 の露出を行う。 具体的には、 先ず、 認識部 2 1 の位 - 置を認識す る とで 、 レーザー照射器 (図示せず) と確認孔 1 4 と の相対的 位置を調整 した後にヽ レーザーの照射を行う。 また、 レーザーの照射は、 積 層シー ト 1 0 の表面のみから行っても良いし、 两面から行っても良い。 ここ で、 確認孔 1 4 と連続して形成される保護部 2 4 とは鍔形を形成している。
第 3 図 ( C ) を参照して、 確認孔 1 4 の周辺部には、 導電膜から成る鍔 状の保護部 2 4が形成されている。 即ち、 確認孔 1 4の側面に付着された金 属膜 1 7 と 1k.するメ ツキ膜によ り保護部 2 4が形成されている。 この保護 部 2 4は金属から成るので、 この領域にレ一ザ一 2 3が照射されても保護部
2 4は影響を受けない
レーザ 2 3 はゝ 確認孔 1 4 の領域よ り も広い領域に照射が行われてい る。 このこ とで 、 確認孔 1 4が形成された領域以外の積層シー ト 1 0の表面 にレーザー 2 3が照射された場合でも、 その領域がレーザー 2 3 によるダメ ージを受け るのを防止するこ とが出来る。
確認孔 1 4の側 は、 メ ツキ膜から成る金属膜 1 7 よ り保護されている 従って、 レ ―ザ一 2 3が確認孔 1 4 の側壁に照射された場合でも、 金属膜 1
7 によ り レ一ザ ― 2 3は反射されるので、 確認孔 1 4の側壁が浸食されてし ま う のを防 Atするこ とができる。
第 3 図 ( D ) を参照して、 レーザー 2 3 を照射するこ と によ り各確認孔
1 4は絶縁 1 2から露出される。 また、 レーザー 2 3 による確認孔 1 4 の 露出は、 各ュ二ッ 卜 1 1 について行われる 。 即ち、 確認孔 2 1 が完全に露出 され、 しか も各ュ二ッ トの表面には、 第 3および第 4の導電膜 1 3 C、 1 3
Dが残存す る
次に、 第 4図およぴ第 5 図を参照して 、 絶縁層 1 2 を貫通して各配線層
1 8 同士を接続する接続部 1 6 を新たに形成する。 具体的には、 形成予定の 第 2の接続部 1 6 Bに対応する領域の第 3 の導電膜 1 3 Cおよぴ第 2の絶縁 膜 1 2 Bを部分的に除去し、その除去した領域にメ ツキ膜を形成するこ とで、 第 2 の接続部 1 6 B を形成する。 また、 同様の方法で、 第 3 の絶縁膜 1 2 C を貫通する第 2 の接続部 1 2 B も形成する。
具体的には、 第 4図 (A) を参照して、 先ず、 第 3 の導電膜 1 3 Cを被 覆するよ う にエッチングレジス ト 2 5 を塗布する。 そして、 露光マスク 3 1 を用いてレジス ト 2 5 の露光を行う。 露光マスク 3 1 は、 ガラス等の透明性 を有する基材の表面に遮光パターン 3 2 を有する。 遮光パターン 3 2の形状 は、 形成予定の第 2 の接続部 1 6 B と逆転したパターン形状を有する。 ここ では、 光線 3 0 が照射されなかった箇所が残存するポジ型のレジス トが、 レ ジス ト 2 5 と して採用されている。 ここで、 ネガ型のものをレジス ト 2 5 と して採用する こ と も可能である。
第 4図 (B ) を参照して、 上記露光の工程等によ りパター二ングされた レジス ト 2 5 を介してエッチングを行う こ とで、 第 2 の接続部 1 6 Βの領域 に対応する第 3 の導電膜 1 3 Cが除去される。 また、 第 2の接続部 1 6 Βの 領域に対応する第 4 の導電膜 1 3 Dも除去される。
第 4図 ( C ) を参照して、 確認孔 1 4 を用いた位置合わせの詳細を説明 する。 本形態では、 露光マスク 3 1 の位置合わせは、 確認孔 1 4の中心部を 基準 と して行う。 具体的には、 C C Dカメ ラ等の撮像手段を用いて 、 確認孔
1 4 の形状を画像化する。 この図では、 画像化した状態の確認孔 1 4の断面 を示 している。 そして、 確認孔 1 4の外周部にて任意の 3点の観測を行い、 それ らの位置を特定する。 ここでは、 第 1観測点 K 1 、 第 2観測 Κ 2、 第
3観測点 K 3 の観測を行い、 それらの平面的な座標を特 る。 更に、 これ らの点の座標値から、 幾何学の定理によ り 、 確認孔 1 4 の中心点 Cの座標を 算出する。 確認孔 1 4の平面的形状は円形であるので 中心点 Cの座標の算 出は容易に行えるメ リ ッ トがある。 また、 中心点を基準と して、 露光マスク
3 1 の位置合わせを行う こ とから、 極めて位置精度が髙い露光を行つ こ と力 出来る。
更に、 第 4 の導電膜 1 3 Dの部分的除去を行う ための露光も、 確認孔 1 4の中心位置を基準と して行っている。従って、同一の確認孔 1 4 を用いて、 積層シー ト 1 0の表面おょぴ裏面に塗布されたレジス ト 2 5 の露光を行う の で、 両者の露光さ れる相対的位置を精度良くするこ とができる。
次に、 第 5図 を参照して、 第 3 の導電膜 1 3 Cから露出された第 2 の絶 縁層 1 2 Bの除去 を行う。 更に、 第 4 の導電膜 1 3 Dから露出された第 3 の 絶縁膜 1 2 Cの部分的除去も行う。 図 5 ( A) は積層シー ト 1 0の平面図で あり 、 第 5 図 (B ) および第 5図 ( C ) は積層シー ト 1 0 の断面図である。
第 5図 (A) を参照して、 各ユニッ ト 1 1 の 4角の近傍には確認孔 1 4 が形成されている 。 そして、 ュニッ ト毎に形成される接続部 1 6 の位置の特 定は、 その近傍に形成された確認孔 1 4 を用いて行う。 確認孔 1 4 とュニッ ト 1 1 とが近いほ ど、 位置合わせの精度が向上するからである。
第 5図 (B) を参照して、 次に、 レーザー 2 3 の照射を行って第 2の絶 縁膜を部分的に蒸発させるこ とで、 貫通孔 1 5 Aを形成する。 貫通孔 1 5 A の底部には、 第 1 の配線層 1 8 Aの上面が露出している。 ここでも、 レーザ 一 2 3 と積層シー ト 1 0 との位置合わせは、 確認孔 1 4の中心点を基準と し て行っている。 従って、 第 1 の配線層 1 8 Aと貫通孔 1 5 Aとの相対的な位 置の精度は非常に 良い。
第 5図 (C) を参照して、 次に、 無電界メ ツキ処理および電解メ ツキ処 理を行う こ とで、 貫通孔 1 5 Aにメ ツキ膜から成る第 2の接続部 1 6 Bを形 成する。 本工程の メ ツキ処理の詳細は、 第 1 図 ( F ) を参照して説明した方 法と同様である。 本工程のメ ツキ処理では、 確認孔 1 4の内壁にもメ ツキ膜 が形成さる。 確認、孔 1 4 は円筒状を呈しているので、 その内壁にメ ツキ膜が 形成されることで断面は小さ く なるが、 円形状の断面形状は保持される。 同 様に、 ガイ ド孔 1 9 の内壁にもメ ツキ膜が形成される。
第 6図 (A) を参照して、 次に、 第 3 の導電膜 1 3 Cおよぴ第 4の導電 膜 1 3 Dのエッチングを行う こ とで、 新たな電極や配線のパターンを形成す る。 具体的には、 第 3 の導電膜 1 3 Cの表面にエッチングレジス ト 2 5 を塗 布した後に、 露光マスク 3 1 を用いて露光行つてレジス ト 2 5 のパターニン グを行う。 更に、 パターニングされたレジス 卜 2 5 を介して、 第 3およぴ第
4 の導電膜 1 3 C 、 1 3 Dのエツチングを行 こでも、 露光マスク 3 1 と積層シー 卜 1 0 との位置合わせは、 確認孔 1 4 の中心点を認識するこ とで 行う。
第 6図 ( B ) を参照して、 本工程での確認孔 1 4の認識方法は、 第 4図 ( C ) を参照 して説明した認識方法と基本的には同一である。 こ こでは、 確 認孔 1 4の内壁にメ ツキ膜が形成されるこ とで、 その断面が小さ く なつてい る。 この図では、 メ ツキ膜が内壁に形成される前の確認孔 1 4の断面を V 1 で示した点線で示している。 そして、 内壁にメ ツキ膜が形成された後の確認 孔 1 4の断面を実線で示している。 確認孔 1 4 の内壁に均一な膜厚のメ ツキ が形成されるこ とで 、 確認孔 1 4 の断面積は小さ く なつても 、 円形は保持 されている。 従つて、 本工程でも、 確認孔 1 4 の周辺部にて 、 3 つの観測点
(第 1 の観測点 K 1、 第 2 の観測点 K 2、 第 3 の観測点 K 3 ) を観測するこ とで、 中心点 Cの位置を正確に計測する こ とが可能となる
第 7図を参照して次に、 積層シー ト 1 0 の表面および裏面に露出する配線 層 1 8 をソルダ一レジス トで被覆する。 第 7図 (A ) は積層シ一ト 1 0 の平 面図であり、 図 ( B ) から第 7図 ( D ) は積層シ ト 1 0 の断面図であ 第
7図 ( B ) を参照して 、 上 S己し 7こエツチングの工程によ り 、 積層シー 卜 1 0 の表面には、 第 3 の配線層 1 8 Cが形成され、 積層シ一卜 1 0 の裏面 には第 4 の酉己線層 1 8 Dが形成されている。
第 7図 ( C ) を参照して 、 積層シー ト 1 0 の表面およぴ裏面に形成され た第 3 の配線層 1 3 Cおよび第 4 の配線層 1 8 Dが被覆されるよ う にレジス 卜 2 6 を形成する。 レジス ト 2 6 を形成する樹脂が、 確認孔 1 4およびガイ ド孔 1 9 に充填されても良い
第 7図 ( D ) を参照して 、 レーザーを用いた蒸発あるいは y ソグラフィ 工程によ り 、 レジス ト 2 6 に開口部 2 7 を設ける。 この開口部 2 7は、 積層 シー ト 1 0の両面にも設けても良いし、 片面のみに設けて'も良い。 開口部 2 7の底部には、 第 3 の配線層 1 8 Cまたは、 第 4 の配線層 1 8 Dが露出して いる。 この開口部 2 7の形成は、 第 3 の配線層 1 8 Cから成る確認部 2 8 の 位置を認識する こ とで行う こ とが出来る。 更に、 本工程でも、 確認孔 1 4の 位置を基準と して、 開口部 2 7 の形成を行う こ とが出来る。
上記工程が終了した後に、 一点鎖線で示す分割線 L 1 で積層シー ト 1 0 の分割を行う こ とで、 各ユニッ ト 1 1 の分離を行う こ とが出来る。 この分離 は、 レーザーを用いて、 配線層 1 8が形成されていない領域の積層シー ト 1 0 を切断するこ とで行う こ とが出来る。 このこ と によ り 、 切断を行う際の振 動の発生を極力抑えて、 各ユニッ ト 1 1 の分離を行う こ とが出来る。 以上の 工程によ り 、 多層の配線構造を有する多層基板が完成する。 また、 各ュニッ トの分割は、 開 口部 2 7 を介して回路素子を積層シー ト 1 0 に固着した後に 行っても良い。 また、 上記分離は、 ルーターを用いた加工、 プレス加工でも 行う こ とが出来る。
次に、 第 8 図 (A ) を参照して、 上記工程によ り製造された多層基板 3 6 を用いた実装構造を説明する。 多層基板 3 6 の表面には、 半導体素子であ る回路素子 3 3 Bがろ う材 3 4 を介して実装されている。 ここでは、 回路素 子 3 3 Bはフェイスダウンで実装されているが、 金属細線を用いた固着構造 を採用するこ と も出来る。 回路素子 3 3 Aはチップ抵抗やチップコンデンサ 等の受動素子であ り 、 ロ ウ材 3 4 を介して多層基板 3 6 に固着されている。 また必要によ り 外部との接続手段である リ ー ドまたはコネクタが実装されて も良い。 またモジュール基板と して成り 、 ケース付けされない場合、 半導体 素子は、 パッケージされた I C、 C S P等が実装され、 ケース付けされる場 合は、 この他にベアチップが実装されても良い。
第 8 図 ( B ) を参照して、 多層基板を使った半導体パッケージを説明す る。 ここでは、 多層基板 3 6 の表面に上述した回路素子 3 3 が実装され、 回 路素子 3 3 が封止される よ う に多層基板 3 6 の表面に封止樹脂 3 5が形成さ れている。 本発明の多層基板 3 6 は極めて薄型になっているので、 このよ う な多層基板を回路装置に適用させる こ とで、 薄型の回路装置を提供するこ と が出来る。 また近年で fま、 I C 自体が 5 0 0 ピン、 1 0 0 0 ピンと多ピン化 傾向で且つ外部電極のサイズも微細で狭ピッチな傾向にある。 よって多層基 板を採用すれば I C、 ディスク リー ト素子、 チップコンデンサ、 チップ抵抗 等を使った回路モジュール、 いわゆる S I Pが可能になる。
本発明の多層基板の製造方法によれば、 最初に形成される導電膜に設け られた確認部の位置を認識して、 2層目以降の導電膜のパターユングを行つ ている。 従って、 複数の配線層の形成を行う場合でも、 最初に形成した 1 つ の確認部によ り位置認識を行う ので、 層同士の相対的な位置を精度良く する こ とが出来る。 更に、 配線層同士を接続する接続部も、 この確認部の位置を 認識してから行っている。 従って、 接続部が形成される箇所の位置精度を向 上させるこ とが出来る。
更に本発明では、 絶縁膜の両面に密着された導電膜から成る積層シー ト を貫通するよ う に確認孑しを設け、 この確認孔を用いて次工程以降の位置合わ せを行っている。従って、積層シー トの両面に配線層を積層させた場合でも、 いずれの配線層も同一の確認孔を用いて位置合わせを行う こ とから、 配線層 の位置精度を向上させるこ とが出来る。 更に、 層同士の電気接続を行う部位 である接続部の形成も、 確認孔の位置を認識してから行う ので、 その位置精 度を向上させるこ とが出来る。

Claims

請 求 の 範 囲 配線および/または電極から成る配線層が絶縁材料を介して複数層 形成される多層基板の製造方法において、 第 1層目の配線層に確認部 を設け、 第 2層 目以降の配線層を形成する際に、 前記第 1層目の前 記確認部を基準に してパターユングする こ と を特徴とする多層基板 の製造方法。
絶縁材料から成るコア部の両側に、 配線および/または電極から成る 配線層が絶縁され複数層形成される多層基板の製造方法において、 前 記コア部の少なく と も一方の面に形成された第 1 層 目 の配線層に確 認部を設け、 第 2層 目以降の配線層を形成する際に、 前記第 1層目 の確認部を基準に してパターユングする こ と を特徴とする多層基板 の製造方法。
シー ト状の絶縁材料から成るコア部の両側に、 配線およびノまたは電 極から成る配線層が絶縁され複数層形成される多層基板の製造方法 において、 前記コア部の両面に形成された第 1 層目の配線層を一部 含み、 コア部に対して垂直に貫通した確認部を設け、 第 2層目以降の 配線層を形成する際に、 前記第 1層目 の確認部を基準にしてパター二 ングするこ と を特徴とする多層基板の製造方法。
確認部を基準と して活用する時は、 確認部の上層に形成されている絶 縁材料おょぴ配線層は、 取り 除かれる こ と を特徴とする請求の範囲第 1項から第 3項のいずれかに記載の多層基板の製造方法。
前記確認部は、 上方から見て円形である こ とを特徴とする請求の範囲 第 1項から第 3項のいずれかに記載の多層基板の製造方法。
基準となる前記配線層の位置を、 X線を用いて認識するこ と を特徴と する請求の範囲第 1 項から第 3項のいずれ;^に記載の多層基板の製 造方法。
コアとなる第 1 の絶縁膜の両主面に第 1 の導電膜が積層されたシー ト を用意する工程と、 前記シー トを貫通する円柱状の確認孔を穿設する 工程と、 前記確認孔を基準にして第 1 の接続部に対応する両前記第 1 の導電膜をエッチングし、 露出した前記第 1 の絶縁膜を取り 除いて 第 1 の貫通孔を設ける工程と、 前記第 1 の貫通孔および前記第 1 の導 電膜の表面に導電皮膜を形成する工程と、 前記確認孔を基準にして、 前記两第 1 の導電膜を z ターユングして第 1 の配線層を形成する工程 と、 前記シー トの雨面に第 2 の絶縁膜を介して第 2 の導電膜を形成す る工程と、 前記確認孔を露出し、 第 2 の接続部に対応する前記第 2 の 導電膜をエッチングし、 露出した前記第 2 の絶縁膜を取り 除いて第 2 の貫通孔を設ける工程と、 前記第 2 の貫通孔および前記両第 2 の導電 膜に導電被膜を形成する工程と、 前記確認孔を基準にして第 2の導電 膜をパターユングして 第 2 の配線層を形成する工程と を有する こ と を特徴とする多層基板の製造方法。
前記第 2の導電膜の下に位置する前記確認孔は、 X線を用いて認識す るこ とを特徴とする請求の範囲第 7項に記載の多層基板の製造方法。 前記確認孔を形成する第 1 の配線層は、 開口部の周囲に鍔状に形成さ れ、 この鍔状の第 1 の配線層の内側にレーザーが照射されて、 前記第 2 の絶縁膜が取り 除かれる こ と を特徴とする請求の範囲第 7項に記 載の多層基板の製造方法。
PCT/JP2005/003562 2004-03-03 2005-02-24 多層基板の製造方法 WO2005086553A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/598,469 US7661191B2 (en) 2004-03-03 2005-02-24 Multilayer substrate manufacturing method
JP2006510700A JP4767163B2 (ja) 2004-03-03 2005-02-24 多層基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-059267 2004-03-03
JP2004059267 2004-03-03

Publications (1)

Publication Number Publication Date
WO2005086553A1 true WO2005086553A1 (ja) 2005-09-15

Family

ID=34917967

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/003562 WO2005086553A1 (ja) 2004-03-03 2005-02-24 多層基板の製造方法

Country Status (6)

Country Link
US (1) US7661191B2 (ja)
JP (1) JP4767163B2 (ja)
KR (1) KR100861137B1 (ja)
CN (1) CN100527921C (ja)
TW (1) TWI255672B (ja)
WO (1) WO2005086553A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157774A (ja) * 2005-11-30 2007-06-21 Sanyo Electric Co Ltd 多層基板の製造方法
JP2011171658A (ja) * 2010-02-22 2011-09-01 Sanyo Electric Co Ltd 多層基板およびその製造方法
JP2011258909A (ja) * 2010-06-10 2011-12-22 Subtron Technology Co Ltd 回路基板の製造方法
CN113710009A (zh) * 2021-07-30 2021-11-26 昆山丘钛微电子科技股份有限公司 一种电路板及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI381921B (zh) * 2009-12-08 2013-01-11 Zhen Ding Technology Co Ltd 衝型方法
US9018094B2 (en) 2011-03-07 2015-04-28 Invensas Corporation Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
US8431431B2 (en) 2011-07-12 2013-04-30 Invensas Corporation Structures with through vias passing through a substrate comprising a planar insulating layer between semiconductor layers
JP5595363B2 (ja) * 2011-09-30 2014-09-24 富士フイルム株式会社 穴付き積層体の製造方法、穴付き積層体、多層基板の製造方法、下地層形成用組成物
CN107949150A (zh) * 2017-11-22 2018-04-20 广州兴森快捷电路科技有限公司 印制电路板及印制电路板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153976A (ja) * 1994-11-28 1996-06-11 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2002290044A (ja) * 2001-03-27 2002-10-04 Sharp Corp 多層プリント配線板およびその製造方法
JP2002329964A (ja) * 2001-04-27 2002-11-15 Mitsubishi Paper Mills Ltd 多層プリント配線板の製造方法
JP2003318535A (ja) * 2002-04-18 2003-11-07 Mitsui Chemicals Inc プリント配線板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007922A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
JP2003007918A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
JP4007798B2 (ja) * 2001-11-15 2007-11-14 三洋電機株式会社 板状体の製造方法およびそれを用いた回路装置の製造方法
JP2003324263A (ja) 2002-04-30 2003-11-14 Ngk Spark Plug Co Ltd プリント配線基板の製造方法
KR100633850B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153976A (ja) * 1994-11-28 1996-06-11 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2002290044A (ja) * 2001-03-27 2002-10-04 Sharp Corp 多層プリント配線板およびその製造方法
JP2002329964A (ja) * 2001-04-27 2002-11-15 Mitsubishi Paper Mills Ltd 多層プリント配線板の製造方法
JP2003318535A (ja) * 2002-04-18 2003-11-07 Mitsui Chemicals Inc プリント配線板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157774A (ja) * 2005-11-30 2007-06-21 Sanyo Electric Co Ltd 多層基板の製造方法
JP2011171658A (ja) * 2010-02-22 2011-09-01 Sanyo Electric Co Ltd 多層基板およびその製造方法
JP2011258909A (ja) * 2010-06-10 2011-12-22 Subtron Technology Co Ltd 回路基板の製造方法
CN113710009A (zh) * 2021-07-30 2021-11-26 昆山丘钛微电子科技股份有限公司 一种电路板及其制作方法
CN113710009B (zh) * 2021-07-30 2023-04-11 昆山丘钛微电子科技股份有限公司 一种电路板及其制作方法

Also Published As

Publication number Publication date
TWI255672B (en) 2006-05-21
JP4767163B2 (ja) 2011-09-07
KR20060116230A (ko) 2006-11-14
JPWO2005086553A1 (ja) 2008-01-24
KR100861137B1 (ko) 2008-09-30
TW200534752A (en) 2005-10-16
US20070281459A1 (en) 2007-12-06
CN100527921C (zh) 2009-08-12
CN1926931A (zh) 2007-03-07
US7661191B2 (en) 2010-02-16

Similar Documents

Publication Publication Date Title
US9006580B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
TWI396474B (zh) 多層配線基板的製造方法
WO2005086553A1 (ja) 多層基板の製造方法
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US7772684B2 (en) Electronic device and production method thereof
US8206530B2 (en) Manufacturing method of printed circuit board having electro component
US20070108610A1 (en) Embedded semiconductor device substrate and production method thereof
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
JP4268560B2 (ja) 電子部品内蔵モジュールおよびその製造方法
JP2008270769A (ja) 多層配線基板の製造方法
JP4502697B2 (ja) 多層基板の製造方法、多層基板および回路装置
JP2011171658A (ja) 多層基板およびその製造方法
JP4881376B2 (ja) 配線基板の製造方法
TW201635869A (zh) 具有預先定義貫孔圖案之電子封裝以及其製造和使用方法
US6582616B2 (en) Method for preparing ball grid array board
KR102531075B1 (ko) 배선 기판 및 그 제조 방법
JP2006134914A (ja) 電子部品内蔵モジュール
JP4508712B2 (ja) 多層基板の製造方法、多層基板および回路装置。
JP4974516B2 (ja) 多層基板の製造方法
JP2010087021A (ja) 混成回路装置及びその製造方法並びに混成回路積層体
TW201132246A (en) Side packaged type printed circuit board
WO2018047612A1 (ja) 部品内蔵基板及びその製造方法
TWI789781B (zh) 具有腔部之電路基板及其製造方法
JP2002176232A (ja) アライメントマーク
JP2010097990A (ja) 部品内蔵形回路配線基板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006510700

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020067017201

Country of ref document: KR

Ref document number: 1020067017190

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200580006387.0

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 1020067017201

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1020067017190

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10598469

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10598469

Country of ref document: US