JP2011258909A - 回路基板の製造方法 - Google Patents

Abstract

【課題】レーザーエッチング過程の位置決め精度を有効に向上させる回路基板の製造方法を提供する。
【解決手段】回路基板の製造方法の一種である。基板２１０を提供し、基板が誘電層２１２と第１導電層２１４と第２導電層２１６とを含み、第１導電層および第２導電層が誘電層の対向する第１表面ならびに第２表面にそれぞれ配置される。基板上にスルーホール２１８が形成される。第１導電層に開口２１４ａを形成し、開口が誘電層の一部を露出させる。誘電層上に密封層２２０を形成し、密封層がスルーホールおよび第１導電層のスルーホールに隣接する部分を被覆し、スルーホールの第１導電層に隣接する開放端を密封する。誘電層の開口下方に位置する部分をレーザーエッチングして、誘電層中に凹所を形成し、凹所が第２導電層の一部を露出させ、かつ誘電層をレーザーエッチングする間は、真空吸着方法によって基板を固定する。
【選択図】図２Ｅ

Description

この発明は、回路基板(circuit board)の製造方法に関し、特に、凹所（recess）を有する回路基板の製造方法に関する。

科学技術が持続的に進歩する現代生活において、人々の生活で果たす電子製品の役割が必要不可欠なものとなっている。人々の電子製品への軽く薄く短く小さくて（軽薄短小で）携帯に便利であるという要求に基づいて、電子製品内部のチップパッケージ（chip package）設計が、軽く薄く短く小さくという趨勢に向けて突き進んでいる。

従来技術において、チップパッケージサイズを低下させるために、チップ搭載板上に凹所を形成するとともに、チップを凹所中に配置する方法によってチップパッケージの厚さを低減させている。図１Ａ〜図１Ｂは、従来の発光ダイオードチップのチップ搭載板の製造過程を示す断面図である。図１Ａにおいて、基板１１０を提供するとともに、基板１１０上に多数個のスルーホール(through hole)Ｔを形成して、後に発光ダイオードパッケージを形成するための錫はんだ付け孔（holes for solder wetting）とする。それから、基板１１０の導電層１１２上に開口１１２ａを形成して基板１１０の誘電層１１４の一部を露出させる。その後、図１Ｂにおいて、レーザーエッチング方法で、誘電層１１４の開口１１２ａ下方に位置する部分を除去して、誘電層１１４上に凹所１１４ａを形成し、かつ凹所１１４ａが基板１１０の導電層１１６の一部分を露出させる。このようにして、従来技術は、発光ダイオードチップ（図示せず）を凹所１１４ａ中に配置するという方法により発光ダイオードチップパッケージの厚さを減少させることができる。

一般的に言って、従来技術では、真空吸着方法で基板１１０を作業プラットホーム（図示せず）上に固定して初めてレーザーエッチング過程を実施する。しかし、基板１１０が多数のスルーホールＴを有するので、真空吸着方法では、基板１１０を有効に固定することができず、従って、従来技術では、基板１１０が容易に滑ったり又は傾いたりしてレーザーエッチング過程の位置決めが難しいため、凹所１１４ａ位置が偏ることになる（図１Ｂに示すように、凹所１１４ａが右方向へ偏り、開口１１２ａ下方に正確に位置しない）または凹所１１４ａのサイズが小さすぎることになる（レーザービームの一部が導電層１１２により遮られるため）。

そこで、この発明の目的は、レーザーエッチング過程の位置決め精度を有効に向上させる、回路基板の製造方法を提供することにある。

この発明が提供する回路基板の製造方法は、以下の通りである。基板を提供し、基板が誘電層と第１導電層と第２導電層とを含み、誘電層が対向する第１表面と第２表面とを有し、第１導電層および第２導電層が第１表面ならびに第２表面上にそれぞれ配置される。基板上に少なくとも１つのスルーホールを形成し、スルーホールが誘電層および第１導電層ならびに第２電導層を貫通する。第１導電層上に開口を形成し、開口が第１表面の一部を露出する。第１表面上に密封層を形成し、密封層がスルーホールおよび第１導電層のスルーホールに隣接する部分を被覆して、スルーホールの第１導電層に隣接する開放端を密封する。誘電層の開口下方に位置する部分をレーザーエッチングして、誘電層中に凹所を形成し、凹所が前記第２導電層の一部を露出させ、そのうち、誘電層をレーザーエッチングする間は、基板の第２表面を真空吸着する方法で基板を固定する。

この発明の実施形態中、スルーホールを形成するステップが、機械ドリルで行うステップを有するものである。

この発明の実施形態中、開口を形成するステップが、第１導電層に対してフォトリソグラフィー製造過程を行うステップを有するものである。

この発明の実施形態中、密封層の材質が、感光性高分子材料を含むものである。

この発明の実施形態中、さらに、凹所を形成した後、密封層を除去するステップを有するものである。

上記に基づき、この発明は、密封層により基板のスルーホールの開放端を密封するので、この発明は、真空吸着方法で基板および密封層からなる構造を有効に作業プラットホーム上に固定できるため、レーザーエッチング製造過程における位置決め精度を向上させる助けとなる。

従来の発光ダイオードチップのチップ搭載板の製造過程を示す断面図である。 従来の発光ダイオードチップのチップ搭載板の製造過程を示す断面図である。 この発明の実施形態にかかる回路基板の製造過程を示す断面図である。 この発明の実施形態にかかる回路基板の製造過程を示す断面図である。 この発明の実施形態にかかる回路基板の製造過程を示す断面図である。 この発明の実施形態にかかる回路基板の製造過程を示す断面図である。 この発明の実施形態にかかる回路基板の製造過程を示す断面図である。 この発明の実施形態にかかる回路基板の製造過程を示す断面図である。 図２Ｅを示す平面図である。

以下、この発明を実施するための形態を図面に基づいて説明する。
図２Ａ〜図２Ｆは、この発明の実施形態にかかる回路基板の製造過程を示す断面図である。図３は、図２Ｅを示す平面図である。

先ず、図２Ａにおいて、基板２１０を提供し、基板２１０が誘電層２１２と第１導電層２１４と第２導電層２１６とを含み、誘電層２１２が対向する第１表面２１２ａおよび第２表面２１２ｂを有し、第１導電層２１４ならびに第２導電層２１６が第１表面２１２ａおよび第２表面２１２ｂ上にそれぞれ配置される。

続いて、図２Ｂにおいて、例えば、機械ドリル方法で基板２１０上に多数個のスルーホール２１８を形成し、スルーホール２１８が誘電層２１２と第１導電層２１４と第２導電層２１６とを貫通する。

それから、図２Ｃにおいて、例えば、フォトリソグラフィー（photo-lithography）方法で第１導電層２１４上に開口２１４ａを形成し、開口２１４ａが第１表面２１２ａの一部を露出させる。

その後、図２Ｄにおいて、第１表面２１２ａ上に密封層２２０を形成し、密封層２２０がスルーホール２１８および第１導電層２１４のスルーホール２１８に隣接する部分を被覆して、スルーホール２１８の第１導電層２１４に隣接する開放端２１８ａを密封する。密封層２２０の材質は、例えば、感光性高分子材料（例えば、ドライフィルム）またはスルーホール２１８を密封するのに適した別な材料である。

詳細に言えば、密封層２２０の１つの形成方法を以下に述べる。先ず、第１表面２１２ａ上にドライフィルム（図示せず）をラミネート（laminate）し、かつドライフィルムが第１表面２１２ａおよびスルーホール２１８を全面被覆する。その後、露光現像方法で前記したドライフィルムをパターン化して、スルーホール２１８および第１導電層２１４のスルーホール２１８に隣接する部分だけを被覆するパターン化ドライフィルム（即ち、密封層２２０）を形成する。

それから、図２Ｅと図３とにおいて、基板２１０の第２表面２１２ｂを真空吸着する方法で基板２１０を作業プラットホーム（図示せず）上に固定するとともに、誘電層２１２の開口２１４ａ下方に位置する部分をレーザーエッチングして、誘電層２１２中に凹所２１２ｃを形成し、凹所２１２ｃが第２導電層２１６の一部を露出させる。

注意すべきことは、この実施形態が密封層２２０によりスルーホール２１８の開放端２１８ａを密封することであり、従って、この実施形態は、真空吸着方法で有効に基板２１０および密封層２２０からなる構造を作業プラットホーム上に固定でき、レーザーエッチング製造過程の位置決め精度を向上させる助けとなる。

図３において、水平波線Ｃ１および垂直波線Ｃ２は、後続の製造過程中、基板２１０を切断する経路を表しており、水平波線Ｃ１および垂直波線Ｃ２に沿って基板２１０を切断することにより多数個の発光ダイオードチップの搭載基板２１０ａを形成することができ、かつ各搭載基板２１０ａの４隅にいずれも錫はんだ付け孔（holes for solder wetting）を有し、発光ダイオードチップ（図示せず）を凹所２１２ｃ中に配置できる。また、図２Ｆにおいて、この実施形態中、密封層２２０を選択的に除去することができる。

上記に基づき、この発明は、密封層により基板のスルーホールの開放端を密封するので、この発明は、真空吸着方法で基板および密封層からなる構造を有効に作業プラットホーム上に固定できるため、レーザーエッチング製造過程における位置決め精度を向上させる助けとなる。

以上のように、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。

１１０ 基板
１１２ 導電層
１１２ａ 開口
１１４ 誘電層
１１４ａ 凹所
１１６ 導電層
２１０ 基板
２１０ａ 搭載基板（図３）
２１２ 誘電層
２１２ａ 第１表面
２１２ｂ 第２表面
２１２ｃ 凹所
２１４ 第１導電層
２１４ａ 開口
２１６ 第２導電層
２１８ スルーホール
２１８ａ 開放端
２２０ 密封層
Ｃ１ 水平波線
Ｃ２ 垂直波線
Ｔ スルーホール

Claims (5)

1. 基板を提供し、前記基板が誘電層と第１導電層と第２導電層とを含み、前記誘電層が対向する第１表面と第２表面とを有し、前記第１導電層および前記第２導電層が前記第１表面ならびに第２表面上にそれぞれ配置するステップと、
   前記基板上に少なくとも１つのスルーホールを形成し、前記スルーホールが前記誘電層および前記第１導電層ならびに前記第２導電層を貫通するステップと、
   前記第１導電層上に開口を形成し、前記開口が前記第１表面の一部を露出するステップと、
   前記第１表面上に密封層を形成し、前記密封層が前記スルーホールおよび前記第１導電層の前記スルーホールに隣接する部分を被覆して、前記スルーホールの前記第１導電層に隣接する開放端を密封するステップと、
   前記誘電層の前記開口下方に位置する部分をレーザーエッチングして、前記誘電層中に凹所を形成し、前記凹所が前記第２導電層の一部を露出させ、そのうち、前記誘電層をレーザーエッチングする間は、前記基板の第２表面を真空吸着する方法で前記基板を固定するステップとを、有する回路基板の製造方法。
2. 前記スルーホールを形成するステップが、機械ドリルで行うステップを有する請求項１記載の回路基板の製造方法。
3. 前記開口を形成するステップが、前記第１導電層に対してフォトリソグラフィー製造過程を行うステップを有する請求項１記載の回路基板の製造方法。
4. 前記密封層の材質が、感光性高分子材料を含む請求項１記載の回路基板の製造方法。
5. さらに、前記凹所を形成した後、前記密封層を除去するステップを有する請求項１記載の回路基板の製造方法。

Images