TWI389613B - 多層基板的製作方法 - Google Patents

多層基板的製作方法 Download PDF

Info

Publication number
TWI389613B
TWI389613B TW098124901A TW98124901A TWI389613B TW I389613 B TWI389613 B TW I389613B TW 098124901 A TW098124901 A TW 098124901A TW 98124901 A TW98124901 A TW 98124901A TW I389613 B TWI389613 B TW I389613B
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
metal
fabricating
substrate
Prior art date
Application number
TW098124901A
Other languages
English (en)
Other versions
TW201010541A (en
Inventor
Karl Appelt Bernd
Yuan Chang Su
Ming Chiang Lee
You Lung Yen
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Publication of TW201010541A publication Critical patent/TW201010541A/zh
Application granted granted Critical
Publication of TWI389613B publication Critical patent/TWI389613B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Plates And Materials Therefor (AREA)

Description

多層基板的製作方法
本發明是有關於一種晶片封裝結構及其製程，且特別是有關於一種多層基板的製作方法以及以此製作方法所製得的多層基板。
電路板設於晶片上(board on chip，BOC)的概念與引腳位於晶片上(lead-on-chip，LOC)的技術相似，電路板設於晶片上的概念是將一板狀基板配置在矽晶片上，其已被運用在許多高頻的應用上。電路板設於晶片上的基板或是一些開窗型球格陣列(ball grid array，BGA)基板實質上為單面基板，舉例來說，其線路圖案只位於基板的單側。目前，製造單面基板的方法相當浪費，因為基板的空白面(dummy side)是經過相似的製程步驟之後才移除。因此，不只浪費原料與加工時的化學物，還浪費在空白面上的加工處理。由此可知，有發展適當的基板製程的必要性，且其需適用於現有之生產線。
本發明提出一種多層基板的製作方法，可使產率加倍並與現行的製程相容。
本發明另提出一種多層基板結構，為單面或雙面基板 結構。
為具體描述本發明之內容，在此提出一種多層基板的製作方法。首先，提供一雙面疊層結構，其具有至少一核心結構、配置於該核心結構的二表面上的至少一第一疊層結構與至少一第二疊層結構。在雙面的製作程序中，核心結構為一暫時的承載器，以承載第一與第二疊層結構。
在本發明之一實施例中，疊層結構可為一單面疊層或一雙面疊層，單面疊層具有配置在一側的一金屬層，雙面疊層具有分別配置於其二側之二金屬層。
在本發明之一實施例中，當第一與第二疊層結構為單面疊層結構時，在雙面疊層結構的二最外層的金屬層被圖案化並被罩幕層保護之後，可藉由使第一與第二疊層結構分離於核心結構，而形成單面基板。
在本發明之一實施例中，當第一與第二疊層結構為雙面疊層結構時，在雙面疊層結構的二最外層的金屬層被圖案化並被罩幕層保護之後，使第一與第二疊層結構分離於核心結構，並為更進一步的製程，而將第一與第二疊層結構翻轉並再壓合至承載器(即核心結構)。接著，可移除或圖案化位於第一/第二疊層結構外側的金屬層，以形成單面基板或雙面基板。
在本發明之一實施例中，多層基板的製作方法更包括以鑽孔與電鍍的方式在雙面疊層結構中形成多個鍍通孔(plated-through hole)。
在本發明之一實施例中，多層基板的製作方法更包括 進行一表面電鍍製程，以於罩幕層所暴露出的金屬層上形成一鎳/金層。
為具體描述本發明之內容，在此提出一種多層基板結構。多層基板結構包括一基底、一圖案化第一金屬層、一圖案化第二金屬層、一第一鍍層以及一第二鍍層。基底具有一頂面、一底面與貫穿基底的至少一貫孔。圖案化第一金屬層配置於基底的的底面上。圖案化第二金屬層配置於基底的頂面上。第一鍍層覆蓋貫孔的一側壁以及圍繞貫孔之一底開口的底面。第二鍍層覆蓋第一鍍層以及圍繞貫孔之一頂開口的頂面。
在本發明中，多層基板結構具有多個雙鍍層的鍍通孔，以提升鍍通孔的電性效能。
為讓本發明之上述和其他特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
本發明如下所述可參考對應的圖示，本發明之實施例如對應的圖示所示。然而，本發明可作多種不同型式的變化與應用，故下述實施例並非用限定本發明。事實上，下述實施例是以更詳細且更完整的方式介紹本發明，並完全表達本發明的範圍給所屬領域中具有通常知識者。在圖示中，為特別說明，因此，或許會以放大的方式繪示各區域與各層的尺寸或相對大小。
在本發明中，第一、第二等用語僅是用以區別各個構 件、區域、層及/或部分，並非用以限定構件、區域、層及/或部分。因此，在不脫離本發明之範疇的情況下，第一構件、區域、層及/或部分也可以稱為第二構件、區域、層及/或部分。
此外，在本發明中，上或下等用語僅是用以表達圖示中的構件或特徵的相對位置，以說明一構件或特徵與另一構件或特徵之間的關係。值得注意的是，除了用以描述圖示中的方向的相對位置用語之外，若顛倒圖示中的構件，則此構件的位置描述會從位於另一構件或特徵之「下」變成位於另一構件或特徵之「上」。
圖1為本發明一實施例之製作一基板的製作流程圖。圖2A~圖2G為本發明一實施例之基板的製程剖面圖。
首先，在圖1的步驟10與圖2A中，提供一雙面疊層結構100，其包括配置於一核心結構102的一頂面102a上的一第一金屬層106a與一第一保護層或介電層104a，以及配置於核心結構102的一底面102b上的一第二金屬層106b與一第二保護層104b。第一與第二金屬層106a、106b的材質例如是以電鍍或是壓合銅箔的方式形成的銅。第一與第二保護層104a、104b的材質例如為相同或不同的樹脂。核心結構102例如為一離形膜(release film)或一可掀離式膠膜(peelable mask film)。離形膜的材質可為一鐵氟龍材料(Teflon-based material)，例如Tedlar®膜，且離形膜的材質對於保護層104a、104b的黏著性相當低。若使用離形膜，可在其角落或邊緣處配置黏著樹脂 (adhesive resin)以提升黏著性。若使用可掀離式膠膜，則在後續製程中，可掀離式膠膜必需對保護層104a、104b具有足夠的黏著性，且在製程結束之後仍然可被掀離。舉例來說，可掀離式膠膜可配置在保護層104a、104b的邊緣上(可掀離式膠膜的形狀似畫框)。
在圖1的步驟12與圖2B中，以機械鑽孔或雷射鑽孔的方式進行一鑽孔製程，以形成多個貫穿雙面疊層結構100的貫孔。之後，進行一選擇性的電鍍製程，以在貫孔的側壁上電鍍一鍍通孔108。前述電鍍製程可用以強化銅箔。
在圖1的步驟14與圖2C中，在第一與第二金屬層106a、106b上分別形成一第一與第二圖案化光阻層110a、110b之後，以第一與第二圖案化光阻層110a、110b為蝕刻罩幕圖案化第一與第二金屬層106a、106b。
在圖1的步驟16與圖2D中，在移除剩餘的第一與第二圖案化光阻層110a、110b之後，一第一與一第二罩幕層112a、112b分別形成在第一與第二保護層104a、104b上並部分覆蓋第一與第二金屬層106a、106b。第一與一第二罩幕層112a、112b例如為防焊層。
在圖1之步驟18與圖2E中，進行一表面電鍍製程，以於第一與第二金屬層106a、106b的外露表面上形成一鎳/金層114a、114b。
在圖1之步驟20與圖2F中，進行一沖孔/成型製程，以在基板內切出一連接通道，進而形成一電路板設於晶片 上(Board On Chip，BOC)之基板。在相同製程或一分別的沖孔/成型製程中，多個條狀結構(即基板單元)的形成方式可以是切割雙面疊層結構100的板部，或者是切除雙面疊層結構100的邊框部分。
在圖1之步驟22與圖2G中，對雙面疊層結構100進行一分離製程(separating process)，以形成二個單面基板結構120a、120b。第一單面基板結構120a包括第一保護層104a、圖案化的第一金屬層106a、第一罩幕層112a與第一鎳/金層114a，且第一單面基板結構120a從頂面102a脫離並與核心結構102分離。同樣地，第二單面基板結構120b包括第二保護層104b、圖案化的第二金屬層106b、第二罩幕層112b與第二鎳/金層114b，且第二單面基板結構120b從底面102b脫離並與核心結構102分離。若條狀結構是由板部沖孔/成型而成，則分離製程可形成多個獨立的條狀結構。若是僅切除邊框，則各板部需要在後續的製程中切成條狀結構。
依照本發明的製程，金屬層及保護層可堆疊於暫時基板的二表面上，以作為一雙面疊層結構，且疊層結構的二側可被加工，然後被分離成多個單面的基板。當單面基板從暫時基板脫離時，暫時基板保護單面基板的底面或空白背面，且單面基板的底面或空白背面可翻轉朝外而形成一相當平坦的表面，此表面的粗糙度例如是小於等於5微米。換言之，單面基板的底面或空白背面明顯較習知的背面平坦，因為習知的背面上的銅需經過蝕刻或研磨。
圖3為本發明一實施例之製作一多層基板的製作流程圖。圖4A~圖4G為本發明一實施例之多層基板的製程剖面圖。
首先，在圖3的步驟30與圖4A中，提供一雙面疊層結構300，其包括配置於核心結構302的一頂面302a上的一第一疊層結構310a以及配置於核心結構302的一底面302b上的一第二疊層結構310b。第一疊層結構310a包括一第一金屬層306a、一第二金屬層308a以及夾在第一金屬層306a與第二金屬層308a之間的一第一保護層304a，且第二疊層結構310b包括一第三金屬層306b、一第四金屬層308b以及夾在第三金屬層306b與第四金屬層308b之間的一第二保護層304b。第一與第二疊層結構310a、310b可為銅箔基板(copper clad laminates，CCL)，且金屬層的材質例如是以電鍍或是壓合銅箔的方式形成的銅。第一與第二保護層304a、304b的材質例如為相同或不同的樹脂材料。核心結構302例如為一離型膜或一可掀離式膠膜。
雙面疊層結構300的形成方式例如是將二疊層結構310a、310b依序或同時與核心結構302接合。離型膜的材質可為一鐵氟龍材料(Teflon-based material)，例如Tedlar®膜，且離形膜的材質對於保護層304a、304b或金屬層306a、306b的黏著性相當低。若使用離形膜作為核心結構302，可在其角落或邊緣處配置黏著樹脂(adhesive resin)以提升黏著性。若使用可掀離式膠膜作為核心結構302， 較佳地選擇可掀離式膠膜的尺寸與形狀，以使可掀離式膠膜可在後續製程中，保持足夠的黏著性，且在製程結束之後仍然可被掀離。舉例來說，可掀離式膠膜可配置在疊層結構310a、310b的邊緣上(可掀離式膠膜的形狀似畫框)。
此外，如圖4A’所示，雙面疊層結構300’的核心結構302’為一鋁層，且雙面疊層結構300’的形成方式例如是依序或同時將金屬層與保護層堆疊並壓合至鋁層的二表面。雙面疊層結構300’可透過直接壓合或是購買的方式取得。對於購買雙面疊層結構300’，通常會將黏著樹脂配置於疊層結構310a、310b的一表面或二表面的周邊(黏著樹脂的形狀如同畫框)。
在圖3之步驟32與圖4B中，進行一鑽孔製程與一電鍍製程，以形成多個貫穿雙面疊層結構300(300’)的鍍通孔310。
在圖3之步驟34與圖4C中，在第一與第二圖案化光阻層312a、312b分別形成在第二與第四金屬層308a、308b上時，以第一與第二圖案化光阻層312a、312b為蝕刻罩幕圖案化第二與第四金屬層308a、308b。
在圖3之步驟36與圖4D中，在移除剩餘的第一與第二圖案化光阻層312a、312b之後，第一與第二罩幕層314a、314b分別形成在第一與第二保護層304a、304b上並分別部分覆蓋第二與第四金屬層308a、308b。第一與第二罩幕層314a、314b例如為防焊層。
在圖3之步驟38與圖4E中，進行一表面電鍍製程以 於第二與第四金屬層308a、308b之外露的表面上分別形成一鎳/金層316a、316b。選擇性地，一保護層(未繪示)可形成在雙面疊層結構300(300’)的二表面上。
在圖3之步驟40中，可選擇性地進行一沖孔/成型製程，以切除雙面疊層結構300(300’)的邊框。
在圖3之步驟42與圖4F中，第一與第二疊層結構310a、310b從核心結構302(302’)的頂面302a與底面302b脫離。對於疊層結構300而言，當以沖孔的方式去除邊框之後，可藉由選擇性地使用刀片來剝離第一與第二疊層結構310a、310b與核心結構302。對於市售的雙面疊層結構300’而言，當邊框沿著黏著樹脂框移除時，疊層結構310a、310b可直接掀離。然而，對於直接壓合的雙面疊層結構300’而言，需要施加較大的外力才能掀離疊層結構310a、310b，舉例來說，可使用滾輪狀的工具(radius drum)從鋁層掀離疊層結構310a、310b。另外，為使分離更加地容易，較佳地是，在直接壓合之前，配置多個小片的離型膜於鋁層的角落。
在圖3之步驟44與圖4G中，將第一與第二疊層結構310a、310b再壓合。當將第一與第二疊層結構310a、310b壓合至一承載膜320時，第一與第二疊層結構310a、310b的第一與第三金屬層306a、306b成為外層(例如朝向外側)。承載膜320例如為一可掀離式膠膜。
若是需要單面基板結構，則需移除第一與第二疊層結構310a、310b的第一與第三金屬層306a、306b。對於單 面基板結構而言，可選擇性地形成鍍通孔。
若是需要雙面基板結構，則第一與第二疊層結構310a、310b的第一與第三金屬層306a、306b可繼續進行上述步驟32~42。
圖5為本發明一實施例之雙面基板結構的剖面圖。雙面基板結構500包括分別配置於基底504的二表面上的二圖案化金屬層506、508以及配置於圖案化金屬層506、508上的二罩幕層505、507。
若欲依上述步驟加工雙面基板結構500的圖案化金屬層506、508，則可選擇性地進行一次或二次的鑽孔及電鍍製程。若鍍通孔510的形成方式是鑽孔二次且電鍍二次，則最終的鍍通孔510具有一第一鍍層512a與一第二鍍層512b，其中第一鍍層512a覆蓋貫孔的一側壁以及圍繞貫孔之一底開口的表面，第二鍍層512b覆蓋第一鍍層512a以及圍繞貫孔之一頂開口的表面。如此一來，可強化鍍通孔510的稜角部分並增加鍍層的總厚度。第一與第二鍍層512a、512b的材質例如為銅或銅合金。
在本發明之製程中，銅箔基板可堆疊於鋁承載器、離型膜或可掀離式膠膜的二表面上，而形成一疊層結構，疊層結構可被加工與分離而形成多個擬單面基板。此外，可再壓合並加工這些擬單面基板(的另一面)以形成多個單面基板或多個雙面基板。
綜上所述，本發明之製程可依現行的標準雙層製造技術而有效地製作單面基板或雙面基板。再者，生產率幾乎 提高兩倍，而不浪費製程原料(processing materials)或生產線(production line)。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、12、14、16、18、20、22、30、32、34、36、38、40、42、44‧‧‧步驟
100、300、300’、500‧‧‧雙面疊層結構
102、302、302’‧‧‧核心結構
102a、302a‧‧‧頂面
102b、302b‧‧‧底面
104a、304a‧‧‧第一保護層
104b、304b‧‧‧第二保護層
106a、306a‧‧‧第一金屬層
106b、308a‧‧‧第二金屬層
108、310、510‧‧‧鍍通孔
110a、312a‧‧‧第一圖案化光阻層
110b、312b‧‧‧第二圖案化光阻層
112a、314a‧‧‧第一罩幕層
112b、314b‧‧‧第二罩幕層
114a、114b、316a、316b‧‧‧鎳/金層
120a‧‧‧第一單面基板結構
120b‧‧‧第二單面基板結構
306b‧‧‧第三金屬層
308b‧‧‧第四金屬層
310a‧‧‧第一疊層結構
310b‧‧‧第二疊層結構
320‧‧‧承載膜
504‧‧‧基底
505、507‧‧‧罩幕層
506、508‧‧‧圖案化金屬層
512a‧‧‧第一鍍層
512b‧‧‧第二鍍層
圖1為本發明一實施例之製作一基板的製作流程圖。
圖2A~圖2G為本發明一實施例之基板的製程剖面圖。
圖3為本發明一實施例之製作一多層基板的製作流程圖。
圖4A~圖4G為本發明一實施例之多層基板的製程剖面圖。
圖5為本發明一實施例之雙面基板結構的剖面圖。
102‧‧‧核心結構
104a‧‧‧第一保護層
104b‧‧‧第二保護層
106a‧‧‧第一金屬層
106b‧‧‧第二金屬層
112a‧‧‧第一罩幕層
112b‧‧‧第二罩幕層
114a、114b‧‧‧鎳/金層
120a‧‧‧第一單面基板結構
120b‧‧‧第二單面基板結構

Claims (13)

  1. 一種多層基板的製作方法，包括：提供一雙面疊層結構，其具有至少一核心結構、配置於該核心結構的二表面上的至少一第一保護層與至少一第二保護層，以及分別配置於該第一保護層與該第二保護層上的至少一第一金屬層與至少一第二金屬層；形成多個鍍通孔於該雙面疊層結構中；圖案化該第一金屬層與該第二金屬層；分別於該第一金屬層以及該第二金屬層上形成一第一罩幕層與一第二罩幕層；以及進行一分離製程，以使該圖案化第一、第二金屬層以及該第一、該第二保護層分別分離於該核心結構。
  2. 如申請專利範圍第1項所述之多層基板的製作方法，在進行該分離製程以移除部分該雙面疊層結構之前，更包括進行一沖孔/成型製程。
  3. 如申請專利範圍第1項所述之多層基板的製作方法，在形成該第一與該第二罩幕層之後，更包括進行一表面電鍍製程，以於該第一與該第二罩幕層所暴露出的該圖案化第一與第二金屬層上形成一鎳/金層。
  4. 如申請專利範圍第1項所述之多層基板的製作方法，其中該第一與該第二金屬層的材質為銅。
  5. 如申請專利範圍第1項所述之多層基板的製作方法，其中該核心結構為一離形膜(release film)或一可掀離式膠膜(peelable mask film)，該分離製程包括從該核心結 構剝離該第一金屬層與該第一保護層或是該第二金屬層與該第二保護層。
  6. 如申請專利範圍第1項所述之多層基板的製作方法，其中該雙面疊層結構更包括配置於該第一保護層與該核心結構之間的一第三金屬層以及配置於該第二保護層與該核心結構之間的一第四金屬層，該第三與該第四金屬層藉由該分離製程而與該核心結構分離，以形成一第一疊層結構與一第二疊層結構，該第一疊層結構包括該第一金屬層、該第三金屬層以及位於該第一金屬層與該第三金屬層之間的該第一保護層，該第二疊層結構包括該第二金屬層、該第四金屬層與位於該第二金屬層與該第四金屬層之間的該第二保護層。
  7. 如申請專利範圍第6項所述之多層基板的製作方法，其中該第三金屬層與該第四金屬層的材質為銅。
  8. 如申請專利範圍第6項所述之多層基板的製作方法，其中該核心結構為一離形膜、一可掀離式膠膜或一鋁層，且該第一疊層結構或該第二疊層結構從該核心結構剝離。
  9. 如申請專利範圍第6項所述之多層基板的製作方法，更包括：再壓合該第一疊層結構與該第二疊層結構至一掀離式承載器的二表面上，以使該第三與該第四金屬層成為最外層。
  10. 如申請專利範圍第9項所述之多層基板的製作方 法，更包括：於再壓合該第一疊層結構與該第二疊層結構之後，移除該第三與該第四金屬層。
  11. 如申請專利範圍第9項所述之多層基板的製作方法，更包括：於再壓合該第一疊層結構與該第二疊層結構之後，圖案化該第三金屬層與該第四金屬層，以形成一圖案化第三金屬層與一圖案化第四金屬層。
  12. 如申請專利範圍第11項所述之多層基板的製作方法，更包括：於該圖案化第三金屬層及該圖案化第四金屬層上分別形成一第三罩幕層與一第四罩幕層。
  13. 如申請專利範圍第9項所述之多層基板的製作方法，更包括：在再壓合該第一疊層結構與該第二疊層結構之後，再鑽孔與再電鍍該些鍍通孔。
TW098124901A 2008-08-27 2009-07-23 多層基板的製作方法 TWI389613B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/199,149 US8104171B2 (en) 2008-08-27 2008-08-27 Method of fabricating multi-layered substrate

Publications (2)

Publication Number Publication Date
TW201010541A TW201010541A (en) 2010-03-01
TWI389613B true TWI389613B (zh) 2013-03-11

Family

ID=41725872

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098124901A TWI389613B (zh) 2008-08-27 2009-07-23 多層基板的製作方法

Country Status (3)

Country Link
US (2) US8104171B2 (zh)
CN (1) CN101673688B (zh)
TW (1) TWI389613B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
CN101937855B (zh) * 2010-08-10 2012-09-26 日月光半导体制造股份有限公司 元件内埋式封装结构的制作方法及其封装结构
US8945329B2 (en) 2011-06-24 2015-02-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
TWI500128B (zh) * 2011-12-06 2015-09-11 Unimicron Technology Corp 具有支撐體的封裝基板及其製法
DE202016102266U1 (de) * 2016-04-28 2017-07-31 Reinz-Dichtungs-Gmbh Hydrauliksystemsteuerplatte
JP6711229B2 (ja) 2016-09-30 2020-06-17 日亜化学工業株式会社 プリント基板の製造方法及び発光装置の製造方法
CN108848616B (zh) * 2018-08-01 2020-11-24 西安微电子技术研究所 一种用于电路板粘接胶膜成型的结构及胶膜成型方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1924775B2 (de) * 1969-05-14 1971-06-09 Verfahren zur herstellung einer leiterplatte
US5252195A (en) * 1990-08-20 1993-10-12 Mitsubishi Rayon Company Ltd. Process for producing a printed wiring board
JP2636537B2 (ja) * 1991-04-08 1997-07-30 日本電気株式会社 プリント配線板の製造方法
US5359767A (en) * 1993-08-26 1994-11-01 International Business Machines Corporation Method of making multilayered circuit board
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
US6249053B1 (en) * 1998-02-16 2001-06-19 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6495394B1 (en) * 1999-02-16 2002-12-17 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
US6737699B2 (en) * 2002-06-27 2004-05-18 Intel Corporation Enhanced on-chip decoupling capacitors and method of making same
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
CN1568129A (zh) 2003-06-24 2005-01-19 日月光半导体制造股份有限公司 电路基板及其制造方法
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
KR100575591B1 (ko) * 2004-07-27 2006-05-03 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
KR100674319B1 (ko) * 2004-12-02 2007-01-24 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
JP4897281B2 (ja) 2005-12-07 2012-03-14 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
KR100675012B1 (ko) * 2006-02-06 2007-01-29 삼성전자주식회사 강화된 구리 도금막을 포함하는 ｐｃｂ 및 그 제조 방법
TWI272886B (en) * 2006-02-27 2007-02-01 Advanced Semiconductor Eng Substrate with multi-layer PTH and method for forming the multi-layer PTH
KR100723529B1 (ko) * 2006-05-10 2007-05-30 삼성전자주식회사 홀을 갖는 솔더볼 랜드를 구비하는 회로기판 및 이를구비하는 반도체 패키지
JP2009283739A (ja) * 2008-05-23 2009-12-03 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
US8273995B2 (en) * 2008-06-27 2012-09-25 Qualcomm Incorporated Concentric vias in electronic substrate
JP4794615B2 (ja) * 2008-11-27 2011-10-19 パナソニック株式会社 半導体装置
TW201114003A (en) * 2008-12-11 2011-04-16 Xintec Inc Chip package structure and method for fabricating the same
KR20100125805A (ko) * 2009-05-21 2010-12-01 삼성전기주식회사 방열기판 및 그 제조방법

Also Published As

Publication number Publication date
CN101673688A (zh) 2010-03-17
TW201010541A (en) 2010-03-01
US20120073871A1 (en) 2012-03-29
CN101673688B (zh) 2011-08-03
US8104171B2 (en) 2012-01-31
US20100055392A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
TWI389613B (zh) 多層基板的製作方法
US7597929B2 (en) Method of manufacturing a wiring substrate
TWI390692B (zh) 封裝基板與其製法暨基材
US9578750B2 (en) Package carrier and manufacturing method thereof
TWI294674B (en) High thermal conducting circuit substrate and manufacturing process thereof
JP2004235323A (ja) 配線基板の製造方法
JP2011199077A (ja) 多層配線基板の製造方法
JP5945563B2 (ja) パッケージキャリアおよびその製造方法
KR100897668B1 (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
US9362248B2 (en) Coreless package structure and method for manufacturing same
JP2004047528A (ja) 半導体基板及びその製造方法
US9282643B2 (en) Core substrate and method for fabricating circuit board
TW201606970A (zh) 半導體裝置及其製造方法
US9458540B2 (en) Package substrate and manufacturing method thereof
KR100917126B1 (ko) 코어리스 기판 가공을 위한 캐리어 제작 방법 및 이를이용한 코어리스 기판
US7353591B2 (en) Method of manufacturing coreless substrate
TWI576032B (zh) 基板結構及其製作方法
JP2006313945A (ja) 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
KR20170023310A (ko) 임베디드 회로 패턴을 가지는 패키지 기판, 제조 방법 및 이를 포함하는 반도체 패키지
JP5302927B2 (ja) 多層配線基板の製造方法
KR20090101404A (ko) 코어리스 인쇄회로기판 제조 방법
TW201315296A (zh) 線路板及其製作方法
JP2000252411A (ja) スタックド半導体装置及びその製造方法
US9955578B2 (en) Circuit structure