CN101937855B - 元件内埋式封装结构的制作方法及其封装结构 - Google Patents

Abstract

本发明公开一种元件内埋式封装结构的制作方法及其封装结构。其中通过提供多个预先形成的叠层结构、接合或堆叠预先形成的叠层结构以及组装至少一电子元件至接合结构上。通过前述制作方法，可大幅提升生产良率与缩短生产周期。

Description

元件内埋式封装结构的制作方法及其封装结构

技术领域

本发明涉及一种芯片封装结构及其制作方法，且特别是涉及一种元件内埋式封装结构的制作方法及其封装结构。 

背景技术

为了满足市面上的电子产品轻量化与微型化的趋势，元件内埋式的封装结构已十分普遍。然而，由于电子元件通常具有标准规格与特定的电气特性，为了容置各种电气特性的电子元件，元件内埋式封装结构必须客制化，而导致低制作工艺良率与较长的生产周期。 

为促进此技术的发展，有必要简化元件内埋式封装结构的制作，以增加制作工艺良率并降低生产成本。 

发明内容

本发明的目的在于提供一种元件内埋式封装结构的制作方法与/或一凹陷基板，其可增加生产力或良率且可与现有的制作工艺相容。 

为达上述目的，本发明提出一种元件内埋式封装结构的制作方法。此制作工艺方法通常包括先提供多种预先形成的结构部(或叠层结构)。一第一叠层结构与一第二叠层结构接合至一层间层。第一叠层结构具有一第一双层板与一配置于第一双层板上的第一金属层。第一双层板是由一第一介电层与一第二金属层所组成，第一金属层与第二金属层通过第一介电层而分离，且第一介电层配置于第一金属层与第二金属层之间。第二叠层结构具有至少一位于其内的中空空间，且第二叠层结构是由一第三金属层与一配置于第三金属层上的第二介电层所组成。第二叠层结构的第二介电层接合至层间层的第二表面，而第一双层板的第一介电层与第二金属层接合至层间层的第一表面。被层间层所覆盖的至少一中空空间转变成至少一暴露出层间层的一部分的凹陷。之后，进行一激光钻孔制作工艺以形成多个贯孔，且形成多个电镀 通孔结构以覆盖贯孔且于已接合在一起的第一叠层结构、层间层以及第二叠层结构内。在组装至少一电子元件至接合垫上后，形成一封胶以填充于凹陷，以使得至少一电子元件内埋于封胶内。 

依据本发明的实施例，可于预先形成的叠层结构中提供接合垫或于形成电镀通孔结构之后制作接合垫。 

依据本发明的实施例，上述的层间层可以接合至预先形成的叠层结构于接合至所提供的叠层结构之前或之后。 

在本发明的一实施例中，层间层是由一无流动(no-flow)的预先渗入(pre-impregnated)的材料所组成，且接合第一叠层结构、第二叠层结构与层间层的方法包括一热压合制作工艺。 

在本发明的一实施例中，制作方法可更包括对接合垫进行一表面处理制作工艺。 

本发明提出一种封装结构。封装结构包括一第一叠层结构、一第二叠层结构、一层间层、多个电镀通孔结构、多个接合垫、至少一电子元件以及一封胶。第一叠层结构具有一第一双层板以及一位于第一双层板上的第一金属层。第二叠层结构具有一第三金属层、一配置于第三属上的第二介电层以及位于其内的至少一凹陷。层间层接合至第一叠层结构与第二叠层结构。电镀通孔结构延伸至第一叠层结构、层间层以及第二叠层结构。电子元件组装至接合垫上。封胶填充于至少一凹陷且包覆至少一电子元件。 

基于上述，在本发明中，具有内埋于凹陷的封胶内的电子元件的封装结构，其可保护电子元件。 

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。 

附图说明

图1A至图1H为本发明的一实施例的一种基板的结构部的制作流程剖面示意图； 

图2A至图2B为本发明的一实施例的基板的多种结构部的剖面示意图； 

图3A至图3G为本发明的一实施例的一种凹陷基板与封装结构的制作流程剖面示意图； 

图4A至图4D为本发明的另一实施例的一种凹陷基板的制作流程剖面 示意图。 

主要元件符号说明 

20：中空空间 

20’：凹陷 

30：凹陷基板 

40：凹陷基板 

100：双面叠层结构 

100A：上叠层结构 

100B：下叠层结构 

100A’：叠层结构 

100B’：叠层结构 

100A”：叠层结构 

100B”：叠层结构 

102：核心结构 

102a：上表面 

102b：下表面 

104：第一金属层 

106：第二金属层 

107a：第一图案化光致抗蚀剂层 

107b：第二图案化光致抗蚀剂层 

108：第三金属层 

110：第四金属层 

112：第一双层板 

112a：第一介电层 

112b：第五金属层 

114：第二双层板 

114a：第二介电层 

114b：第六金属层 

120：第一接合垫 

122：第二接合垫 

200A：结构 

200B：结构 

202：核心结构 

202a：下表面 

202b：上表面 

204：金属层 

206：层间层 

302：层间层 

302a：上表面 

302b：下表面 

304：填充料 

306：贯孔 

307：填充材料 

308：铜种子层 

309：电镀层 

310：电镀通孔结构 

312：防焊涂层 

320：接合垫 

322：凸块 

330：电子元件 

340：封胶 

350：焊球 

404：填充料 

406：贯孔 

407：填充材料 

408：铜种子层 

409：电镀层 

410：电镀通孔结构 

412：防焊涂层 

S：平坦表面 

具体实施方式

本发明如下所述可参考对应的附图，本发明的实施例如对应的附图所示。然而，本发明可作多种不同型式的变化与应用，故下述实施例并非用限定本发明。事实上，下述实施例是以更详细且更完整的方式介绍本发明，并完全表达本发明的范围给所属领域中具有通常知识者。在附图中，为特别说明，因此，或许会以放大的方式绘示各区域与各层的尺寸或相对大小。 

在本发明中，“第一”、“第二”、“第三”等用语仅是用以区别各个构件、区域、层及/或部分，并非用以限定构件、区域、层及/或部分，但此等构件、区域、层及/或部分不应受此等术语限制。此等术语仅用于将一个构件、区域、层及/或部分与另一区域、层或部分区别开。因此，在不脱离本发明的范畴的情况下，第一构件、区域、层及/或部分也可以称为第二构件、区域、层及/或部分。 

此外，在本发明中，“之上”、“之下”、“上”、“下”、“上方”、“下方”等用语仅是用以表达附图中的构件或特征的相对位置，以说明一构件或特征与另一构件或特征之间的关系。值得注意的是，除了用以描述附图中的方向的相对位置用语之外，若颠倒附图中的构件，则此构件的位置描述会从位于另一构件或特征的「下」变成位于另一构件或特征的「上」。 

图1A至图1H绘示依据本发明的一实施例的一种基板的结构部的制作流程剖面示意图。 

请参考图1A，提供一双面叠层结构100(图1A中并未标示)，其中双面叠层结构100具有一配置于核心结构102的一上表面102a上的第一金属层104与一配置于核心结构102的一下表面102b上的第二金属层106。第一金属层104与第二金属层106的材料例如是通过电镀所形成的铜或铜箔压合(copper foil lamination)。第一金属层104与第二金属层106的厚度例如是大约18微米。双面叠层结构100例如是一铜箔基板(copper clad laminate，CCL)，而核心结构102例如是一离形膜(例如是泰勒膜(Tedlar film))或一可掀离式胶膜(peelable mask film)。 

在图1B中，分别形成一第一图案化光致抗蚀剂层107a与一第二图案化光致抗蚀剂层107b于第一金属层104与第二金属层106上。 

在附图1C中，利用第一图案化光致抗蚀剂层107a与第二图案化光致抗蚀剂层107b为光罩，分别形成一第三金属层108与一第四金属层110于第 一金属层104与第二金属层106上且部分覆盖第一金属层104与第二金属层106。第三金属层108与第四金属层110的材料例如是通过电镀所形成的铜。第三金属层108与第四金属层110的厚度例如是大约10至30微米。接着，移除第一图案化光致抗蚀剂层107a与第二图案化光致抗蚀剂层107b。第三金属层108与第四金属层110的图案相当于线路图案。 

在图1D中，形成一第一双层板112于第一金属层104与第三金属层108上，其中第一双层板112是由一第一介电层112a与一第五金属层112b所组成。形成一第二双层板114于第二金属层106与第四金属层110上，其中第二双层板114是由一第二介电层114a与一第六金属层114b所组成。第一介电层112a与第二介电层114a例如是由预先渗入的材料(胶片(prepregs))所组成。第五金属层112b与第六金属层114b的厚度例如是大约12微米。第一叠层板112与第二叠层板114例如是通过热压合的方式压叠至金属层。在本实施例中，第一介电层112a与第二介电层114a的图案与第三金属层108以及第四金属层110的图案彼此互补。 

在图1E中，上叠层结构100A与下叠层结构100B分别从核心结构102的上表面102a与下表面102b隔开。上叠层结构100A与下叠层结构100B倒置(颠倒)接着重新设置(重新固定)至核心结构102的上表面102a与下表面102b。上叠层结构100A是由第一金属层104、第三金属层108以及第一双层板112所组成，而下叠层结构100B是由第二金属层106、第四金属层110以及第二双层板114所组成。 

在图1F中，上面大部分的金属层104(第一金属层104)与下面大部分的金属层106(第二金属层106)通过蚀刻制作工艺而分别移除，直至第一介电层112a与第二介电层114a暴露出来为止。被暴露出的第三金属层108与第四金属层110可作为封装结构中的线路。 

在1G中，上叠层结构100A与下叠层结构100B分别从核心结构102的上表面102a与下表面102b来隔开，因此可得到两叠层结构100A’、100B’。上叠层结构100A’是由第三金属层108与第一双层板112所组成，而下叠层结构100B’是由第四金属层110与第二双层板114所组成。 

二者择一地，接续图1F，如图1H所示，形成多个第一接合垫120于暴露出的第三金属层108上，以及形成多个第二接合垫122于暴露出的第四金属层110上。这些第一接合垫120与这些第二接合垫122例如是通过锡电镀 厚度大约为3至5微米的方式所形成。之后，上叠层结构100A’与下叠层结构100B’分离，而得到两叠层结构100A”、100B”。 

叠层结构100A’/100B’或100A”/100B”可更做为本发明的凹陷基板的结构部。 

依据本发明的制作流程，金属层与被动层可堆叠于暂时性承载板(核心结构)的两表面上，如双面叠层结构，且叠层结构两侧可以被处理而后分离，以提供图案化的叠层结构。 

二者择一地，如图2A所示，结构200A是由一核心结构202与一配置于核心结构202的下表面202a上的金属层204所组成。结构200A包括至少一中空空间20穿过整个结构200A(例如是从上表面至下表面)。核心结构202例如是由预先渗入的材料(胶片(prepregs))所组成，且可更包括多个金属层或介电线路图案。金属层204例如是一厚度大约为3微米的铜层。结构200A可以从双面叠层结构的一侧移除金属层开始制作，接着，对结构200A进行一冲压(punching)/外型切割(routing)制作工艺以形成中空空间20。 

同样地，如图2B所示，结构200B是由一具有一中空空间20的核心结构202、一配置于核心结构202的下表面202a上的金属层204以及一配置于核心结构202的上表面202b上的层间层206所组成。层间层206的材质例如是无流动的预先渗入的材料。结构200B可从双面叠层结构的一侧表面移除金属层开始制作，接着，压叠层间层206至核心结构202，最后，进行一冲压(punching)/外型切割(routing)制作工艺以形成中空空间20于核心结构202内。结构200A/200B可做为本发明的凹陷结构的结构部。 

上述说明结构部预先制作以当成预先形成的结构部，而后再组装在一起。 

图3A至图3G绘示依据本发明的一实施例的一种凹陷基板与封装结构的制作流程剖面示意图。 

首先，请参考图3A，提供一具有双层板114(介电层114a与金属层114b)以及一金属层110的叠层结构100B’以及是由具有一中空空间20的核心结构202以及金属层204所组成的结构200A。之后，提供一层间层302。在图3B中，叠层结构100B’与结构200A分别接合至层间层302的一上表面302a与一下表面302b，通过压合依照次序或同时形成。较佳地，层间层302的材质 例如是无流动的预先渗入的材料。无流动的胶片部分固化且具有不多的流动性，因此层间层302不会流入中空空间20。在叠层结构100B’以及结构200A与层间层302接合后，中空空间20转变成一接合结构的凹陷20’。之后，凹陷20’可填充一填充料304，因此凹陷10’可在后续的钻孔制作工艺中受到保护。一般来说，填充料304充满了一离形膜，因此填充料304于后续的过程中可较容易地被移除。 

在图3C中，进行一钻孔制作工艺以形成多个贯孔306。若有使用填充料304，则在钻孔制作工艺后，移除填充料304。 

在图3D中，在这些贯孔306内进行一电镀制作工艺且形成多个电镀通孔结构310。形成电镀通孔结构310的步骤包括通过无电电镀形成一铜种子层308于这些贯孔306的侧壁，电镀一铜层(未绘示)于接合结构被暴露出的表面上，以及，最后进行一蚀刻制作工艺以对铜层图案化，而形成一在铜种子层上且覆盖环绕这些贯孔306的金属层204的一部分的电镀层309。再者，在蚀刻制作工艺的过程中，移除铜层与金属层114b。如图3D所示，铜种子层308与电镀通孔结构310的电镀层309与被暴露出的介电层114a共平面但并未覆盖被暴露出介电层114a。此设计可提供一平坦表面S与可与应用于感测应用中的感应线路图案相容。无论如何，可以理解的是位于接合结构表面的电镀通孔结构的图案可以依据产品的设计或电性需求而被调整或修改。此外，贯孔306可以通过填塞一填充材料307而受到保护。 

在图3E中，形成多个接合垫320于凹陷20’中的层间层302内。形成这些接合垫320的方法包括经由激光钻出位于层间层302内的多个开口，接着通过锡电镀的方式形成接合垫320于这些开口内。之后，对这些接合垫320进行一表面处理制作工艺。接合垫320可具有大约为3-5微米的厚度且表面处理例如是一化学浸锡(immersion tin，iSn)制作工艺或一有机保焊剂(organic solderability preservatives，OSP)制作工艺。 

此外，在图3E中的接合结构可更包括一防焊涂层312，此防焊涂层312配置于平坦表面S上且环绕电镀通孔结构310。防焊涂层312可于形成这些接合垫320之前涂布。如图3E所示，防焊涂层312暴露出部分电镀层309，其可作为后续制作工艺中的球接垫。在此步骤中，图3E中的结构可视为一凹陷基板30。 

请参考图3F，形成多个凸块322于这些接垫320上。这些凸块322可 以是由金或铜所组成。之后，一电子元件320连接至已组装至这些接合垫320上的这些凸块322上。电子元件320可以为一主动元件(例如是一芯片)或一被动元件(例如是一电容或一电阻)。 

接着，在图3G中，形成一封胶340以填充于凹陷20’，且电子元件330内埋于封胶340中，因此得到元件内埋式封装结构(具有内埋式元件的封装结构)。此方式，内埋的电子元件330可以受到保护。若需要，可更包括一底胶(未绘示)。之后，形成多个焊球350于接合结构的下表面上(例如是电镀层309被暴露出的部分上)。 

图4A至图4D绘示依据本发明的另一实施例的一种凹陷基板的制作流程剖面示意图。 

首先，请参考图4A，具有双层板114(介电层114a与金属层114b)、一金属层110以及多个第二接合垫122的叠层结构100B”接合至由层间层206、核心结构202以及金属层204所组成的结构200B上。叠层结构100B”与结构200B通过压合结合在一起。层间层206在低温下部分固化且具有不多的流动性，因此层间层206不会流入中空空间20内。在叠层结构100B”与结构200B接合之后，核心结构(如图2B)的中空空间20转变成一接合结构的凹陷20’。之后，凹陷20’可填充一填充料404，因此凹陷20′在后续的钻孔制作工艺中可受到保护。一般来说，填充料404填满了一离形膜，因此填充料404在后续的过程中可较容易地被移除。 

在图4B中，进行一钻孔制作工艺以形成多个贯孔406。若有采用填充料404，则在钻孔制作工艺后，移除填充料404。 

在图4C中，在这些贯孔406内进行一电镀制作工艺且形成多个电镀通孔结构410。形成电镀通孔结构410的步骤包括通过无电电镀形成一铜种子层408于这些贯孔406的侧壁，电镀一电镀层409于接合结构被暴露出的表面，以及，最后进行一蚀刻制作工艺以图案化电镀层409以及金属层204。电镀层409除了覆盖凹陷20’外，还覆盖金属层204、铜种子层408以及金属层114b。如图4C所示，通过铜种子层408以及电镀通孔结构410的电镀层409提供一平坦表面S。此设计可与感应线路图案相容。无论如何，可以理解的是电镀通孔结构的图案可以依据产品的设计或电性需求而被调整或修改。此外，贯孔406可以通过填塞一填充材料407而被保护。 

在图4D中，形成一防焊涂层412于平坦表面S上且环绕电镀通孔结构 410。如图4D所示，防焊涂层412暴露出部分电镀层409，其可作为后续制作工艺中的球接垫。在此步骤中，图4D中的结构可视为一凹陷基板40。 

后续的制作工艺中，凹陷基板40可以在图3E-图3G相似的过程中或其他相同容的封装步骤中更进一步地进行组装而得到封装结构。 

综上所述，依据本发明的制作方法，预先已形成的结构部可从处理双面叠层结构开始进行制作，而生产量在无浪费制作材料或生产线的情况下实质上也是加倍的。此外，通过预先形成的结构部，不但可有效地制作适合元件内埋式封装结构的凹陷基板，还可在制作工艺过程中提供具有较佳可靠度的凹陷基板与/或元件内埋式封装结构。 

虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。 

Claims (9)

1.一种元件内埋式封装结构的制作方法，包括：

提供一第一叠层结构，该第一叠层结构具有一第一双层板与一位于该第一双层板上的第一金属层，其中该第一双层板是由一第一介电层与一第二金属层所组成，该第一金属层与该第二金属层通过该第一介电层而分离，且该第一介电层配置于该第一金属层与该第二金属层之间；

提供一具有至少一位于其内的中空空间的第二叠层结构，其中该第二叠层结构是由一第三金属层以及一配置于该第三金属层上的第二介电层所组成；

提供一层间层，该层间层具有一第一表面与一相对于该第一表面的第二表面；

分别接合该第一叠层结构与该第二叠层结构于该层间层的该第一表面与该第二表面上，其中该第二叠层结构的该第二介电层接合至该层间层的该第二表面，而被该层间层所覆盖的该至少一中空空间转变成至少一暴露出该层间层一部分的凹陷，且其中该第一介电层与该第一双层板的该第二金属层接合至该层间层的该第一表面；

进行一钻孔制作工艺以形成多个贯孔于已接合在一起的该第一叠层结构、该层间层以及该第二叠层结构内；

形成多个电镀通孔结构，以覆盖该些贯孔且于已接合在一起的该第一叠层结构、该层间层以及该第二叠层结构内；

形成多个接合垫于该凹陷中被暴露出的该层间层内；

配置至少一电子元件于该些接合垫上，其中该至少一电子元件通过多个凸块电连接至该些接合垫；以及

形成一封胶以填充于该凹陷，以使至少一该电子元件内埋于该封胶内。

2.如权利要求1所述的元件内埋式封装结构的制作方法，其中形成该些接合垫的方法，包括：

激光钻孔以形成多个开口于被暴露出的该层间层内；以及

通过锡电镀形成该些接合垫于该些开口内。

3.如权利要求1所述的元件内埋式封装结构的制作方法，其中在形成该些接合垫之前，还包括形成一防焊涂层于已接合在一起的该第一叠层结构、该层间层以及该第二叠层结构的表面上。

4.如权利要求1所述的元件内埋式封装结构的制作方法，其中形成该些电镀通孔结构的方法，包括：

通过无电电镀法来形成一铜种子层于该些贯孔的侧壁上；以及

形成一电镀层于该铜种子层上且覆盖环绕该些贯孔的该第三金属层的一部分。

5.如权利要求1所述的元件内埋式封装结构的制作方法，其中该层间层是由一无流动的预先渗入的材料所组成，且分别接合该第一叠层结构与该第二叠层结构至该层间层的该第一表面与该第二表面的方法包括进行一热压合制作工艺。

6.一种元件内埋式封装结构的制作方法，包括：

提供一第一叠层结构，该第一叠层结构具有多个接合垫、一第一双层板与一配置于该双层板上的第一金属层，其中该第一双层板是由一第一介电层与一第二金属层所组成，该第一介电层配置于该第一金属层与该第二金属层之间，且该些接合垫配置于该第二金属层上；

提供一具有至少一中空空间于其内的第二叠层结构，其中该第二叠层结构是由一第三金属层、一配置于该第三金属层上的第二介电层以及一配置于该第二介电层上的第三介电层所组成；

接合该第一叠层结构与该第二叠层结构，其中该第二叠层结构的该第三介电层接合至该第一叠层结构的该第二金属层，且被该第一叠层结构所覆盖的至少一该中空空间转变成至少一暴露出该些接合垫的凹陷；

进行一钻孔制作工艺以形成多个贯孔于已接合的该第一叠层结构与该第二叠层结构内；

形成多个电镀通孔结构以覆盖该些贯孔且于已接合的该第一叠层结构以及该第二叠层结构内；

配置至少一电子元件至该些接合垫，其中该至少一电子元件通过凸块电连接至该些接合垫；以及

形成一封胶以填充于该凹陷，以使至少一电子元件内埋于该封胶内。

7.如权利要求6所述的元件内埋式封装结构的制作方法，其中该些接合垫是由电镀锡所形成。

8.如权利要求6所述的元件内埋式封装结构的制作方法，其中形成该些电镀通孔结构的方法，包括：

通过无电电镀来形成一铜种子层于该些贯孔的侧壁上；以及

形成一电镀层于该铜种子层上且覆盖该第一金属层与该第三金属层。

9.如权利要求6所述的元件内埋式封装结构的制作方法，其中该第一金属层、该第二金属层与/或该第三金属层的材料包括铜。

Images