JP3598525B2 - 電子部品搭載用多層基板の製造方法 - Google Patents
電子部品搭載用多層基板の製造方法 Download PDFInfo
- Publication number
- JP3598525B2 JP3598525B2 JP26422393A JP26422393A JP3598525B2 JP 3598525 B2 JP3598525 B2 JP 3598525B2 JP 26422393 A JP26422393 A JP 26422393A JP 26422393 A JP26422393 A JP 26422393A JP 3598525 B2 JP3598525 B2 JP 3598525B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- plating film
- mounting
- metal plating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は，貫通穴及び配線回路パターンを有する電子部品搭載用多層基板の製造方法に関する。
【０００２】
【従来技術】
従来，電子部品搭載用基板としては，図２４に示すごとく，複数の絶縁基材９１，９２，９３を積層した積層体９９を有すると共に，電子部品搭載部９０の下部には放熱穴９１９を設けてなる電子部品搭載用多層基板９がある。
上記電子部品搭載用多層基板９は，上記積層体９９を貫通する貫通穴９５と，配線回路パターン１と，ボンディングパッド１１とを有している。
【０００３】
上記貫通穴９５の内壁は，金属メッキ膜３及びニッケル金メッキ膜４により被覆されている。上記ボンディングパッド１１は，電子部品搭載部９０の周囲に形成されており，ニッケル金メッキ膜４により被覆されている。
上記放熱穴９１９の内壁は，金属膜１０及びニッケル金メッキ膜４により被覆されている。
上記積層体９９の外表面に形成された配線回路パターン１は，金属メッキ膜３及びニッケル金メッキ膜４により被覆されている。
【０００４】
上記絶縁基材９１〜９３は，レジスト膜２及び接着材６により接合されている。
上記電子部品搭載部９０は，絶縁基材９２，９３に穿設された搭載用開口部９２０，９３０により囲まれている。電子部品搭載部９０には，電子部品８２が搭載される。該電子部品８２は，ワイヤー８３を介して，上記ボンディングパッド１１と電気的に接続される。
上記貫通穴９５内には，リードピンが挿着される。
【０００５】
次に，従来にかかる，上記電子部品搭載用多層基板９の製造方法について説明する。
まず，図１８に示すごとく，最上層としての絶縁基材９３の表側面を，銅材１２により被覆する。次いで，絶縁基材９３に搭載用開口部９３０を穿設する。
次に，図１９に示すごとく，中間層としての絶縁基材９２に，銅材からなる配線回路パターン１及びボンディングパッド１１と，搭載用開口部９２０とを形成する。次いで，上記ボンディングパッド１１の表面には無電解銅メッキ膜５を，上記配線回路パターン１の表面にはレジスト膜２を施す。
【０００６】
次に，図２０に示すごとく，最下層としての絶縁基材９１の裏側面を，銅材１２により被覆する。次いで，上記絶縁基材９１に放熱穴９１９を穿設する。次いで，上記絶縁基材９１の表側面には配線回路パターン１を，上記放熱穴９１９の内壁には金属膜１０を形成する。上記配線回路パターン１及び金属膜１０は，ニッケル金メッキ膜からなる。
次いで，上記配線回路パターン１の表面を，レジスト膜２により被覆する。
【０００７】
次に，図２１に示すごとく，接着材６を用いて，上記絶縁基材９１，９２，９３を積層接合し，積層体９９を形成する。
次に，図２２に示すごとく，上記積層体９９に，貫通穴９５を穿設する。次いで，該貫通穴９５及び放熱穴９１９の内壁を含む積層体９９の全表面を，金属メッキ膜３により被覆する。
【０００８】
次に，図２３に示すごとく，積層体９９の外表面を被覆する銅材及び金属メッキ膜３を露光，エッチング処理して，配線回路パターン１を形成する。
また，ボンディングパッド１１及び金属膜１０を覆う金属メッキ膜３を，エッチング処理により除去する。次いで，上記ボンディングパッド１１及び金属膜１０の表面に，無電解銅メッキ膜５を施す。
次に，上記無電解銅メッキ膜５及び金属メッキ膜３の表面を，再度ニッケル金メッキ膜４により被覆する。
これにより，上記従来の電子部品搭載用多層基板９が得られる。
【０００９】
上記電子部品搭載用多層基板９においては，外表面に形成された配線回路パターン１，ボンディングパッド１１，貫通穴９５，及び放熱穴９１９が，ニッケル金メッキ膜４により被覆されているため，耐錆性に優れている。
また，複数の絶縁基材９１〜９３が積層されているため，高密度に配線回路パターン１を形成することができる。
【００１０】
【解決しようとする課題】
しかしながら，上記従来の電子部品搭載用多層基板の製造方法においては，図２２，図２３に示すごとく，電子部品搭載部９０の周囲，ボンディングパッド１１，及び放熱穴９１９を覆う金属メッキ膜３を，エッチング処理により除去する際に，上記ボンディングパッド１１及び金属膜１０の表面が，損傷を受ける。
【００１１】
そのため，ボンディングパッド１１と接続している配線回路パターン１と電子部品８２との電気的接続性が悪化する。また，金属膜１０が損傷を受けた場合には，電子部品８２から発せられる熱を外方に効率良く放散させることができない。
本発明はかかる従来の問題点に鑑み，電子部品搭載部の周囲，ボンディングパッド，及び放熱穴に損傷を与えることがない，電子部品搭載用多層基板の製造方法を提供しようとするものである。
【００１２】
【課題の解決手段】
本発明は，複数の絶縁基材を積層してなると共に，電子部品搭載部の下部には放熱穴を設けてなる電子部品搭載用多層基板の製造方法において，
（ａ）予め配線回路パターンと放熱穴とを形成すると共に，上記放熱穴に金属膜を施した最下層の絶縁基材を準備し，
（ｂ）上記最下層の絶縁基材の少なくとも上側に，更に予め配線回路パターンを形成してあると共に電子部品搭載用の搭載用開口部を有する絶縁基材を１枚又は複数枚積層接合して積層体を形成し，
（ｃ）上記積層体に該積層体を貫通する貫通穴を穿設し，
（ｄ）上記放熱穴及び搭載用開口部を含めて上記積層体の全表面に無電解金属メッキ膜を施し，
（ｅ）上記搭載用開口部及び放熱穴をそれぞれ閉塞部材により閉塞し，
（ｆ）上記貫通穴の内部に第一金属メッキ膜を形成し，
（ｇ）上記搭載用開口部及び放熱穴から上記閉塞部材を除去し，
（ｈ）その後，上記第一金属メッキ膜により被覆されなかった無電解金属メッキ膜を除去することを特徴とする電子部品搭載用多層基板の製造方法にある。
【００１３】
本発明において最も注目すべきことは，上記放熱穴及び搭載用開口部を含めて、上記積層体の全表面に無電解金属メッキ膜を施し、次いで搭載用開口部及び放熱穴をそれぞれ閉塞部材により閉塞した後にメッキ処理を行って，貫通穴内を金属メッキ膜により被覆していることである。
【００１４】
上記放熱穴には，金属膜が形成されている。
また，上記放熱穴には，放熱材としての放熱板を配置してもよい。これにより，電子部品搭載用多層基板の放熱性が更に向上する。
上記放熱穴は，最下層の絶縁基材に，１又は複数個形成される。
上記放熱穴の穴径は，０．１〜３０ｍｍであることが好ましい。０．１ｍｍ未満では，機械的に開口部を形成するのが困難である。一方，３０ｍｍを越える場合には，電子部品搭載用多層基板自体の強度が低下するおそれがある。
【００１５】
上記複数枚の絶縁基材は，プリプレグ等の接着材により接合され，積層体を形成する。
上記第一金属メッキ膜は，銅，アルミ等を用いる。
上記配線回路パターンは，銅，アルミ等を用いる。
上記絶縁基材は，ガラスエポキシ基板，ガラスポリイミド基板，ガラストリアジン基板等を用いる。上記閉塞部材としては，例えば，感光性ドライフィルム等を用いる。
上記貫通穴内には，例えばリードピンが挿着される。
【００１６】
また，上記製造方法においては，上記閉塞部材を除去した後，貫通穴の内部，放熱穴及び搭載用開口部の周囲の配線回路パターンに第二金属メッキ膜を施すことが好ましい。これにより，貫通穴の内部，放熱穴及び配線回路パターンに耐錆性を付与することができる。
【００１７】
上記第二金属メッキ膜は，例えば，電気メッキ法により形成される。該電気メッキ法は，配線回路パターン，ボンディングパッド，金属膜，及び金属メッキ膜からなる導電材を帯電させた状態で，積層体をメッキ液に浸漬し，これらの導電材の表面にのみ上記第二金属メッキ膜を形成させる方法である。上記電気メッキ法によれば，上記導電材以外に第二金属メッキ膜が形成されることがないため，エッチング処理が不要となる。
上記第二金属メッキ膜は，ニッケルメッキ又は金メッキの単体膜，或いはニッケルメッキ及び金メッキの複合膜等である。
【００１９】
本発明の方法によれば上記無電解金属メッキ膜は，例えば，ソフトエッチング等により容易に除去することができる。そのため，ボンディングパッド，金属膜，及び配線回路パターンが，損傷及び汚染を受けない。
上記ソフトエッチング処理は，例えば，硫酸と過酸化水素水との混合液をスプレー方式により積層体全面に噴きつけて行われる。
【００２０】
【作用及び効果】
本発明においては，搭載用開口部及び放熱穴をそれぞれ閉塞部材により閉塞した状態で，貫通穴内に第一金属メッキ膜を形成している。そのため，貫通穴への第一金属メッキ膜形成時に，この第一金属メッキ膜を必要としない搭載用開口部及び放熱穴には，第一金属メッキ膜が形成されない。
【００２１】
また，上記搭載用開口部及び放熱穴が上記閉塞部材により閉塞される際に，電子部品搭載部の周囲も閉塞される。そのため，電子部品搭載部内にはメッキ液が浸入せず，電子部品搭載部の周囲には金属メッキ膜が形成されない。
【００２２】
それ故，貫通穴へ第一金属メッキ膜を形成した後に，電子部品搭載部の周囲，搭載用開口部，及び放熱穴をエッチングする必要がなく，これらに損傷及び汚染を与えない。
また，エッチング処理を行う必要がないため，作業効率が向上する。
また，一般的なプリント基板製造ラインを用いて，電子部品搭載用多層基板を製造することができる。なお，上記放熱穴は，電子部品と基板裏側面との間の回路の導電孔として用いることもできる。
【００２３】
また，積層体に貫通穴を穿設した後に，積層体の全表面及び放熱穴並びに搭載用開口部に無電解金属メッキを施し，その後にマスクフィルム等の閉塞部材を用いて上記閉塞を行なっている。そのため，上記閉塞部材は，無電解金属メッキの影響を受けず，様々な材質，形状，厚みのものを用いることができる。
本発明によれば，電子部品搭載部の周囲，ボンディングパッド，及び放熱穴に損傷を与えることがない，電子部品搭載用多層基板の製造方法を提供することができる。
【００２４】
【実施例】
参考例
電子部品搭載用多層基板の製造方法について，図１〜図１１を用いて説明する。
本例の製造方法により製造される電子部品搭載用多層基板９は，図１に示すごとく，３枚の絶縁基材９１，９２，９３を積層した積層体９９を有すると共に，電子部品搭載部９０の下部には放熱穴９１１を設けてなる。
上記電子部品搭載用多層基板９は，上記積層体９９を貫通する貫通穴９５と，配線回路パターン１と，ボンディングパッド１１とを有している。
【００２５】
上記貫通穴９５の内壁は，第一金属メッキ膜３及び第二金属メッキ膜４により被覆されている。第一金属メッキ膜３としては銅を用いる。第二金属メッキ膜４としては，ニッケルメッキ又は金メッキの単体膜，或いは両メッキからなる複合膜等がある。
上記ボンディングパッド１１は，電子部品搭載部９０の周囲に形成されており，第二金属メッキ膜４により被覆されている。
【００２６】
上記放熱穴９１１の内壁は，金属膜１０及び第二金属メッキ膜４により被覆されている。
上記放熱穴９１１は，図１１に示すごとく，電子部品搭載部９０の裏側面に４個形成されている。
【００２７】
また，図１に示すごとく，上記積層体９９の外表面に形成された配線回路パターン１は，第二金属メッキ膜４により被覆されている。
上記絶縁基材９１〜９３は，レジスト膜２及び接着材６により接合されている。
上記電子部品搭載部９０は，上記搭載用開口部９２０，９３０により囲まれている。電子部品搭載部９０には，絶縁基材９１の表側面に形成された搭載用パッド８４の上に，電子部品８２が搭載される。該電子部品８２は，ワイヤー８３により，電子部品搭載部９０の周囲に形成されたボンディングパッド１１と電気的に接続される。
【００２８】
次に，上記電子部品搭載用多層基板９の製造方法について説明する。
まず，図２に示すごとく，最上層としての絶縁基材９３の表側面に，銅からなる配線回路パターン１を形成する。次いで，絶縁基材９３に搭載用開口部９３０を穿設する。
次に，図３に示すごとく，中間層としての絶縁基材９２に，銅からなる配線回路パターン１及びボンディングパッド１１と，搭載用開口部９２０とを形成する。次いで，上記配線回路パターン１の表面に，レジスト膜２を施す。
【００２９】
次に，図４に示すごとく，最下層としての絶縁基材９１に，銅からなる配線回路パターン１を形成する。次いで，上記絶縁基材９１に放熱穴９１１を穿設する。次いで，上記放熱穴９１１の内壁を，金属膜１０により被覆する。
次いで，上記絶縁基材９１の表側面に形成された配線回路パターン１の表面を，レジスト膜２により被覆する。
【００３０】
次に，図５に示すごとく，プリプレグ等の接着材６を用いて，上記絶縁基材９１，９２，９３を積層接合し，積層体９９を形成する。
次に，図６に示すごとく，上記積層体９９に，該積層体９９を貫通する貫通穴９５を穿設する。
次に，図７に示すごとく，上記積層体９９の表側面及び裏側面に，フィルム状の閉塞部材７１，７２を載置する。該閉塞部材７１，７２には，積層体９９の貫通穴９５と対向する位置に，予め穴部７１５，７２５が穿設されている。
【００３１】
次に，図８に示すごとく，上記積層体９９をメッキ液中に浸漬し，上記貫通穴９５の内壁を第一金属メッキ膜３により被覆する。
次に，図９に示すごとく，上記閉塞部材７１，７２を積層体９９から除去する。
【００３２】
次に，図１０に示すごとく，外方に露出している配線回路パターン１，ボンディングパッド１１，第一金属メッキ膜３，及び金属膜１０の表面を，第二金属メッキ膜４により被覆する。該第二金属メッキ膜４は，ニッケルメッキまたは金メッキの単体膜，或いはニッケルメッキ及び金メッキの複合膜であり，電気メッキ法により形成される。該電気メッキ法は，配線回路パターン１，ボンディングパッド１１，金属膜１０，及び第一金属メッキ膜３からなる導電材を帯電させた状態で，積層体９９をメッキ液に浸漬し，上記導電材の表面にのみ上記第二金属メッキ膜を形成させる方法である。
これにより，図１に示す上記電子部品搭載用多層基板９が得られる。
【００３３】
次に，本例の作用効果について説明する。
本例においては，図８に示すごとく，搭載用開口部９２０，９３０及び放熱穴９１１を閉塞部材７１，７２により閉塞した状態で，貫通穴９５内に第一金属メッキ膜３を形成している。そのため，上記搭載用開口部及び放熱穴には，金属メッキ膜が形成されない。
【００３４】
また，上記閉塞部材７１，７２は，上記搭載用開口部及び放熱穴を閉塞すると同時に，これら開口部の中に位置する電子部品搭載部の周囲をも閉塞する。そのため，電子部品搭載部９０の周囲には第一金属メッキ膜が形成されない。
従って，エッチング処理の必要がなく，電子部品搭載部９０の周囲，搭載用開口部９２０，９３０，及び放熱穴９１１は，損傷及び汚染を受けない。
また，エッチング処理を行う必要がないため，作業効率が向上する。
【００３５】
また，上記閉塞部材７１，７２を除去した後には，貫通穴９５の内壁，放熱穴９１１，及びボンディングパッド１１に，第二金属メッキ膜４を施している。そのため，貫通穴９５の内部，搭載用開口部９２０，９３０及びボンディングパッド１１に，耐錆性を付与することができる。
【００３６】
実施例１
本例の電子部品搭載用多層基板の製造方法においては，図１２に示すごとく，貫通穴９５内に，無電解金属メッキ膜としての無電解銅メッキ膜５を形成した後に第一金属メッキ膜３を施している。
以下，上記電子部品搭載用多層基板の製造方法について，図１３〜図１５を用いて説明する。
まず，前記参考例と同様に３枚の絶縁基材９１〜９３を積層接合し，積層体９９を得た後，該積層体９９を貫通する貫通穴９５を穿設する（図６参照）。
次に，図１３に示すごとく，放熱穴９１１及び搭載用開口部９２０，９３０を含めて，上記積層体９９の全表面に無電解銅メッキ膜５を施す。
【００３７】
次に，図１４に示すごとく，上記搭載用開口部９２０，９３０及び放熱穴９１１をそれぞれ閉塞部材７１，７２により閉塞する。該閉塞部材７１，７２には，上記積層体９９の貫通穴９５に対向する位置に，予め穴部７１５，７２５が穿設されている。
次いで，上記積層体９９をメッキ液中に浸漬し，貫通穴９５内の無電解銅メッキ膜５を第一金属メッキ膜３により被覆する。
【００３８】
次に，図１５に示すごとく，上記閉塞部材７１，７２を積層体９９から除去する。次いで，上記第一金属メッキ膜３により覆われていない無電解銅メッキ膜５を除去する。
次に，外方に露出している配線回路パターン１，ボンディングパッド１１，第一金属メッキ膜３，及び金属膜１０の表面を，第二金属メッキ膜４により被覆する。該第二金属メッキ膜４は，前記参考例と同様の電気メッキ法により形成する。
これにより，図１２に示す上記電子部品搭載用多層基板９が得られる。
【００３９】
その他は，前記参考例と同様である。
本例においては，貫通穴９５内に無電解銅メッキ膜５を施した後に，第一金属メッキ膜３を形成している。そのため，上記閉塞部材として様々な性質，形状，厚みのものを用いることができる。また，本発明の製造方法によれば，一般的なプリント基板製造ラインを用いて，電子部品搭載用多層基板を製造することができる。
その他は，前記参考例と同様の効果を得ることができる。
【００４０】
実施例２
本例の電子部品搭載用多層基板においては，図１６，図１７に示すごとく，電子部品搭載部９０の下方に，前記参考例よりも多数の放熱穴９１２を有している。また，図１６に示すごとく，該放熱穴９１２の裏側面には，放熱材としての放熱板８１が接合されている。
【００４１】
その他は，前記参考例と同様である。
本例の電子部品搭載用多層基板は，多数の放熱穴９１２と放熱板８１とを設けている。そのため，上記参考例の電子部品搭載用多層基板よりも放熱性に優れている。
その他は，前記参考例と同様の効果を得ることができる。
【図面の簡単な説明】
【図１】参考例の電子部品搭載用多層基板の断面図。
【図２】参考例における，積層前の，最上層としての絶縁基材の断面図。
【図３】参考例における，積層前の，中間層としての絶縁基材の断面図。
【図４】参考例における，積層前の，最下層としての絶縁基材の断面図。
【図５】参考例の積層体の断面図。
【図６】参考例における，貫通穴を穿設した積層体の断面図。
【図７】参考例における，閉塞部材が載置された積層体の断面図。
【図８】参考例における，貫通穴内に第一金属メッキ膜が施された積層体の断面図。
【図９】参考例における，閉塞部材が除去された積層体の断面図。
【図１０】参考例における，第二金属メッキ膜が施された積層体の断面図。
【図１１】参考例における，放熱穴の穿設位置を示す説明図。
【図１２】実施例１の電子部品搭載用多層基板の断面図。
【図１３】実施例１における，無電解銅メッキ膜が施された積層体の断面図。
【図１４】実施例１における，閉塞部材が載置され，貫通穴内に金属メッキ膜が施された積層体の断面図。
【図１５】実施例１における，閉塞部材が除去された積層体の断面図。
【図１６】実施例２の電子部品搭載用多層基板の要部断面図。
【図１７】実施例２における，放熱穴の穿設位置を示す説明図。
【図１８】従来例における，積層前の，最上層としての絶縁基材の断面図。
【図１９】従来例における，積層前の，中間層としての絶縁基材の断面図。
【図２０】従来例における，積層前の，最下層としての絶縁基材の断面図。
【図２１】従来例の積層体の断面図。
【図２２】従来例における，貫通穴を穿設し，全表面に第一金属メッキ膜が施された積層体の断面図。
【図２３】従来例における，不要な部分の第一金属メッキ膜が除去された積層体の断面図。
【図２４】従来例の電子部品搭載用多層基板の断面図。
【符号の説明】
１．．．配線回路パターン，
１０．．．金属膜，
１１．．．ボンディングパッド，
３．．．第一金属メッキ膜，
４．．．第二金属メッキ膜，
５．．．無電解銅メッキ膜，
７１，７２．．．閉塞部材，
８１．．．放熱板，
８２．．．電子部品，
９．．．電子部品搭載用多層基板，
９０．．．電子部品搭載部，
９１，９２，９３．．．絶縁基材，
９１１，９１２．．．放熱穴，
９２０，９３０．．．搭載用開口部，
９５．．．貫通穴，
９９．．．積層体，
【産業上の利用分野】
本発明は，貫通穴及び配線回路パターンを有する電子部品搭載用多層基板の製造方法に関する。
【０００２】
【従来技術】
従来，電子部品搭載用基板としては，図２４に示すごとく，複数の絶縁基材９１，９２，９３を積層した積層体９９を有すると共に，電子部品搭載部９０の下部には放熱穴９１９を設けてなる電子部品搭載用多層基板９がある。
上記電子部品搭載用多層基板９は，上記積層体９９を貫通する貫通穴９５と，配線回路パターン１と，ボンディングパッド１１とを有している。
【０００３】
上記貫通穴９５の内壁は，金属メッキ膜３及びニッケル金メッキ膜４により被覆されている。上記ボンディングパッド１１は，電子部品搭載部９０の周囲に形成されており，ニッケル金メッキ膜４により被覆されている。
上記放熱穴９１９の内壁は，金属膜１０及びニッケル金メッキ膜４により被覆されている。
上記積層体９９の外表面に形成された配線回路パターン１は，金属メッキ膜３及びニッケル金メッキ膜４により被覆されている。
【０００４】
上記絶縁基材９１〜９３は，レジスト膜２及び接着材６により接合されている。
上記電子部品搭載部９０は，絶縁基材９２，９３に穿設された搭載用開口部９２０，９３０により囲まれている。電子部品搭載部９０には，電子部品８２が搭載される。該電子部品８２は，ワイヤー８３を介して，上記ボンディングパッド１１と電気的に接続される。
上記貫通穴９５内には，リードピンが挿着される。
【０００５】
次に，従来にかかる，上記電子部品搭載用多層基板９の製造方法について説明する。
まず，図１８に示すごとく，最上層としての絶縁基材９３の表側面を，銅材１２により被覆する。次いで，絶縁基材９３に搭載用開口部９３０を穿設する。
次に，図１９に示すごとく，中間層としての絶縁基材９２に，銅材からなる配線回路パターン１及びボンディングパッド１１と，搭載用開口部９２０とを形成する。次いで，上記ボンディングパッド１１の表面には無電解銅メッキ膜５を，上記配線回路パターン１の表面にはレジスト膜２を施す。
【０００６】
次に，図２０に示すごとく，最下層としての絶縁基材９１の裏側面を，銅材１２により被覆する。次いで，上記絶縁基材９１に放熱穴９１９を穿設する。次いで，上記絶縁基材９１の表側面には配線回路パターン１を，上記放熱穴９１９の内壁には金属膜１０を形成する。上記配線回路パターン１及び金属膜１０は，ニッケル金メッキ膜からなる。
次いで，上記配線回路パターン１の表面を，レジスト膜２により被覆する。
【０００７】
次に，図２１に示すごとく，接着材６を用いて，上記絶縁基材９１，９２，９３を積層接合し，積層体９９を形成する。
次に，図２２に示すごとく，上記積層体９９に，貫通穴９５を穿設する。次いで，該貫通穴９５及び放熱穴９１９の内壁を含む積層体９９の全表面を，金属メッキ膜３により被覆する。
【０００８】
次に，図２３に示すごとく，積層体９９の外表面を被覆する銅材及び金属メッキ膜３を露光，エッチング処理して，配線回路パターン１を形成する。
また，ボンディングパッド１１及び金属膜１０を覆う金属メッキ膜３を，エッチング処理により除去する。次いで，上記ボンディングパッド１１及び金属膜１０の表面に，無電解銅メッキ膜５を施す。
次に，上記無電解銅メッキ膜５及び金属メッキ膜３の表面を，再度ニッケル金メッキ膜４により被覆する。
これにより，上記従来の電子部品搭載用多層基板９が得られる。
【０００９】
上記電子部品搭載用多層基板９においては，外表面に形成された配線回路パターン１，ボンディングパッド１１，貫通穴９５，及び放熱穴９１９が，ニッケル金メッキ膜４により被覆されているため，耐錆性に優れている。
また，複数の絶縁基材９１〜９３が積層されているため，高密度に配線回路パターン１を形成することができる。
【００１０】
【解決しようとする課題】
しかしながら，上記従来の電子部品搭載用多層基板の製造方法においては，図２２，図２３に示すごとく，電子部品搭載部９０の周囲，ボンディングパッド１１，及び放熱穴９１９を覆う金属メッキ膜３を，エッチング処理により除去する際に，上記ボンディングパッド１１及び金属膜１０の表面が，損傷を受ける。
【００１１】
そのため，ボンディングパッド１１と接続している配線回路パターン１と電子部品８２との電気的接続性が悪化する。また，金属膜１０が損傷を受けた場合には，電子部品８２から発せられる熱を外方に効率良く放散させることができない。
本発明はかかる従来の問題点に鑑み，電子部品搭載部の周囲，ボンディングパッド，及び放熱穴に損傷を与えることがない，電子部品搭載用多層基板の製造方法を提供しようとするものである。
【００１２】
【課題の解決手段】
本発明は，複数の絶縁基材を積層してなると共に，電子部品搭載部の下部には放熱穴を設けてなる電子部品搭載用多層基板の製造方法において，
（ａ）予め配線回路パターンと放熱穴とを形成すると共に，上記放熱穴に金属膜を施した最下層の絶縁基材を準備し，
（ｂ）上記最下層の絶縁基材の少なくとも上側に，更に予め配線回路パターンを形成してあると共に電子部品搭載用の搭載用開口部を有する絶縁基材を１枚又は複数枚積層接合して積層体を形成し，
（ｃ）上記積層体に該積層体を貫通する貫通穴を穿設し，
（ｄ）上記放熱穴及び搭載用開口部を含めて上記積層体の全表面に無電解金属メッキ膜を施し，
（ｅ）上記搭載用開口部及び放熱穴をそれぞれ閉塞部材により閉塞し，
（ｆ）上記貫通穴の内部に第一金属メッキ膜を形成し，
（ｇ）上記搭載用開口部及び放熱穴から上記閉塞部材を除去し，
（ｈ）その後，上記第一金属メッキ膜により被覆されなかった無電解金属メッキ膜を除去することを特徴とする電子部品搭載用多層基板の製造方法にある。
【００１３】
本発明において最も注目すべきことは，上記放熱穴及び搭載用開口部を含めて、上記積層体の全表面に無電解金属メッキ膜を施し、次いで搭載用開口部及び放熱穴をそれぞれ閉塞部材により閉塞した後にメッキ処理を行って，貫通穴内を金属メッキ膜により被覆していることである。
【００１４】
上記放熱穴には，金属膜が形成されている。
また，上記放熱穴には，放熱材としての放熱板を配置してもよい。これにより，電子部品搭載用多層基板の放熱性が更に向上する。
上記放熱穴は，最下層の絶縁基材に，１又は複数個形成される。
上記放熱穴の穴径は，０．１〜３０ｍｍであることが好ましい。０．１ｍｍ未満では，機械的に開口部を形成するのが困難である。一方，３０ｍｍを越える場合には，電子部品搭載用多層基板自体の強度が低下するおそれがある。
【００１５】
上記複数枚の絶縁基材は，プリプレグ等の接着材により接合され，積層体を形成する。
上記第一金属メッキ膜は，銅，アルミ等を用いる。
上記配線回路パターンは，銅，アルミ等を用いる。
上記絶縁基材は，ガラスエポキシ基板，ガラスポリイミド基板，ガラストリアジン基板等を用いる。上記閉塞部材としては，例えば，感光性ドライフィルム等を用いる。
上記貫通穴内には，例えばリードピンが挿着される。
【００１６】
また，上記製造方法においては，上記閉塞部材を除去した後，貫通穴の内部，放熱穴及び搭載用開口部の周囲の配線回路パターンに第二金属メッキ膜を施すことが好ましい。これにより，貫通穴の内部，放熱穴及び配線回路パターンに耐錆性を付与することができる。
【００１７】
上記第二金属メッキ膜は，例えば，電気メッキ法により形成される。該電気メッキ法は，配線回路パターン，ボンディングパッド，金属膜，及び金属メッキ膜からなる導電材を帯電させた状態で，積層体をメッキ液に浸漬し，これらの導電材の表面にのみ上記第二金属メッキ膜を形成させる方法である。上記電気メッキ法によれば，上記導電材以外に第二金属メッキ膜が形成されることがないため，エッチング処理が不要となる。
上記第二金属メッキ膜は，ニッケルメッキ又は金メッキの単体膜，或いはニッケルメッキ及び金メッキの複合膜等である。
【００１９】
本発明の方法によれば上記無電解金属メッキ膜は，例えば，ソフトエッチング等により容易に除去することができる。そのため，ボンディングパッド，金属膜，及び配線回路パターンが，損傷及び汚染を受けない。
上記ソフトエッチング処理は，例えば，硫酸と過酸化水素水との混合液をスプレー方式により積層体全面に噴きつけて行われる。
【００２０】
【作用及び効果】
本発明においては，搭載用開口部及び放熱穴をそれぞれ閉塞部材により閉塞した状態で，貫通穴内に第一金属メッキ膜を形成している。そのため，貫通穴への第一金属メッキ膜形成時に，この第一金属メッキ膜を必要としない搭載用開口部及び放熱穴には，第一金属メッキ膜が形成されない。
【００２１】
また，上記搭載用開口部及び放熱穴が上記閉塞部材により閉塞される際に，電子部品搭載部の周囲も閉塞される。そのため，電子部品搭載部内にはメッキ液が浸入せず，電子部品搭載部の周囲には金属メッキ膜が形成されない。
【００２２】
それ故，貫通穴へ第一金属メッキ膜を形成した後に，電子部品搭載部の周囲，搭載用開口部，及び放熱穴をエッチングする必要がなく，これらに損傷及び汚染を与えない。
また，エッチング処理を行う必要がないため，作業効率が向上する。
また，一般的なプリント基板製造ラインを用いて，電子部品搭載用多層基板を製造することができる。なお，上記放熱穴は，電子部品と基板裏側面との間の回路の導電孔として用いることもできる。
【００２３】
また，積層体に貫通穴を穿設した後に，積層体の全表面及び放熱穴並びに搭載用開口部に無電解金属メッキを施し，その後にマスクフィルム等の閉塞部材を用いて上記閉塞を行なっている。そのため，上記閉塞部材は，無電解金属メッキの影響を受けず，様々な材質，形状，厚みのものを用いることができる。
本発明によれば，電子部品搭載部の周囲，ボンディングパッド，及び放熱穴に損傷を与えることがない，電子部品搭載用多層基板の製造方法を提供することができる。
【００２４】
【実施例】
参考例
電子部品搭載用多層基板の製造方法について，図１〜図１１を用いて説明する。
本例の製造方法により製造される電子部品搭載用多層基板９は，図１に示すごとく，３枚の絶縁基材９１，９２，９３を積層した積層体９９を有すると共に，電子部品搭載部９０の下部には放熱穴９１１を設けてなる。
上記電子部品搭載用多層基板９は，上記積層体９９を貫通する貫通穴９５と，配線回路パターン１と，ボンディングパッド１１とを有している。
【００２５】
上記貫通穴９５の内壁は，第一金属メッキ膜３及び第二金属メッキ膜４により被覆されている。第一金属メッキ膜３としては銅を用いる。第二金属メッキ膜４としては，ニッケルメッキ又は金メッキの単体膜，或いは両メッキからなる複合膜等がある。
上記ボンディングパッド１１は，電子部品搭載部９０の周囲に形成されており，第二金属メッキ膜４により被覆されている。
【００２６】
上記放熱穴９１１の内壁は，金属膜１０及び第二金属メッキ膜４により被覆されている。
上記放熱穴９１１は，図１１に示すごとく，電子部品搭載部９０の裏側面に４個形成されている。
【００２７】
また，図１に示すごとく，上記積層体９９の外表面に形成された配線回路パターン１は，第二金属メッキ膜４により被覆されている。
上記絶縁基材９１〜９３は，レジスト膜２及び接着材６により接合されている。
上記電子部品搭載部９０は，上記搭載用開口部９２０，９３０により囲まれている。電子部品搭載部９０には，絶縁基材９１の表側面に形成された搭載用パッド８４の上に，電子部品８２が搭載される。該電子部品８２は，ワイヤー８３により，電子部品搭載部９０の周囲に形成されたボンディングパッド１１と電気的に接続される。
【００２８】
次に，上記電子部品搭載用多層基板９の製造方法について説明する。
まず，図２に示すごとく，最上層としての絶縁基材９３の表側面に，銅からなる配線回路パターン１を形成する。次いで，絶縁基材９３に搭載用開口部９３０を穿設する。
次に，図３に示すごとく，中間層としての絶縁基材９２に，銅からなる配線回路パターン１及びボンディングパッド１１と，搭載用開口部９２０とを形成する。次いで，上記配線回路パターン１の表面に，レジスト膜２を施す。
【００２９】
次に，図４に示すごとく，最下層としての絶縁基材９１に，銅からなる配線回路パターン１を形成する。次いで，上記絶縁基材９１に放熱穴９１１を穿設する。次いで，上記放熱穴９１１の内壁を，金属膜１０により被覆する。
次いで，上記絶縁基材９１の表側面に形成された配線回路パターン１の表面を，レジスト膜２により被覆する。
【００３０】
次に，図５に示すごとく，プリプレグ等の接着材６を用いて，上記絶縁基材９１，９２，９３を積層接合し，積層体９９を形成する。
次に，図６に示すごとく，上記積層体９９に，該積層体９９を貫通する貫通穴９５を穿設する。
次に，図７に示すごとく，上記積層体９９の表側面及び裏側面に，フィルム状の閉塞部材７１，７２を載置する。該閉塞部材７１，７２には，積層体９９の貫通穴９５と対向する位置に，予め穴部７１５，７２５が穿設されている。
【００３１】
次に，図８に示すごとく，上記積層体９９をメッキ液中に浸漬し，上記貫通穴９５の内壁を第一金属メッキ膜３により被覆する。
次に，図９に示すごとく，上記閉塞部材７１，７２を積層体９９から除去する。
【００３２】
次に，図１０に示すごとく，外方に露出している配線回路パターン１，ボンディングパッド１１，第一金属メッキ膜３，及び金属膜１０の表面を，第二金属メッキ膜４により被覆する。該第二金属メッキ膜４は，ニッケルメッキまたは金メッキの単体膜，或いはニッケルメッキ及び金メッキの複合膜であり，電気メッキ法により形成される。該電気メッキ法は，配線回路パターン１，ボンディングパッド１１，金属膜１０，及び第一金属メッキ膜３からなる導電材を帯電させた状態で，積層体９９をメッキ液に浸漬し，上記導電材の表面にのみ上記第二金属メッキ膜を形成させる方法である。
これにより，図１に示す上記電子部品搭載用多層基板９が得られる。
【００３３】
次に，本例の作用効果について説明する。
本例においては，図８に示すごとく，搭載用開口部９２０，９３０及び放熱穴９１１を閉塞部材７１，７２により閉塞した状態で，貫通穴９５内に第一金属メッキ膜３を形成している。そのため，上記搭載用開口部及び放熱穴には，金属メッキ膜が形成されない。
【００３４】
また，上記閉塞部材７１，７２は，上記搭載用開口部及び放熱穴を閉塞すると同時に，これら開口部の中に位置する電子部品搭載部の周囲をも閉塞する。そのため，電子部品搭載部９０の周囲には第一金属メッキ膜が形成されない。
従って，エッチング処理の必要がなく，電子部品搭載部９０の周囲，搭載用開口部９２０，９３０，及び放熱穴９１１は，損傷及び汚染を受けない。
また，エッチング処理を行う必要がないため，作業効率が向上する。
【００３５】
また，上記閉塞部材７１，７２を除去した後には，貫通穴９５の内壁，放熱穴９１１，及びボンディングパッド１１に，第二金属メッキ膜４を施している。そのため，貫通穴９５の内部，搭載用開口部９２０，９３０及びボンディングパッド１１に，耐錆性を付与することができる。
【００３６】
実施例１
本例の電子部品搭載用多層基板の製造方法においては，図１２に示すごとく，貫通穴９５内に，無電解金属メッキ膜としての無電解銅メッキ膜５を形成した後に第一金属メッキ膜３を施している。
以下，上記電子部品搭載用多層基板の製造方法について，図１３〜図１５を用いて説明する。
まず，前記参考例と同様に３枚の絶縁基材９１〜９３を積層接合し，積層体９９を得た後，該積層体９９を貫通する貫通穴９５を穿設する（図６参照）。
次に，図１３に示すごとく，放熱穴９１１及び搭載用開口部９２０，９３０を含めて，上記積層体９９の全表面に無電解銅メッキ膜５を施す。
【００３７】
次に，図１４に示すごとく，上記搭載用開口部９２０，９３０及び放熱穴９１１をそれぞれ閉塞部材７１，７２により閉塞する。該閉塞部材７１，７２には，上記積層体９９の貫通穴９５に対向する位置に，予め穴部７１５，７２５が穿設されている。
次いで，上記積層体９９をメッキ液中に浸漬し，貫通穴９５内の無電解銅メッキ膜５を第一金属メッキ膜３により被覆する。
【００３８】
次に，図１５に示すごとく，上記閉塞部材７１，７２を積層体９９から除去する。次いで，上記第一金属メッキ膜３により覆われていない無電解銅メッキ膜５を除去する。
次に，外方に露出している配線回路パターン１，ボンディングパッド１１，第一金属メッキ膜３，及び金属膜１０の表面を，第二金属メッキ膜４により被覆する。該第二金属メッキ膜４は，前記参考例と同様の電気メッキ法により形成する。
これにより，図１２に示す上記電子部品搭載用多層基板９が得られる。
【００３９】
その他は，前記参考例と同様である。
本例においては，貫通穴９５内に無電解銅メッキ膜５を施した後に，第一金属メッキ膜３を形成している。そのため，上記閉塞部材として様々な性質，形状，厚みのものを用いることができる。また，本発明の製造方法によれば，一般的なプリント基板製造ラインを用いて，電子部品搭載用多層基板を製造することができる。
その他は，前記参考例と同様の効果を得ることができる。
【００４０】
実施例２
本例の電子部品搭載用多層基板においては，図１６，図１７に示すごとく，電子部品搭載部９０の下方に，前記参考例よりも多数の放熱穴９１２を有している。また，図１６に示すごとく，該放熱穴９１２の裏側面には，放熱材としての放熱板８１が接合されている。
【００４１】
その他は，前記参考例と同様である。
本例の電子部品搭載用多層基板は，多数の放熱穴９１２と放熱板８１とを設けている。そのため，上記参考例の電子部品搭載用多層基板よりも放熱性に優れている。
その他は，前記参考例と同様の効果を得ることができる。
【図面の簡単な説明】
【図１】参考例の電子部品搭載用多層基板の断面図。
【図２】参考例における，積層前の，最上層としての絶縁基材の断面図。
【図３】参考例における，積層前の，中間層としての絶縁基材の断面図。
【図４】参考例における，積層前の，最下層としての絶縁基材の断面図。
【図５】参考例の積層体の断面図。
【図６】参考例における，貫通穴を穿設した積層体の断面図。
【図７】参考例における，閉塞部材が載置された積層体の断面図。
【図８】参考例における，貫通穴内に第一金属メッキ膜が施された積層体の断面図。
【図９】参考例における，閉塞部材が除去された積層体の断面図。
【図１０】参考例における，第二金属メッキ膜が施された積層体の断面図。
【図１１】参考例における，放熱穴の穿設位置を示す説明図。
【図１２】実施例１の電子部品搭載用多層基板の断面図。
【図１３】実施例１における，無電解銅メッキ膜が施された積層体の断面図。
【図１４】実施例１における，閉塞部材が載置され，貫通穴内に金属メッキ膜が施された積層体の断面図。
【図１５】実施例１における，閉塞部材が除去された積層体の断面図。
【図１６】実施例２の電子部品搭載用多層基板の要部断面図。
【図１７】実施例２における，放熱穴の穿設位置を示す説明図。
【図１８】従来例における，積層前の，最上層としての絶縁基材の断面図。
【図１９】従来例における，積層前の，中間層としての絶縁基材の断面図。
【図２０】従来例における，積層前の，最下層としての絶縁基材の断面図。
【図２１】従来例の積層体の断面図。
【図２２】従来例における，貫通穴を穿設し，全表面に第一金属メッキ膜が施された積層体の断面図。
【図２３】従来例における，不要な部分の第一金属メッキ膜が除去された積層体の断面図。
【図２４】従来例の電子部品搭載用多層基板の断面図。
【符号の説明】
１．．．配線回路パターン，
１０．．．金属膜，
１１．．．ボンディングパッド，
３．．．第一金属メッキ膜，
４．．．第二金属メッキ膜，
５．．．無電解銅メッキ膜，
７１，７２．．．閉塞部材，
８１．．．放熱板，
８２．．．電子部品，
９．．．電子部品搭載用多層基板，
９０．．．電子部品搭載部，
９１，９２，９３．．．絶縁基材，
９１１，９１２．．．放熱穴，
９２０，９３０．．．搭載用開口部，
９５．．．貫通穴，
９９．．．積層体，
Claims (7)
- 複数の絶縁基材を積層してなると共に，電子部品搭載部の下部には放熱穴を設けてなる電子部品搭載用多層基板の製造方法において，
（ａ）予め配線回路パターンと放熱穴とを形成すると共に，上記放熱穴に金属膜を施した最下層の絶縁基材を準備し，
（ｂ）上記最下層の絶縁基材の少なくとも上側に，更に予め配線回路パターンを形成してあると共に電子部品搭載用の搭載用開口部を有する絶縁基材を１枚又は複数枚積層接合して積層体を形成し，
（ｃ）上記積層体に該積層体を貫通する貫通穴を穿設し，
（ｄ）上記放熱穴及び搭載用開口部を含めて上記積層体の全表面に無電解金属メッキ膜を施し，
（ｅ）上記搭載用開口部及び放熱穴をそれぞれ閉塞部材により閉塞し，
（ｆ）上記貫通穴の内部に第一金属メッキ膜を形成し，
（ｇ）上記搭載用開口部及び放熱穴から上記閉塞部材を除去し，
（ｈ）その後，上記第一金属メッキ膜により被覆されなかった無電解金属メッキ膜を除去することを特徴とする電子部品搭載用多層基板の製造方法。 - 請求項１において，上記閉塞部材を除去した後，上記貫通穴及び放熱穴の内部，並びに外方に露出した配線回路パターンの表面に，第二金属メッキ膜を施すことを特徴とする電子部品搭載用多層基板の製造方法。
- 請求項２において，上記第二金属メッキ膜は，ニッケルメッキ又は金メッキの単体膜，或いはニッケルメッキ及び金メッキの複合膜であることを特徴とする電子部品搭載用多層基板の製造方法。
- 請求項１ないし３のいずれか一項において，上記最下層の絶縁基材は複数個の放熱穴を有することを特徴とする電子部品搭載用多層基板の製造方法。
- 請求項１ないし４のいずれか一項において，上記放熱穴の穴径は，０．１〜３０ｍｍであることを特徴とする電子部品搭載用多層基板の製造方法。
- 請求項１ないし５のいずれか一項において，上記放熱穴には，放熱板が配置されていることを特徴とする電子部品搭載用多層基板の製造方法。
- 請求項１ないし６のいずれか一項において，上記金属メッキ膜は，銅であることを特徴とする電子部品搭載用多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26422393A JP3598525B2 (ja) | 1993-09-27 | 1993-09-27 | 電子部品搭載用多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26422393A JP3598525B2 (ja) | 1993-09-27 | 1993-09-27 | 電子部品搭載用多層基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0799391A JPH0799391A (ja) | 1995-04-11 |
| JP3598525B2 true JP3598525B2 (ja) | 2004-12-08 |
Family
ID=17400212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26422393A Expired - Fee Related JP3598525B2 (ja) | 1993-09-27 | 1993-09-27 | 電子部品搭載用多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3598525B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09266268A (ja) | 1996-03-28 | 1997-10-07 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置のパッケージ |
| CN101460018B (zh) | 2007-12-14 | 2011-02-16 | 华为技术有限公司 | 一种印制电路板及其制造方法、射频装置 |
| JP5370765B2 (ja) * | 2008-09-29 | 2013-12-18 | 日立化成株式会社 | 半導体素子搭載用パッケージ基板とその製造方法 |
| US8284561B2 (en) | 2010-08-05 | 2012-10-09 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure |
| CN101937855B (zh) * | 2010-08-10 | 2012-09-26 | 日月光半导体制造股份有限公司 | 元件内埋式封装结构的制作方法及其封装结构 |
| JP6160308B2 (ja) * | 2013-07-02 | 2017-07-12 | 富士通株式会社 | 積層基板 |
| US20210190281A1 (en) * | 2017-12-25 | 2021-06-24 | Hasco Vision Technology Co., Ltd. | Automobile lamp reflective led module system and automobile lamp assembly |
| CN112492777B (zh) * | 2019-09-12 | 2022-05-27 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
-
1993
- 1993-09-27 JP JP26422393A patent/JP3598525B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0799391A (ja) | 1995-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4997517A (en) | Multi-metal layer interconnect tape for tape automated bonding | |
| JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
| US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
| JP2010272836A (ja) | 放熱基板およびその製造方法 | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| US5709805A (en) | Method for producing multi-layer circuit board and resulting article of manufacture | |
| JP3598525B2 (ja) | 電子部品搭載用多層基板の製造方法 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| EP0574207A2 (en) | Multilayer printed circuit board and method for manufacturing the same | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
| JPH08130372A (ja) | 多層プリント配線板の製造方法 | |
| JPH0799389A (ja) | 電子部品搭載用多層基板の製造方法 | |
| JP3050253B2 (ja) | 多層電子部品搭載用基板の製造方法 | |
| JP2753764B2 (ja) | 電子部品搭載用基板 | |
| JP2004095757A (ja) | 金属板積層配線基板及びその製造方法 | |
| KR100651323B1 (ko) | 휨저항 물질층이 구비된 반도체 패키지 기판 | |
| JPH1117059A (ja) | ボールグリッドアレイ基板及びその連続体 | |
| JPH06318782A (ja) | 金属ベース多層プリント配線板とその製造方法 | |
| JP2810604B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2001068807A (ja) | 配線基板及び配線基板の製造方法 | |
| JPH0832240A (ja) | 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法 | |
| JPH08181452A (ja) | 多層プリント配線板の製造方法 | |
| JPH09232761A (ja) | 多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |