CN104883807A - 嵌入式板及其制造方法 - Google Patents

嵌入式板及其制造方法 Download PDF

Info

Publication number
CN104883807A
CN104883807A CN201410468520.5A CN201410468520A CN104883807A CN 104883807 A CN104883807 A CN 104883807A CN 201410468520 A CN201410468520 A CN 201410468520A CN 104883807 A CN104883807 A CN 104883807A
Authority
CN
China
Prior art keywords
layer
embedded board
electronic device
supercircuit
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410468520.5A
Other languages
English (en)
Other versions
CN104883807B (zh
Inventor
李昌普
金道完
曹淳镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104883807A publication Critical patent/CN104883807A/zh
Application granted granted Critical
Publication of CN104883807B publication Critical patent/CN104883807B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在此公开了一种嵌入式板及其制造方法。根据本发明优选实施方式，嵌入式板包括：外层绝缘层；设置在外层绝缘层内的电子器件；形成为从外层绝缘层一个表面上突出的外层电路层；形成在外层绝缘层上的将电子器件电连接于外层电路层的第一通路；和形成在外层绝缘层的另一个表面上的叠加层，该叠加层包括叠加绝缘层和叠加电路层。

Description

嵌入式板及其制造方法
相关申请的交叉引用
本申请要求2014年2月28日递交的题为“嵌入式板及其制造方法”的韩国专利申请NO.10-2014-0024458的优先权，该申请在此整体作为参考结合到本申请中。
技术领域
本发明涉及一种嵌入式板及其制造方法。
背景技术
随着对多功能、小巧、纤薄的移动电话和用于信息技术(IT)的电子器件需求的提升，需要一种能够将诸如集成电路(IC)、半导体片(semiconductorchip)、有源器件和无源器件等电子元件嵌入板以满足工艺要求的技术。目前，已研发出通过多种方式将元件嵌入板的工艺。
根据一般的元件嵌入式板，在板的绝缘层内形成腔，并将电子元件，例如各种器件、集成电路(ICs)和半导体片嵌入到所述腔内。接着，将粘合树脂，例如预浸料施覆在所述腔内和绝缘层上，以使所述电子元件嵌入到绝缘层内。如上所述，通过施覆粘合树脂就可以固定电子元件，并形成了绝缘层。
[现有技术文件]
[专利文件]
(专利文件1)美国专利No.7886433
发明内容
本发明致力于提供一种能够提高电特性的嵌入式板及其制造方法。
进一步，本发明致力于通过去除不必要的电路层来提供一种厚度更小的嵌入式板及其制造方法。
此外，本发明致力于提供一种能方便实现精细线路(fine circuit)的嵌入式板及其制造方法。
另外，本发明致力于提供一种能减少次品率的嵌入式板及其制造方法。
根据本发明的一种优选实施方式，提供一种嵌入式板，该嵌入式板包括：外层绝缘层；电子器件，该电子器件设置在外层绝缘层内；外层电路层，该外层电路层形成为从所述外层绝缘层的一个表面上突出；第一通路(via)，该第一通路形成在外层绝缘层上，并将所述电子器件电连接于外层电路层；以及叠加层(building up layer)，该叠加层形成在所述外层绝缘层的另一个表面上，并包括叠加绝缘层和叠加电路层。
所述叠加电路层形成为多层。
多层叠加电路层中的一层形成为从叠加绝缘层的一个表面上突出，多层叠加电路层的其它层形成为嵌入在叠加绝缘层的另一个表面。
所述嵌入式板还可包括：第二通路，该第二通路形成在外层绝缘层上，并将外层电路层电连接于叠加电路层。
所述嵌入式板还可包括：第一金属柱，该第一金属柱形成在外层绝缘层上，并将外层电路层电连接于叠加电路层。
所述嵌入式板还可包括：第二金属柱，该第二金属柱形成在叠加电路层的一个表面上；以及第三通路，该第三通路形成在所述第二金属柱的一个表面上，并将第二金属柱电连接于外层电路层。
所述嵌入式板还可包括：保护层，该保护层形成在所述外层电路层和所述外层绝缘层的一个表面和所述叠加层的另一个表面上。
所述保护层可以由阻焊剂形成。
所述嵌入式板还包括粘合层，该粘合层形成在电子器件和叠加层之间。
根据本发明的另一优选实施方式，提供一种制造嵌入式板的方法，该方法包括：制造承载件(carrier member)；在承载件的一个表面或两个表面上形成叠加层，该叠加层包括叠加电路层和叠加绝缘层；将电子器件设置在叠加层的一个表面上；在叠加层的一个表面上形成外层绝缘层以包埋电子器件；在外层绝缘层上形成外层电路层和将所述外层电路层电连接于所述电子器件的第一通路；以及移除承载件。
在形成叠加层时，可以将叠加电路层形成为多层。
在形成叠加层时，可以多层叠加电路层中的一层形成为从叠加绝缘层的一个表面上突出，多层叠加电路层的其它层形成为嵌入在叠加绝缘层的另一个表面。
设置所述电子器件可以包括在所述电子器件和所述叠加层之间形成粘合层。
形成所述外层电路层和第一通路可以包括，形成贯穿外层绝缘层的第二通路，从而将外层电路层电连接于叠加电路层。
本发明的方法还可以包括：在形成叠加层之后，在叠加电路层的一个表面上形成金属柱。
在形成外层绝缘层时，外层绝缘层可以形成为将金属柱的一个表面暴露在外部。
在形成外层电路层和第一通路时，外层电路层粘结于金属柱的暴露在外部的一个表面上。
在形成外层绝缘层时，可以将外层绝缘层形成为包埋金属柱。
形成所述外层电路层和第一通路还可以包括在外层绝缘层内形成第三通路，以将外层电路层电连接于金属柱。
本发明的方法还可以包括：移除承载件后，在外层电路层和外侧绝缘层的一个表面上以及叠加层的另一个表面上形成保护层。
所述保护层可以用阻焊剂形成。
附图说明
从以下结合附图的详细描述，可以更清晰地理解上述本发明的上述和其他目的、特征和优点，附图中：
图1是显示根据本发明第一优选实施方式的嵌入式板的示例性视图；
图2-图9是显示制造根据本发明第一优选实施方式的嵌入式板的方法的示例性视图；
图10是显示根据本发明第二优选实施方式的嵌入式板的示例性视图；
图11-图17是显示制造根据本发明第二优选实施方式的嵌入式板的方法的示例性视图；
图18是显示根据本发明第三优选实施方式的嵌入式板的示例性视图；以及
图19-图25是显示制造根据本发明第三优选实施方式的嵌入式板的方法的示例性视图。
具体实施方式
通过下文结合附图对优选实施方式的详细描述，将能更清楚地理解本发明的目的、特征和优点。在全部附图中，相同的编号用于表示相同或类似的元件，并且省略对其的多余描述。另外，在以下描述中，术语“第一”、“第二”、“一侧”、“另一侧”等用于将特定元件与其它元件区分，但该元件的结构不应被这些术语局限。除此之外，在本发明的描述中，当确定对相关技术的详细描述将模糊本发明的主旨时，将省略对其的描述。
下面，将结合附图详细描述本发明的优选实施方式。
第一优选实施方式
图1是显示根据本发明第一优选实施方式的嵌入式板的示例性视图。
参见图1，根据本发明的第一优选实施方式的嵌入式板100可以包括外层绝缘层140、电子器件120、外层电路层170、第一通路161、第二通路165、叠加层(build up layer)110、粘合层130、第一保护层181和第二保护层185。
根据本发明的优选实施方式，外层绝缘层140通常可以由用作层间绝缘材料的复合聚合物树脂制成。例如，外层绝缘层140可以由环氧系树脂(如预浸材料、干膜式增层膜(ajinomoto build up film，ABF)、FR-4和双马来酰亚胺三嗪(bismaleimide triazine，BT)等)制成。但是，根据本发明的优选实施方式，形成外层绝缘层140的材料并不限于此。根据本发明优选实施方式的外层绝缘层140可以选自电路板领域中公知的绝缘材料。根据本发明优选实施方式的外层绝缘层140的厚度可以大于设置在外层绝缘层140中的电子器件120的厚度。
根据本发明的优选实施方式，电子器件120可设置在外层绝缘层140的内部。电子器件120可以是任意的有源器件和无源器件。举例来说，电子器件120可以是多层陶瓷电容器(MLCC)。
根据本发明的优选实施方式，外层电路层170可形成在外层绝缘层140的一个表面上，且该外层电路层170可形成为从所述外层绝缘层140的所述一个表面突出。例如，外层电路层170可以由铜(Cu)制成。但形成外层电路层170的材料并不限于铜。也就是说，电路板领域内用作电路的导电材料的任何材料都可应用于外层电路层170，而不受任何限制。
根据本发明的优选实施方式，外层绝缘层140内可设置有第一通路161。第一通路161的一个面可粘结于外层电路层170，第一通路161的另一个面可粘结于电子器件120。外层电路层170通过第一通路161与电子器件120电连接。
根据本发明的优选实施方式的嵌入式板100中，电子器件120可以仅通过第一通路161与外层电路层170连接。因此，电子器件120与外层电路层170之间的电气通路变短，从而可提高信号传输效率。
根据本发明的优选实施方式，外层绝缘层140内可设置有第二通路165。第二通路165的一个面粘结于外层电路层170，第二通路165的另一个面粘结于第二叠加电路层(build up circuit layer)115上。即，外层电路层170通过第二通路165与第二叠加电路层115电连接。
本发明的优选实施方式示例性描述了嵌入式板100形成有第一通路161和第二通路165，但并不限于此。也就是说，根据本领域技术人员的选择，嵌入式板100可形成有第一通路161和第二通路165中的任一者，或者在嵌入式板100的其它位置还可形成通路。
根据本发明的优选实施方式，外层绝缘层140的另一个表面上可形成叠加层110。根据本发明的优选实施方式，叠加层110可以包括叠加绝缘层113和叠加电路层。
叠加绝缘层113通常可以由用作层间绝缘材料的复合聚合物树脂制成。例如，叠加绝缘层113可以由环氧系树脂(如预浸材料、干膜式增层膜(ABF)、FR-4和双马来酰亚胺三嗪(BT))制成。但根据本发明的优选实施方式，形成叠加绝缘层113的材料并不限于此。根据本发明的优选实施方式的叠加绝缘层113可以是选自电路板领域中公知的绝缘材料。
叠加电路层可以由铜(Cu)制成。但是，形成叠加电路层180的材料并不限于铜。也就是，电路板领域内用作电路的导电材料的任何材料可以用于叠加电路层180，而不受任何限制。
根据本发明的优选实施方式，叠加电路层可以多层的方式形成。
为了方便理解，本发明的优选实施方式将描述为：在叠加绝缘层113的一个面上形成叠加电路层以作为第二叠加电路层115，并在叠加绝缘层113的另一个面上形成叠加电路层以作为第一叠加电路层111。图1图示了三层形式的叠加电路层，但本发明的优选实施方式不限于此。也就是，根据本领域技术人员的选择，叠加电路层可形成为单层或多层。
根据本发明的优选实施方式，第二叠加电路层115可以形成为从叠加绝缘层113的一个面上突出。因此，第二叠加电路层115可嵌入到外层绝缘层140中。
此外，形成在叠加绝缘层113的另一个面上的第一叠加电路层111可形成为嵌入到叠加绝缘层113中。
根据本发明的优选实施方式，电子器件120和叠加层110之间可形成有粘合层130。该粘合层130能提高电子器件120和叠加层110之间的粘合性。粘合层130可以用导电树脂或非导电树脂制成。例如，粘合层130可以用环氧树脂制成。然而，粘合层130用环氧树脂制得的例子仅是一个实施例，因此并不对粘合层130的材料构成限定。也就是，粘合层130可以用电路板领域中使用并具有粘性的任何材料制成。
根据本发明的优选实施方式，外层绝缘层140的一个面上可形成有第一保护层181来围住外层电路层170。除此之外，可以图案化第一保护层181，以使外层电路层170中与外部连接的区域可以暴露在外。
另外，叠加绝缘层113的另一个面上可形成有第二保护层185来围住第一叠加电路层111。此外，可以图案化第二保护层185，以使第一叠加层111中与外部连接的区域可以暴露在外。
根据本发明的优选实施方式，第一保护层181和第二保护层185可以保护嵌入式板100不受外界环境的干扰。举例来说，第一保护层181和第二保护层185可以防止外层电路层170和第一叠加电路层111与氧气接触以免发生氧化。另外，第一保护层181和第二保护层185可以防止外层电路层170和第一叠加电路层111在焊接时沾染到焊料。如上所述，第一保护层181和第二保护层185可由阻焊剂形成。
根据本发明优选实施方式的嵌入式板100并不具有一种结构，在该结构中，根据现有技术，依据电子器件120，嵌入式板的一个表面和另一个表面是彼此对称，而是一种仅形成有所需电路层的不对称结构。所以，根据本发明优选实施方式的嵌入式板100中不具有不必要的电路层，仅具有所需的电路层，从而具有很薄的厚度。此外，根据本发明优选实施方式的嵌入式板100具有很薄的厚度，并且没有不必要的电路层，使得形成在嵌入式板100两侧的最外层电路层之间的电气通路缩短，从而提高了电特性。这种结构中，嵌入式板两侧形成的最外层电路层分别为外层电路层140和第一叠加电路层111。
另外，根据本发明优选实施方式的嵌入式板100具有不对称结构，因此在随后安装外部部件(未示出)时，可以在一定程度上控制因外部部件(未示出)而造成的翘曲。也就是，具有不对称结构的嵌入式板100可以在与该嵌入式板100因外部部件(未示出)而翘曲的方向相反的方向上弯曲。由此，当外部部件(未示出)安装在嵌入式板100上并组装后，组装件或者嵌入式板100的翘曲情况能得到改善。
图2-图9是显示制造根据本发明第一优选实施方式的嵌入式板的方法的示例性视图。
参见图2，制造承载件500。
根据本发明的优选实施方式，通过在承载芯(carrier core)510上沉积承载金属层520来形成承载件500。
根据本发明优选实施方式，承载芯510可以在形成绝缘层和电路层等时为绝缘层、电路层提供支撑。承载芯510可以由绝缘材料或金属材料制成。
根据本发明的优选实施方式，承载金属层520可以用铜制成。但是，承载金属层520的材料不限于铜，因此，电路板领域内用作电路的导电材料的任何材料可用于承载金属层520，而不受任何限制。
本发明的优选实施方式阐释了一种覆铜层压结构，在该覆铜层压结构中，承载件500包括承载金属层520，但其并不限于此。例如，承载件500可以仅构成有承载芯510。如上所述，承载件500用作电路板领域中的支撑基材，并且该承载件500可以采用随后可以移除的任意材料制成。
参见图3，形成叠加层110。
根据本发明的优选实施方式，叠加层110可以包括叠加绝缘层113和多层叠加电路层。在这种构造中，叠加绝缘层113具有一种构造并通过附图标记来标示，然而，在形成多层叠加电路层的过程中，可以形成一层或多层的叠加绝缘层113。例如，当叠加层110包括两层的叠加电路层时，叠加绝缘层113可形成为一层。此外，如图3所示，当叠加层110包括三层或更多层的叠加电路层时，叠加绝缘层113可以形成为两层或更多层。
根据本发明的优选实施方式，叠加电路层可以形成为多层。以下，为了便于说明，本发明优选实施方式通过将在叠加绝缘层113的一个面上形成的叠加电路层作为第二叠加电路层115来进行描述。另外，本发明优选实施方式通过将在叠加绝缘层113的另一个面上形成的叠加电路层作为第一叠加电路层111来进行描述。根据本领域技术人员的选择，第一叠加电路层111和第二叠加电路层115之间可以进一步形成一层或更多层的叠加电路层。
根据本发明的优选实施方式，首先，在承载金属层520上形成第一叠加电路层111。接着，形成一层叠加绝缘层113以包埋第一叠加电路层111。第一叠加电路层111形成在平整的承载件500上并可形成有精细线路。然后，本领域技术人员可以依需要反复形成叠加电路层和叠加绝缘层113。在这种情况下，同时形成有用于将不同层的叠加电路层电连接的通路。接下来，在最终的叠加绝缘层113上形成第二叠加电路层115。根据上文所述的构造，第一叠加电路层111可嵌入到叠加绝缘层113内，第二叠加电路层115可形成为突出叠加绝缘层113。
本发明的优选实施方式以示例性的方式描述了叠加层110可以形成在承载件500的两侧。然而，也可以仅在承载件500的一个面上形成叠加层110。
根据本发明的优选实施方式，在平整材料例如承载件500上进行形成电路的加工，以容易地实现精细线路。也就是，根据本发明的优选实施方式，能方便地形成第一叠加电路层111，第一叠加电路层111之后成为位于最外层的精细线路。
参见图4，设置电子器件120。
根据本发明的优选实施方式，电子器件120可设置在叠加层110的一个面上。在这种情况下，电子器件120可以设置在叠加绝缘层113或第二叠加电路层115的一个面上。
此外，粘合层130可居间设置在电子器件120和叠加层110之间。粘合层130可以用导电树脂或非导电树脂制成。
举例来说，电子器件120可设置在第二叠加电路层115的一个面上，并且粘合层130用导电树脂制成。此时，电子器件120可以与第二叠加电路层115电连接。
可替换地，电子器件120可设置在叠加绝缘层113的一个面上，并且粘合层130用非导电树脂制成。
根据本发明的优选实施方式的电子器件120可以是任意的有源器件和无源器件。例如，电子器件120可以为多层陶瓷电容器(MLCC)。
嵌入式板制造完成后，设置电子器件工艺的次品率比形成电路的工艺的次品率更低。也就是，根据本发明的优选实施方式，先进行形成叠加层的工艺(该工艺为具有较高次品率的形成电路的操作)，再设置电子器件，从而能降低制造和工艺损失。
参见图5，形成外层绝缘层140。
根据本发明的优选实施方式，外层绝缘层140可形成在叠加层110的一个面上以包埋电子器件120。另外，外层绝缘层140还可以包埋第二叠加电路层115。外层绝缘层通常由用作层间绝缘材料的复合聚合物树脂制成。例如，外层绝缘层140可以由环氧系树脂(如预浸材料、干膜式增层膜(ABF)、FR-4和双马来酰亚胺三嗪(BT)等)制成。但根据本发明的优选实施方式的形成外层绝缘层140的材料不限于此。根据本发明优选实施方式的外层绝缘层140可以是选自电路板领域中公知的绝缘材料。根据本发明优选实施方式的外层绝缘层140可形成为其厚度大于设置在其中的电子器件120的厚度。
根据本发明的优选实施方式，首先设置电子器件120，然后形成外层绝缘层140，使得可以省去现有技术中形成用于安装电子器件的腔的工艺。
参见图6，形成第一通路孔151和第二通路孔155。
根据本发明的优选实施方式，第一通路孔151可设置在外层绝缘层140内以将电子器件120暴露在外。在此，第一通路孔151可以将电子器件120的电极(未示出)暴露在外。
另外，第二通路孔155可形成在外层绝缘层140上以将第二叠加电路层115暴露在外。
根据本发明的优选实施方式，第一通路孔151和第二通路孔155可以通过激光钻孔或CNC钻孔来形成。另外，除了激光钻孔和CNC钻孔，第一通路孔151和第二通路孔155可以采用在电路板领域中常用的钻孔方法来形成。
参见图7，形成第一通路161、第二通路165和外层电路层170。
根据本发明的优选实施方式，外层电路层170可以形成在外层绝缘层140的一个面上。此外，外层电路层170可以具有从外层绝缘层140的一个面上突起的结构。
根据本发明的优选实施方式，第一通路161可以通过向第一通路孔151内填充导电材料来形成。由此，第一通路161的一个面可以粘结于外层电路层170，其另一个面粘结于电子器件120的电极(未示出)。也就是，第一通路161可以将外层电路层170与电子器件120电连接。
此外，第二通路165可以通过向第二通路孔155内填充导电材料来形成。由此，第二通路165的一个面可以粘结于外层电路层170，其另一个面粘结于第二叠加电路层115的电极(未示出)。也就是，第二通路165将外层电路层170与叠加电路层115电连接。
根据本发明的优选实施方式，第一通路161、第二通路165和外层电路层170可在同一工艺中形成。可替换地，外层电路层170也可以在不同于第一通路161和第二通路165的单独工艺中形成。也就是，可以先形成第一通路161和第二通路165，再形成外层电路层170。
根据本发明的优选实施方式，形成第一通路161、第二通路165和外层电路层170的方法还可以是电路板领域公知的形成通路和电路层方法中的任意方法。
根据本发明的优选实施方式，电子器件120可以仅通过第一通路161与外层电路层170电连接。也就是，电子器件120与外层电路层170之间的电气通路变短，从而增强了信号传输效率。
根据本发明的优选实施方式的嵌入式板100具有不对称结构，因此可以相对控制随后安装的外部部件(未示出)造成的翘曲。也就是，具有不对称结构的嵌入式板100可在与该嵌入式板100因外部部件(未示出)造成的翘曲方向相反的方向上弯曲。由此，当外部部件(未示出)安装在嵌入式板100上并组装后，组装件或者嵌入式板100的翘曲情况能得到改善。
参见图8，移除承载件500(图7所示)。
根据本发明的优选实施方式，承载件500(图7所示)被移除从而将形成在承载件500(图7所示)两个面上的嵌入式板100彼此分离。
例如，先将承载芯510(图7所示)从承载金属520(图7所示)上分离。接着，通过蚀刻工艺除去承载金属520(图7所示)而仅保留嵌入式板100。
该移除承载件500(图7所示)的方法仅作为示例，并且移除承载件500(图7所示)的方法不限于此。移除承载件500(图7所示)的方法可以根据承载件500(图7所示)的结构和材料来改变。
根据本发明的优选实施方式，采用承载件500(图7所示)能够在该承载件500(图7所示)的两个面上均形成有嵌入式板100。也就是，根据本发明的优选实施方式，可以同时制造两个嵌入了电子器件120的嵌入式板100。
参见图9，形成第一保护层181和第二保护层185。
根据本发明的优选实施方式，第一保护层181可以形成在外层绝缘层140的一个面上以围住外层电路层170。进一步，可以图案化第一保护层181，以使外层电路层170中与外部连接的区域可以暴露在外。
另外，第二保护层185可以形成在叠加绝缘层113的另一面上以围住第一叠加电路层111。进一步，可以图案化第二保护层185，以使第一叠加层111中与外部连接的区域可以暴露在外。
根据本发明的优选实施方式，第一保护层181和第二保护层185可以保护嵌入式板100不受外界环境的干扰。例如，第一保护层181和第二保护层185可以防止外层电路层170和第一叠加电路层111与氧气接触以免发生氧化。另外，第一保护层181和第二保护层185可以防止外层电路层170和第一叠加电路层111在焊接时沾染到焊料。如上所述，第一保护层181和第二保护层185可以用阻焊剂形成。
第二优选实施方式
图10是显示根据本发明第二优选实施方式的嵌入式板的示例性视图。
参见图10，根据本发明第二优选实施方式的嵌入式板200可以包括外层绝缘层140、电子器件120、外层电路层170、第一通路161、第一金属柱210、叠加层110、粘合层130、第一保护层181和第二保护层185。
根据本发明的优选实施方式，外层绝缘层140通常可以由用作层间绝缘材料的复合聚合物树脂制成。
根据本发明的优选实施方式，电子器件120可以设置在外层绝缘层140内。电子器件120可以是任意的有源器件和无源器件。例如，电子器件120可以是多层陶瓷电容器(MLCC)。
根据本发明的优选实施方式，外层电路层170可以形成在外层绝缘层140的一个表面上，且该外层电路层170可以形成为从所述外层绝缘层140的所述一个表面突出。电路板领域内用作电路的导电材料的任何材料都可以应用于外层电路层170，而不受任何限制。
根据本发明的优选实施方式，第一通路161可以形成在外层绝缘层140内以将电子器件120电连接于外层电路层170。在根据本发明优选实施方式的嵌入式板200中，电子器件120可以仅通过第一通路161与外层电路层170连接。因此，电子器件120与外层电路层170之间的电气通路变短，从而可提高信号传输效率。
根据本发明的优选实施方式，第一金属柱210可以设置在外层绝缘层140内。第一金属柱210的一个面可以粘结于外层电路层170，另一面可以粘结于第二叠加电路层115上。也就是，外层电路层170可以通过第一金属柱210与第二叠加电路层115电连接。
根据本发明的优选实施方式，叠加层110可以形成在外层绝缘层140的另一个面上。根据本发明的优选实施方式，叠加层110可以包括叠加绝缘层113和叠加电路层。
叠加绝缘层113通常可以由用作层间绝缘材料副复合聚合物树脂制成。
此外，电路板领域内用于电路的导电材料的任何材料可应用于叠加电路层，而不受任何限制。
根据本发明的优选实施方式，叠加电路层可以形成为多层。
根据本发明优选实施方式，叠加电路层可以包括第一叠加电路层111和第二叠加电路层115。此外，根据本领域技术人员的选择，第一叠加电路层111和第二叠加电路层115之间可进一步形成一层或更多层的叠加电路层。
根据本发明的优选实施方式，第二叠加电路层115可以形成为从叠加绝缘层113的一个面上突出，并嵌入到外层绝缘层140内。
此外，第一叠加电路层111可形成为嵌入到叠加绝缘层113内。
根据本发明的优选实施方式，粘合层130可以形成在电子器件120和叠加层110之间。粘合层130能提高电子器件120和叠加层110之间的粘合性。粘合层130可以用导电树脂或非导电树脂制成。
根据本发明的优选实施方式，第一保护层181可以形成在外层绝缘层140的一个面上以围住外层电路层170。另外，第二保护层185可以形成在叠加绝缘层113的另一个面上以围住第一叠加电路层111。
第一保护层181和第二保护层185可以被图案化，以使外层电路层170和第一叠加电路层111中与外部连接的区域可以暴露在外。
例如，第一保护层181和第二保护层185可以用阻焊剂形成。
根据本发明优选实施方式的嵌入式板200具有一种不对称结构，在该部对称结构中，不必要的电路层被移除，并且仅形成有所需的电路层，从而降低了厚度。因此，在根据本发明优选实施方式的嵌入式板200中，在嵌入式板200两侧形成的最外层电路层之间电信号的电气通路变短，并且提高了电特性。
另外，根据本发明优选实施方式的具有不对称结构的嵌入式板200可以在与该嵌入式板200由于随后安装的外部部件(未示出)造成的翘曲方向相反的方向上弯曲。由此，当外部部件(未示出)安装在嵌入式板200上并组装后，组装件或者嵌入式板200的翘曲情况能得到改善。
图11-图17是显示制造根据本发明第二优选实施方式的嵌入式板的方法的示例性视图。
在制造根据本发明第二优选实施方式的嵌入式板的方法中，在承载件500上形成叠加层110的工艺与本发明第一优选实施方式相同，因此对其的具体说明参见图2和图3。
参见图11，形成第一金属柱210。
根据本发明的优选实施方式，第一金属柱210可置于第二叠加电路层115内。在此情况下，第一金属柱210的一个面形成为突出高于随后设置的电子器件120的一个表面。
根据本发明的优选实施方式，首先，可以在叠加层110上形成具有开口的电阻镀(plating resist)(未示出)，通过该开口使形成有第一金属柱210的区域暴露出来。接下来，在电阻镀(未示出)的开口上进行电镀以形成第一金属柱210。进行电镀之后，移除电阻镀(未示出)。但形成第一金属柱210的方法不限于电镀，还可以采用电路板领域中形成金属柱的任意方法。
另外，第一金属柱210可以用电路板领域中采用的导电材料制成。例如，第一金属柱210可以用铜(Cu)制成。
参见图12，设置电子器件120。
根据本发明的优选实施方式，电子器件120可置于叠加层110的一个面上。也就是，电子器件120可以设置在叠加绝缘层113或第二叠加电路层115的一个面上。
此外，粘合层130居间设置在电子器件120和叠加层110之间。粘合层130可以用导电树脂或非导电树脂制成。
例如，电子器件120可设置在第二叠加电路层115的一个面上，并且粘合层130用导电树脂制成。此时，电子器件120可以与第二叠加电路层115电连接。
可替换地，电子器件120可设置在叠加绝缘层113的一个面上，并且粘合层130用非导电树脂制成。
根据本发明优选实施方式的电子器件120可以是任意的有源器件和无源器件。例如，电子器件120可以为多层陶瓷电容器(MLCC)。
嵌入式板制造完成后，设置电子器件工艺的次品率比形成电路的工艺的次品率更低。也就是，根据本发明的优选实施方式，先进行形成叠加层的工艺(该工艺为具有较高次品率的形成电路的操作)，再设置电子器件，从而能降低制造和工艺损失。
参见图13，形成外层绝缘层140。
根据本发明的优选实施方式，外层绝缘层140可以形成在叠加层110的一个面上以包埋电子器件120和第二叠加电路层115。此外，外层绝缘层可形成为能包埋第一金属柱210，并将该第一金属柱210的一个面暴露在外。
根据本发明优选实施方式的外层绝缘层140可以选择电路板领域中公知的绝缘材料。例如，外层绝缘层140通常由用作层间绝缘材料的复合聚合物树脂制成。根据本发明优选实施方式的外层绝缘层140可形成为其厚度大于设置在其中的电子器件120的厚度。
根据本发明的优选实施方式，先设置电子器件120，然后形成外层绝缘层140，使得可以省去现有技术中形成用于安装电子器件的腔的工艺。
参见图14，形成第一通路孔151。
根据本发明的优选实施方式，第一通路孔151可以形成在外层绝缘层140内，以将电子器件120暴露在外。
根据本发明的优选实施方式，第一通路孔151可以通过激光钻孔或CNC钻孔来形成。另外，除了激光钻孔和CNC钻孔之外，第一通路孔151可以采用在电路板领域中常用的钻孔方法形成。
参见图15，形成第一通路161和外层电路层170。
根据本发明的优选实施方式，外层电路层170可以形成在外层绝缘层140的一个面上，并具有从外层绝缘层140的一个面上突起的结构。
此外，外层电路层170可粘结到第一金属柱210的暴露于外层绝缘层140的一个表面上。由此，外层电路层170通过第一金属柱210与第二叠加电路层115电连接。
根据本发明的优选实施方式，第一通路161可以通过向第一通路孔151内填充导电材料来形成。由此，第一通路161的一个面可以粘结于外层电路层170，另一个面粘结于电子器件120的电极(未示出)。也就是，第一通路161可以将外层电路层170电连接于电子器件120。
根据本发明的优选实施方式，第一通路161和外层电路层170可以通过相同的工艺形成。可替换地，外层电路层170可以通过不同于第一通路161的工艺单独形成。也就是，可以先形成第一通路161，再形成外层电路层170。
根据本发明的优选实施方式，形成第一通路161和外层电路层170的方法可以是电路板领域公知的形成通路和电路层方法中的任意方法。
根据本发明的优选实施方式，电子器件120可以仅通过第一通路161与外层电路层170电连接。也就是，电子器件120与外层电路层170之间的电气通路变短，从而增强了信号传输效率。
根据本发明的优选实施方式的嵌入式板200具有不对称结构，因此可以相对控制随后安装的外部部件造成的翘曲。也就是，具有不对称结构的嵌入式板200可在与该嵌入式板200因外部部件(未示出)造成的翘曲方向相反的方向上弯曲。由此，当外部部件(未示出)安装在嵌入式板200上并组装后，组装件或者嵌入式板200的翘曲情况能得到改善。
在分别形成连接外层电路层170与电子器件120的通路和连接外层电路层170与第二叠加电路层115的通路的过程中，由于电子器件120和第二叠加电路层115之间的阶层(step)，而不能在叠加电路层115中适当地形成通路孔。另外，第二叠加电路层115中形成的通路孔并不能很好地镀层，进而可能形成有缺陷的通路。
但是，根据本发明的优选实施方式，在形成第一通路161之前先形成第一金属柱210。通过第一金属柱210将外层电路层170和第二叠加电路层115电连接，就可以解决上述问题。
参见图16，移除承载件500(图15所示)。
根据本发明的优选实施方式，承载件500(图15所示)被移除从而将形成在承载件500(图15所示)两个面上的嵌入式板200彼此分离。
例如，先将承载芯510(图15所示)从承载金属520(图15所示)上分离。接着，通过蚀刻工艺除去承载金属520(图15所示)而仅保留嵌入式板200。
该移除承载件500(图15所示)的方法仅作为示例，并且移除承载件500(图15所示)的方法不限于此。移除承载件500(图15所示)的方法可以根据承载件500(图15所示)的结构和材料来改变。
根据本发明的优选实施方式，采用承载件500(图15所示)可以同时制造两个嵌入有电子器件120的嵌入式板200。
参见图17，形成第一保护层181和第二保护层185。
根据本发明的优选实施方式，第一保护层181可以形成在外层绝缘层140的一个面上以围住外层电路层170。进一步，可以图案化第一保护层181，以使外层电路层170中与外部连接的区域可以暴露在外。
另外，第二保护层185可以形成在叠加绝缘层113的另一个面上以围住第一叠加电路层111。进一步，可以图案化第二保护层185，以使第一叠加层111中与外部连接的区域可以暴露在外。
根据本发明的优选实施方式，第一保护层181和第二保护层185可以防止外层电路层170和第一叠加电路层111与氧气接触以免发生氧化。另外，第一保护层181和第二保护层185可以防止外层电路层170和第一叠加电路层111在焊接时沾染到焊料。如上所述，第一保护层181和第二保护层185可以用阻焊剂形成。
第三种优选实施方式
图18是显示根据本发明第三优选实施方式的嵌入式板的示例性视图。
参见图18，根据本发明第三优选实施方式的嵌入式板300可以包括外层绝缘层140、电子器件120、外层电路层170、第一通路161、第二金属柱310、第三通路361、叠加层110、粘合层130、第一保护层181和第二保护层185。
根据本发明的优选实施方式，外层绝缘层140通常可以由用作层间绝缘材料的复合聚合物树脂制成。
根据本发明的优选实施方式，电子器件120可以设置在外绝缘层140内。电子器件120可以是任意的有源器件和无源器件。例如，电子器件120可以是多层陶瓷电容器(MLCC)。
根据本发明的优选实施方式，外层电路层170可以在外层绝缘层140的一个面上，且该外层电路层170可以形成为从所述外层绝缘层140的所述一个面上突出。电路板领域内用作电路的导电材料的任何材料都可以应用于外层电路层170，而不受任何限制。
根据本发明优选实施方式，第一通路161可以形成在外层绝缘层140内以将电子器件120电连接于外层电路层170。在根据本发明优选实施方式的嵌入式板300中，电子器件120可以仅通过第一通路161与外层电路层170连接。因此，电子器件120与外层电路层170之间的电气通路变短，从而可提高信号传输效率。
根据本发明的优选实施方式，第二金属柱310可以设置在外层绝缘层140内。第二金属柱310的一个面可以粘结于第三通路361，另一个面粘结于第二叠加电路层115。
根据本发明的优选实施方式，第三通路361可以设置在外层绝缘层140内。进一步，第三通路361的一个面可以与外层电路层170相粘结，另一面则与第二金属柱310相粘结。
例如，当第二金属柱310的一个面与电子器件120的一个面位于相同高度时，第三通路361的厚度可以与第一通路161的厚度相同。然而，本发明的优选实施方式并不限于第一通路161和第三通路361厚度相同的情况。第三通路361的厚度可以根据第二金属柱310的厚度来改变。
根据本发明的优选实施方式，叠加层110可以形成在外层绝缘层140的另一个面上。根据本发明的优选实施方式，叠加层110可以包括叠加绝缘层113和叠加电路层。
叠加绝缘层113通常可以由用作层间绝缘材料的复合聚合物树脂制成。
电路板领域内用作电路的导电材料的任何材料都可以适用于叠加电路层，而不受任何限制。
根据本发明的优选实施方式，叠加电路层可以形成为多层。
根据本发明的优选实施方式，叠加电路层可以包括第一叠加电路层111和第二叠加电路层115。此外，根据本领域技术人员的选择，第一叠加电路层111和第二叠加电路层115之间进一步可形成一层或更多层的叠加电路层。
根据本发明的优选实施方式，第二叠加电路层115可以形成为从叠加绝缘层113的一个面上突出，并可嵌入外层绝缘层140内。
此外，第一叠加电路层111可形成为嵌入到叠加绝缘层113内。
根据本发明的优选实施方式，粘合层130可以形成在电子器件120和叠加层110之间。粘合层130能提高电子器件120和叠加层110之间的粘合性。粘合层130可以用导电树脂或非导电树脂制成。
根据本发明的优选实施方式，第一保护层181可以形成在外层绝缘层140的一个面上以围住外层电路层170。另外，第二保护层185可以形成在叠加绝缘层113的另一个面上以围住第一叠加电路层111。
第一保护层181和第二保护层185可以被图案化，以使外层电路层170和第一叠加电路层111中与外部连接的区域可以暴露在外。
例如，第一保护层181和第二保护层185可以用阻焊剂形成。
根据本发明优选实施方式的嵌入式板300具有一种不对称结构，在该不对称结构中，不必要的电路层被移除，并且仅形成有所需的电路层，从而降低了厚度。因此，在根据本发明优选实施方式的嵌入式板300中，在嵌入式板300两侧形成的最外层电路层之间的电气通路变短，并提高了电特性。
另外，根据本发明优选实施方式的具有部对称结构的嵌入式板300可以在与该嵌入式板300由于随后安装的外部部件(未示出)造成的翘曲方向相反的方向上弯曲。由此，当外部部件(未示出)安装在嵌入式板300上并组装后，组装件或者嵌入式板300的翘曲情况能得到改善。
图19-图25是显示制造根据本发明第三优选实施方式的嵌入式板的方法的示例性视图。
在制造根据本发明第三优选实施方式的嵌入式板的方法中，在承载件500上形成叠加层110的工艺与本发明第一优选实施方式相同，因此对其的具体说明参见图2和图3。
参见图19，形成第二金属柱310。
根据本发明的第三优选实施方式，第二金属柱310可通过与本发明第二优选实施方式的图11所示的第一金属柱210相同的方法和材料来形成。
根据本发明的优选实施方式，第二金属柱310可形成为使得其一个表面处于与随后设置的电子器件的一个表面相同的高度。但是，这仅是一种实施例，根据本领域技术人员的选择，第二金属柱310可形成为具有各种厚度。
参见图20，设置电子器件120。
根据本发明的优选实施方式，电子器件120可置于叠加层110的一个面上。
根据本发明第三优选实施方式的形成电子器件120的方法可以与根据本发明第二种优选实施方式的形成电子器件120的方法相同。因此，根据本发明优选实施方式的形成电子器件120的方法可参考本发明第二优选实施方式的图12。
此外，与本发明第二优选实施方式相同的是，即使在本发明第三优选实施方式中，粘合层130也可以置于电子器件120和叠加层110之间。
参见图21，形成外层绝缘层140。
根据本发明的优选实施方式，外层绝缘层140可以形成在叠加层110的一个面上。此外，外层绝缘层140可形成为嵌入有电子器件120、第二叠加电路层115和第二金属柱310。
根据本发明优选实施方式的外层绝缘层140可以选择电路板领域中公知的绝缘材料。例如，外层绝缘层140通常由用作层间绝缘材料的复合聚合物树脂制成。根据本发明优选实施方式，外层绝缘层140可形成为其厚度大于设置在其中的电子器件120和第二金属柱310的厚度。
根据本发明的优选实施方式，先设置电子器件120，然后形成外层绝缘层140，使得可以省去现有技术中形成用于安装电子器件的腔的工艺。
参见图22，形成第一通路孔151和第三通路孔351。
根据本发明的优选实施方式，第一通路孔151可以设置在外层绝缘层140内，以将电子器件120暴露在外。因此，第一通路孔151可以将电子器件120的电极(未示出)暴露在外。
另外，第三通路孔351可以形成在外层绝缘层140上，以暴露第二金属柱310。
根据本发明的优选实施方式，第一通路孔151和第三通路孔351可以通过激光钻孔或CNC钻孔来形成。进一步，除了激光钻孔和CNC钻孔之外，第一通路孔151和第三通路孔351可以采用在电路板领域中常用的钻孔方法形成。
参见图23，形成第一通路161、第三通路361和外层电路层170。
根据本发明的优选实施方式，外层电路层170可以形成在外层绝缘层140的一个面上。此外，外层电路层170可以具有从外层绝缘层140的一个面上突起的结构。
根据本发明的优选实施方式，第一通路161可以通过向第一通路孔151内填充导电材料来形成。由此，第一通路161的一个面可以粘结于外层电路层170，其另一个面粘结于电子器件120的电极(未示出)。也就是，第一通路161可以将外层电路层170电连接于电子器件120。
此外，第三通路361可以通过向第三通路孔351内填充导电材料来形成。由此，第三通路361的一个面可以粘结于外层电路层170，其另一个面粘结于第二金属柱310。也就是，外层电路层170与叠加电路层115可通过第三通路361和第二金属柱310相互电连接。
根据本发明的优选实施方式，形成第一通路161、第三通路361和外层电路层170的方法也可以是电路板领域中公知的形成通路和电路层方法中的任意方法。
根据本发明的优选实施方式，电子器件120可以仅通过第一通路161与外层电路层170电连接。也就是，电子器件120与外层电路层170之间的电气通路变短，从而增强了信号传输效率。
根据本发明优选实施方式的嵌入式板300具有不对称结构，因此可以相对控制随后安装的外部部件(未示出)造成的翘曲。也就是，具有不对称结构的嵌入式板300可在与该嵌入式板300因外部部件(未示出)造成的翘曲方向相反的方向上弯曲。由此，当外部部件(未示出)安装在嵌入式板300上并组装后，组装件或者嵌入式板300的翘曲情况能得到改善。
根据本发明的优选实施方式，第二金属柱310可以减少形成有第一通路161和第三通路361的区域的阶梯。因此，在形成第三通路361时能避免因阶梯而造成的产品缺陷。
参见图24，移除承载件500(图23所示)。
根据本发明的优选实施方式，承载件500(图23所示)被移除，从而将形成在承载件500(图23所示)两个面上的嵌入式板300彼此分离。
例如，先将承载芯510(图23所示)从承载金属520(图23所示)上分离。接着，通过蚀刻工艺除去承载金属520(图23所示)而仅保留嵌入式板300。
该移除承载件500(图23所示)的方法仅作为示例，并且移除承载件500(图23所示)的方法不限于此。移除承载件500(图23所示)的方法可以根据承载件500(图23所示)的结构和材料来改变。
根据本发明的优选实施方式，采用承载件500(图23所示)可以同时制造两个嵌入有电子器件120的嵌入式板300。
参见图25，形成第一保护层181和第二保护层185。
根据本发明的优选实施方式，第一保护层181可以形成在外层绝缘层140的一个面上以围住外层电路层170。进一步，可以图案化第一保护层181，以使外层电路层170中与外部连接的区域可以暴露在外。
另外，第二保护层185可以形成在叠加绝缘层113的另一面上以围住第一叠加电路层111。进一步，可以图案化第二保护层185，以使第一叠加层111中与外部连接的区域可以暴露在外。
根据本发明的优选实施方式，第一保护层181和第二保护层185可以防止外层电路层170和第一叠加电路层111与氧气接触以免发生氧化。另外，第一保护层181和第二保护层185可以防止外层电路层170和第一叠加电路层111在焊接时沾染到焊料。如上所述，第一保护层181和第二保护层185可以用阻焊剂形成。
在本发明的嵌入式板的情况下，以电子器件为基础，嵌入式板的一个表面设计为安装密度较低，而嵌入式板的另一个面设计为安装密度较高。然而，根据现有技术的嵌入式板具有对称结构，在该对称结构中，电子器件一个表面上电路层的数量与电子器件另一个表面上的电路层数量相同。制造具有对称结构的嵌入式板的方法需要同时在嵌入式板的两个表面上形成电路层，并且低密度电路层也需要通过形成高密度电路层的方法来形成。
但是，根据本发明优选实施方式的嵌入式板具有不对称结构，因此在电子器件的两个表面上形成的电路层可以在单独的工艺中完成。也就是，可以通过低密度电路层的方法形成电子器件的一个表面，并通过高密度电路层的方法形成电子器件的另一表面。据此，当形成每个电路层时，可以适用实际满足电路设计的方法，且能够提高设计的自由度。
此外，根据现有技术具有对称结构的嵌入式板形成为使得两个表面具有相同数量的以电子器件为基础的电路层，因此可形成了不必要的电路层。
但是，制造根据本发明优选实施方式的嵌入式板的方法能够分别在一个面和另一个面上形成以电子器件为基础的电路层，由此可以省略形成不必要电路层。因此，根据本发明优选实施方式，由于移除了非必要的电路层，具有很薄厚度的嵌入式板可以形成。因此，如上所述形成的嵌入式板200中不具有不必要的电路层，使得嵌入式板两侧形成的最外层电路层之间的电气通路变短，进而提高了电特性。
根据本发明优选实施方式的嵌入式板及其制造方法能通过移除不必要的电路层而提高其电特性。
根据本发明优选实施方式的嵌入式板及其制造方法通过移除不必要的电路层而降低其厚度。
根据本发明优选实施方式的嵌入式板及其制造方法能通过在平整的承载件上形成电路层来实现精细线路。
根据本发明优选实施方式的嵌入式板及其制造方法能通过先形成叠加层，再设置电子器件的工艺来降低次品率。
虽然为了说明的目的已公开了本发明的实施方式，但应当理解的是，本发明并不限于此，在不背离本发明的范围和实质的前提下，本领域技术人员可以做出各种修改、添加和替换。
相应的，任何和全部修改、变换或等同设置都应落入本发明的范围，并且本发明的具体范围由随附的权利要求书公开。

Claims (21)

1.一种嵌入式板，其中，该嵌入式板包括：
外层绝缘层；
电子器件，该电子器件设置在所述外层绝缘层内；
外层电路层，该外层电路层形成为从所述外层绝缘层的一个表面上突出；
第一通路，该第一通路形成在所述外层绝缘层上，并将所述电子器件电连接于所述外层电路层；以及
叠加层，该叠加层形成在所述外层绝缘层的另一个表面上，所述叠加层包括叠加绝缘层和叠加电路层。
2.根据权利要求1所述的嵌入式板，其中，所述叠加电路层形成为多层。
3.根据权利要求2所述的嵌入式板，其中，所述多层叠加电路层中的一层形成为从所述叠加绝缘层的一个表面上突出，所述多层叠加电路层的其它层形成为嵌入在所述叠加绝缘层的另一个表面。
4.根据权利要求1所述的嵌入式板，其中，该嵌入式板还包括：
第二通路，该第二通路形成在所述外层绝缘层上，并将所述外层电路层电连接于所述叠加电路层。
5.根据权利要求1所述的嵌入式板，其中，该嵌入式板还包括：
第一金属柱，该第一金属柱形成在所述外层绝缘层上，并将所述外层电路层电连接于所述叠加电路层。
6.根据权利要求1所述的嵌入式板，其中，该嵌入式板还包括：
第二金属柱，该第二金属柱形成在所述叠加电路层的一个表面上；以及
第三通路，该第三通路形成在所述第二金属柱的一个表面上，并将所述第二金属柱电连接于所述外层电路层。
7.根据权利要求1所述的嵌入式板，其中，该嵌入式板还包括：
保护层，该保护层形成在所述外层电路层和所述外层绝缘层的一个表面和所述叠加层的另一个表面上。
8.根据权利要求7所述的嵌入式板，其中，所述保护层由阻焊剂形成。
9.根据权利要求1所述的嵌入式板，其中，该嵌入式板还包括：
粘合层，该粘合层形成在所述电子器件和所述叠加层之间。
10.一种制造嵌入式板的方法，该方法包括：
制造承载件；
在所述承载件的一个表面或两个表面上形成叠加层，该叠加层包括叠加电路层和叠加绝缘层；
将电子器件设置在所述叠加层的一个表面上；
在所述叠加层的一个表面上形成外层绝缘层以包埋所述电子器件；
在所述外层绝缘层上形成外层电路层和将所述外层电路层电连接于所述电子器件的第一通路；以及
移除所述承载件。
11.根据权利要求10所述的方法，其中，在形成所述叠加层时，将所述叠加电路层形成为多层。
12.根据权利要求11所述的方法，其中，在形成所述叠加层时，所述多层叠加电路层中的一层形成为从所述叠加绝缘层的一个表面上突出，所述多层叠加电路层中的其它层形成为嵌入在所述叠加绝缘层的另一个表面。
13.根据权利要求10所述的方法，其中，设置所述电子器件包括在所述电子器件和所述叠加层之间形成粘合层。
14.根据权利要求10所述的方法，其中，形成所述外层电路层和所述第一通路包括形成贯穿所述外层绝缘层的第二通路，以将所述外层电路层电连接于所述叠加电路层。
15.根据权利要求10所述的方法，其中，该方法还包括：
形成所述叠加层之后，在所述叠加电路层的一个表面上形成金属柱。
16.根据权利要求15所述的方法，其中，在形成所述外层绝缘层时，所述外层绝缘层形成为能够将所述金属柱的一个表面暴露在外部。
17.根据权利要求16所述的方法，其中，在形成所述外层电路层和所述第一通路时，将所述外层电路层粘结于所述金属柱的暴露在外部的一个表面。
18.根据权利要求15所述的方法，其中，在形成所述外层绝缘层时，所述外层绝缘层形成为包埋所述金属柱。
19.根据权利要求18所述的方法，其中，形成所述外层电路层和所述第一通路包括在所述外层绝缘层内形成第三通路，以将所述外层电路层电连接于所述金属柱。
20.根据权利要求10所述的方法，其中，该方法还包括：
移除所述承载件后，在所述外层电路层和所述外层绝缘层的一个表面上以及所述叠加层的另一个表面上形成保护层。
21.根据权利要求20所述的方法，其中，所述保护层由阻焊剂形成。
CN201410468520.5A 2014-02-28 2014-09-15 嵌入式板及其制造方法 Expired - Fee Related CN104883807B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140024458A KR102186148B1 (ko) 2014-02-28 2014-02-28 임베디드 기판 및 임베디드 기판의 제조 방법
KR10-2014-0024458 2014-02-28

Publications (2)

Publication Number Publication Date
CN104883807A true CN104883807A (zh) 2015-09-02
CN104883807B CN104883807B (zh) 2018-06-01

Family

ID=53951098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410468520.5A Expired - Fee Related CN104883807B (zh) 2014-02-28 2014-09-15 嵌入式板及其制造方法

Country Status (3)

Country Link
US (1) US20150250050A1 (zh)
KR (1) KR102186148B1 (zh)
CN (1) CN104883807B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017072737A1 (en) * 2015-10-30 2017-05-04 At&S (China) Co. Ltd. Component carrier with alternatingly vertically stacked layer structures of different electric density
CN106851977A (zh) * 2015-12-07 2017-06-13 南亚电路板股份有限公司 印刷电路板及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
JP6502814B2 (ja) * 2015-09-25 2019-04-17 京セラ株式会社 指紋センサー用配線基板
US10089513B2 (en) * 2016-05-30 2018-10-02 Kyocera Corporation Wiring board for fingerprint sensor
JP6716363B2 (ja) * 2016-06-28 2020-07-01 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法
JP7249852B2 (ja) * 2019-04-11 2023-03-31 新光電気工業株式会社 部品内蔵基板及び部品内蔵基板の製造方法
CN112103193B (zh) 2020-08-21 2021-12-03 珠海越亚半导体股份有限公司 一种嵌埋结构及制备方法、基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1829416A (zh) * 2005-02-28 2006-09-06 三星电机株式会社 嵌入式芯片印刷电路板及其制造方法
CN101038887A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 内埋元件的基板制造方法
US20090316373A1 (en) * 2008-06-19 2009-12-24 Samsung Electro-Mechanics Co. Ltd. PCB having chips embedded therein and method of manfacturing the same
KR20100000678A (ko) * 2008-06-25 2010-01-06 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US20110141711A1 (en) * 2009-12-14 2011-06-16 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board and method of manufacturing the same
CN103094259A (zh) * 2012-08-10 2013-05-08 太阳诱电株式会社 电子零件内置基板
US20140049928A1 (en) * 2012-08-17 2014-02-20 Taiyo Yuden Co., Ltd. Substrate with built-in electronic component

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100381026C (zh) * 1999-09-02 2008-04-09 伊比登株式会社 印刷布线板及其制造方法
KR100836651B1 (ko) 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
KR101085733B1 (ko) * 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2013211519A (ja) * 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1829416A (zh) * 2005-02-28 2006-09-06 三星电机株式会社 嵌入式芯片印刷电路板及其制造方法
CN101038887A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 内埋元件的基板制造方法
US20090316373A1 (en) * 2008-06-19 2009-12-24 Samsung Electro-Mechanics Co. Ltd. PCB having chips embedded therein and method of manfacturing the same
KR20100000678A (ko) * 2008-06-25 2010-01-06 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US20110141711A1 (en) * 2009-12-14 2011-06-16 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board and method of manufacturing the same
CN103094259A (zh) * 2012-08-10 2013-05-08 太阳诱电株式会社 电子零件内置基板
US20140049928A1 (en) * 2012-08-17 2014-02-20 Taiyo Yuden Co., Ltd. Substrate with built-in electronic component

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017072737A1 (en) * 2015-10-30 2017-05-04 At&S (China) Co. Ltd. Component carrier with alternatingly vertically stacked layer structures of different electric density
US10834831B2 (en) 2015-10-30 2020-11-10 At&S (China) Co. Ltd. Component carrier with alternatingly vertically stacked layer structures of different electric density
CN106851977A (zh) * 2015-12-07 2017-06-13 南亚电路板股份有限公司 印刷电路板及其制作方法
CN106851977B (zh) * 2015-12-07 2019-11-19 南亚电路板股份有限公司 印刷电路板及其制作方法

Also Published As

Publication number Publication date
US20150250050A1 (en) 2015-09-03
KR20150102504A (ko) 2015-09-07
CN104883807B (zh) 2018-06-01
KR102186148B1 (ko) 2020-12-03

Similar Documents

Publication Publication Date Title
CN104883807A (zh) 嵌入式板及其制造方法
CN105307382A (zh) 印刷电路板及其制造方法
US7718901B2 (en) Electronic parts substrate and method for manufacturing the same
CN105228341A (zh) 印刷电路板、封装基板及其制造方法
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
CN105321915A (zh) 嵌入式板及其制造方法
KR102231101B1 (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
CN103871996A (zh) 封装结构及其制作方法
JP2015228480A (ja) パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US10098232B2 (en) Embedded board and method of manufacturing the same
KR20120016814A (ko) 소자 내장형 연성회로기판 및 이의 제조방법
EP3039948A1 (en) Method for manufacturing a flexible circuit board and a flexible circuit board
US9155199B2 (en) Passive device embedded in substrate and substrate with passive device embedded therein
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
KR102691326B1 (ko) 인쇄회로기판 및 패키지
KR102194719B1 (ko) 패키지 기판 및 이를 이용한 패키지
KR20160016494A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP5997200B2 (ja) 配線基板
KR101555142B1 (ko) 칩 내장형 연성회로기판 제조방법
JP5409480B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180601

Termination date: 20210915

CF01 Termination of patent right due to non-payment of annual fee