CN102986314B - 层叠配线基板及其制造方法 - Google Patents

层叠配线基板及其制造方法 Download PDF

Info

Publication number
CN102986314B
CN102986314B CN201180033206.9A CN201180033206A CN102986314B CN 102986314 B CN102986314 B CN 102986314B CN 201180033206 A CN201180033206 A CN 201180033206A CN 102986314 B CN102986314 B CN 102986314B
Authority
CN
China
Prior art keywords
electronic unit
substrate
electrode
adhesive linkage
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180033206.9A
Other languages
English (en)
Other versions
CN102986314A (zh
Inventor
冈本诚裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of CN102986314A publication Critical patent/CN102986314A/zh
Application granted granted Critical
Publication of CN102986314B publication Critical patent/CN102986314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

提供一种层叠配线基板，其能够抑制在两基板之间夹入半固化片等埋入构件而内置的电子部件的位置偏移，从而能够提高该电子部件的电极和与该电极连接的外部电极之间的电连接可靠性。为了将形成于第一基板（1）的导体电路（6）与作为电子部件的电阻（3A）连接，在作为电子部件的电阻（3A）的电极（13）的每1电极经由2个以上的导电物（8）进行连接，所述导电物（8）是填充到在该第一基板（1）上形成的导通孔（7）内的由导电性膏剂构成的导电物（8）。导电物（8）沿着与电阻（3A）的长度方向垂直的方向即短边方向排列设置在一直线上，并且设置在相对于该电阻（3A）的长度方向上的轴芯（C）对称的对称位置上。

Description

层叠配线基板及其制造方法
技术领域
本发明涉及层叠配线基板及其制造方法，尤其是涉及在两基板间夹持半固化片等埋入构件而对内置的电子部件的位置偏移进行抑制，从而提高该电子部件的电极与导体电路的电连接可靠性的技术。
背景技术
伴随着近年来的便携式电子设备等的多功能化，对半导体装置也要求进一步的小型化，IC/LSI的高集成化要求也增加，从而焦点集中于封装体的小型化。在这种状况下，要求印制配线基板的小型化及薄型化。
例如，在层叠配线基板中，将安装在基板上的芯片电容器和电阻元件通过半固化片夹入而内置，并将所述芯片电容器及电阻元件经由贯通该半固化片而形成的通孔，与形成在半固化片两面上的配线图案连接的技术（在专利文献1中记载）。
在先技术文献
专利文献
专利文献1：日本特开2008-166456号公报
发明内容
在利用半固化片等埋入构件将电子部件夹入而内置的结构的层叠配线基板中，由于夹入的加压力而电子部件的位置可能会偏移，该电子部件的电极与形成在半固化片上的外部电极的电连接可靠性可能变差。
因此，本发明的目的在于提供一种抑制在两基板之间夹入半固化片等埋入构件而内置的电子部件的位置偏移，从而能够提高该电子部件的电极和与该电极连接的外部电极之间的电连接可靠性的层叠配线基板及其制造方法。
本发明第一方面的层叠配线基板的特征在于，具备：第一基板，其在绝缘层的一方的面上形成导体电路并在另一方的面上形成粘接层，并且，在贯通该绝缘层及该粘接层而使该导体电路的一部分露出的多个导通孔内分别形成导电物而成；电子部件，其使电极与各导电物连接而与导体电路电连接；埋入构件，其以将电子部件埋入的方式配置在电子部件的周围；及第二基板，其具有与第一基板的粘接层相对并以将电子部件和埋入构件夹入的方式进行层叠的粘接层，将电子部件的电极的每1个电极经由2个以上的导电物而与导体电路导通。
本发明的第二方面以第一方面记载的层叠配线基板为基础，其特征在于，埋入构件包括具有收容电子部件的开口部并进行层叠的绝缘层及粘接层。
本发明的第三方面以第一方面记载的层叠配线基板为基础，其特征在于，埋入构件由半固化片构成，所述埋入构件包括具有与电子部件的高度对应的深度的收容凹部或收容贯通孔，并在该收容凹部或收容贯通孔内配置该电子部件。
本发明的第四方面以第一至第三方面中任一方面记载的层叠配线基板为基础，其特征在于，与每1个电极导通的2个以上的导电物沿着与电子部件的长度方向垂直的方向即短边方向排列设置在一直线上。
本发明的第五方面以第一至第四方面中任一方面记载的层叠配线基板为基础，其特征在于，与每1个电极导通的2个以上的导电物设置在相对于电子部件的长度方向上的轴芯对称的对称位置。
本发明的第六方面以第三方面记载的层叠配线基板为基础，其特征在于，半固化片由在玻璃纤维或芳族聚酰胺无纺布中浸渍有环氧树脂的树脂构成。
本发明的第七方面以第三或第六方面记载的层叠配线基板为基础，其特征在于，半固化片由对应于电子部件的高度而将多张半固化片重叠使用的层叠结构构成。
本发明的第八方面以第一至第七方面中任一方面记载的层叠配线基板为基础，其特征在于，导电物是使导电性膏剂固化而成的导电物，所述导电性膏剂包括选自镍、银、铜的至少1种金属粒子和选自锡、铋、铟、铅的至少1种金属粒子。
本发明第九方面记载的层叠配线基板的制造方法的特征在于，具备如下工序：相对于在一方的面上形成导体电路并在另一方的面上形成粘接层的绝缘层，在与电子部件的电极连接的位置上按照每1个电极形成2个以上的方式形成贯通该粘接层及该绝缘层而使该导体电路的一部分露出的导通孔的工序；形成第一基板的工序，向导通孔内分别填充导电性膏剂而形成与电子部件的电极导通的按照每1个电极形成2个以上的方式形成的导电物；及通过具有粘接层的第二基板和第一基板，使相互的粘接层彼此相对，将电子部件及埋入电子部件的埋入构件夹入，且以在形成于第一基板的各导电性膏剂上对于每1个电极连接2个以上的导电性膏剂的方式层叠之后，对层叠体进行加热压接而接合一体化的工序。
本发明的第十方面以第九方面记载的层叠配线基板的制造方法为基础，其特征在于，将第一基板与第二基板层叠的工序包括如下步骤：准备包括具有收容电子部件的开口部并进行层叠的绝缘层及粘接层的埋入构件，通过具有粘接层的第二基板和第一基板，使相互的粘接层彼此相对，以将电子部件收容于埋入构件的开口部的方式层叠。
本发明的第十一方面以第九方面记载的层叠配线基板的制造方法为基础，其特征在于，将第一基板与第二基板层叠的工序包括如下步骤：在形成于第一基板的各导电性膏剂上，对于每1个电极连接2个以上的导电性膏剂，使电子部件由第一基板临时保持，形成绝缘性的埋入构件，该埋入构件形成有具有与电子部件的高度对应的深度的收容凹部或收容贯通孔，配置具有与收容凹部或收容贯通孔对应的高度的电子部件并将埋入构件与第一基板贴合，通过具有粘接层的第二基板和第一基板，使相互的粘接层彼此相对，以夹入电子部件及埋入构件的方式层叠。
根据本发明第一方面记载的层叠配线基板，由于将电子部件的每1个电极经由2个以上的导电物与形成于第一基板的导体电路导通，因此电子部件的电极与导体电路的连接部位（导电物）的个数增加，由此能够提高该电子部件的电极和与该电极连接的导体电路间的电连接可靠性。
根据本发明第九方面记载的层叠配线基板的制造方法，在导通孔形成工序中，由于在与电子部件的电极连接的位置上，对于每1个电极形成2个以上的导通孔，因此通过向该导通孔填充导电性膏剂，而在电子部件的每1个电极能够形成2个以上的导电物，从而能够抑制电子部件的位置偏移。
附图说明
图1是本发明的第一实施方式的层叠配线基板的剖视图。
图2表示在构成本发明的第一实施方式的层叠配线基板的电子部件的电极的每1个电极上设有2个导电物的例子，（A）是其俯视图，（B）是其立体图。
图3表示本发明的第一实施方式的比较例，是在电子部件的电极的每1个电极上设有1个导电物的电子部件的立体图。
图4表示在构成本发明的第一实施方式的层叠配线基板的电子部件的电极的每1个电极上设有4个导电物的例子，（A）是其俯视图，（B）是其立体图。
图5是表示本发明的第一实施方式的层叠配线基板的制造工序中的导通孔形成工序及基板形成工序的各工序剖视图。
图6是表示本发明的第一实施方式的层叠配线基板的制造工序中的IC芯片形成工序的各工序剖视图。
图7是表示本发明的第一实施方式的层叠配线基板的制造工序中的临时保持工序的剖视图。
图8是表示本发明的第一实施方式的层叠配线基板的制造工序中的埋入构件形成工序的各工序剖视图。
图9是表示本发明的第一实施方式的层叠配线基板的制造工序中的贴合工序的剖视图。
图10是本发明的第二实施方式的层叠配线基板的剖视图。
图11是用于说明本发明的第二实施方式的层叠配线基板的制造工序的剖视图。
具体实施方式
以下，参照附图，详细说明适用本发明的具体的实施方式。
（第一实施方式）
“层叠配线基板的结构”
首先，参照图1，说明适用了本发明的层叠配线基板的结构。图1是本发明的第一实施方式的层叠配线基板的剖视图。本发明的第一实施方式的层叠配线基板主要包括第一基板1、第二基板2、内置在所述第一基板1与第二基板2之间的高度不同的多个电子部件3（3A、3B、3C）、及将所述电子部件3埋入的绝缘性埋入构件4。需要说明的是，电子部件3也可以不是多个而是1个。
第一基板1具有由例如聚酰亚胺树脂薄膜构成的绝缘层5。在该绝缘层5的一个面5a上形成有铜箔制的导体电路6。而且，在绝缘层5的另一个面5b上形成有贯通该绝缘层5而使导体电路6（实际上是导体电路6的焊盘部）的一部分露出的导通孔7。向该导通孔7填充导电性膏剂并进行加热，由此形成固化且合金化的导电性膏剂固化物质即导电物8。而且，在绝缘层5的另一个面5b上形成有用于将电子部件3临时保持于第一基板1的粘接层9。
第二基板2包括：例如由聚酰亚胺树脂薄膜构成的绝缘层10；及在该绝缘层10的一个面10a上形成的粘接层11。需要说明的是，在图1的第二基板2的另一个面10b上未形成在第一基板1所形成的导体电路6，但也可以在另一个面10b上形成作为配线电路而使用的导体电路6。
第一基板1和第二基板2以粘接层9、11朝向内侧的方式相对配置。所述第一基板1与第二基板2的相对距离形成为内置于所述基板间的具有最高的高度的电子部件3B的高度尺寸。
电子部件3包括电阻、电容器等的被动部件和IC、二极管或晶体管等主动部件。在此定义的电子部件3是包括被动部件和主动部件这双方的概念。在本发明的第一实施方式中，作为电子部件，使用了高度不同的电阻3A、电容器3B、IC芯片3C。所述电子部件3按照IC芯片3C、电阻3A、电容器3B的顺序而高度升高。
电阻3A中将设置在电阻主体12的两侧的电极13与第一基板1的导电物8连接。电容器3B中将设置在电容器主体14的两侧的电极15与第一基板1的导电物8连接。IC芯片3C构成具有：在晶片状IC16的表面上形成的电极垫17；形成在该电极垫17上的导体电路18；在该导体电路18上形成接触孔19的绝缘层20。该IC芯片3C将导体电路（实际上是导体电路18的焊盘部）18与第一基板1的导电物8连接。而且，电阻3A、电容器3B及IC芯片3C利用第一基板1的粘接层9而接合。
尤其是在本发明的第一实施方式中，作为被动部件的电阻3A的电极13及同样的作为被动部件的电容器3B的电极15均在每1个电极经由2个以上的导电物8而与导体电路6电导通地连接。具体而言，以图2的电阻3A为例进行说明。形成于第一基板的每1个电极的2个导电物8、8与设置在电阻主体12的两侧的各个电极13进行接触。虽然图示省略，但在电容器3B的电极15也是每1个电极接触2个导电物8、8。相对于此，在本发明的第一实施方式中，在IC芯片3C的导体电路18对于每1个导体电路18接触1个导电物8。需要说明的是，根据需要，也可以在IC芯片3C的导体电路18对于每1个导体电路18接触2个以上的导电物8、8。
与每1个电极导通的2个导电物8、8沿着与电阻3A的长度方向（图2中箭头L所示的方向）垂直的方向即短边方向（图2中箭头S所示的方向）排列设置在一直线上。而且，与每1个电极导通的2个导电物8、8设置在相对于电阻3A的长度方向上的轴芯C（图2中线C所示的线）对称的对称位置。
例如图3所示，在每1个电极仅连接有一个导电物8的情况下，相对于以电阻3A的长度方向上的轴芯C为中心的旋转力矩M，要将该电阻3A固定于第一基板1的力弱，电阻3A相对于第一基板1的临时保持位置容易偏移。在制造第一基板1的工序中（制造工序在后面叙述），在使电极13与导电物8的固化前的导电性膏剂接触而使电阻3A被临时保持于第一基板1时，由于在第一基板1的搬运时、将电阻3A向埋入构件4埋入时作用在该电阻3A上的外力，有可能该力矩M起作用而使电阻3A相对于第一基板1的位置发生偏移。
相对于此，在本发明的第一实施方式的层叠配线基板中，每1个电极连接2个导电物8，因此将电阻3A固定于第一基板1的保持力变强，定位精度提高。而且，在本发明的第一实施方式中，由于与每1个电极连接的导电物8的个数为多个，因此导体电路6与电极13的电连接可靠性提高。
绝缘性埋入构件4是通过对在玻璃布中浸渍有环氧树脂的半固化状的片材即半固化片进行加热而固化的构件。该绝缘性埋入构件4将作为电子部件3的电阻3A、电容器3B及IC芯片3C的周围包围，将所述电子部件3埋入到第一基板1与第二基板2之间。在该绝缘性埋入构件4形成有具有与各电子部件3的每一个的高度相对应的深度的收容凹部4A、4B和收容贯通孔4C。
在与高度最低的IC芯片3C对应的绝缘性埋入构件4的部位形成有深度与该IC芯片3C的高度尺寸相同且与该IC芯片3C的外形形状相对应的收容凹部4B。而且，在与高度比IC芯片3C高且高度比电容器3B低的具有中间高度的电阻3A相对应的绝缘性埋入构件4的部位，形成有深度与该电阻3A的高度尺寸相同且与该电阻3A的外形形状相对应的收容凹部4A。并且，在与高度最高的电容器3B对应的绝缘性埋入构件4的部位，形成有深度与该电容器3B的高度尺寸相同且与该电容器3B的外形形状相对应的收容贯通孔4C。
绝缘性埋入构件4由对应于电子部件3的高度将多张半固化片重叠使用的层叠结构构成。多张半固化片通过加热压接而各层间的分隔消失而成为单层。若电子部件3的高度增加，则相应地，增加半固化片的张数，而与该电子部件3的高度相对应。在本发明的第一实施方式中，将3张半固化片重叠。
根据以上那样构成的层叠配线基板，由于使电子部件的电极对于每1个电极经由2个以上的导电物而与形成在第一基板上的导体电路导通，因此电子部件的电极与导体电路的连接部位（导电物）的个数增加，从而能够提高该电子部件的电极和与该电子部件的电极连接的导体电路之间的电连接可靠性。
以上，参照图1及图2，说明了本发明的第一实施方式的层叠配线基板的一例，但本发明并不局限于上述的实施方式而能够进行各种变更。
例如图4所示，与电极13的每1个电极导通的导电物8的个数为2个以上，在此为4个。对于电阻3A的每1个电极设置4个导电物8，且将所述4个导电物8沿着与该电阻3A的长度方向垂直的方向即短边方向排列设置在一直线上并且设置在相对于长度方向上的轴芯C对称的对称位置。若对于每1个电极设置4个导电物8，则导电物8的个数增加，由此，电阻3A相对于第一基板1的位置偏移更难以发生，而且相对于第一基板1的导体电路6的电连接可靠性提高。
“层叠配线基板的制造方法”
接下来，参照图5~图9，说明上述的层叠配线基板的制造方法。图5表示导通孔形成工序及基板形成工序，图6表示IC芯片形成工序，图7表示临时保持工序，图8表示埋入构件形成工序，图9表示贴合工序。
首先，进行形成第一基板1及第二基板2的基板形成工序。首先，在图5（a）的工序中，准备例如在由聚酰亚胺树脂薄膜构成的柔性的绝缘层5的一个面（上表面）上设有铜箔制的配线材料层6A的单面覆铜板（CCL：Copper Clad Laminate）。绝缘层5及配线材料层6A分别使用厚度20μm（聚酰亚胺树脂薄膜）及12μm（铜箔）的材料。
另外，该CCL可以使用通过在铜箔上涂敷聚酰亚胺清漆而使清漆固化的所谓浇铸法来制造，或者使用在聚酰亚胺薄膜上溅射镀敷种层而使电解镀铜成长的方法，或者将轧制、电解铜箔与聚酰亚胺薄膜贴合的方法等。绝缘层5也可以取代聚酰亚胺树脂，而使用液晶聚合物等的塑料薄膜。
在图5（b）的工序中，在配线材料层6A的表面上利用光刻而形成与所希望的电路图案对应的蚀刻抗蚀剂图案（蚀刻掩模）之后，对配线材料层6A进行化学性的选择蚀刻，由此在希望电路上形成制成了图案的导体电路6。该蚀刻中使用例如以氯化铁为主成分的蚀刻剂，但也可以使用以氯化铜为主成分的蚀刻剂。
在图5（c）的工序中，在绝缘层5的与导体电路6相反侧的另一方的面（下表面）上依次重叠粘接层9及树脂薄膜F并利用加热压接而贴合。粘接层9使用原材料厚度25μm的环氧系热固化性树脂薄膜粘接材料。而且，树脂薄膜F使用厚度25μm的聚酰亚胺树脂薄膜。该加热压接使用真空层压，在减压下的气氛中，在上述的粘接材料的固化温度以下的温度下，进行了基于0.3MPa的压力的冲压。
作为粘接层9的原材料，也可以取代上述的环氧系热固化性树脂，使用丙烯系树脂等粘接材料、或以热塑性聚酰亚胺为代表的热塑性粘接材料。而且，粘接层9也可以取代薄膜状原材料而将例如清漆状的树脂粘接剂涂敷在绝缘层5的下表面而形成。
树脂薄膜F既可以取代聚酰亚胺而使用PET（聚对苯二甲酸乙二醇酯）、PEN（聚萘二甲酸乙二醇酯）等塑料薄膜，也可以在粘接层9的表面利用UV照射而覆盖形成能够粘接、剥离的膜。
接下来，在图5（d）的导通孔形成工序中，以从下面侧贯通绝缘层5、粘接层9及树脂薄膜F的方式利用YAG激光进行穿孔，由此形成多个直径100μm的导通孔7（在图中，在6个部位各形成2个）。导通孔7以在电子部件的每1个电极设置2个（或2个以上）的方式形成。然后，为了将在开孔加工时产生的污点除去，而实施基于CF4及O2混合气体的等离子去污处理。
导通孔7还可以通过基于二氧化碳激光、受激准分子激光等的激光加工、或钻孔加工、化学性蚀刻来形成。
另外，上述的等离子去污处理中，作为使用气体的种类，并未限定为CF4及O2混合气体，也可以使用Ar等其他的惰性气体，还可以取代干式处理而适用使用了药液的湿式去污处理。
并且，在图5（e）的工序中，通过丝网印刷法向导通孔7中填充导电性膏剂8A直至填满各个空间为止。导电性膏剂8A包括选自镍、银、铜中的至少1种低电阻的金属粒子和选自锡、铋、铟、铅中的至少1种低熔点金属粒子，由混合了以环氧树脂为主成分的粘合剂成分的膏剂构成。导电性膏剂8A使用在粘接层9的固化温度程度的低温下上述的金属粒子在该粒子彼此之间进行扩散接合或与电子部件3进行扩散接合而容易合金化的金属组成，由此能够确保与块形的金属、基于镀敷的层间连接同等的连接可靠性。需要说明的是，导电性膏剂8A的热传导性也优异，因此还能够得到将产生热量向外部热传导及释放的效果。
然后，将树脂薄膜F剥离。其结果是，印刷填充了的导电性膏剂8A的前端（下表面）的部分具有剥离了的树脂薄膜F的厚度尺寸量的高度且以向粘接层9的下面侧突出的状态露出。如此，树脂薄膜F通过适当选定其厚度之后对成为导电物8的导电性膏剂8A的突出高度进行调整。通过经由以上的工序，而形成在电子部件的每1个电极具有2个以上的导电性膏剂8A的第一基板1。
第二基板2与第一基板1同样地，通过在由聚酰亚胺树脂薄膜构成的柔性的绝缘层10的一个面10a上形成粘接层11来制造。在此，所使用的粘接层11使用与形成第一基板1的粘接层9相同的粘接层。需要说明的是，第二基板2的制造工序的工序简单，因此其工序图省略。
接下来，参照图6，说明IC芯片3C的制造工序。在图6（a）的工序中，准备形成有氧化硅、氮化硅制的无机绝缘膜的切割前的晶片状IC16A。接下来，在图6（b）的工序中，在晶片状IC16A的表面上，通过半加法，在IC的电极垫17上及无机绝缘膜上形成例如基于镀铜层的图案化的导体电路18。
然后，在图6（c）的工序中，在晶片状IC16A的表面整体旋涂例如液体状感光性聚酰亚胺前驱体，利用光刻形成了接触孔19之后进行烧成而形成绝缘层20。最后，在图6（d）的工序中，利用探测进行了检查之后，对晶片状IC 16A的背面进行研磨而实现了晶片的薄型化之后，进行切割而得到多个IC芯片3C。
需要说明的是，在绝缘层20的形成时，作为其他的感光性树脂原材料，也可以使用苯并环丁烯（BCB）、聚苯并噁唑（PBO）等。而且，感光性树脂未必需要通过旋涂进行涂敷，也可以使用帘涂、丝网印刷、喷涂等。此外，感光性树脂并未限定为液体状，也可以将薄膜状的树脂层压在晶片状IC16A上。对于如此形成的IC芯片3C的电路，除了通常的导电用电路之外，也可以赋予感应器、电容器、电阻等的功能。
接下来，参照图7，说明使形成在第一基板1上的各导电性膏剂8A临时保持电子部件3的临时保持工序。将电阻3A、电容器3B及IC芯片3C利用半导体芯片用搭载机进行位置对合，使电阻3A的电极13、电容器3B的电极15、IC芯片3C的导体电路18的焊盘部分别与第一基板1的各导电性膏剂8A接触。
此时，2个导电性膏剂8A与电阻3A的各电极13分别相接。同样地，2个导电性膏剂8A与电容器3B的各电极15分别相接。另一方面，1个导电性膏剂8A与作为IC芯片3C的电极的各导体电路18相接。并且，在粘接层9的材料及导电性膏剂8A的固化温度以下进行加热压接，由此，所述电阻3A、电容器3B及IC芯片3C由第一基板1临时保持。此时，各电阻3A及电容器3B中每1个电极由2个导电性膏剂8A保持，因此从第一基板1难以发生位置偏移且电连接可靠性也提高。
接下来，参照图8，说明形成绝缘性埋入构件4的埋入构件形成工序。首先，在图8（a）的工序中，准备在玻璃布中浸渍有环氧树脂的半固化状态的片材、即所谓半固化片4D。在本发明的第一实施方式中，以成为内置在第一基板1与第二基板2之间的高度最高的电子部件3即电容器3B的高度尺寸的方式，将3张半固化片4D重合层叠。例如，在电容器3B的高度为300mm时，使用将3张100mm厚的半固化片4D重叠而成的结构。
接下来，在图8（b）的工序中，在将3张半固化片4D重合而成的层叠体上形成与电阻3A及IC芯片3C的高度对应的收容凹部4A、4B、及与电容器3B的高度对应的收容贯通孔4C。在与电阻3A对应的位置形成有收容配置（嵌合配置）该电阻3A的大小及深度的收容凹部4A。在与IC芯片3C对应的位置形成有收容配置（嵌合配置）该IC芯片3C的大小及深度的收容凹部4B。在与电容器3B对应的位置上形成有收容配置（嵌合配置）该电容器3B的大小的收容贯通孔4C。
需要说明的是，绝缘性埋入构件4还可以取代玻璃布而使用芳族聚酰胺无纺布，也可以使用不含有纤维材料的材料。而且，收容凹部4A、4B和收容贯通孔4C的加工可以利用激光或钻孔进行加工。
接下来，参照图9，说明将绝缘性埋入构件4贴合于第一基板1的贴合工序。在将3张半固化片4D层叠而成的层叠体上形成的收容凹部4A、4B中收容配置电阻3A及IC芯片3C，在收容贯通孔4C中收容配置（嵌合配置）电容器3B，而将绝缘性埋入构件4贴合于第一基板1。
接下来，参照图9，说明将第一基板1及绝缘性埋入构件4以及第二基板2进行加热压接而接合一体化的层叠工序。首先，将第一基板1与绝缘性埋入构件4夹入，将粘接层11作为接合面来层叠第二基板2。并且，对于在第一基板1与第二基板2之间由绝缘性埋入构件4埋入的电阻3A、电容器3B及IC芯片3C所构成的层叠体，使用真空硫化机，在1kPa以下的减压气氛中沿着层叠方向进行加热压接，由此完成图1所示的层叠配线基板。
如上述那样对层叠体进行加热压接时，3张重叠的半固化片4D通过加热而在电阻3A、电容器3B及IC芯片3C的周围无间隙地密接并相互密接而界面消失，从而成为单一层的绝缘性埋入构件4。而且，形成在第一基板1上的导电性膏剂8A在固化的同时被合金化而成为导电物8。而且，形成在第一基板1和第二基板2上的各个粘接层9、11因加热而发生塑性流动，并被冷却，从而提高所述层叠体的接合强度。通过经由以上的工序，能得到图1所示的层叠配线基板。
根据本发明的第一实施方式，在与电子部件的电极连接的位置上，对于每1个电极形成2个以上的导通孔，向该导通孔内填充导电性膏剂，由此对于电子部件的每1个电极能够通过2个以上的导电性膏剂将该电子部件临时保持于第一基板，从而能够提高该电子部件的保持力以及与形成在该第一基板上的导体电路的电连接可靠性。
另外，根据本发明的第一实施方式，对于每1个电极连接两个导通的导电性膏剂，因此通过多个导电性膏剂能提高将电子部件固定于第一基板的保持力，由此能够提高该电子部件相对于第一基板的定位精度且该电子部件难以因外力而旋转。
另外，根据本发明的第一实施方式，将与每1个电极导通的2个以上的导电性膏剂沿着与电子部件的长度方向垂直的方向即短边方向排列设置在一直线上，因此即使旋转力矩以电子部件的长度方向的轴芯为中心起作用，通过将2个导电性膏剂沿着短边方向排列在一直线上，而相对于该旋转力矩产生的力的抗力增大，电子部件更难以旋转。
另外，根据本发明的第一实施方式，由于将与每1个电极导通的2个以上的导电性膏剂相对于电子部件的长度方向上的轴芯设置在对称位置，因此对于顺时针及逆时针的旋转力矩产生的力的两方向上的抗力相等，从而能够进一步抑制电子部件相对于第一基板的位置偏移。
另外，根据本发明的第一实施方式，对于与形成在第一基板上的导体电路电连接的导电性膏剂，分别临时保持了高度不同的电子部件之后，将形成了具有与它们的高度对应的深度的收容凹部和收容贯通孔的绝缘性埋入构件夹持，层叠第二基板并进行加热压接而能够形成层叠配线基板，因此与以往的构成方式相比，不需要镀敷工序，从而能够大幅缩短生产时间。
在以往的工序中，将电子部件暂时安装于刚性基板上然后内置在两基板内，因此事先需要反向膏剂的印刷、不满填充等烦杂的工序，此外在内置了各种部件之后的工序中，也需要基于钻孔的通孔形成、镀敷工序、电路形成工序等，成品率可能下降。然而，在本发明的第一实施方式中，可以省略内置了电子部件之后的镀敷工序等，能够简化制造工序，能够实现成品率的提高。
（第二实施方式）
在本发明的第一实施方式中，说明了使用半固化片作为埋入构件而埋入电子部件的情况，但在本发明的第二实施方式中，说明使用绝缘层与粘接层的层叠结构的埋入构件来埋入电子部件的情况。
“层叠配线基板的结构”
本发明的第二实施方式的层叠配线基板如图10所示，具备第一基板21、第二基板31、内置在所述第一基板21及第二基板31之间的电子部件60、及埋入电子部件60的埋入构件41。
第一基板21在绝缘层22的上表面形成有导体电路24且在下表面形成有粘接层23。在贯通绝缘层23及粘接层23而使导体电路24的一部分露出的多个导通孔内分别形成导电物（通道）25。
作为电子部件60，可以使用例如电容器、电阻等的被动部件、IC等的主动部件，具有150μm左右的厚度。电子部件60具有主体61和配置在主体61的两侧的电极62、63。电子部件60使电极62、63与各导电物25连接而与导体电路24电连接。电子部件60的电极62、63中，一个电极62、63经由2个以上的导电物25而与导体电路24导通。
第二基板31具有：与第一基板21的粘接层23相对而以将电子部件60和埋入构件41夹入的方式层叠的粘接层33；配置在粘接层33的下表面的绝缘层32；配置在绝缘层32的下表面的导体电路34；及在贯通绝缘层32及粘接层33而使导体电路34的一部分露出的多个导通孔内分别形成的导电物35。
埋入构件41以埋入电子部件60的方式配置在电子部件60的周围。埋入构件41是具备绝缘层42、46和粘接层43的层叠结构，所述绝缘层42、46具有收容电子部件60的开口部51、52，所述粘接层43配置在绝缘层42、46之间。在绝缘层42的上表面配置有与导电物25连接的导体电路44。在贯通绝缘层42及粘接层43而使导体电路44的一部分露出的多个导通孔内分别形成导电物45。另一方面，在绝缘层46的下表面配置有与导电物35电连接的导体电路48。在贯通绝缘层46而使导体电路48的一部分露出的多个导通孔内及绝缘层46的上表面配置有与导电物45连接的导体电路（镀敷通道）47。
作为绝缘层22、32、42、46，可以使用聚酰亚胺树脂薄膜等。绝缘层22、32、42的厚度为20~25μm左右，绝缘层46的厚度为50μm左右。作为粘接层23、33、43，可以使用环氧系热固化性树脂等，具有25μm左右的厚度。作为导体电路24、34、44、47、48的材料，可以使用铜（Cu）等。作为导电物25、35、45，包括选自镍、银、铜的至少1种低电阻的金属粒子和选自锡、铋、铟、铅的至少1种低熔点金属粒子，能够使用混合了以环氧树脂为主成分的粘合剂成分的导电性膏剂。
根据本发明的第二实施方式的层叠配线基板，与本发明的第一实施方式同样地，将电子部件60的电极62、63的每1个电极62、63经由2个以上的导电物25而与形成在第一基板21上的导体电路24导通，因此电子部件60的电极62、63与导体电路24的连接部位（导电物）的个数增加，由此能够提高该电子部件60的电极62、63和与所述电极连接的导体电路24之间的电连接可靠性。
需要说明的是，在图10中示出了1个电子部件60，但所内置的电子部件的个数并未特别限定，也可以具备相同种类或不同种类的多个电子部件。多个电子部件既可以具有相同高度，也可以具有不同高度。
另外，配置在第一基板21与第二基板31之间的埋入构件41也可以是对应于内置的电子部件的高度进而层叠有多个绝缘层及粘接层的层叠结构。
“层叠配线基板的制造方法”
接下来，参照图11，说明本发明的第二实施方式的层叠配线基板的制造方法的一例。
如图11所示，准备电子部件60及基材21、31、41a、41b。基材（第一基板）21具备：绝缘层22；配置在绝缘层22的下表面的粘接层23；配置在绝缘层22的上表面的导体电路24；及向贯通绝缘层22及粘接层23的导通孔填充并与导体电路24电连接的导电性膏剂25A。基材（第二基板）31具备：绝缘层32；配置在绝缘层32的上表面的粘接层33；配置在绝缘层32的下表面的导体电路34；及向贯通绝缘层32及粘接层33的导通孔填充并与导体电路34电连接的导电性膏剂35A。基材21、31可以与图5所示的形成第一基板1的工序同样地形成。
基材（第一埋入构件）41a具备：绝缘层42；配置在绝缘层42的下表面的粘接层43；配置在绝缘层42的上表面的导体电路44；及向贯通绝缘层42及粘接层43的导通孔填充并与导体电路44电连接的导电性膏剂45A。基材41a的形成工序与图5所示的形成第一基板1的工序大致同样，在利用激光加工或蚀刻等设置用于收容电子部件60的开口部51的方面不同。
基材（第二埋入构件）41b是两面板，具备：绝缘层46；在绝缘层46的上表面及贯通绝缘层46的导通孔内配置的导体电路47；及配置在绝缘层46的下表面的导体电路48。基材41b可以通过如下方式制造：例如将在绝缘层46的下表面上层叠的铜箔通过蚀刻等进行图案形成而形成导体电路48，利用激光加工、蚀刻等设置开口部52及导通孔，利用镀敷等而在导通孔内及绝缘层46的上表面形成导体电路（通道）47。
并且，如图11所示，以将电子部件60收容在基材41a、41b的开口部51、52的方式配置，将基材21、41a、41b、31一并层叠。对于该层叠体，使用真空硫化机，在减压气氛中沿着层叠方向进行加热压接，由此完成图10所示的层叠配线基板。图11所示的各基材21、41a、31的粘接层23、43、33通过进行加热压接而无间隙地密接在电子部件60的周围，并且相互密接而界面消失。而且，导电性膏剂25A、35A、45A成为在固化的同时被合金化的导电物25、35、45。
根据本发明的第二实施方式的层叠配线基板的制造方法，即使在使用绝缘层42、46与粘接层43的层叠结构的埋入构件41的情况下，也与本发明的第一实施方式同样地，在导通孔形成工序中，在与电子部件60的电极62、63连接的位置上，对于每1个电极62、63形成2个以上的导通孔，因此通过向该导通孔填充导电性膏剂25A，能够对于电子部件60的每1个电极62、63形成2个以上的导电物25，从而能够抑制电子部件60的位置偏移。
需要说明的是，在图11中，说明了将基材21、41a、41b、31一并层叠的结构，但与本发明的第一实施方式同样地，也可以在基材21上临时保持电子部件60，然后层叠基材21、41a、41b、31。这种情况下，在与电子部件60的电极62、63连接的基材21的位置上，对于每1个电极62、63形成2个以上的导通孔，并向该导通孔内填充导电性膏剂25A，由此通过对于电子部件60的每1个电极62、63的2个以上的导电性膏剂25A将该电子部件60临时保持于基材21。由此，能够提高该电子部件60的保持力以及与形成于该基材21的导体电路24的电连接的可靠性。
另外，在电子部件60的高度增加的情况下，使与图11所示的基材41a相同结构的基材的张数增加该增加量，例如，通过插入到基材21与基材41a之间，而能够制造出与电子部件60的高度对应的层叠配线基板。
工业实用性
本发明能够利用于通过导电性膏剂而将电子部件的电极与形成于基板的导体电路电连接的技术中。

Claims (11)

1.一种层叠配线基板，其特征在于，
具备：
第一基板，其在绝缘层的一方的面上形成导体电路并在另一方的面上形成粘接层，并且，在贯通该绝缘层及该粘接层而使该导体电路的一部分露出的多个导通孔内分别形成导电物；
电子部件，其使电极与各所述导电物连接而与所述导体电路电连接；
埋入构件，其以将所述电子部件埋入的方式配置在所述电子部件的周围；及
第二基板，其具有与所述第一基板的粘接层相对并以将所述电子部件和所述埋入构件夹入的方式一并进行层叠的粘接层，
使所述第一基板的所述粘接层与所述电子部件的相对面接合，且将所述电子部件的所述电极的每1个电极经由2个以上的所述导电物而与所述导体电路导通，
与所述每1个电极导通的2个以上的所述导电物仅在所述电子部件的所述电极的一面的内侧与所述电极相接，
所述导电物沿着与所述电子部件的长度方向垂直的短边方向排列成一直线状，并且设置在相对于所述电子部件的长度方向上的轴芯对称的对称位置。
2.根据权利要求1所述的层叠配线基板，其特征在于，
所述埋入构件包括具有收容所述电子部件的开口部并进行层叠的绝缘层及粘接层。
3.根据权利要求1所述的层叠配线基板，其特征在于，
所述埋入构件由半固化片构成，所述埋入构件包括具有与所述电子部件的高度对应的深度的收容凹部或收容贯通孔，并在该收容凹部或收容贯通孔内配置该电子部件。
4.根据权利要求3所述的层叠配线基板，其特征在于，
所述半固化片由在玻璃纤维或芳族聚酰胺无纺布中浸渍有环氧树脂的树脂构成。
5.根据权利要求3或4所述的层叠配线基板，其特征在于，
所述半固化片由对应于所述电子部件的高度而将多张半固化片重叠使用的层叠结构构成。
6.根据权利要求1～4中任一项所述的层叠配线基板，其特征在于，
所述导电物是使导电性膏剂固化而成的导电物，所述导电性膏剂包括选自镍、银、铜的至少1种金属粒子和选自锡、铋、铟、铅的至少1种金属粒子。
7.根据权利要求1～4中任一项所述的层叠配线基板，其特征在于，
与所述电子部件的所述电极相接的所述导电物的表面平坦。
8.根据权利要求1～4中任一项所述的层叠配线基板，其特征在于，
所述导电物的直径小于所述电子部件的长度方向的所述电极的长度。
9.一种层叠配线基板的制造方法，其特征在于，具备如下工序：
相对于在一方的面上形成导体电路并在另一方的面上形成粘接层的绝缘层，在与电子部件的电极连接的位置上按照每1个电极形成2个以上的方式形成贯通该粘接层及该绝缘层而使该导体电路的一部分露出的导通孔的工序；
形成第一基板的工序，向所述导通孔内分别填充导电性膏剂而形成与所述电子部件的电极导通的按照每1个电极形成2个以上的方式形成的导电物；及
通过具有粘接层的第二基板和所述第一基板，使相互的粘接层彼此相对，将所述电子部件及埋入所述电子部件的埋入构件夹入，使所述第一基板的所述粘接层与所述电子部件的相对面接合，且以使形成于所述第一基板的每1个电极形成2个以上的导电性膏剂仅在所述电子部件的所述电极的一面的内侧与所述电极相接、沿着与所述电子部件的长度方向垂直的短边方向排列成一直线状并且设置在相对于所述电子部件的长度方向上的轴芯对称的对称位置的方式一并层叠之后，对所述层叠体进行加热压接而接合一体化的工序。
10.根据权利要求9所述的层叠配线基板的制造方法，其特征在于，
将所述第一基板与第二基板层叠的工序包括如下步骤：
准备包括具有收容所述电子部件的开口部并进行层叠的绝缘层及粘接层的所述埋入构件，
通过具有粘接层的第二基板和所述第一基板，使相互的粘接层彼此相对，以将所述电子部件收容于所述埋入构件的开口部的方式层叠。
11.根据权利要求9所述的层叠配线基板的制造方法，其特征在于，
将所述第一基板与第二基板层叠的工序包括如下步骤：
在形成于所述第一基板的各所述导电性膏剂上，对于每1个电极连接2个以上的导电性膏剂，使所述电子部件由所述第一基板临时保持，
形成绝缘性的所述埋入构件，该所述埋入构件形成有具有与所述电子部件的高度对应的深度的收容凹部或收容贯通孔，
配置具有与所述收容凹部或所述收容贯通孔对应的高度的所述电子部件并将所述埋入构件与所述第一基板贴合，
通过具有粘接层的第二基板和所述第一基板，使相互的粘接层彼此相对，以夹入所述电子部件及所述埋入构件的方式层叠。
CN201180033206.9A 2010-07-06 2011-07-05 层叠配线基板及其制造方法 Active CN102986314B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-153738 2010-07-06
JP2010153738 2010-07-06
PCT/JP2011/065336 WO2012005236A1 (ja) 2010-07-06 2011-07-05 積層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102986314A CN102986314A (zh) 2013-03-20
CN102986314B true CN102986314B (zh) 2016-10-12

Family

ID=45441215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180033206.9A Active CN102986314B (zh) 2010-07-06 2011-07-05 层叠配线基板及其制造方法

Country Status (6)

Country Link
US (1) US8941016B2 (zh)
EP (1) EP2592915B1 (zh)
JP (1) JP5411362B2 (zh)
CN (1) CN102986314B (zh)
DK (1) DK2592915T3 (zh)
WO (1) WO2012005236A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5719740B2 (ja) * 2011-09-30 2015-05-20 株式会社日立製作所 配線材料および、それを用いた半導体モジュール
JP5749235B2 (ja) * 2012-09-25 2015-07-15 パナソニック株式会社 回路部品内蔵基板の製造方法
CN203151864U (zh) * 2013-03-05 2013-08-21 奥特斯(中国)有限公司 印制电路板
JP2014192321A (ja) * 2013-03-27 2014-10-06 Ibiden Co Ltd 電子部品内蔵配線板およびその製造方法
JP5583815B1 (ja) * 2013-04-22 2014-09-03 株式会社フジクラ 多層配線基板及びその製造方法
CN104219883B (zh) * 2013-05-29 2017-08-11 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
GB2518858A (en) * 2013-10-02 2015-04-08 Univ Exeter Graphene
WO2015198870A1 (ja) * 2014-06-23 2015-12-30 株式会社村田製作所 部品内蔵基板および部品内蔵基板の製造方法
US9627311B2 (en) * 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof
JP6806354B2 (ja) * 2015-04-20 2021-01-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． キャパシタ部品及びこれを備えた実装基板
WO2016170894A1 (ja) * 2015-04-21 2016-10-27 株式会社村田製作所 配線基板及び積層チップコンデンサ
WO2016181958A1 (ja) * 2015-05-11 2016-11-17 学校法人早稲田大学 電子デバイスおよびその製造方法
KR101666757B1 (ko) * 2015-07-13 2016-10-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP6741419B2 (ja) * 2015-12-11 2020-08-19 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージおよびその製造方法
KR102450576B1 (ko) * 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
CN105848416B (zh) * 2016-03-31 2019-04-26 华为技术有限公司 一种基板及移动终端
WO2018097828A1 (en) * 2016-11-23 2018-05-31 Intel IP Corporation Component terminations for semiconductor packages
WO2018126052A1 (en) 2016-12-29 2018-07-05 Invensas Bonding Technologies, Inc. Bonded structures with integrated passive component
CN107342264B (zh) * 2017-07-21 2019-09-17 华进半导体封装先导技术研发中心有限公司 扇出型封装结构及其制造方法
CN107275302B (zh) * 2017-07-21 2019-08-30 华进半导体封装先导技术研发中心有限公司 扇出型封装结构及其制造方法
CN107342265B (zh) * 2017-07-21 2019-08-30 华进半导体封装先导技术研发中心有限公司 扇出型封装结构及其制造方法
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US11309295B2 (en) * 2019-08-26 2022-04-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142178A (ja) * 2003-11-04 2005-06-02 Cmk Corp 電子部品内蔵多層プリント配線板
WO2006046461A1 (ja) * 2004-10-29 2006-05-04 Murata Manufacturing Co., Ltd. チップ型電子部品を内蔵した多層基板及びその製造方法
JP2008166456A (ja) * 2006-12-28 2008-07-17 Toppan Printing Co Ltd 配線基板及びその製造方法
CN101611493A (zh) * 2006-12-19 2009-12-23 泰瑟拉互连材料公司 嵌有片状电容器的印刷电路板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG49842A1 (en) * 1988-11-09 1998-06-15 Nitto Denko Corp Wiring substrate film carrier semiconductor device made by using the film carrier and mounting structure comprising the semiconductor
US5363280A (en) * 1993-04-22 1994-11-08 International Business Machines Corporation Printed circuit board or card thermal mass design
KR100488412B1 (ko) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
JP2004281903A (ja) * 2003-03-18 2004-10-07 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP4697037B2 (ja) * 2006-05-09 2011-06-08 株式会社デンソー 部品内蔵基板及びその配線不良検査方法
TWI334747B (en) * 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
TWI340445B (en) * 2007-01-10 2011-04-11 Advanced Semiconductor Eng Manufacturing method for integrating passive component within substrate
CN101543152A (zh) * 2007-06-19 2009-09-23 株式会社村田制作所 元器件内置基板的制造方法及元器件内置基板
JP4748281B2 (ja) * 2008-03-26 2011-08-17 株式会社村田製作所 配線基板の製造方法及び配線基板
JP2010141098A (ja) * 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
US8513535B2 (en) * 2009-10-30 2013-08-20 Kyocera Corporation Circuit board and structure using the same
JP5313854B2 (ja) * 2009-12-18 2013-10-09 新光電気工業株式会社 配線基板及び半導体装置
JP5613523B2 (ja) * 2010-03-10 2014-10-22 パナソニック株式会社 電子回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142178A (ja) * 2003-11-04 2005-06-02 Cmk Corp 電子部品内蔵多層プリント配線板
WO2006046461A1 (ja) * 2004-10-29 2006-05-04 Murata Manufacturing Co., Ltd. チップ型電子部品を内蔵した多層基板及びその製造方法
CN101611493A (zh) * 2006-12-19 2009-12-23 泰瑟拉互连材料公司 嵌有片状电容器的印刷电路板
JP2008166456A (ja) * 2006-12-28 2008-07-17 Toppan Printing Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
EP2592915A4 (en) 2016-03-30
EP2592915B1 (en) 2022-01-26
WO2012005236A1 (ja) 2012-01-12
CN102986314A (zh) 2013-03-20
JP5411362B2 (ja) 2014-02-12
EP2592915A1 (en) 2013-05-15
US20130118791A1 (en) 2013-05-16
US8941016B2 (en) 2015-01-27
JPWO2012005236A1 (ja) 2013-09-02
DK2592915T3 (da) 2022-04-19

Similar Documents

Publication Publication Date Title
CN102986314B (zh) 层叠配线基板及其制造方法
CN105027691B (zh) 印刷电路板及其制造方法
WO2006027981A1 (ja) 立体的電子回路装置とそれを用いた電子機器およびその製造方法
CN101288351A (zh) 印刷布线基板及印刷布线基板的制造方法
US11632861B2 (en) Method for manufacturing embedded circuit board, embedded circuit board, and application
CN103681384A (zh) 芯片封装基板和结构及其制作方法
WO2012042667A1 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JP4694007B2 (ja) 三次元実装パッケージの製造方法
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP2006004988A (ja) 回路モジュールおよび回路モジュールの製造方法
JP5491991B2 (ja) 積層配線基板及びその製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP2017183528A (ja) 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法
KR20170090772A (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
JP5641072B2 (ja) 回路基板
JP5385699B2 (ja) 積層配線基板の製造方法
JP5836019B2 (ja) 部品内蔵基板およびその製造方法
TWI251455B (en) A manufacturing method of a multi-layer circuit board with embedded passive components
JP6387226B2 (ja) 複合基板
JP2005026458A (ja) 機能素子内蔵配線板
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
KR20110130604A (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
JP5920716B2 (ja) 部品内蔵基板の製造方法
JP5793372B2 (ja) 部品内蔵基板およびその製造方法
JP2014204088A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant