JPWO2012005236A1 - 積層配線基板及びその製造方法 - Google Patents
積層配線基板及びその製造方法 Download PDFInfo
- Publication number
- JPWO2012005236A1 JPWO2012005236A1 JP2012523870A JP2012523870A JPWO2012005236A1 JP WO2012005236 A1 JPWO2012005236 A1 JP WO2012005236A1 JP 2012523870 A JP2012523870 A JP 2012523870A JP 2012523870 A JP2012523870 A JP 2012523870A JP WO2012005236 A1 JPWO2012005236 A1 JP WO2012005236A1
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- wiring board
- electrode
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Abstract
Description
「積層配線基板の構成」
先ず、本発明を適用した積層配線基板の構造を、図1を参照しながら説明する。図1は本発明の第1の実施の形態の積層配線基板の断面図である。本発明の第1の実施の形態の積層配線基板は、第1基板1と、第2基板2と、これら第1基板1と第2基板2間に内蔵される高さの異なる複数個の電子部品3(3A、3B、3C)と、これら電子部品3を埋め込む絶縁性埋め込み部材4と、を主たる構成としている。なお、電子部品3は、複数個でなく1個であってもよい。
次に、上述した積層配線基板の製造方法について、図5〜図9を参照しながら説明する。図5はビアホール形成工程及び基板形成工程を示し、図6はICチップ形成工程を示し、図7は仮保持工程を示し、図8は埋め込み部材形成工程を示し、図9は貼り合わせ工程を示す。
(第2の実施の形態)
本発明の第1の実施の形態では、プリプレグを埋め込み部材として用いて電子部品を埋め込む場合を説明したが、本発明の第2の実施の形態では、絶縁層と接着層との積層構造の埋め込み部材を用いて電子部品を埋め込む場合を説明する。
本発明の第2の実施の形態に係る積層配線基板は、図10に示すように、第1基板21と、第2基板31と、これら第1基板21及び第2基板31間に内蔵される電子部品60と、電子部品60を埋め込む埋め込み部材41とを備える。
次に、本発明の第2の実施の形態に係る積層配線基板の製造方法の一例を、図11を参照して説明する。
Claims (11)
- 絶縁層の一方の面に導体回路が形成されると共に他方の面に接着層が形成されており、且つ、該絶縁層及び該接着層を貫通して該導体回路の一部を露出させた複数のビアホール内にそれぞれ導電物が形成されてなる第1基板と、
各前記導電物に電極を接続させて前記導体回路と電気的に接続される電子部品と、
前記電子部品を埋め込むように前記電子部品の周囲に配置された埋め込み部材と、
前記第1基板の接着層と対向させて前記電子部品と前記埋め込み部材を挟み込むように積層される接着層を有した第2基板と、を備え、
前記電子部品の前記電極を、1電極あたり2以上の前記導電物を介して前記導体回路と導通させた
ことを特徴とする積層配線基板。 - 前記埋め込み部材が、前記電子部品を収容する開口部を有して積層された絶縁層及び接着層を有することを特徴とする請求項1に記載の積層配線基板。
- 前記埋め込み部材が、前記電子部品の高さに応じた深さを持った収容凹部又は収容貫通穴を有し、その収容凹部又は収容貫通穴に該電子部品を配置させるプリプレグからなることを特徴とする請求項1に記載の積層配線基板。
- 前記1電極あたりに導通する2以上の導電物は、前記電子部品の長手方向と垂直な方向である短辺方向に一直線上に並んで設けられている
ことを特徴とする請求項1〜3のいずれか1項に記載の積層配線基板。 - 前記1電極あたりに導通する2以上の導電物は、前記電子部品の長手方向における軸芯に対して対称位置に設けられている
ことを特徴とする請求項1〜4のいずれか1項に記載の積層配線基板。 - 前記プリプレグは、ガラス繊維或いはアラミド不織布にエポキシ樹脂を含浸させた樹脂からなる
ことを特徴とする請求項3に記載の積層配線基板。 - 前記プリプレグは、前記電子部品の高さに応じて複数枚のプリプレグを重ねて用いられる積層構造からなる
ことを特徴とする請求項3又は6に記載の積層配線基板。 - 前記導電物は、ニッケル、銀、銅から選択される少なくとも1種類の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも1種類の金属粒子を含んでいる導電性ペーストを硬化させたものである
ことを特徴とする請求項1〜7のいずれか1項に記載の積層配線基板。 - 一方の面に導体回路が形成されると共に他方の面に接着層が形成された絶縁層に対して、該接着層及び該絶縁層を貫通させて該導体回路の一部を露出させるビアホールを、電子部品の電極と接続される位置に1電極あたり2個以上となるように形成する工程と、
前記ビアホール内にそれぞれ導電性ペーストを充填して前記電子部品の電極と導通する1電極あたり2個以上の導電物を形成した第1基板を形成する工程と、
接着層を有した第2基板と前記第1基板とにより互いの接着層同士を対向させて、前記電子部品及び前記電子部品を埋め込む埋め込み部材を挟み込み、且つ前記第1基板に形成された各前記導電性ペーストに1電極あたり2つ以上の導電性ペーストを接続するように積層した後、これら積層体を加熱圧着して接合一体化する工程とを備えた
ことを特徴とする積層配線基板の製造方法。 - 前記第1基板と第2基板を積層する工程は、
前記電子部品を収容する開口部を有して積層された絶縁層及び接着層を含む前記埋め込み部材を用意し、
接着層を有した第2基板と前記第1基板とにより互いの接着層同士を対向させて、前記電子部品が前記埋め込み部材の開口部に収容されるように積層する
ことを含むことを特徴とする請求項9に記載の積層配線基板の製造方法。 - 前記第1基板と第2基板を積層する工程は、
前記第1基板に形成された各前記導電性ペーストに1電極あたり2つ以上の導電性ペーストを接続して、前記電子部品を前記第1基板に仮保持させ、
前記電子部品の高さに応じた深さを持った収容凹部又は収容貫通穴を形成した絶縁性の前記埋め込み部材を形成し、
前記収容凹部又は前記収容貫通穴に対応した高さを持つ前記電子部品を配置させて前記埋め込み部材を前記第1基板に貼り合わせ、
接着層を有した第2基板と前記第1基板とにより互いの接着層同士を対向させて前記電子部品及び前記埋め込み部材を挟み込むようにして積層する
ことを含むことを特徴とする請求項9に記載の積層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012523870A JP5411362B2 (ja) | 2010-07-06 | 2011-07-05 | 積層配線基板及びその製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010153738 | 2010-07-06 | ||
JP2010153738 | 2010-07-06 | ||
PCT/JP2011/065336 WO2012005236A1 (ja) | 2010-07-06 | 2011-07-05 | 積層配線基板及びその製造方法 |
JP2012523870A JP5411362B2 (ja) | 2010-07-06 | 2011-07-05 | 積層配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012005236A1 true JPWO2012005236A1 (ja) | 2013-09-02 |
JP5411362B2 JP5411362B2 (ja) | 2014-02-12 |
Family
ID=45441215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012523870A Active JP5411362B2 (ja) | 2010-07-06 | 2011-07-05 | 積層配線基板及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8941016B2 (ja) |
EP (1) | EP2592915B1 (ja) |
JP (1) | JP5411362B2 (ja) |
CN (1) | CN102986314B (ja) |
DK (1) | DK2592915T3 (ja) |
WO (1) | WO2012005236A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5719740B2 (ja) * | 2011-09-30 | 2015-05-20 | 株式会社日立製作所 | 配線材料および、それを用いた半導体モジュール |
JP5749235B2 (ja) * | 2012-09-25 | 2015-07-15 | パナソニック株式会社 | 回路部品内蔵基板の製造方法 |
CN203151864U (zh) * | 2013-03-05 | 2013-08-21 | 奥特斯(中国)有限公司 | 印制电路板 |
JP2014192321A (ja) * | 2013-03-27 | 2014-10-06 | Ibiden Co Ltd | 電子部品内蔵配線板およびその製造方法 |
JP5583815B1 (ja) * | 2013-04-22 | 2014-09-03 | 株式会社フジクラ | 多層配線基板及びその製造方法 |
CN104219883B (zh) * | 2013-05-29 | 2017-08-11 | 碁鼎科技秦皇岛有限公司 | 具有内埋元件的电路板及其制作方法 |
GB2518858A (en) * | 2013-10-02 | 2015-04-08 | Univ Exeter | Graphene |
WO2015198870A1 (ja) * | 2014-06-23 | 2015-12-30 | 株式会社村田製作所 | 部品内蔵基板および部品内蔵基板の製造方法 |
US9627311B2 (en) * | 2015-01-22 | 2017-04-18 | Mediatek Inc. | Chip package, package substrate and manufacturing method thereof |
JP6806354B2 (ja) * | 2015-04-20 | 2021-01-06 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | キャパシタ部品及びこれを備えた実装基板 |
WO2016170894A1 (ja) * | 2015-04-21 | 2016-10-27 | 株式会社村田製作所 | 配線基板及び積層チップコンデンサ |
WO2016181958A1 (ja) * | 2015-05-11 | 2016-11-17 | 学校法人早稲田大学 | 電子デバイスおよびその製造方法 |
KR101666757B1 (ko) * | 2015-07-13 | 2016-10-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
JP6741419B2 (ja) * | 2015-12-11 | 2020-08-19 | 株式会社アムコー・テクノロジー・ジャパン | 半導体パッケージおよびその製造方法 |
KR102450576B1 (ko) * | 2016-01-22 | 2022-10-07 | 삼성전자주식회사 | 전자 부품 패키지 및 그 제조방법 |
CN105848416B (zh) * | 2016-03-31 | 2019-04-26 | 华为技术有限公司 | 一种基板及移动终端 |
WO2018097828A1 (en) * | 2016-11-23 | 2018-05-31 | Intel IP Corporation | Component terminations for semiconductor packages |
WO2018126052A1 (en) | 2016-12-29 | 2018-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures with integrated passive component |
CN107342264B (zh) * | 2017-07-21 | 2019-09-17 | 华进半导体封装先导技术研发中心有限公司 | 扇出型封装结构及其制造方法 |
CN107275302B (zh) * | 2017-07-21 | 2019-08-30 | 华进半导体封装先导技术研发中心有限公司 | 扇出型封装结构及其制造方法 |
CN107342265B (zh) * | 2017-07-21 | 2019-08-30 | 华进半导体封装先导技术研发中心有限公司 | 扇出型封装结构及其制造方法 |
US11901281B2 (en) | 2019-03-11 | 2024-02-13 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
US11309295B2 (en) * | 2019-08-26 | 2022-04-19 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG49842A1 (en) * | 1988-11-09 | 1998-06-15 | Nitto Denko Corp | Wiring substrate film carrier semiconductor device made by using the film carrier and mounting structure comprising the semiconductor |
US5363280A (en) * | 1993-04-22 | 1994-11-08 | International Business Machines Corporation | Printed circuit board or card thermal mass design |
KR100488412B1 (ko) * | 2001-06-13 | 2005-05-11 | 가부시키가이샤 덴소 | 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법 |
US7394663B2 (en) * | 2003-02-18 | 2008-07-01 | Matsushita Electric Industrial Co., Ltd. | Electronic component built-in module and method of manufacturing the same |
JP2004281903A (ja) * | 2003-03-18 | 2004-10-07 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP4287733B2 (ja) * | 2003-11-04 | 2009-07-01 | 日本シイエムケイ株式会社 | 電子部品内蔵多層プリント配線板 |
KR100837147B1 (ko) * | 2004-10-29 | 2008-06-11 | 가부시키가이샤 무라타 세이사쿠쇼 | 칩형 전자 부품을 내장한 다층 기판 |
JP4697037B2 (ja) * | 2006-05-09 | 2011-06-08 | 株式会社デンソー | 部品内蔵基板及びその配線不良検査方法 |
KR20090092326A (ko) * | 2006-12-19 | 2009-08-31 | 테세라 인터커넥트 머터리얼즈, 인크. | 칩 커패시터 내장 pwb |
TWI334747B (en) * | 2006-12-22 | 2010-12-11 | Unimicron Technology Corp | Circuit board structure having embedded electronic components |
JP2008166456A (ja) * | 2006-12-28 | 2008-07-17 | Toppan Printing Co Ltd | 配線基板及びその製造方法 |
TWI340445B (en) * | 2007-01-10 | 2011-04-11 | Advanced Semiconductor Eng | Manufacturing method for integrating passive component within substrate |
CN101543152A (zh) * | 2007-06-19 | 2009-09-23 | 株式会社村田制作所 | 元器件内置基板的制造方法及元器件内置基板 |
JP4748281B2 (ja) * | 2008-03-26 | 2011-08-17 | 株式会社村田製作所 | 配線基板の製造方法及び配線基板 |
JP2010141098A (ja) * | 2008-12-11 | 2010-06-24 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板及びその製造方法 |
US8513535B2 (en) * | 2009-10-30 | 2013-08-20 | Kyocera Corporation | Circuit board and structure using the same |
JP5313854B2 (ja) * | 2009-12-18 | 2013-10-09 | 新光電気工業株式会社 | 配線基板及び半導体装置 |
JP5613523B2 (ja) * | 2010-03-10 | 2014-10-22 | パナソニック株式会社 | 電子回路 |
-
2011
- 2011-07-05 EP EP11803570.8A patent/EP2592915B1/en active Active
- 2011-07-05 DK DK11803570.8T patent/DK2592915T3/da active
- 2011-07-05 CN CN201180033206.9A patent/CN102986314B/zh active Active
- 2011-07-05 WO PCT/JP2011/065336 patent/WO2012005236A1/ja active Application Filing
- 2011-07-05 JP JP2012523870A patent/JP5411362B2/ja active Active
-
2013
- 2013-01-04 US US13/734,474 patent/US8941016B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2592915A4 (en) | 2016-03-30 |
EP2592915B1 (en) | 2022-01-26 |
WO2012005236A1 (ja) | 2012-01-12 |
CN102986314A (zh) | 2013-03-20 |
JP5411362B2 (ja) | 2014-02-12 |
EP2592915A1 (en) | 2013-05-15 |
US20130118791A1 (en) | 2013-05-16 |
US8941016B2 (en) | 2015-01-27 |
CN102986314B (zh) | 2016-10-12 |
DK2592915T3 (da) | 2022-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5411362B2 (ja) | 積層配線基板及びその製造方法 | |
US7849591B2 (en) | Method of manufacturing a printed wiring board | |
JP5406389B2 (ja) | 部品内蔵基板及びその製造方法 | |
US8863379B2 (en) | Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies | |
JP5526276B1 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
KR101143837B1 (ko) | 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법 | |
TW200812462A (en) | Multilayered printed wiring board and method for manufacturing the same | |
KR20150013008A (ko) | 회로 기판, 회로 기판의 제조 방법 및 전자 기기 | |
JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
JP2013135113A (ja) | 部品内蔵基板の製造方法 | |
JP5406322B2 (ja) | 電子部品内蔵多層配線基板及びその製造方法 | |
JP5385699B2 (ja) | 積層配線基板の製造方法 | |
JP5491991B2 (ja) | 積層配線基板及びその製造方法 | |
JP2008182039A (ja) | 多層配線板およびその製造方法 | |
JP6315681B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP2008166456A (ja) | 配線基板及びその製造方法 | |
JP5836019B2 (ja) | 部品内蔵基板およびその製造方法 | |
JP5097006B2 (ja) | プリント配線基板及びその製造方法 | |
JP6062884B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP2007115952A (ja) | インターポーザ基板及びその製造方法 | |
JP6020943B2 (ja) | 部品内蔵基板の製造方法 | |
JP5793372B2 (ja) | 部品内蔵基板およびその製造方法 | |
KR101231443B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20100118884A (ko) | 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법 | |
JP2012186279A (ja) | 電子部品を内蔵した積層プリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131107 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5411362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |