WO2012005236A1

WO2012005236A1 - 積層配線基板及びその製造方法

Info

Publication number: WO2012005236A1
Application number: PCT/JP2011/065336
Authority: WO
Inventors: 岡本　誠裕
Original assignee: 株式会社フジクラ
Priority date: 2010-07-06
Filing date: 2011-07-05
Publication date: 2012-01-12
Also published as: CN102986314B; EP2592915B1; EP2592915A4; JPWO2012005236A1; JP5411362B2; US8941016B2; CN102986314A; EP2592915A1; US20130118791A1; DK2592915T3

Abstract

　両基板間にプリプレグ等の埋め込み部材を挟んで内蔵した電子部品の位置ずれを抑制して、該電子部品の電極とこれに接続される外部電極間の電気的な接続信頼性を向上させることのできる積層配線基板を提供する。第１基板１に形成した導体回路６と電子部品である抵抗３Ａを接続するのに、該第１基板１に形成したビアホール７内に充填した導電性ペーストからなる導電物８を、電子部品である抵抗３Ａの電極１３の１電極あたり、２つ以上の導電物８を介して接続するようにする。導電物８は、抵抗３Ａの長手方向と垂直な方向である短辺方向に一直線上に並んで設けられると共に、該抵抗３Ａの長手方向における軸芯Ｃに対して対称位置に設けられている。

Description

積層配線基板及びその製造方法

　本発明は、積層配線基板及びその製造方法に関し、特に、両基板間にプリプレグ等の埋め込み部材を挟んで内蔵した電子部品の位置ずれを抑制して、該電子部品の電極と導体回路との電気的な接続信頼性を向上させる技術に関する。

　近年の携帯電子機器等の多機能化に伴い、半導体デバイスにも更なる小型化が要求され、ＩＣ／ＬＳＩの高集積化要求にも増してパッケージの小型化に焦点が当てられてきている。このような状況下において、プリント配線基板の小型化及び薄型化が求められている。

　例えば、積層配線基板において、基板上に実装したチップコンデンサと抵抗素子をプリプレグで挟み込んで内蔵し、これらチップコンデンサ及び抵抗素子を、該プリプレグを貫通して形成したスルーホールを介してプリプレグ両面に形成した配線パターンに接続させた技術が開示されている（特許文献１に記載）。

特開２００８－１６６４５６号公報

　プリプレグ等の埋め込み部材で電子部品を挟み込んで内蔵する構造の積層配線基板では、挟み込む加圧力で電子部品の位置がずれる可能性があり、該電子部品の電極とプリプレグ上に形成された外部電極との電気的な接続信頼性が悪くなりかねない。

　そこで、本発明は、両基板間にプリプレグ等の埋め込み部材を挟んで内蔵した電子部品の位置ずれを抑制して、該電子部品の電極とこれに接続される外部電極間の電気的な接続信頼性を向上させることのできる積層配線基板及びその製造方法を提供することを目的とする。

　請求項１に記載の積層配線基板は、絶縁層の一方の面に導体回路が形成されると共に他方の面に接着層が形成されており、且つ、該絶縁層及び該接着層を貫通して該導体回路の一部を露出させた複数のビアホール内にそれぞれ導電物が形成されてなる第１基板と、各導電物に電極を接続させて導体回路と電気的に接続される電子部品と、電子部品を埋め込むように電子部品の周囲に配置された埋め込み部材と、第１基板の接着層と対向させて電子部品と埋め込み部材を挟み込むように積層される接着層を有した第２基板と、を備え、電子部品の電極を、１電極あたり２以上の導電物を介して導体回路と導通させたことを特徴とする。

　請求項２に記載の発明は、請求項１に記載の積層配線基板であって、埋め込み部材が、電子部品を収容する開口部を有して積層された絶縁層及び接着層を有することを特徴とする。

　請求項３に記載の発明は、請求項１に記載の積層配線基板であって、埋め込み部材が、電子部品の高さに応じた深さを持った収容凹部又は収容貫通穴を有し、その収容凹部又は収容貫通穴に電子部品を配置させるプリプレグからなることを特徴とする。

　請求項４に記載の発明は、請求項１～３のいずれか１項に記載の積層配線基板であって、１電極あたりに導通する２以上の導電物は、電子部品の長手方向と垂直な方向である短辺方向に一直線上に並んで設けられていることを特徴とする。

　請求項５に記載の発明は、請求項１～４のいずれか１項に記載の積層配線基板であって、１電極あたりに導通する２以上の導電物は、電子部品の長手方向における軸芯に対して対称位置に設けられていることを特徴とする。

　請求項６に記載の発明は、請求項３に記載の積層配線基板であって、プリプレグは、ガラス繊維或いはアラミド不織布にエポキシ樹脂を含浸させた樹脂からなることを特徴とする。

　請求項７に記載の発明は、請求項３又は６に記載の積層配線基板であって、プリプレグは、電子部品の高さに応じて複数枚のプリプレグを重ねて用いられる積層構造からなることを特徴とする。

　請求項８に記載の発明は、請求項１～７のいずれか１項に記載の積層配線基板であって、導電物は、ニッケル、銀、銅から選択される少なくとも１種類の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の金属粒子を含んでいる導電性ペーストを硬化させたものであることを特徴とする。

　請求項９に記載の積層配線基板の製造方法は、一方の面に導体回路が形成されると共に他方の面に接着層が形成された絶縁層に対して、該接着層及び該絶縁層を貫通させて該導体回路の一部を露出させるビアホールを、電子部品の電極と接続される位置に１電極あたり２個以上となるように形成する工程と、ビアホール内にそれぞれ導電性ペーストを充填して電子部品の電極と導通する１電極あたり２個以上の導電物を形成した第１基板を形成する工程と、接着層を有した第２基板と第１基板とにより互いの接着層同士を対向させて、電子部品及び電子部品を埋め込む埋め込み部材を挟み込み、且つ第１基板に形成された各導電性ペーストに１電極あたり２つ以上の導電性ペーストを接続するように積層した後、これら積層体を加熱圧着して接合一体化する工程とを備えたことを特徴とする。

　請求項１０に記載の発明は、請求項９に記載の積層配線基板の製造方法であって、第１基板と第２基板を積層する工程は、電子部品を収容する開口部を有して積層された絶縁層及び接着層を含む埋め込み部材を用意し、第２基板と第１基板とにより互いの接着層同士を対向させて、電子部品が埋め込み部材の開口部に収容されるように積層することを含むことを特徴とする。

　請求項１１に記載の発明は、請求項９に記載の積層配線基板の製造方法であって、第１基板と第２基板を積層する工程は、第１基板に形成された各導電性ペーストに１電極あたり２つ以上の導電性ペーストを接続して電子部品を第１基板に仮保持させ、電子部品の高さに応じた深さを持った収容凹部又は収容貫通穴を形成した絶縁性の埋め込み部材を形成し、収容凹部又は前記収容貫通穴に対応した高さを持つ電子部品を配置させて埋め込み部材を第１基板に貼り合わせ、第２基板と前記第１基板とにより互いの接着層同士を対向させて前記電子部品及び前記埋め込み部材を挟み込むようにして積層することを含むことを特徴とする。

　請求項１に記載の積層配線基板によれば、電子部品の電極を、１電極あたり２以上の導電物を介して第１基板に形成した導体回路と導通させているので、電子部品の電極と導体回路との接続部位（導電物）の数が増えることにより、該電子部品の電極とこれに接続される導体回路間の電気的な接続信頼性を向上させることができる。

　請求項９に記載の積層配線基板の製造方法によれば、ビアホール形成工程において電子部品の電極と接続される位置に１電極あたり２個以上となるようにビアホールを形成しているので、このビアホールに導電性ペーストを充填することで、電子部品の１電極あたり２個以上の導電物を形成することができ、電子部品の位置ずれを抑制することができる。

本発明の第１の実施の形態の積層配線基板の断面図である。本発明の第１の実施の形態の積層配線基板を構成する電子部品の電極に、１電極あたり２つの導電物を設けた例を示し、（Ａ）はその平面図、（Ｂ）はその斜視図である。本発明の第１の実施の形態の比較例を示し、電子部品の電極に、１電極あたり１つの導電物を設けた電子部品の斜視図である。本発明の第１の実施の形態の積層配線基板を構成する電子部品の電極に、１電極あたり４つの導電物を設けた例を示し、（Ａ）はその平面図、（Ｂ）はその斜視図である。本発明の第１の実施の形態の積層配線基板の製造工程のうちビアホール形成工程及び基板形成工程を示す工程別断面図である。本発明の第１の実施の形態の積層配線基板の製造工程のうちＩＣチップ形成工程を示す工程別断面図である。本発明の第１の実施の形態の積層配線基板の製造工程のうち仮保持工程を示す断面図である。本発明の第１の実施の形態の積層配線基板の製造工程のうち埋め込み部材形成工程を示す工程別断面図である。本発明の第１の実施の形態の積層配線基板の製造工程のうち貼り合わせ工程を示す断面図である。本発明の第２の実施の形態の積層配線基板の断面図である。本発明の第２の実施の形態の積層配線基板の製造工程を説明するための断面図である。

　以下、本発明を適用した具体的な実施形態について図面を参照しながら詳細に説明する。

（第１の実施の形態）
「積層配線基板の構成」
　先ず、本発明を適用した積層配線基板の構造を、図１を参照しながら説明する。図１は本発明の第１の実施の形態の積層配線基板の断面図である。本発明の第１の実施の形態の積層配線基板は、第１基板１と、第２基板２と、これら第１基板１と第２基板２間に内蔵される高さの異なる複数個の電子部品３（３Ａ、３Ｂ、３Ｃ）と、これら電子部品３を埋め込む絶縁性埋め込み部材４と、を主たる構成としている。なお、電子部品３は、複数個でなく１個であってもよい。

　第１基板１は、例えばポリイミド樹脂フィルムからなる絶縁層５を有している。この絶縁層５の一方の面５ａには、銅箔製の導体回路６が形成されている。また、絶縁層５の他方の面５ｂには、該絶縁層５を貫通して導体回路６（実際には導体回路６のランド部）の一部を露出させたビアホール７が形成されている。このビアホール７には、導電性ペーストを充填し加熱することで硬化且つ合金化させた導電性ペースト硬化物質である導電物８が形成されている。また、絶縁層５の他方の面５ｂには、電子部品３を第１基板１に仮保持させるための接着層９が形成されている。

　第２基板２は、例えばポリイミド樹脂フィルムからなる絶縁層１０と、この絶縁層１０の一方の面１０ａに形成された接着層１１と、からなる。なお、図１の第２基板２には、第１基板１で形成した導体回路６が他方の面１０ｂに形成されていないが、他方の面１０ｂに配線回路として使用される導体回路６が形成されていてもよい。

　第１基板１と第２基板２は、接着層９、１１を内側に向けて対向配置される。これら第１基板１と第２基板２の対向距離は、これら基板間に内蔵される最も高さのある電子部品３Ｂの高さ寸法とされる。

　電子部品３は、抵抗やコンデンサ等の受動部品と、ＩＣやダイオード或いはトランジスタ等の能動部品とからなる。ここで定義する電子部品３は、受動部品と能動部品の両方を含む概念である。本発明の第１の実施の形態では、電子部品として高さの異なる抵抗３Ａと、コンデンサ３Ｂと、ＩＣチップ３Ｃを使用した。これら電子部品３は、ＩＣチップ３Ｃ、抵抗３Ａ、コンデンサ３Ｂの順で高さが高くなるものとする。

　抵抗３Ａは、抵抗本体１２の両側に設けた電極１３を第１基板１の導電物８に接続させている。コンデンサ３Ｂは、コンデンサ本体１４の両側に設けた電極１５を第１基板１の導電物８に接続させている。ＩＣチップ３Ｃは、ウエハ状ＩＣ１６の表面に形成された電極パッド１７と、この電極パッド１７上に形成された導体回路１８と、この導体回路１８にコンタクトホール１９を形成する絶縁層２０を有して構成されている。このＩＣチップ３Ｃは、導体回路（実際には導体回路１８のランド部）１８を第１基板１の導電物８に接続させている。また、抵抗３Ａ、コンデンサ３Ｂ及びＩＣチップ３Ｃは、第１基板１の接着層９によって接合されている。

　特に本発明の第１の実施の形態では、受動部品である抵抗３Ａの電極１３及び同じく受動部品であるコンデンサ３Ｂの電極１５は、何れも１電極あたり２以上の導電物８を介して導体回路６と電気的に導通されて接続されている。具体的には、図２の抵抗３Ａを例にとって説明する。抵抗本体１２の両側に設けたそれぞれの電極１３には、第１基板に形成された、１電極あたり２つの導電物８，８が接触するようになっている。図示は省略するが、コンデンサ３Ｂの電極１５にも１電極あたり２つの導電物８，８が接触するようになっている。これに対して、本発明の第１の実施の形態では、ＩＣチップ３Ｃの導体回路１８には、１導体回路１８あたり１つの導電物８を接触させている。なお、必要に応じて、ＩＣチップ３Ｃの導体回路１８に、１導体回路１８あたり２以上の導電物８，８を接触させることもできる。

　１電極あたりに導通する２つの導電物８，８は、抵抗３Ａの長手方向（図２中矢印Ｌで示す方向）と垂直な方向である短辺方向（図２中矢印Ｓで示す方向）に一直線上に並んで設けられている。また、１電極あたりに導通する２つの導電物８，８は、抵抗３Ａの長手方向における軸芯Ｃ（図２中線Ｃで示す線）に対して対称位置に設けられている。

　例えば、図３に示すように、１電極あたりに導電物８が１個しか接続されない場合は、抵抗３Ａの長手方向での軸芯Ｃを中心とする回転モーメントＭに対して、該抵抗３Ａを第１基板１に固定しようとする力が弱く、第１基板１に対する抵抗３Ａの仮保持位置がずれ易くなる。第１基板１を製造する工程の中で（製造工程は後述する）、導電物８の硬化前の導電性ペーストに電極１３を接触させて抵抗３Ａを第１基板１に仮保持させた時に、第１基板１の搬送時や抵抗３Ａを埋め込み部材４に埋め込む時に該抵抗３Ａに作用する外力により、そのモーメントＭが作用して第１基板１に対する抵抗３Ａの位置ずれが生じる可能性がある。

　これに対して、本発明の第１の実施の形態の積層配線基板では、１電極あたりに導電物８を２つ接続させているので、抵抗３Ａを第１基板１に固定する保持力が強くなり、位置決め精度が向上する。また、本発明の第１の実施の形態では、１電極あたりに接続する導電物８の数が複数個となるので、導体回路６と電極１３との電気的な接続信頼性が向上する。

　絶縁性埋め込み部材４は、ガラスクロスにエポキシ樹脂が含浸された半硬化状のシートであるプリプレグを加熱することにより硬化したものである。この絶縁性埋め込み部材４は、電子部品３である抵抗３Ａ、コンデンサ３Ｂ及びＩＣチップ３Ｃの周囲を取り囲むようにして、これら電子部品３を第１基板１と第２基板２間に埋め込んでいる。この絶縁性埋め込み部材４には、各電子部品３それぞれの高さに応じた深さを持った収容凹部４Ａ、４Ｂと収容貫通穴４Ｃとが形成されている。

　最も高さが低いＩＣチップ３Ｃと対応する絶縁性埋め込み部材４の部位には、このＩＣチップ３Ｃの高さ寸法と同じ深さとされ且つ該ＩＣチップ３Ｃの外形状に応じた収容凹部４Ｂが形成されている。また、ＩＣチップ３Ｃよりも高さが高くコンデンサ３Ｂよりも高さの低い中間の高さを持つ抵抗３Ａと対応する絶縁性埋め込み部材４の部位には、この抵抗３Ａの高さ寸法と同じ深さとされ且つ該抵抗３Ａの外形状に応じた収容凹部４Ａが形成されている。そして、最も高さの高いコンデンサ３Ｂと対応する絶縁性埋め込み部材４の部位には、このコンデンサ３Ｂの高さ寸法と同じ深さとされ且つ該コンデンサ３Ｂの外形状に応じた収容貫通穴４Ｃが形成されている。

　絶縁性埋め込み部材４は、電子部品３の高さに応じて複数枚のプリプレグを重ねて用いられる積層構造からなる。複数枚のプリプレグは、加熱圧着することで各層間の仕切りが無くなり単層となる。電子部品３の高さが増えれば、その分だけプリプレグの枚数を増やすようにして、該電子部品３の高さに対応する。本発明の第１の実施の形態では、３枚のプリプレグを重ねている。

　以上のように構成された積層配線基板によれば、電子部品の電極を、１電極あたり２以上の導電物を介して第１基板に形成した導体回路と導通させているので、電子部品の電極と導体回路との接続部位（導電物）の数が増えることにより、該電子部品の電極とこれに接続される導体回路間の電気的な接続信頼性を向上させることができる。

　以上、本発明の第１の実施の形態の積層配線基板の一例を図１及び図２を参照して説明したが、本発明は、上述の実施形態に制限されることなく種々の変更が可能である。

　例えば、図４に示すように、電極１３の１電極あたりに導通する導電物８の数を２つ以上、ここでは４つとしている。抵抗３Ａの１電極あたりに４つの導電物８を、該抵抗３Ａの長手方向と垂直な方向である短辺方向に一直線上に並んで設けると共に長手方向における軸芯Ｃに対して対称位置に設けている。１電極あたりに４つの導電物８を設ければ、導電物８の数が増えることで、より一層第１基板１に対する抵抗３Ａの位置ずれが発生し難くなるし、しかも第１基板１の導体回路６に対する電気的接続信頼性が高まることになる。

「積層配線基板の製造方法」
　次に、上述した積層配線基板の製造方法について、図５～図９を参照しながら説明する。図５はビアホール形成工程及び基板形成工程を示し、図６はＩＣチップ形成工程を示し、図７は仮保持工程を示し、図８は埋め込み部材形成工程を示し、図９は貼り合わせ工程を示す。

　先ず、第１基板１及び第２基板２を形成する基板形成工程を行う。先ず、図５（ａ）の工程では、例えばポリイミド樹脂フィルムからなるフレキシブルな絶縁層５の一方の面（上面）に銅箔製の配線材料層６Ａが設けられた片面銅張板（ＣＣＬ：Copper Clad Laminate）を用意する。絶縁層５及び配線材料層６Ａには、それぞれ厚さ２０μｍ（ポリイミド樹脂フィルム）及び１２μｍ（銅箔）のものを使用した。

　また、そのＣＣＬは、銅箔にポリイミドワニスを塗布してワニスを硬化させた、いわゆるキャスティング法により作製したもの、或いは、ポリイミドフィルム上にめっきシード層をスパッタし、電解銅めっきを成長させたもの、他にも圧延や電解銅箔とポリイミドフィルムとを貼り合わせたものなどを使用することができる。絶縁層５は、ポリイミド樹脂に代えて、液晶ポリマーなどのプラスチックフィルムを使用することもできる。

　図５（ｂ）の工程では、配線材料層６Ａの表面にフォトリソグラフィにより所望の回路パターンに対応するエッチングレジストパターン（エッチングマスク）を形成した後、配線材料層６Ａに化学的選択エッチングを行うことによって、所望回路にパターニングされた導体回路６を形成する。そのエッチングには、例えば塩化第二鉄を主成分とするエッチャントを用いるが、塩化第二銅を主成分とするエッチャントを用いることもできる。

　図５（ｃ）の工程では、絶縁層５の導体回路６とは反対側となる他方の面（下面）に接着層９及び樹脂フィルムＦを順次重ねて加熱圧着により貼り合わせる。接着層９には、素材厚さ２５μｍのエポキシ系熱硬化性樹脂フィルム接着材を使用した。また、樹脂フィルムＦには、厚さ２５μｍのポリイミド樹脂フィルムを使用した。その加熱圧着は、真空ラミネータを用い、減圧下の雰囲気中にて、上述した接着材の硬化温度以下の温度で、０．３ＭＰａの圧力によるプレスを行った。

　接着層９の素材としては、上述したエポキシ系熱硬化性樹脂に代えてアクリル系樹脂などの接着材、或いは熱可塑性ポリイミドに代表される熱可塑性接着材を使用することもできる。また、接着層９は、フィルム状素材に代えて例えばワニス状の樹脂接着剤を絶縁層５の下表面に塗布して形成することもできる。

　樹脂フィルムＦは、ポリイミドに代えてＰＥＴ（ポリエチレンテレフタレート）やＰＥＮ（ポリエチレンナフタレート）などのプラスチックフィルムを使用してもよく、接着層９の表面にＵＶ照射によって接着や剥離が可能なフィルムを被着形成してもよい。

　次に、図５（ｄ）のビアホール形成工程では、絶縁層５、接着層９及び樹脂フィルムＦを下面側から貫通するようにＹＡＧレ－ザで穿孔することによって、直径１００μｍのビアホール７を複数（図中では６箇所に２つずつ）形成する。ビアホール７は、電子部品の１電極あたり２つ（或いは２つ以上）設けるように形成する。その後、穴開け加工時に発生したスミアを除去するために、ＣＦ_４及びＯ_２混合ガスによるプラズマデスミア処理を施す。

　ビアホール７は、炭酸ガスレーザやエキシマレーザなどによるレーザ加工、或いはドリル加工や化学的エッチングによって形成することもできる。

　また、上述したプラズマデスミア処理は、使用ガスの種類として、ＣＦ_４及びＯ_２混合ガスに限定されず、Ａｒなどの他の不活性ガスを使用することもできるし、ドライ処理に代えて薬液を用いたウエットデスミア処理を適用してもよい。

　そして、図５（ｅ）の工程では、ビアホール７に、スクリーン印刷法により導電性ペースト８Ａをそれぞれの空間を埋め尽くすまで充填する。導電性ペースト８Ａは、ニッケル、銀、銅から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストで構成される。導電性ペースト８Ａは、接着層９の硬化温度程度の低温で、上述した金属粒子がその粒子同士で拡散接合できたり、電子部品３と拡散接合できたりして合金化し易い金属組成を用いることにより、バルクの金属やめっきによる層間接続と同等の接続信頼性を確保できる。なお、導電性ペースト８Ａは、熱伝導性にも優れているので、発生熱を外部へ熱伝導並びに放散させる効果を得ることもできる。

　その後、樹脂フィルムＦを剥離する。その結果、印刷充填した導電性ペースト８Ａの先端（下面）の部分は、剥離した樹脂フィルムＦの厚さ寸法分の高さをもって接着層９の下面側に突出した状態で露出される。このように、樹脂フィルムＦは、その厚さを適宜選定することによって後に導電物８となる導電性ペースト８Ａの突出高さを調整する。以上の工程を経ることにより、電子部品の１電極あたり２つ以上の導電性ペースト８Ａを有した第１基板１が形成される。

　第２基板２は、第１基板１と同様、ポリイミド樹脂フィルムからなるフレキシブルな絶縁層１０の一方の面１０ａに接着層１１を形成することで製造される。ここで使用される接着層１１は、第１基板１を形成する接着層９と同じものが使用される。なお、第２基板２の製造工程は、工程が単純であるため、その工程図は省略する。

　次に、ＩＣチップ３Ｃの製造工程を図６を参照して説明する。図６（ａ）の工程では、酸化珪素や窒化珪素製の無機絶縁膜が形成されたダイシング前のウエハ状ＩＣ１６Ａを用意する。次に、図６（ｂ）の工程で、ウエハ状ＩＣ１６Ａの表面にセミアディティブ法によって、ＩＣの電極パッド１７上及び無機絶縁膜上に例えば銅めっき層によるパターン化された導体回路１８を形成する。

　その後、図６（ｃ）の工程で、ウエハ状ＩＣ１６Ａの表面全体に亘って例えば液状感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィによりコンタクトホール１９を形成した後に焼成して絶縁層２０を形成する。最後に、図６（ｄ）の工程で、プロービングにより検査を行った後、ウエハ状ＩＣ１６Ａの裏面を研磨してウエハを薄型化した後、ダイシングして複数個のＩＣチップ３Ｃを得る。

　なお、絶縁層２０の形成に際しては、他の感光性樹脂素材としてベンゾシクロブテン（ＢＣＢ）やポリベンゾオキサゾール（ＰＢＯ）などを用いることができる。また、感光性樹脂は、必ずしもスピンコートによって塗布される必要はなく、カーテンコートやスクリーン印刷、スプレーコートなどを用いてもよい。更に、感光性樹脂は、液状に限定されることはなく、フィルム状の樹脂をウエハ状ＩＣ１６Ａ上にラミネートしてもよい。このようにして形成されたＩＣチップ３Ｃの回路には、通常の導電用回路の他、インダクタ、キャパシタ、抵抗等の機能を付与させることも可能である。

　次に、第１基板１に形成された各導電性ペースト８Ａに電子部品３を仮保持させる仮保持工程を、図７を参照して説明する。抵抗３Ａとコンデンサ３ＢとＩＣチップ３Ｃを、半導体チップ用搭載機で位置合わせして、第１基板１の各導電性ペースト８Ａに抵抗３Ａの電極１３、コンデンサ３Ｂの電極１５、ＩＣチップ３Ｃの導体回路１８のランド部をそれぞれ接触させる。

　この時、抵抗３Ａの各電極１３には、それぞれ２つの導電性ペースト８Ａが接する。同様に、コンデンサ３Ｂの各電極１５には、それぞれ２つの導電性ペースト８Ａが接する。この一方、ＩＣチップ３Ｃの電極となる各導体回路１８には、１つの導電性ペースト８Ａが接する。そして、接着層９の材料及び導電性ペースト８Ａの硬化温度以下で加熱圧着することによって、これら抵抗３Ａ、コンデンサ３Ｂ及びＩＣチップ３Ｃは、第１基板１に仮保持されることになる。この時、各抵抗３Ａ及びコンデンサ３Ｂは、１電極あたり２つの導電性ペースト８Ａで保持されることになるため、第１基板１から位置ずれし難くなると共に電気的接続信頼性も高まる。

　次に、絶縁性埋め込み部材４を形成する埋め込み部材形成工程を、図８を参照して説明する。先ず、図８（ａ）の工程で、ガラスクロスにエポキシ樹脂が含浸された半硬化状態のシート、いわゆるプリプレグ４Ｄを用意する。本発明の第１の実施の形態では、第１基板１と第２基板２間に内蔵する最も高さの高い電子部品３であるコンデンサ３Ｂの高さ寸法となるように、３枚のプリプレグ４Ｄを重ねて積層する。例えば、コンデンサ３Ｂの高さが３００ｍｍである場合、１００ｍｍ厚のプリプレグ４Ｄを３枚重ねたものを使用する。

　次に、図８（ｂ）の工程で、プリプレグ４Ｄを３枚重ね合わせた積層体に、抵抗３Ａ及びＩＣチップ３Ｃの高さに応じた収容凹部４Ａ、４Ｂと、コンデンサ３Ｂの高さに応じた収容貫通穴４Ｃを形成する。抵抗３Ａと対応する位置には、この抵抗３Ａを収容配置（嵌合配置）させる大きさ且つ深さの収容凹部４Ａを形成する。ＩＣチップ３Ｃと対応する位置には、このＩＣチップ３Ｃを収容配置（嵌合配置）させる大きさ且つ深さの収容凹部４Ｂを形成する。コンデンサ３Ｂと対応する位置には、このコンデンサ３Ｂを収容配置（嵌合配置）させる大きさとした収容貫通穴４Ｃを形成する。

　なお、絶縁性埋め込み部材４は、ガラスクロスの代わりにアラミド不織布を用いることもできるし、繊維材料を含まない材料を用いることもできる。また、収容凹部４Ａ、４Ｂと収容貫通穴４Ｃの加工は、レーザやドリルにて加工することができる。

　次に、絶縁性埋め込み部材４を第１基板１に貼り合わせる貼り合わせ工程を、図９を参照して説明する。３枚のプリプレグ４Ｄを積層した積層体に形成した収容凹部４Ａ、４Ｂに抵抗３Ａ及びＩＣチップ３Ｃを、収容貫通穴４Ｃにコンデンサ３Ｂを収容配置（嵌合配置）させるようにして、絶縁性埋め込み部材４を第１基板１に貼り合わせる。

　次に、第１基板１及び絶縁性埋め込み部材４並びに第２基板２を加熱圧着して接合一体化する積層工程を、図９を参照して説明する。先ず、絶縁性埋め込み部材４を第１基板１とで挟み込むようにして、接着層１１を接合面として第２基板２を積層する。そして、第１基板１と第２基板２間に絶縁性埋め込み部材４で埋め込んだ抵抗３Ａ、コンデンサ３Ｂ及びＩＣチップ３Ｃからなる積層体に対して、真空キュアプレス機を用いて、１ｋＰａ以下の減圧雰囲気中で積層方向に加熱圧着することによって、図１に示す積層配線基板を完成させる。

　上述したように積層体を加熱圧着すると、３枚重ねられたプリプレグ４Ｄは、加熱により抵抗３Ａ、コンデンサ３Ｂ及びＩＣチップ３Ｃの周囲に隙間無く密着すると共に互いに密着して界面が無くなり単一層の絶縁性埋め込み部材４となる。また、第１基板１に形成した導電性ペースト８Ａは、硬化すると同時に合金化されて導電物８になる。また、第１基板１と第２基板２に形成されたそれぞれの接着層９、１１が加熱により塑性流動し冷却されてこれら積層体の接合強度を高める。以上の工程を経ることで、図１に示す積層配線基板が得られる。

　本発明の第１の実施の形態によれば、電子部品の電極と接続される位置に１電極あたり２個以上となるようにビアホールを形成し、そのビアホール内に導電性ペーストを充填したことにより、電子部品の１電極あたり２個以上の導電性ペーストで当該電子部品を第１基板に仮保持させることができ、該電子部品の保持力並びに該第１基板に形成した導体回路との電気的接続信頼性を高めることができる。

　また、本発明の第１の実施の形態によれば、１電極あたりに導通する導電性ペーストを２つ接続させているため、複数個の導電性ペーストによって電子部品を第１基板に固定する保持力が向上することで、該電子部品の第１基板に対する位置決め精度を向上させることができると共に該電子部品が外力によって回転し難くなる。

　また、本発明の第１の実施の形態によれば、１電極あたりに導通する２以上の導電性ペーストを、電子部品の長手方向と垂直な方向である短辺方向に一直線上に並んで設けているので、電子部品の長手方向における軸芯を中心として回転モーメントが作用しても、２つの導電性ペーストが短辺方向に一直線上に並んでいることで、その回転モーメントによる力に対する抗力が大きくなり、電子部品がより一層回転し難くなる。

　また、本発明の第１の実施の形態によれば、１電極あたりに導通する２以上の導電性ペーストを、電子部品の長手方向における軸芯に対して対称位置に設けているので、時計回り及び反時計回りの回転モーメントによる力に対する両方向での抗力が等しくなり、電子部品の第１基板に対する位置ずれをより一層抑制することができる。

　また、本発明の第１の実施の形態によれば、第１基板に形成した導体回路に電気的に接続される導電性ペーストに対して高さの異なる電子部品をそれぞれ仮保持させた後、それらの高さに応じた深さを持つ収容凹部と収容貫通穴を形成した絶縁性埋め込み部材を挟んで第２基板を積層し加熱圧着して積層配線基板を形成することができるため、従来のビルドアップ方式に比べてめっき工程が不要となり、生産時間を大幅に短縮することができる。

　従来の工程では、電子部品をリジッド基板に一旦実装してから両基板内に内蔵するため、事前にカウンターペーストの印刷やアンダーフィル充填等の煩雑な工程が必要である上、各種部品を内蔵した後の工程においても、ドリルによるスルーホール形成やめっき工程、回路形成工程などが必要で、歩留まりが低下する恐れがあった。しかしながら、本発明の第１の実施の形態では、電子部品を内蔵した後のめっき工程などを省略することができ、製造工程を簡略化することができ、歩留まりの向上を図ることができる。

（第２の実施の形態）
　本発明の第１の実施の形態では、プリプレグを埋め込み部材として用いて電子部品を埋め込む場合を説明したが、本発明の第２の実施の形態では、絶縁層と接着層との積層構造の埋め込み部材を用いて電子部品を埋め込む場合を説明する。

「積層配線基板の構成」
　本発明の第２の実施の形態に係る積層配線基板は、図１０に示すように、第１基板２１と、第２基板３１と、これら第１基板２１及び第２基板３１間に内蔵される電子部品６０と、電子部品６０を埋め込む埋め込み部材４１とを備える。

　第１基板２１は、絶縁層２２の上面に導体回路２４が形成されると共に下面に接着層２３が形成されている。絶縁層２３及び接着層２３を貫通して導体回路２４の一部を露出させた複数のビアホール内に導電物（ビア）２５がそれぞれ形成されている。

　電子部品６０としては、例えばコンデンサや抵抗等の受動部品や、ＩＣ等の能動部品が使用可能であり、１５０μｍ程度の厚さを有する。電子部品６０は、本体６１と、本体６１の両側に配置された電極６２，６３とを有する。電子部品６０は、各導電物２５に電極６２，６３を接続させて導体回路２４と電気的に接続される。電子部品６０の電極６２，６３は、１電極６２，６３あたり２以上の導電物２５を介して導体回路２４と導通している。

　第２基板３１は、第１基板２１の接着層２３と対向させて電子部品６０と埋め込み部材４１を挟み込むように積層される接着層３３と、接着層３３の下面に配置された絶縁層３２と、絶縁層３２の下面に配置された導体回路３４と、絶縁層３２及び接着層３３を貫通して導体回路３４の一部を露出させた複数のビアホール内にそれぞれ形成された導電物３５を有する。

　埋め込み部材４１は、電子部品６０を埋め込むように電子部品６０の周囲に配置されている。埋め込み部材４１は、電子部品６０を収容する開口部５１，５２を有する絶縁層４２，４６と、絶縁層４２，４６の間に配置された接着層４３とを備える積層構造である。絶縁層４２の上面には、導電物２５と接続した導体回路４４が配置されている。絶縁層４２及び接着層４３を貫通して導体回路４４の一部を露出させた複数のビアホール内に導電物４５がそれぞれ形成されている。一方、絶縁層４６の下面には導電物３５と電気的に接続した導体回路４８が配置されている。絶縁層４６を貫通して導体回路４８の一部を露出させた複数のビアホール内及び絶縁層４６の上面には、導電物４５と接続した導体回路（めっきビア）４７が配置されている。

　絶縁層２２，３２，４２，４６としてはポリイミド樹脂フィルム等が使用可能である。絶縁層２２，３２，４２の厚さは２０～２５μｍ程度であり、絶縁層４６の厚さは５０μｍ程度である。接着層２３，３３，４３としてはエポキシ系熱硬化性樹脂等が使用可能であり、２５μｍ程度の厚さを有する。導体回路２４，３４，４４，４７，４８の材料としては銅（Ｃｕ）等が使用可能である。導電物２５，３５，４５としてはニッケル、銀、銅から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合した導電性ペーストが使用可能である。

　本発明の第２の実施の形態に係る積層配線基板によれば、本発明の第１の実施の形態と同様に、電子部品６０の電極６２，６３を、１電極６２，６３あたり２以上の導電物２５を介して第１基板２１に形成した導体回路２４と導通させているので、電子部品６０の電極６２，６３と導体回路２４との接続部位（導電物）の数が増えることにより、該電子部品６０の電極６２，６３とこれに接続される導体回路２４間の電気的な接続信頼性を向上させることができる。

　なお、図１０において１つの電子部品６０を示したが、内蔵される電子部品の数は特に限定されず、同じ種類又は異なる種類の複数の電子部品を備えていても良い。複数の電子部品は、同じ高さを有していても良く、異なる高さを有していても良い。

　また、第１基板２１と第２基板３１との間に配置される埋め込み部材４１は、内蔵する電子部品の高さに応じて、更に複数の絶縁層及び接着層が積層された積層構造であっても良い。

「積層配線基板の製造方法」
　次に、本発明の第２の実施の形態に係る積層配線基板の製造方法の一例を、図１１を参照して説明する。

　図１１に示すように電子部品６０及び基材２１，３１，４１ａ，４１ｂを用意する。基材（第１基板）２１は、絶縁層２２と、絶縁層２２の下面に配置された接着層２３と、絶縁層２２の上面に配置された導体回路２４と、絶縁層２２及び接着層２３を貫通するビアホールに充填され、導体回路２４と電気的に接続した導電性ペースト２５Ａとを備える。基材（第２基板）３１は、絶縁層３２と、絶縁層３２の上面に配置された接着層３３と、絶縁層３２の下面に配置された導体回路３４と、絶縁層３２及び接着層３３を貫通するビアホールに充填され、導体回路３４と電気的に接続した導電性ペースト３５Ａとを備える。基材２１，３１は、図５に示した第１基板１を形成する工程と同様に形成することが可能である。

　基材（第１の埋め込み部材）４１ａは、絶縁層４２と、絶縁層４２の下面に配置された接着層４３と、絶縁層４２の上面に配置された導体回路４４と、絶縁層４２及び接着層４３を貫通するビアホールに充填され、導体回路４４に電気的に接続した導電性ペースト４５Ａとを備える。基材４１ａの形成工程は、図５に示した第１基板１を形成する工程とほぼ同様であり、レーザ加工やエッチング等により電子部品６０を収容するための開口部５１が設けられる点が異なる。

　基材（第２の埋め込み部材）４１ｂは、絶縁層４６と、絶縁層４６の上面及び絶縁層４６を貫通するビアホール内に配置された導体回路４７と、絶縁層４６の下面に配置された導体回路４８とを備える両面板である。基材４１ｂは、例えば絶縁層４６の下面に積層した銅箔をエッチング等によりパターニングして導体回路４８を形成し、レーザ加工やエッチング等により開口部５２及びビアホールを設け、めっき等によりビアホール内及び絶縁層４６の上面に導体回路（ビア）４７を形成することより作製することができる。

　そして、図１１に示すように、電子部品６０を基材４１ａ，４１ｂの開口部５１，５２に収容されるように配置して、基材２１，４１ａ，４１ｂ，３１を一括して積層する。この積層体に対して、真空キュアプレス機を用いて、減圧雰囲気中で積層方向に加熱圧着することにより、図１０に示した積層配線基板を完成させる。図１１に示した各基材２１，４１ａ，３１の接着層２３，４３，３３は、加熱圧着することで電子部品６０の周囲に隙間なく密着するとともに、互いに密着して界面が無くなる。また、導電性ペースト２５Ａ，３５Ａ，４５Ａは、硬化すると同時に合金化された導電物２５，３５，４５となる。

　本発明の第２の実施の形態に係る積層配線基板の製造方法よれば、絶縁層４２，４６と接着層４３との積層構造の埋め込み部材４１を用いた場合でも、本発明の第１の実施の形態と同様に、ビアホール形成工程において電子部品６０の電極６２，６３と接続される位置に１電極６２，６３あたり２個以上となるようにビアホールを形成しているので、このビアホールに導電性ペースト２５Ａを充填することで、電子部品６０の１電極６２，６３あたり２個以上の導電物２５を形成することができ、電子部品６０の位置ずれを抑制することができる。

　なお、図１１では、基材２１，４１ａ，４１ｂ，３１を一括して積層する場合を説明したが、本発明の第１の実施の形態と同様に、基材２１に電子部品６０を仮保持しておき、その後に基材２１，４１ａ，４１ｂ，３１を積層しても良い。この場合、電子部品６０の電極６２，６３と接続される基材２１の位置に１電極６２，６３あたり２個以上となるようにビアホールを形成し、そのビアホール内に導電性ペースト２５Ａを充填したことにより、電子部品６０の１電極６２，６３あたり２個以上の導電性ペースト２５Ａで当該電子部品６０を基材２１に仮保持させることができる。これにより、該電子部品６０の保持力並びに該基材２１に形成した導体回路２４との電気的接続信頼性を高めることができる。

　また、電子部品６０の高さが増加した場合には、その増加分だけ図１１に示した基材４１ａと同じ構造の基材の枚数を増加させて、例えば、基材２１と基材４１ａの間に挿入することにより、電子部品６０の高さに応じた積層配線基板を製造することができる。

　本発明は、基板に形成された導体回路に電子部品の電極を導電性ペーストにて電気的に接続させる技術に利用することができる。

Claims

　絶縁層の一方の面に導体回路が形成されると共に他方の面に接着層が形成されており、且つ、該絶縁層及び該接着層を貫通して該導体回路の一部を露出させた複数のビアホール内にそれぞれ導電物が形成されてなる第１基板と、
　各前記導電物に電極を接続させて前記導体回路と電気的に接続される電子部品と、
　前記電子部品を埋め込むように前記電子部品の周囲に配置された埋め込み部材と、
　前記第１基板の接着層と対向させて前記電子部品と前記埋め込み部材を挟み込むように積層される接着層を有した第２基板と、を備え、
　前記電子部品の前記電極を、１電極あたり２以上の前記導電物を介して前記導体回路と導通させた
　ことを特徴とする積層配線基板。
　前記埋め込み部材が、前記電子部品を収容する開口部を有して積層された絶縁層及び接着層を有することを特徴とする請求項１に記載の積層配線基板。
　前記埋め込み部材が、前記電子部品の高さに応じた深さを持った収容凹部又は収容貫通穴を有し、その収容凹部又は収容貫通穴に該電子部品を配置させるプリプレグからなることを特徴とする請求項１に記載の積層配線基板。
　前記１電極あたりに導通する２以上の導電物は、前記電子部品の長手方向と垂直な方向である短辺方向に一直線上に並んで設けられている
　ことを特徴とする請求項１～３のいずれか１項に記載の積層配線基板。
　前記１電極あたりに導通する２以上の導電物は、前記電子部品の長手方向における軸芯に対して対称位置に設けられている
　ことを特徴とする請求項１～４のいずれか１項に記載の積層配線基板。
　前記プリプレグは、ガラス繊維或いはアラミド不織布にエポキシ樹脂を含浸させた樹脂からなる
　ことを特徴とする請求項３に記載の積層配線基板。
　前記プリプレグは、前記電子部品の高さに応じて複数枚のプリプレグを重ねて用いられる積層構造からなる
　ことを特徴とする請求項３又は６に記載の積層配線基板。
　前記導電物は、ニッケル、銀、銅から選択される少なくとも１種類の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の金属粒子を含んでいる導電性ペーストを硬化させたものである
　ことを特徴とする請求項１～７のいずれか１項に記載の積層配線基板。
　一方の面に導体回路が形成されると共に他方の面に接着層が形成された絶縁層に対して、該接着層及び該絶縁層を貫通させて該導体回路の一部を露出させるビアホールを、電子部品の電極と接続される位置に１電極あたり２個以上となるように形成する工程と、
　前記ビアホール内にそれぞれ導電性ペーストを充填して前記電子部品の電極と導通する１電極あたり２個以上の導電物を形成した第１基板を形成する工程と、
　接着層を有した第２基板と前記第１基板とにより互いの接着層同士を対向させて、前記電子部品及び前記電子部品を埋め込む埋め込み部材を挟み込み、且つ前記第１基板に形成された各前記導電性ペーストに１電極あたり２つ以上の導電性ペーストを接続するように積層した後、これら積層体を加熱圧着して接合一体化する工程とを備えた
　ことを特徴とする積層配線基板の製造方法。
　前記第１基板と第２基板を積層する工程は、
　前記電子部品を収容する開口部を有して積層された絶縁層及び接着層を含む前記埋め込み部材を用意し、
　接着層を有した第２基板と前記第１基板とにより互いの接着層同士を対向させて、前記電子部品が前記埋め込み部材の開口部に収容されるように積層する
　ことを含むことを特徴とする請求項９に記載の積層配線基板の製造方法。
　前記第１基板と第２基板を積層する工程は、
　前記第１基板に形成された各前記導電性ペーストに１電極あたり２つ以上の導電性ペーストを接続して、前記電子部品を前記第１基板に仮保持させ、
　前記電子部品の高さに応じた深さを持った収容凹部又は収容貫通穴を形成した絶縁性の前記埋め込み部材を形成し、
　前記収容凹部又は前記収容貫通穴に対応した高さを持つ前記電子部品を配置させて前記埋め込み部材を前記第１基板に貼り合わせ、
　接着層を有した第２基板と前記第１基板とにより互いの接着層同士を対向させて前記電子部品及び前記埋め込み部材を挟み込むようにして積層する
　ことを含むことを特徴とする請求項９に記載の積層配線基板の製造方法。