JP2016012742A - 部品内蔵基板の製造方法 - Google Patents
部品内蔵基板の製造方法 Download PDFInfo
- Publication number
- JP2016012742A JP2016012742A JP2015205810A JP2015205810A JP2016012742A JP 2016012742 A JP2016012742 A JP 2016012742A JP 2015205810 A JP2015205810 A JP 2015205810A JP 2015205810 A JP2015205810 A JP 2015205810A JP 2016012742 A JP2016012742 A JP 2016012742A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring pattern
- forming
- electronic component
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
図1は、本発明の第1の実施形態に係る部品内蔵基板の製造方法により形成された部品内蔵基板の構造を示す断面図である。図1に示すように、部品内蔵基板1は、第1プリント配線基材10と第2プリント配線基材20とを熱圧着により一括積層した構造を備えている。
図2は、本発明の第2の実施形態に係る部品内蔵基板の製造方法により形成された部品内蔵基板の構造を示す断面図である。図2に示すように、部品内蔵基板1Aは、第1プリント配線基材10と、第2プリント配線基材20と、第3プリント配線基材30と、第4プリント配線基材40とを熱圧着により一括積層した構造を備えている。
図3〜図8は、部品内蔵基板の製造工程を示すフローチャートである。図9〜図14は、部品内蔵基板を製造工程毎に示す断面図である。なお、図3及び図9は、第1プリント配線基材10について、図4及び図10は、第2プリント配線基材20について、図5及び図11は、第3プリント配線基材30について、図6及び図12は、第4プリント配線基材40についてそれぞれの製造工程の詳細を示している。
図16は、本発明の第3の実施形態に係る部品内蔵基板の製造方法により形成された部品内蔵基板を実装基板に実装した部品内蔵基板実装体の構造を示す断面図である。図16に示すように、第3の実施形態に係る部品内蔵基板実装体101は、第1の実施形態に係る部品内蔵基板1に、第2の実施形態に係る部品内蔵基板1Aの第3プリント配線基材30を加え、これら第1〜第3プリント配線基材10〜30を熱圧着により一括積層した構造の部品内蔵基板1Bを備えている点が、先の部品内蔵基板実装体100と相違している。このようにしても、上述した作用効果を奏することができる。また、この実施形態によれば、部品内蔵基板実装体100と比較して、電子部品と実装基板との距離が短くなるので、熱抵抗が小さくなり、放熱特性が良い。
図17は、本発明の第4の実施形態に係る部品内蔵基板の製造方法により形成された部品内蔵基板を実装基板に実装した部品内蔵基板実装体の構造を示す断面図である。図17に示すように、第4の実施形態に係る部品内蔵基板実装体102は、第2の実施形態に係る部品内蔵基板1Aの第4プリント配線基材40に変更を加えた構造の部品内蔵基板1Cを備えている点が、先の部品内蔵基板実装体100と相違している。
2 実装基板
4 孔部
5 ビアホール
6 マスク材
7 導体層
8 ソルダーレジスト
9 接着層
10 第1プリント配線基材
11 第1樹脂基材
12 配線
14 ビア
20 第2プリント配線基材
21 第2樹脂基材
22 配線
22a めっき層
24 ビア
28 開口部
29 収容部
30 第3プリント配線基材
31 第3樹脂基材
32 配線
34 ビア
40 第4プリント配線基材
41 第4樹脂基材
42 配線
44 ビア
45 サーマルビア
46 サーマル配線
48 バンプ
49 貫通孔
90 電子部品
93 金属層
100 部品内蔵基板実装体
Claims (4)
- 絶縁層の少なくとも一方の面に配線パターンが形成されると共に前記配線パターンと接続されるビアが形成された複数のプリント配線基材を一括積層すると共に電子部品を内蔵してなる部品内蔵基板の製造方法であって、
第1絶縁層の一方の面に第1配線パターンを形成し、他方の面側から前記第1配線パターンが露出するように開口部を形成した後、前記開口部内に導電性ペーストを充填して第1ビアを有する第1プリント配線基材を形成する工程と、
前記電子部品の電極形成面とは反対側の裏面に、金属層を形成する工程と、
第2絶縁層の両面に第2配線パターンを形成し、一方の面側の前記第2配線パターンから他方の面側の前記第2配線パターンに到達するように、又は前記両面の第2配線パターンを貫通するように開口部を形成した後、前記開口部内にめっきを施して第2ビアを有する第2プリント配線基材を形成する工程と、
前記第2プリント配線基材の所定箇所に貫通孔からなる前記電子部品の収容部を形成する工程と、
前記第1プリント配線基材の前記第1ビアに前記電子部品の電極を接続して前記電子部品を仮留めする工程と、
前記第1及び第2プリント配線基材を前記電子部品が前記収容部内に収まると共に前記金属層が露出するように位置合わせした上で、積層方向両側から加熱加圧して一括積層し、前記第1ビアと前記第2配線パターンとを接続する工程と、
前記金属層の少なくとも一部が露出するように、ソルダーレジストで前記第2プリント配線基材の表面を覆う工程と、
前記露出した金属層上に、半田バンプを形成する工程と
を備えた
ことを特徴とする部品内蔵基板の製造方法。 - 前記ソルダーレジストで前記第2プリント配線基材の表面を覆う工程は、前記第2プリント配線基材の表面における前記第2配線パターンの少なくとも一部及び前記金属層の少なくとも一部が露出するように、前記ソルダーレジストで前記表面を覆う工程であり、
前記半田バンプを形成する工程は、前記露出した第2配線パターン及び金属層上に、半田バンプを形成する工程である
ことを特徴とする請求項1記載の部品内蔵基板の製造方法。 - 絶縁層の少なくとも一方の面に配線パターンが形成されると共に前記配線パターンと接続されるビアが形成された複数のプリント配線基材を一括積層すると共に電子部品を内蔵してなる部品内蔵基板の製造方法であって、
第1絶縁層の一方の面に第1配線パターンを形成し、他方の面側から前記第1配線パターンが露出するように開口部を形成した後、前記開口部内に導電性ペーストを充填して第1ビアを有する第1プリント配線基材を形成する工程と、
前記電子部品の電極形成面とは反対側の裏面に、金属層を形成する工程と、
第2絶縁層の両面に第2配線パターンを形成し、一方の面側の前記第2配線パターンから他方の面側の前記第2配線パターンに到達するように、又は前記両面の第2配線パターンを貫通するように開口部を形成した後、前記開口部内にめっきを施して第2ビアを有する第2プリント配線基材を形成する工程と、
前記第2プリント配線基材の所定箇所に貫通孔からなる前記電子部品の収容部を形成する工程と、
第3絶縁層の一方の面に第3配線パターンを形成し、他方の面側から前記第3配線パターンが露出するように開口部を形成した後、前記開口部内に導電性ペーストを充填して第3ビアを形成すると共に、前記第3絶縁層及び前記第3配線パターンを貫通する貫通孔を所定箇所に有する第3プリント配線基材を形成する工程と、
前記第1プリント配線基材の前記第1ビアに前記電子部品の電極を接続して前記電子部品を仮留めする工程と、
前記第1、第2及び第3プリント配線基材を、前記電子部品が前記収容部内に収まると共に前記金属層が前記貫通孔から露出するように位置合わせした上で、積層方向両側から加熱加圧して一括積層し、前記第1ビアと前記第2配線パターンとを接続し、前記第3ビアと前記第2配線パターンとを接続する工程と、
前記金属層の少なくとも一部が前記貫通孔から露出するように、ソルダーレジストで前記第3プリント配線基材の表面を覆う工程と、
前記露出した金属層上に、前記貫通孔を通じて半田バンプを形成する工程と
を備えた
ことを特徴とする部品内蔵基板の製造方法。 - 前記ソルダーレジストで前記第3プリント配線基材の表面を覆う工程は、前記第3プリント配線基材の表面における前記第3配線パターンの少なくとも一部及び前記貫通孔が露出するように、ソルダーレジストで前記表面を覆う工程であり、
前記半田バンプを形成する工程は、前記露出した第3配線パターン及び貫通孔を通した前記金属層上に、半田バンプを形成する工程である
ことを特徴とする請求項3記載の部品内蔵基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015205810A JP6020943B2 (ja) | 2015-10-19 | 2015-10-19 | 部品内蔵基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015205810A JP6020943B2 (ja) | 2015-10-19 | 2015-10-19 | 部品内蔵基板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011285277A Division JP2013135113A (ja) | 2011-12-27 | 2011-12-27 | 部品内蔵基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016012742A true JP2016012742A (ja) | 2016-01-21 |
JP6020943B2 JP6020943B2 (ja) | 2016-11-02 |
Family
ID=55229229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015205810A Active JP6020943B2 (ja) | 2015-10-19 | 2015-10-19 | 部品内蔵基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6020943B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004079736A (ja) * | 2002-08-15 | 2004-03-11 | Sony Corp | チップ内蔵基板装置及びその製造方法 |
JP2006054274A (ja) * | 2004-08-11 | 2006-02-23 | Sony Corp | 電子回路装置 |
JP2009016378A (ja) * | 2007-06-29 | 2009-01-22 | Fujikura Ltd | 多層配線板及び多層配線板製造方法 |
JP2009158742A (ja) * | 2007-12-27 | 2009-07-16 | Shinko Electric Ind Co Ltd | 電子装置 |
JP2009164287A (ja) * | 2007-12-28 | 2009-07-23 | Fujikura Ltd | 多層プリント配線板及びその製造方法 |
-
2015
- 2015-10-19 JP JP2015205810A patent/JP6020943B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004079736A (ja) * | 2002-08-15 | 2004-03-11 | Sony Corp | チップ内蔵基板装置及びその製造方法 |
JP2006054274A (ja) * | 2004-08-11 | 2006-02-23 | Sony Corp | 電子回路装置 |
JP2009016378A (ja) * | 2007-06-29 | 2009-01-22 | Fujikura Ltd | 多層配線板及び多層配線板製造方法 |
JP2009158742A (ja) * | 2007-12-27 | 2009-07-16 | Shinko Electric Ind Co Ltd | 電子装置 |
JP2009164287A (ja) * | 2007-12-28 | 2009-07-23 | Fujikura Ltd | 多層プリント配線板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6020943B2 (ja) | 2016-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5411362B2 (ja) | 積層配線基板及びその製造方法 | |
JP5406389B2 (ja) | 部品内蔵基板及びその製造方法 | |
JP5167516B1 (ja) | 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体 | |
EP2768291B1 (en) | Component built-in board and method of manufacturing the same, and mounting body | |
US7936061B2 (en) | Semiconductor device and method of manufacturing the same | |
US9351410B2 (en) | Electronic component built-in multi-layer wiring board and method of manufacturing the same | |
JP2013135113A (ja) | 部品内蔵基板の製造方法 | |
US20150351218A1 (en) | Component built-in board and method of manufacturing the same, and mounting body | |
JP5406322B2 (ja) | 電子部品内蔵多層配線基板及びその製造方法 | |
JP5385699B2 (ja) | 積層配線基板の製造方法 | |
JP5491991B2 (ja) | 積層配線基板及びその製造方法 | |
JP6315681B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP6020943B2 (ja) | 部品内蔵基板の製造方法 | |
JP5836019B2 (ja) | 部品内蔵基板およびその製造方法 | |
JP6062884B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP6028256B2 (ja) | 部品内蔵基板及びその製造方法 | |
US9826646B2 (en) | Component built-in board and method of manufacturing the same, and mounting body | |
JP5765633B2 (ja) | プリント配線板及びその製造方法 | |
JP5906520B2 (ja) | 電子部品の製造方法及び電子部品内蔵プリント回路基板の製造方法 | |
JP5920716B2 (ja) | 部品内蔵基板の製造方法 | |
KR101231443B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2015032694A (ja) | 部品内蔵基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6020943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |