JP4697037B2 - 部品内蔵基板及びその配線不良検査方法 - Google Patents

部品内蔵基板及びその配線不良検査方法 Download PDF

Info

Publication number
JP4697037B2
JP4697037B2 JP2006130455A JP2006130455A JP4697037B2 JP 4697037 B2 JP4697037 B2 JP 4697037B2 JP 2006130455 A JP2006130455 A JP 2006130455A JP 2006130455 A JP2006130455 A JP 2006130455A JP 4697037 B2 JP4697037 B2 JP 4697037B2
Authority
JP
Japan
Prior art keywords
inspection
board
component
internal wiring
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006130455A
Other languages
English (en)
Other versions
JP2007305674A (ja
Inventor
聡 竹内
博輝 神谷
克典 久保田
元規 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006130455A priority Critical patent/JP4697037B2/ja
Priority to US11/797,206 priority patent/US7889510B2/en
Priority to DE102007021064A priority patent/DE102007021064A1/de
Priority to CN200710102850A priority patent/CN100589679C/zh
Publication of JP2007305674A publication Critical patent/JP2007305674A/ja
Application granted granted Critical
Publication of JP4697037B2 publication Critical patent/JP4697037B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09254Branched layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、基板内に内蔵された電子部品の電極と基板表面に設けられた接続部との間を内部配線部で接続した多層配線基板からなる部品内蔵基板及びその配線不良検査方法に関する。
特許文献1に示されるような熱可塑性樹脂フィルムを積層して高温下で一括プレスすることにより形成するプリント基板において、基板内に例えばチップ抵抗を内蔵する場合は、図9に示すように基板101に内蔵されたチップ抵抗102の電極102aと基板表面に形成された配線103とを内部配線104やビア105により電気的に接続するようにしている。
特開2003−086949号公報
ところで、チップ抵抗に対する電気的接続の検査は、チップ抵抗を含む内部配線全体の抵抗値を測定することにより実施するが、チップ抵抗の抵抗値が大きい場合は、チップ抵抗に接続されている内部配線やビアに不具合があって抵抗値が上昇するにしても、チップ抵抗の抵抗値が、不具合による抵抗値の上昇分に対して十分に大きいという関係となる。このため、内部配線やビアの不具合による抵抗値の上昇がチップ抵抗の抵抗値に隠れてしまい、内部配線やビアの不具合を発見できないという問題点がある。
本発明は上記事情に鑑みてなされたもので、その目的は、基板内に内蔵した電子部品と基板表面に設けた接続部との間を接続する内部配線部の配線不良を検出することができる部品内蔵基板及びその配線不良検査方法を提供することにある。
多層配線基板に内蔵された電子部品の電極と基板表面に設けられた接続部とを接続する内部配線部に配線不良が生じている場合は、内部配線部の抵抗値が正常値よりも大きくなる。
ここで、請求項1の発明によれば、電子部品の電極または内部配線部の所定部位と基板の表面に設けられた検査用接続部との間は検査用内部配線部で接続されているので、内部配線部に配線不良を生じている場合は、内部接続部と検査用接続部とを通じた抵抗値が高くなる。従って、接続部と検査用接続部との間の抵抗値を測定することにより、内部配線部の配線不良を検出することが可能となる。
請求項2の発明によれば、検査用配線部は最短距離で形成されているので、検査用配線部の抵抗値を最小限に抑制することができる。
請求項3の発明によれば、ビアを直線的に接続して検査用配線部を形成しているので、検査用配線部を最短距離で容易に形成することができる。
請求項4の発明によれば、チップ受動部品の電極は表裏面が接続可能であるのが一般的であることから、チップ受動部品の電極に内部配線部を接続し、その電極に検査用内部配線部を接続することにより、内部配線部全体の配線不良を検出することができる。
請求項5の発明によれば、基板の生産効率を高めることができると共に、品質の安定化を図ることができる。
請求項6の発明によれば、接続部と検査用接続部との間の抵抗値を測定し、その抵抗値が正常値と異なる場合は、内部配線部の配線不良と判断することができる。
以下、本発明を車載用基板に適用した一実施例について図1ないし図5を参照して説明する。
図2は、車載用基板を模式的に示す斜視図である。この図2において、車載用基板1は、多層配線基板2を主体に構成されている。多層配線基板2の部品実装面には各種タイプの表面実装電子部品3が搭載されており、多層配線基板2の表面及び内部に形成された図示しない配線部により互いに接続されて所定の電子回路を構成している。
ここで、多層配線基板2の内部には、例えばチップ抵抗(電子部品、チップ受動部品に相当)4が内蔵されており、配線部により他の電子部品と接続されることにより電子回路を構成する抵抗として機能するようになっている。
図1は、多層配線基板2に内蔵されたチップ抵抗を模式的に示している。尚、図1では、チップ抵抗4のみを図示し、表面実装電子部品3の図示を省略した。この図1において、多層配線基板2は、後述する熱可塑性樹脂からなる多数の絶縁層5を積層して構成されている。絶縁層5の表面及び各絶縁層5間には、例えば銅箔からなる導体パターン6が形成されていると共に、所定部位には絶縁層5間の導体パターン6を電気的に接続するビア7が形成されており、上から第3層目及び第6層目に形成されたビア7がチップ抵抗4の電極4aに接続している。本実施例では、導体パターン6とビア7とから内部配線部8を構成している。
尚、多層配線基板2の絶縁層5の層数は、実際には十数層〜数十層にもなるが、図1では便宜上8層のみを図示している。また、チップ抵抗4の厚み寸法は、絶縁層5の2層分の厚みにほぼ等しいものとして図示している。
さて、上記構成の多層配線基板2を製造するための本実施例に係る製造方法について、図3ないし5も参照して述べる。
図3は、図1に示した多層配線基板2の分解図である。多層配線基板2を製造するにあたっては、まず、絶縁層5の元となる基材9を形成する基材形成工程を実行する。この基材9は、絶縁層5を構成する結晶転移型の熱可塑性樹脂からなるフィルム10上に、導体パターン6を形成すると共に、フィルム10の所定部位にビア7を構成するためのビアホール11を形成し、さらにビアホール11内に導電ペースト12を充填して形成されている。
フィルム10は、例えばポリエーテルエーテルケトン(PEEK)樹脂35〜65重量%と、ポリエーテルイミド(PEI)樹脂35〜65重量%とを含んだ材料からなり(商品名「PAL−CLAD」)、厚みが例えば25〜75ミクロンで多層配線基板2の大きさに対応した形状に形成されている。この樹脂材料は、図5に示すように、例えば200℃付近では軟質となるが、それより低い温度でも高い温度でも硬質となる特性を呈すると共に(さらに高い温度(約400℃)では溶解する)、高温から温度低下する際には、200℃付近でも硬質を保つ特性を呈するようになっている。
図4は、基材9を製作する手順を示している。まず、同図(a)に示すようにフィルム10の表面(上面)に貼付けられた導体箔としての銅箔13に対して、エッチングにより導体パターン6を形成する工程を実行する。
この導体パターン6の形成後、フィルム10の裏面(下面)には、例えばポリエチレンナフタレート(PEN)製の保護フィルム14が貼付される(同図(b))。そして、保護フィルム14側からの例えば炭酸ガスレーザの照射により、フィルム10の所定部位に導体パターン6を底面とする有底のビアホール11を形成する工程を実行する(同図(c))。この場合、炭酸ガスレーザの出力及び照射時間の調整により、導体パターン3に穴が開かないようにしている。
次に、ビアホール11内に、導電ペースト12を充填する工程を実行する(同図(d))。この導電ペースト12は、銅、銀、スズ等の金属粒子に、バインダ樹脂や有機溶剤を加えて混練してペースト状としたものであり、例えばメタルマスクを用いたスクリーン印刷によりビアホール11内に印刷充填される。このとき、図3で上から3層目を構成する基材9については、チップ抵抗4の各電極に対応した位置にも、ビアホール11が形成されて導電ペースト12が充填されるようになる。導電ペースト12の充填後、フィルム10から保護フィルム14が剥がされる(同図(e))。
図1に示す4層目及び5層目の基材形成工程にあっては、図3に示すようにフィルム10においてチップ抵抗4が配置される部分に、該チップ抵抗4に対応した矩形状の孔15が形成される。
次に、上述のようにして形成された1層から4層の基材9と、これらの基材9と同様に形成した5層から8層の基材9を上下に逆さまとなるように積層する積層工程を実行する。この積層工程においては、図3に示すように、チップ抵抗4が、上から3層目の基材9と6層目の基材9との間に挟まれた形態で4層目と5層目の2枚の基材9の孔15内に嵌り、その位置決め状態で、チップ抵抗4がその電極面を表面及び裏面として配置されるようになる。
尚、チップ抵抗4の電極4aには、導電ペースト12と拡散接合が可能な金属皮膜(例えば金、銅、すずなど)が形成されている。
次に、上述のように積層された8層の基材9を一括して熱プレスする工程を実行する。この熱プレス工程では、基材9が図示しない真空加圧プレス機にセットされ、例えば200〜350℃に加熱された状態で、0.1〜10Mpaの圧力で上下方向に加圧される。このとき、上記各基材9を構成するフィルム10は、図4に示すような温度に対する弾性率変化を生ずるので、この熱プレスの工程により、各フィルム10が熱により一旦軟化した状態で加圧されることによって相互に融着し、その後結晶化(硬化)して一体化するようになる。
このような工程の結果、図1に示すように、多層の絶縁層5間に導体パターン6が埋込まれると共に、ビアホール11内の導電ペースト12が硬化してビア7が形成されるようになる。これと同時に、チップ抵抗4が、その各電極が上から3層目と6層目の絶縁層5の導体パターン6に接続された状態で、絶縁層5内に埋込まれるようになり、以て、多層配線基板2が構成されるのである。
このとき、チップ抵抗4の電極4aの表面及び裏面においては、チップ抵抗4の電極4aの金属皮膜と、ビアホール11内の導電ペースト12とが相互拡散して合金層を形成し、チップ抵抗4の電気的接続が行われて且つ機械的にも高い接合性を得ることができる。
また、基材9のうち、チップ抵抗4が配置される部分に孔15を形成しておいたことにより、熱プレス工程においてチップ抵抗4が、基材9の材料(熱可塑性樹脂)を押しのけて多層配線基板2の変形を招く等の弊害の発生を未然に防止することができる。
以上のような構成により、多層配線基板2の1層目と8層目の表面に形成された導体パターン(以下、ランド)とチップ抵抗4の電極4aとが内部配線部である導体パターン6とビア7を介して接続された形態となる(図1では、図示右上側に形成された導体パターン(以下、ランド(接続部に相当)6aと図示左下側に形成された導体パターン(以下、ランド(接続部に相当)6b)との間に内部配線部を介してチップ抵抗4が接続された形態となっている)。
ところで、上述した内部配線部は導体パターン6とビア7とを積層して接合することにより形成されていることから、それらの間の接合が不十分の場合は、配線不良を生じて抵抗値が正規値よりも大きくなることがある。このように内部配線部に配線不良を生じた場合は、車載用基板1が車両に搭載されて使用されるという事情から、熱或いは振動の影響を受けて配線不良が進行し、ついには内部配線部の抵抗値が過度に大きくなって電子回路が正常に動作しなくなってしまう虞がある。この場合、多層配線基板2の1層目と3層目の表面に形成されたランド間の抵抗値を測定することにより内部配線部の抵抗値の増大を検出することも可能であるものの、ランド6a,6b間に位置するチップ抵抗4の抵抗値が大きい場合(例えば1MΩ)は、抵抗値の増大がチップ抵抗4の抵抗値の許容範囲内に埋没してしまい、内部配線部の抵抗値の増大を検出することができない。
具体的には、チップ抵抗4の抵抗値が1MΩの場合は、その許容範囲は1MΩ±50KΩとなる。内部配線部で配線不良を生じ、その抵抗値が3Ωであったとすると、そのような抵抗値の増大はチップ抵抗4の許容範囲内に埋没してしまうことになり、検出ができないことになる。
そこで、本実施例では、多層配線基板の基板表面においてランド6a,6bと反対側となる基板表面に導体パターンから検査用ランド(検査用接続部に相当)6c,6dをそれぞれ形成すると共に、その検査用ランド6c,6dとチップ抵抗4の電極4aとの間を、導体パターン6及びビア7とから構成される検査用内部配線部16で接続するようにした。この場合、検査用ランド6c,6dを、多層配線基板の基板表面においてチップ抵抗4の電極4aの垂直方向となる位置に形成すると共に、検査用ランド6c,6dとチップ抵抗4の電極4aとの間を直線的に接続したビア7により接続するようにした。この場合、検査用内部配線部16は、上述した基材9を形成する際に同時に形成することができるものであることから、特別な手段或いは工程を用いることなく形成することができる。
さて、例えばランド6aとチップ抵抗4の電極4aとを接続する内部配線部の配線不良を検出するには、ランド6aと当該ランド6aに対して反対側の基板表面に形成された検査用ランド6cとの間の抵抗値を測定する。この場合、ランド6aと検査用ランド6cとはチップ抵抗4の電極4aを介して接続されていることから、チップ抵抗4が介在せず、その抵抗値は、内部配線部8の抵抗値と検査用内部配線部16の抵抗値との合計となる。この場合、検査用内部配線部16は、ビア7を直線的に接続して形成されているので、その抵抗値は極めて低いと共に、配線不良を生じる可能性も極めて低いものと見なすことができる。従って、ランド6aと検査用ランド6cとの間の抵抗値は、内部配線部の抵抗値と見なすことができる。
ここで、通常ではランド6aと検査用ランド6cとの間の抵抗値は100mΩであることから、例えばその測定値が3Ω(正常値の30倍)となったときは、内部配線部が配線不良である可能性があると判断することができる。このように内部配線部が配線不良であると判断したときは、検査対象の多層配線基板2を不良品として廃棄する。
同様に、ランド6bと検査用ランド6dとの間の抵抗値を測定することにより、もう一方の内部配線部8の配線不良を検出することができる。
そして、上述のように内部配線部8に配線不良がないことを確認したときは、多層配線基板2の部品実装面の所定部位に例えばスクリーン印刷によりはんだペーストを塗布してから表面実装電子部品3を搭載し、リフローにより熱を加えることにより、表面実装電子部品3を多層配線基板2に実装することができ、もってチップ抵抗を含む所定の電子回路からなる車載用基板1を作成することができる。
このような実施例によれば、多層配線基板2に内蔵されたチップ抵抗4の電極4aと多層配線基板2の基板表面に形成されたランド6a,6bとの間を導体パターン6及びビア7からなる内部配線部8で接続した構成において、多層配線基板2の反対側の基板表面に検査用ランド6c,6dを形成し、当該検査用ランド6c,6dとチップ抵抗4の電極4aとの間を検査用配線部で接続するようにしたので、ランド6a,6bと検査用ランド6c,6dとの間の抵抗値を測定することにより、内部配線部8の配線不良を検出することができる。
しかも、基材9を製作する際に、内部配線部8に加えて検査用内部配線部16も同時に形成するようにしたので、コストが大幅に上昇することなく容易に実施することができる。
本発明は、上記実施例に限定されることなく、次のように変形または拡張できる。
図6に示すように、検査用ランド6c,6dをランド6a,6bと同一の基板表面にそれぞれ形成すると共に、内部配線部8においてチップ抵抗4の電極4a側となる最終の導体パターン6e,6fと検査用ランド6c,6dとを接続する検査用内部配線部16を形成し、ランド6a,6bと検査用ランド6c,6dとの間の抵抗値を測定することにより、内部配線部8の配線不良を検出するようにしてもよい。
また、図7に示すように、ランド6a,6bが形成された基板表面に対して反対面となる基板表面に検査用ランド6c,6dを形成すると共に、内部配線部8においてチップ抵抗4の電極4a側となる最終の導体パターン6e,6fと検査用ランド6c,6dとの間を検査用内部配線部16で接続し、ランド6a,6bと検査用ランド6c,6dとの間の抵抗値を測定することにより、内部配線部8の配線不良を検出するようにしてもよい。
また、図8に示すように多層配線基板2の一方の基板表面に一対のランド6a,6bを形成し、それらのランド6a,6bとチップ抵抗4の各電極4aとをそれぞれ内部配線部8で接続することにより、チップ抵抗4を含む電子回路が構成されている場合は、多層配線基板2の他方の基板表面に一対の検査用ランド6c,6dを形成し、当該検査用ランド6c,6dとチップ抵抗4の各電極4aとを検査用内部配線部16で接続することにより、内部配線部8の配線不良を検出するようにしてもよい。
電子部品としてチップ抵抗4を採用したが、それ以外でも各種の電子部品(センサ類を含む)を多層配線基板2内に埋込んだ形態の基板に適用するようにしてもよい。
上記実施例では絶縁層5(基材9のフィルム10)を構成する結晶転移型の熱可塑性樹脂として、PEEK樹脂とPEI樹脂とを混合したものを採用したが、PEEK樹脂単体、あるいはPEI樹脂単体、さらにはそれらにフィラーを添加したものや液晶ポリマー等を採用することも可能であるなど、本発明は要旨を逸脱しない範囲内で適宜変更して実施し得るものである。
本発明の一実施例における多層配線基板の模式的に示す縦断側面図 車載用基板を示す斜視図 多層配線基板を分解して示す図 基材の製作工程を示す図 熱可塑性樹脂の処理温度と弾性率との関係を示す図 本発明のその他の実施例を示す図1相当図(その1) 本発明のその他の実施例を示す図1相当図(その2) 本発明のその他の実施例を示す図1相当図(その3) 従来例を示す図1相当図
符号の説明
図面中、1は車載用基板、2は多層配線基板、3は表面実装電子部品、4はチップ抵抗(電子部品、チップ受動部品)、4aは電極、6は導体パターン、6a,6bはランド(接続部)、6c、6dは検査用ランド(検査用接続部)、7はビア、8は内部配線部、16は検査用内部配線部である。

Claims (6)

  1. 基板内に内蔵された電子部品の電極と基板表面に設けられた接続部との間を内部配線部で接続した多層配線基板からなる部品内蔵基板において、
    前記多層配線基板の表面に設けられた検査用接続部と、
    前記電子部品の電極または前記内部配線部の所定部位と前記検査用接続部との間を接続する検査用内部配線部とを備えたことを特徴とする部品内蔵基板。
  2. 前記検査用内部配線部は、最短距離となるように設けられていることを特徴とする請求項1記載の部品内蔵基板。
  3. 前記検査用内部配線部は、前記多層配線基板に形成されたビアを直線的に接続して構成されていることを特徴とする請求項2記載の部品内蔵基板。
  4. 前記電子部品はチップ受動部品であり、
    前記検査用接続部は、前記多層配線基板において前記接続部と反対側となる基板裏面に設けられ、
    前記内部配線部は、前記チップ受動部品の電極の表面に接続され、
    前記検査用内部接続部は、前記チップ受動部品の前記電極の裏面に接続されていることを特徴とする請求項1ないし3の何れかに記載の部品内蔵基板。
  5. 前記多層配線基板は、熱可塑性樹脂からなる絶縁層を積層して高温高圧下で一括プレスすることにより形成されていることを特徴とする請求項1ないし4の何れかに記載の部品内蔵基板。
  6. 請求項1ないし5の何れかに記載の部品内蔵基板の配線不良検査方法であって、
    前記接続部と前記検査用接続部との間の抵抗値を測定し、その測定値が正常値と異なる場合は、前記内部配線部の配線不良であると判断することを特徴とする部品内蔵基板の配線不良検査方法。
JP2006130455A 2006-05-09 2006-05-09 部品内蔵基板及びその配線不良検査方法 Expired - Fee Related JP4697037B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006130455A JP4697037B2 (ja) 2006-05-09 2006-05-09 部品内蔵基板及びその配線不良検査方法
US11/797,206 US7889510B2 (en) 2006-05-09 2007-05-01 Component-embedded board device and faulty wiring detecting method for the same
DE102007021064A DE102007021064A1 (de) 2006-05-09 2007-05-04 Platine mit eingebetteten Bauteilen und Verfahren zur Erkennung einer fehlerhaften Verdrahtung
CN200710102850A CN100589679C (zh) 2006-05-09 2007-05-09 元件嵌入式板装置和用于它的缺陷布线检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006130455A JP4697037B2 (ja) 2006-05-09 2006-05-09 部品内蔵基板及びその配線不良検査方法

Publications (2)

Publication Number Publication Date
JP2007305674A JP2007305674A (ja) 2007-11-22
JP4697037B2 true JP4697037B2 (ja) 2011-06-08

Family

ID=38580279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006130455A Expired - Fee Related JP4697037B2 (ja) 2006-05-09 2006-05-09 部品内蔵基板及びその配線不良検査方法

Country Status (4)

Country Link
US (1) US7889510B2 (ja)
JP (1) JP4697037B2 (ja)
CN (1) CN100589679C (ja)
DE (1) DE102007021064A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5150246B2 (ja) * 2007-12-28 2013-02-20 株式会社フジクラ 多層プリント配線板及びその製造方法
JP5079592B2 (ja) * 2008-05-13 2012-11-21 日置電機株式会社 データ生成装置およびデータ生成方法
JP4924955B2 (ja) * 2009-01-30 2012-04-25 Tdk株式会社 電子部品内蔵基板、その製造方法、及びその検査方法
KR101077434B1 (ko) 2009-08-12 2011-10-26 삼성전기주식회사 기판의 테스트방법
JP5321833B2 (ja) * 2009-09-28 2013-10-23 株式会社村田製作所 部品内蔵基板の製造方法
KR101084252B1 (ko) * 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
JP5077448B2 (ja) 2010-04-02 2012-11-21 株式会社デンソー 半導体チップ内蔵配線基板及びその製造方法
JP5333634B2 (ja) * 2010-04-28 2013-11-06 株式会社デンソー 多層基板の製造方法
JP2011249745A (ja) * 2010-04-28 2011-12-08 Denso Corp 多層基板
KR101085752B1 (ko) 2010-05-10 2011-11-21 삼성전기주식회사 회로 기판 및 상기 회로 기판에 장착된 성분의 테스트 방법
CN102256450A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 埋入式无源器件的电路板及其制造方法
JP4823375B1 (ja) * 2010-05-28 2011-11-24 株式会社東芝 電子機器
CN102986314B (zh) * 2010-07-06 2016-10-12 株式会社藤仓 层叠配线基板及其制造方法
WO2012046829A1 (ja) 2010-10-08 2012-04-12 株式会社村田製作所 部品内蔵基板およびその製造方法
WO2012137626A1 (ja) 2011-04-01 2012-10-11 株式会社村田製作所 部品内蔵樹脂基板およびその製造方法
JP5715009B2 (ja) * 2011-08-31 2015-05-07 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
JPWO2013137338A1 (ja) * 2012-03-16 2015-08-03 コーア株式会社 基板内蔵用チップ抵抗器およびその製造方法
CN204518238U (zh) 2012-10-31 2015-07-29 株式会社村田制作所 部件内置基板以及通信终端装置
KR20150003505A (ko) * 2013-07-01 2015-01-09 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
JP5967335B2 (ja) * 2014-04-10 2016-08-10 株式会社村田製作所 部品内蔵多層基板
TWI620475B (zh) * 2015-01-12 2018-04-01 南亞電路板股份有限公司 印刷電路板及其製作方法
CN105050318B (zh) * 2015-07-06 2017-11-28 江苏本川智能电路科技股份有限公司 具有埋阻测试区的pcb板结构及其测试方法
JP2017028024A (ja) * 2015-07-17 2017-02-02 富士通株式会社 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
JP2017103366A (ja) 2015-12-02 2017-06-08 株式会社デンソー 電子部品モジュールおよびその製造方法
US10462901B1 (en) 2018-07-26 2019-10-29 International Business Machines Corporation Implementing embedded wire repair for PCB constructs
CN109444630B (zh) * 2018-11-05 2020-12-01 西安智多晶微电子有限公司 Fpga布线单元测试结构及方法
KR102215844B1 (ko) * 2019-06-27 2021-02-16 김지언 적층기술을 이용한 금속 부품의 절연여부 및 센서 저항의 참값을 판단방법
CN113498633B (zh) * 2020-01-21 2023-09-15 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
CN113281635B (zh) * 2021-05-31 2022-09-27 乐健科技(珠海)有限公司 用于评价嵌埋结构可靠性的测试电路板及电路板测试方法
WO2023272641A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 一种转接板及其制作方法、电路板组件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01268191A (ja) * 1988-04-20 1989-10-25 Fujitsu Ltd セラミック基板の配線ネット検査方法
JP2003086949A (ja) * 2001-06-13 2003-03-20 Denso Corp プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2005017263A (ja) * 2003-06-06 2005-01-20 Soyo Denshi Kk 導通検査機
JP2006011507A (ja) * 2004-06-22 2006-01-12 Nec Toppan Circuit Solutions Inc 基板埋め込み部品のテストポイント設定方式
JP2006344847A (ja) * 2005-06-10 2006-12-21 Murata Mfg Co Ltd 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法
JP2007035739A (ja) * 2005-07-25 2007-02-08 Murata Mfg Co Ltd 回路基板および回路基板製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877033A (en) 1997-03-10 1999-03-02 The Foxboro Company System for detection of unsoldered components
US6103978A (en) 1997-12-18 2000-08-15 Lucent Technologies Inc. Printed wiring board having inner test-layer for improved test probing
EP2265101B1 (en) * 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
MXPA02005829A (es) 2001-06-13 2004-12-13 Denso Corp Tablero de cableados impresos con dispositivo electrico incrustado y metodo para la manufactura de tablero de cableados impresos con dispositivo electrico incrustado.
JP2003188340A (ja) 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2005294674A (ja) 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 多層基板、半導体パッケージおよびモジュールの製造方法
JP2006156482A (ja) 2004-11-25 2006-06-15 Sony Corp 回路モジュール体及びその製造方法
US7345366B2 (en) 2005-05-18 2008-03-18 Industrial Technology Research Institute Apparatus and method for testing component built in circuit board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01268191A (ja) * 1988-04-20 1989-10-25 Fujitsu Ltd セラミック基板の配線ネット検査方法
JP2003086949A (ja) * 2001-06-13 2003-03-20 Denso Corp プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2005017263A (ja) * 2003-06-06 2005-01-20 Soyo Denshi Kk 導通検査機
JP2006011507A (ja) * 2004-06-22 2006-01-12 Nec Toppan Circuit Solutions Inc 基板埋め込み部品のテストポイント設定方式
JP2006344847A (ja) * 2005-06-10 2006-12-21 Murata Mfg Co Ltd 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法
JP2007035739A (ja) * 2005-07-25 2007-02-08 Murata Mfg Co Ltd 回路基板および回路基板製造方法

Also Published As

Publication number Publication date
JP2007305674A (ja) 2007-11-22
CN100589679C (zh) 2010-02-10
US20070263369A1 (en) 2007-11-15
CN101072467A (zh) 2007-11-14
DE102007021064A1 (de) 2007-11-15
US7889510B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
JP4697037B2 (ja) 部品内蔵基板及びその配線不良検査方法
US6667443B2 (en) Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
US20090290318A1 (en) Printed wiring board and method for manufacturing the same
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
JP2004153084A (ja) 多層配線基板の製造方法及び多層配線基板
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2006073763A (ja) 多層基板の製造方法
JP2014107552A (ja) 多層回路基板及びその製作方法
JP2003332749A (ja) 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2003304072A (ja) 多層配線基板及びその製造方法
JP2007088058A (ja) 多層基板、及びその製造方法
TWI508635B (zh) 具有內埋電子元件的電路板及其製作方法
JP2006004988A (ja) 回路モジュールおよび回路モジュールの製造方法
TWI539870B (zh) Built-in components of the substrate
JP4848676B2 (ja) 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法
JP5201271B2 (ja) 回路基板及びその製造方法
JP2006093439A (ja) 多層基板及びその製造方法
JP2005123332A (ja) 回路基板及びその製造方法
JP6497486B2 (ja) 多層基板およびその製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP4821276B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP6316616B2 (ja) 部品内蔵型基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

R151 Written notification of patent or utility model registration

Ref document number: 4697037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees