CN101072467A - 元件嵌入式板装置和用于它的缺陷布线检测方法 - Google Patents

元件嵌入式板装置和用于它的缺陷布线检测方法 Download PDF

Info

Publication number
CN101072467A
CN101072467A CNA2007101028502A CN200710102850A CN101072467A CN 101072467 A CN101072467 A CN 101072467A CN A2007101028502 A CNA2007101028502 A CN A2007101028502A CN 200710102850 A CN200710102850 A CN 200710102850A CN 101072467 A CN101072467 A CN 101072467A
Authority
CN
China
Prior art keywords
component
internal wiring
wiring
link
wiring unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101028502A
Other languages
English (en)
Other versions
CN100589679C (zh
Inventor
竹内聪
神谷博辉
久保田克典
清水元规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN101072467A publication Critical patent/CN101072467A/zh
Application granted granted Critical
Publication of CN100589679C publication Critical patent/CN100589679C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种元件嵌入式板装置，具有：其中嵌入电子元件(4)的布线板(2)；导电的并位于布线板(2)的表面上的连接部件(6a、6b)；和内部布线单元(8)，它设置在布线板(2)中并将电子元件(4)的电极(4a)与连接部件(6a、6b)连接。该元件嵌入式板装置还设有用于检测内部布线单元(8)的缺陷布线的检查连接部件(6c、6d)和设置在布线板(2)中的检查布线单元(16)，该检查布线单元(16)将检查连接部件(6c、6d)与电极(4a)和内部布线单元(8)的预定部分之一电连接。检查连接部件(6c、6d)是导电的，并设置在布线板(2)的表面上。

Description

元件嵌入式板装置和用于它的缺陷布线检测方法
技术领域
本发明涉及一种元件嵌入式板装置及其缺陷检测方法。
背景技术
一般情况下，如在JP-2003-086949A中公开的，提供一种由热塑性树脂膜构成的印刷电路板。将这些热塑性树脂膜层叠并在高温下共同地压制，从而构成印刷电路板。在这种情况下，如图9所示，片式电阻(chip resistance)102嵌入板101中。片式电阻102的电极102a和设置在板101表面上的布线103通过内部布线104和通路105彼此电连接。
通过测量包括片式电阻102的整个内部布线的电阻值来对片式电阻102的电连接进行检测。在片式电阻102的电阻值很大的情况下，片式电阻102的电阻值相对于该电阻值的增加将是相当大，其中该电阻值的增加是由于与片式电阻102连接的内部布线104和/或通路105的缺陷而引起的。即，由于内部布线104和/或通路105的缺陷而导致该电阻值的增加被片式电阻102的电阻值掩盖。因此，难以检测内部布线104和通路105的缺陷。
发明内容
鉴于上述缺点，本发明的目的是提供一种元件嵌入式板装置及其缺陷布线检测方法，其中可以检测用于连接嵌入的电子元件与设置在板表面上的连接部分的内部布线单元的缺陷布线。
根据本发明的一个方案，元件嵌入式板装置设有其中嵌入电子元件的布线板、导电的并且设置在布线板表面上的连接部件、设置在布线板中并将电子元件的电极与该连接部件电连接的内部布线单元、用于检查内部布线单元的缺陷布线的检查连接部件、和设置在布线板中并且将检查连接部件与电极和内部布线单元的预定部分中的一个电连接的检查布线单元。该检查连接部件是导电的，并且设置在布线板的表面。
在内部布线单元中发生缺陷布线的情况下，整个内部布线单元和检测布线单元的电阻值将增加。由于检查布线单元将检查连接部件与电极和内部布线单元的预定部分之一电连接，因此这个电阻值(不包括电子元件的电阻值)将相对较小。因此，通过测量连接部件和检查连接部件之间的电阻值，可以检测内部布线单元的缺陷布线。
根据本发明的另一方案，用于元件嵌入式板装置的缺陷布线检测方法包括以下步骤：检测连接部件和检查连接部件之间的电阻值，并且在检测到的电阻值的基础上确定在内部布线单元上是否发生了缺陷布线。在电阻值不同于正常值的情况下，确定在内部布线单元中发生了缺陷布线。
这样，可以基本上确定元件嵌入式板的内部布线单元的缺陷布线。
附图说明
本发明的上述和其他目的、特征和优点将从下面参照附图的详细说明中更明显看出，在附图中：
图1是示出根据本发明第一实施例的多层布线板的纵向部分剖面图；
图2是示出根据第一实施例的车辆用的安装板的透视图；
图3是示出根据第一实施例的多层布线板的拆开的部分剖面图；
图4A-4E是分别示出根据第一实施例的基础材料的制造工艺的部分剖向图；
图5是示出根据第一实施例的热塑性树脂的处理温度和其弹性系数之间的关系的曲线图；
图6是示出根据本发明第二实施例的多层布线板的纵向部分剖面图；
图7是示出根据本发明第三实施例的多层布线板的纵向部分剖面图；
图8是示出根据本发明第四实施例的多层布线板的纵向部分剖面图；以及
图9是示出根据现有技术的多层布线板的纵向部分剖面图。
具体实施方式
下面参照附图介绍示意实施例。
第一实施例
现在将参照图1-5介绍根据本发明第一实施例的元件嵌入式板装置。元件嵌入式板装置例如可适当地用作车辆安装式板1。
如图2所示，车辆安装式板1可设有多层布线板2。各种电子元件3安装在多层布线板2的元件安装表面上，并经由多层布线板2的元件安装表面和设置在多层布线板2中的布线单元(未示出)彼此连接，从而构成预定电子电路。
在这种情况下，电子元件4如片式电阻(例如片式无源元件)等可以嵌入在多层布线板2中，并通过布线单元与其他电子元件连接，从而用作构成电子电路的一部分的电阻。
参照图1(其中未示出电子元件3)，多层布线板2具有多个绝缘层5(例如，总共有8个，如图1所示)和多个导电图形6，每个绝缘层5可由热塑性树脂构成并在叠置方向上叠置，每个导电图形6例如可以由铜箔制成。导电图形6分别设置在叠置方向上相邻的绝缘层5之间，并安装到在叠置方向的最外侧(例如最上侧和最下侧)的绝缘层5的外表面上。
具体地说，例如，导电图形6(即，对应于连接部件的焊接区6a)和导电图形6(即，对应于检查连接部件的用于检查的焊接区6d)可设置在图1中的最上侧的绝缘层5的外表面上。导电图形6(即，对应于连接部件的焊接区6b)和导电图形6(即，对应于检查连接部件的用于检查的焊接区6c)可设置在图1中的最下侧的绝缘层5的外表面上。即，在这种情况下，检测焊接区6c和焊接区6b位于多层布线板2的与检测焊接区6d和焊接区6a相反的一侧上。
此外，多层布线板2中具有多个通路7，所述多个通路7分别设置在绝缘层5中的预定位置上。在这种情况下，相邻导电图形6(在叠置方向)通过通路7彼此连接。
被嵌入在多层布线板2中的片式电阻4设有电极4a。电极4a与通路7连接，所述通路7分别设置在与其中设置了片式电阻4的绝缘层5相邻的(例如，从图1中的上侧定义的第三层和第六层的)绝缘层5中。在这种情况下，多层布线板2设有内部布线单元8，每个内部布线单元8由交替层叠的导电图形6和通路7构成。片式电阻4的厚度可以设置为例如是绝缘层5的厚度的两倍。
下面将参照图3-5介绍多层布线板2的制造方法。
首先，进行基础材料的制造工艺，从而制造用于构成绝缘层5的基础材料部件9。具体地说，将导电图形6形成在由结晶转变型热塑性树脂构成的膜10上，从而构成绝缘层5，并且在膜10的预定位置处形成用于构成通路7的多个通孔11。而且，在通孔11中分别填充多个导电膏12。这样，就提供了基础材料部件9。
膜10可以由树脂材料(商品名为PAL-CLAD)构成，该树脂材料例如由35-65％(重量)的聚醚醚酮(PEEK)和35-65％(重量)的聚醚酰亚胺(PEI)构成。膜10可以具有基本上等于25-75微米的厚度，且其形状对应于多层布线板2的尺寸。
参见示出加压温度条件的图5，膜10的树脂材料基本上在预定温度时(例如200℃)将软化，并且在低于或高于预定温度的温度时将硬化。另一方面，当温度从高温变为低温时，该树脂材料即使在该基本上预定温度(例如200℃)也将保持硬化。该树脂材料将在更高的温度例如400℃时溶解。
图4A-4E示出制造基础材料部件9的工序步骤。首先，如图4A所示，将导电箔13，例如铜箔粘接到膜10的表面(例如上表面)上。然后，如图4B所示，通过刻蚀(构图)设置在膜10上的铜箔13，形成导电图形6。
在形成导电图形6之后，将由聚萘二甲酸乙二醇酯(PEN)等制成的保护膜14粘接到膜10的背面(例如下表面)上，如图4B所示。保护膜14位于膜10的与导电图形6相反的一侧上。
然后，如图4C所示，通过从保护膜14一侧施加CO2激光等，分别在膜10的预定部分形成各到达底部的通孔11。在这种情况下，导电图形6分别构成通孔11的底部。可以调整CO2激光的输出和辐射时间，以便不穿通导电图形6。
之后，如图4D所示，将导电膏12分别填充到通孔11中。即，用导电膏12掩埋通孔11。导电膏12可由金属(例如铜、银、锡)颗粒构成，其中添加并混有粘接剂树脂或有机溶剂。导电膏12可以通过使用了金属掩模等的丝网印刷而印刷-填充到通孔11中。填充导电膏12之后，从膜10剥离保护膜14，如图4E所示。这样，完成了基础材料部件9的制造。
如上所述，提供多个基础材料部件9来构成绝缘层5。在这种情况下，与其中容纳片式电阻4的(例如，参见图3的第四层和第五层的)基础材料部件9相邻的(例如，参照图3的第三层和第六层的)基础材料部件9也设有通孔11，这些通孔11用导电膏12填充并分别设置成对应片式电阻4的电极4a。
而且，在其中容纳片式电阻4的(如图1和3所示，第四层和第五层的)基础材料部件9的制造工艺中，具有对应片式电阻4的形状的预定形状(例如基本上矩形形状)的孔15分别形成在这些基础材料部件9的膜10中。在这种情况下，图1和3中所示的第四层和第五层的这些基础材料部件9不设有导电图形6和用导电膏12填充的通孔11。
然后，参照图3，进行叠置工艺，从第一层到第四层(如前面参照图4A-4E所述形成的)叠置基础材料部件9，使得安装导电图形6的(这些基础材料部件9中的每一个的)表面面向第一预定方向，例如面向图3中的上侧。
而且，在叠置工艺中，叠置从第五层到第八层的基础材料部件9(与从第一层到第四层的基础材料部件类似地形成的)，使得安装导电图形6的(这些基础材料部件9中的每一个的)表面面向与第一预定方向相反的第二预定方向，例如面向图3中的下侧。
如图3所示，片式电阻4被容纳在第四和第五层的两个基础材料部件9的孔15中，使得片式电阻4被夹在第三层基础材料部件9和第六层基础材料部件9之间。而且，在这种情况下，片式电阻4设置成使得片式电阻4的电极表面分别作为其正面和背面(例如图3中的上侧的表面和下侧的表面)设置。片式电阻4的电极4a设有可扩散连接到导电膏12上的金属(例如，金属、铜、锡等)涂层。
在本实施例中，在图1和3中限定(计数)了从第一层到第八层的这些层。
接着，进行多层布线板2的制造方法的热压工艺，从而共同地热压已经叠置好的(例如总共具有8层的)基础材料部件9。在这个热压工艺中，将基础材料部件9设置在真空压力加压机构(未示出)等中，以便在例如从200℃到350℃的实质温度范围内加热基础材料部件9的状态下，在从0.1Mpa到10Mpa的实质压力范围下，在叠置方向(例如图3中的上下方向)对其施加压力。
如上所述，参照图5，膜10(其构成基础材料部件9)的弹性系数将随着温度而改变。因此，在热压工艺中，用使膜10由于加热而暂时变软的方式给膜10加压，从而使膜10熔化并彼此连接。之后，使膜10结晶(硬化)，从而彼此成一体。
这样，根据上述工艺，提供导电图形6，其分别设置在相邻绝缘层5之间并安装到最外侧绝缘层的外表面上。而且，通孔11中的导电膏12硬化，从而形成通路7，如图1所示。同时，在片式电阻4的电极4a与与容纳片式电阻4的绝缘层相邻的(例如第三层和第六层的)绝缘层5的导电图形6相连的状态下，将片式电阻4嵌入绝缘层5中。这样，构成多层布线板2。
此时，片式电阻4的电极4a的金属涂层和通孔11中的导电膏12相互扩散，以便在片式电阻4的电极4a的正面和背面形成合金层，从而可以进行片式电阻4和导电膏12之间的电连接，并且可以提供其间基本上机械的连接。
而且，根据本实施例，孔15形成在基础材料部件9中以容纳片式电阻4，以便限制多层布线板2等的变形。当在热压工艺中片式电阻4将基础材料部件9的材料(例如热塑性树脂)推到一边时，将产生该变形。
根据本实施例，安装到多层布线板2的最外侧(例如第一层和第八层)的绝缘层5的外表面上的导电图形6(焊接区6a-6d)通过设置在多层布线板2中的内部布线单元8和内部布线单元16(检测布线单元16)与片式电阻4的电极4a连接。
在这种情况下，内部布线单元8和16各由设置在多层布线板2中的通路7和导电图形6构成，这些导电图形6彼此电连接。可以提供两个内部布线单元8，以便分别将区域6a、6b与片式电阻4的电极4a电连接。可提供两个内部布线单元16，以便分别将检测区域6c、6d与片式电阻4的电极4a电连接。
参照图1，片式电阻4分别经由这两个内部布线单元8而连接在区域6a(例如，位于图1的右上侧)和区域6b(例如位于图1的左下侧)之间。
然而，由于内部布线单元8由叠置并连接的导电图形6和通路7构成，因此在其间连接不充分的情况下由于缺陷布线而导致内部布线单元8的电阻值可能变得大于正常值。
在内部布线单元8发生缺陷布线的情况下，由于车辆安装式板1安装在车辆上，因此由于热和/或振动的影响而使缺陷布线蔓延。这样，当内部布线单元8的电阻值变得过大时，将妨碍电子电路的正常操作。
在这种情况下，例如通过测量设置在第一层绝缘层5的外表面上的区域6a(或6b)和设置在第三层绝缘层5的表面上的导电图形6之间的电阻值，可以检测内部布线单元8的电阻值的增加。
然而，在位于区域6a和6b之间的片式电阻4的电阻值很大的情况下(例如电阻值等于1MΩ)，电阻值的增加将被掩盖在片式电阻4的电阻值的可容许范围内，从而难以检测到内部布线单元8的电阻值的增加。
具体地说，当片式电阻4的电阻值大致等于1MΩ时，片式电阻4的电阻值将具有1MΩ±50MΩ的实质可容许范围。当在内部布线单元8上发生缺陷布线从而使电阻值变得基本上等于3MΩ时，电阻值的增加将被掩盖在片式电阻4的可容许范围内。这样，难以检测到电阻值的增加。
根据本实施例，用于检查的检查区域6c、6d(检查连接部件)由位于多层布线板2的外表面上的导电图形6构成。检查区域6d和区域6a(例如，设置在图1中的多层布线板2的上表面)设置在多层布线板2的与检查区域6b和区域6c(例如，位于图1中的多层布线板2的下表面上)相反的一侧上。
而且，检测区域6c和6d经由检测布线单元16(内部布线单元)与片式电阻4的电极4a连接。检测布线单元16由设置在多层布线板2中并交替叠置的通路7和导电图形6构成。
在这种情况下，检测区域6c、6d通过线性地设置的通路7与电极4a电连接。即，检测布线单元16在检测区域6c、6d和电极4a之间基本上线性地延伸。检测区域6c、6d可位于多层布线板2的外表面上，使得检测区域6c、6d在垂直于电极4a的表面的方向上与片式电阻4的电极4a电连接。
在这种情况下，检测布线单元16具有与内部布线单元8类似的结构。这样，当内部布线单元8以如上所述方式制造时，可以同时制造检测布线单元16。因此，不需要用于制造检测布线单元16的特定装置或工艺。
这样，通过测量区域6a和检测区域6c(其设置在与区域6a相反的多层布线板2的外表面上)之间的电阻值，可以检测连接区域6a和片式电阻4的一个电极4a的内部布线单元8的缺陷布线。
在这种情况下，区域6a和检测区域6c通过片式电阻4的一个电极4a彼此连接，从而将要检测的电阻值(不包括片式电阻4的电阻值)是内部布线单元8的电阻值和检测布线单元16的电阻值的总和。在这种情况下，由于通路7线性地连接以构成检测布线单元16，因此可以认为检测布线单元16的电阻值极小，并且发生缺陷布线的可能性极低。因此，区域6a和检测区域6c之间的电阻值可以被认为是连接区域6a和电极4a的内部布线单元8的电阻值。
例如，在区域6a和检测区域6c之间的电阻值一般等于100mΩ(正常值)的情况下，可以确定当区域6a和检测区域6c之间的电阻值的测量值大于或等于预定值(例如，3Ω，这是正常值的30倍)时，在内部布线单元8中发生缺陷布线。这样，当已经确定在内部布线单元8中发生缺陷布线时，例如可以丢弃作为检测物体的多层布线板2。
类似地，通过测量区域6b和检测区域6d之间的电阻值，可以检测连接区域6b和另一电极4a的内部布线单元8(在多层布线板2的另一侧)的缺陷布线。
这样，当如上所述已经确定在内部布线单元8中未发生缺陷布线时，例如通过丝网印刷将焊料膏施加于多层布线板2的元件安装表面的预定部分，然后将电子元件3安装到该预定部分。在这种情况下，可以通过加热由于焊料回流而将电子元件3安装到多层布线板2上。这样，可以制造设有包括片式电阻4的预定电子电路的车辆安装式板1。
根据本实施例，嵌入到多层布线板2中的片式电阻4的电极4a通过各自由导电图形6和通路7构成的内部布线单元8分别与设置在多层布线板2的外表面上的区域6a和6b连接。在这种情况下，检测区域6c和6d设置在与区域6a和6d相反的一侧的多层布线板2的外表面上，并且检测区域6c和6d通过检测布线单元16分别与片式电阻4的电极4a连接。因此，分别通过测量区域6a和6c之间的电阻值以及区域6b和6d之间的电阻值，可以检测内部布线单元8的缺陷布线。
而且，由于在制造基础材料部件9时，除了内部布线单元8之外还同时形成检测布线单元16，因此在不需要大量增加成本的情况下很容易进行制造工艺。
第二实施例
在上述第一实施例中，通过测量分别设置在多层布线板2的两个相对侧上的区域6a和检测区域6c之间的电阻值，检测了连接区域6a和片式电阻4的一个电极4a的内部布线单元8的缺陷布线。类似地，通过测量分别设置在多层布线板2的两个相对侧上的区域6b和检测区域6d之间的电阻值，检测了连接区域6b和片式电阻4的另一电极4a的内部布线单元8中的缺陷布线。
根据本发明的第二实施例，参照图6，检测区域6c和区域6a设置在多层布线板2的相同外表面上。另一方面，检测区域6d和区域6b设置在多层布线板2的同一外表面上，该同一外表面位于与设置检测区域6c和区域6a的一侧相反的一侧上。
在这种情况下，用于检测连接区域6a和一个电极4a的内部布线单元8中的缺陷布线的检测布线单元16将检测区域6c与这个内部布线单元8的导电图形6(其接触安装到该一个电极4a上的通路7，并且为了与其它导电图形6区别而用6e表示)连接起来。即，根据第二实施例，检测布线单元16与内部布线单元8的预定部分连接。
因此，通过测量区域6a和检测区域6c之间的电阻值，可以检测这个内部布线单元8的缺陷布线。
类似地，用于检测连接区域6b和片式电阻4的另一电极4a的内部布线单元8中的缺陷布线的检测布线单元16将检测区域6d与这个内部布线单元8的导电图形6(其接触安装到该另一电极4a上的通路7，并且为了与其它导电图形6区别而用6f表示)连接起来。这样，通过测量区域6b和检测区域6d之间的电阻值，可以检测这个内部布线单元8的缺陷布线。
第三实施例
根据本发明的第三实施例，参照图7，检测区域6d和6a设置在多层布线板2的同一外表面上。另一方面，检测区域6c和6b设置在多层布线板2的同一外表面上，该同一外表面位于与设置检测区域6d和区域6a的一侧相反的一侧上。
在这种情况下，用于检测连接区域6a和一个电极4a的内部布线单元8中的缺陷布线的检测布线单元16将检测区域6c与这个内部布线单元8的导电图形6e(其接触安装到该一个电极4a上的通路7)连接起来。这样，通过测量区域6a和检测区域6c之间的电阻值，可以检测这个内部布线单元8的缺陷布线。
类似地，用于检测连接区域6b和片式电阻4的另一电极4a的内部布线单元8中的缺陷布线的检测布线单元16将检测区域6d与这个内部布线单元8的导电图形6f(其接触安装到该另一电极4a上的通路7)连接起来。这样，通过测量区域6b和检测区域6d之间的电阻值，可以检测这个内部布线单元8的缺陷布线。
第四实施例
根据本发明的第四实施例，参照图8，区域6a和6b设置在多层布线板2的同一表面上。检测区域6c和6d设置在多层布线板2的同一表面上，该同一表面位于与设置区域6a和6b的一侧相反的一侧上。
在这种情况下，区域6a和6b通过内部布线单元8分别与片式电阻4的一个电极4a和另一电极4a连接，从而可以构成包括片式电阻4的电子电路。根据本实施例，分别通过这两个检测布线单元16，检测区域6d与一个电极4a连接，而检测区域6c与另一电极4a连接。
这样，通过分别测量区域6a和检测区域6d之间的电阻值以及区域6b和检测区域6c之间的电阻值，可以检测内部布线单元8的缺陷布线。
其它实施例
例如，在上述实施例中，将片式电阻4作为嵌入多层布线板2的电子元件的例子。然而，本发明还可以适当地用于其中其它电子元件(例如，传感器等)嵌入多层布线板2中的板。
而且，在上述实施例中，绝缘层5(基础材料部件9的膜10)由结晶转变型热塑性树脂如聚醚醚酮(PEEK)和聚醚酰亚胺(PEI)的混合物构成。然而，绝缘层5还可以由聚醚醚酮(PEEK)、或聚醚酰亚胺(PEI)、或聚醚醚酮(PEEK)和填料的混合物、或聚醚酰亚胺(PEI)和填料的混合物、或液晶聚合物等构成。

Claims (10)

1、一种元件嵌入式板装置，包括：
其中嵌入电子元件(4)的布线板(2)；
连接部件(6a、6b)，其是导电的并设置在该布线板(2)的表面上；以及
内部布线单元(8)，其设置在该布线板(2)中并将该电子元件(4)的电极(4a)与该连接部件(6a、6b)电连接，
其特征在于：
用于检查所述内部布线单元(8)的缺陷布线的检查连接部件(6c、6d)，该检查连接部件(6c、6d)是导电的，并设置在所述布线板(2)的表面上；和
检查布线单元(16)，其设置在所述布线板(2)中，并且将所述检查连接部件(6c、6d)与该电极(4a)和所述内部布线单元(8)的预定部分中的一个电连接。
2、根据权利要求1所述的元件嵌入式板装置，其中
所述检查布线单元(16)在所述检查连接部件(6c、6d)与所述电极(4a)和所述内部布线单元(8)的所述预定部分中的所述一个之间基本上线性地延伸。
3、根据权利要求2所述的元件嵌入式板装置，其中
所述检查布线单元(16)包括设置在所述布线板(2)中并基本上线性排列的多个通路(7)。
4、根据权利要求1-3中任一项所述的元件嵌入式板装置，其中：
所述电子元件是片式无源元件(4)；
设置所述检查连接部件(6c、6d)的所述布线板(2)的所述表面位于与设置所述连接部件(6a、6b)的一侧相反的一侧上；并且
所述内部布线单元(8)和所述检查布线单元(16)分别与所述片式无源元件(4)的所述电极(4a)的两个相对表面连接。
5、根据权利要求1-3中任一项所述的元件嵌入式板装置，其中
所述布线板(2)包括多个绝缘层(5)，每个绝缘层(5)由热塑性树脂制成，所述绝缘层(5)叠置在一起并在高温和高压下被共同地压制，从而构成所述布线板(2)。
6、根据权利要求1-3中任一项所述的元件嵌入式板装置，其中
所述检查布线单元(16)和所述内部布线单元(8)与所述电子元件(4)的同一电极(4a)接触。
7、根据权利要求1-3中任一项所述的元件嵌入式板装置，其中
所述内部布线单元(8)和所述检查布线单元(16)中的每一个都由交替叠置的多个导电图形(6)和多个通路(7)构成。
8、根据权利要求1-3中任一项所述的元件嵌入式板装置，其中
所述连接部件(6a、6b)和所述检查连接部件(6c、6d)中的每一个都由导电图形(6)构成。
9、一种用于根据权利要求1-8中任一项所述的元件嵌入式板装置的缺陷布线检测方法，该缺陷布线检测方法包括：
检测所述连接部件(6a、6b)和所述检查连接部件(6c、6d)之间的电阻值；并且
在检测到的该电阻值基础上，确定在所述内部布线单元(8)中是否存在缺陷布线，其中：
在该电阻值不同于正常值的情况下，确定在所述内部布线单元(8)中存在缺陷布线。
10、根据权利要求9所述的缺陷布线检测方法，其中：
在该电阻值大于预定值的情况下，确定在所述内部布线单元(8)中存在缺陷布线。
CN200710102850A 2006-05-09 2007-05-09 元件嵌入式板装置和用于它的缺陷布线检测方法 Expired - Fee Related CN100589679C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006130455A JP4697037B2 (ja) 2006-05-09 2006-05-09 部品内蔵基板及びその配線不良検査方法
JP130455/2006 2006-05-09

Publications (2)

Publication Number Publication Date
CN101072467A true CN101072467A (zh) 2007-11-14
CN100589679C CN100589679C (zh) 2010-02-10

Family

ID=38580279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710102850A Expired - Fee Related CN100589679C (zh) 2006-05-09 2007-05-09 元件嵌入式板装置和用于它的缺陷布线检测方法

Country Status (4)

Country Link
US (1) US7889510B2 (zh)
JP (1) JP4697037B2 (zh)
CN (1) CN100589679C (zh)
DE (1) DE102007021064A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102215637A (zh) * 2010-04-02 2011-10-12 株式会社电装 嵌有半导体芯片的布线基片的制造方法
CN102256450A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 埋入式无源器件的电路板及其制造方法
CN105050318A (zh) * 2015-07-06 2015-11-11 南京本川电子有限公司 具有埋阻测试区的pcb板结构及其测试方法
CN109444630A (zh) * 2018-11-05 2019-03-08 西安智多晶微电子有限公司 Fpga布线单元测试结构及方法
CN113281635A (zh) * 2021-05-31 2021-08-20 乐健科技（珠海）有限公司 用于评价嵌埋结构可靠性的测试电路板及电路板测试方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5150246B2 (ja) * 2007-12-28 2013-02-20 株式会社フジクラ 多層プリント配線板及びその製造方法
JP5079592B2 (ja) * 2008-05-13 2012-11-21 日置電機株式会社 データ生成装置およびデータ生成方法
JP4924955B2 (ja) * 2009-01-30 2012-04-25 Ｔｄｋ株式会社 電子部品内蔵基板、その製造方法、及びその検査方法
KR101077434B1 (ko) 2009-08-12 2011-10-26 삼성전기주식회사 기판의 테스트방법
JP5321833B2 (ja) * 2009-09-28 2013-10-23 株式会社村田製作所 部品内蔵基板の製造方法
KR101084252B1 (ko) * 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5077448B2 (ja) 2010-04-02 2012-11-21 株式会社デンソー 半導体チップ内蔵配線基板及びその製造方法
JP2011249745A (ja) * 2010-04-28 2011-12-08 Denso Corp 多層基板
JP5333634B2 (ja) * 2010-04-28 2013-11-06 株式会社デンソー 多層基板の製造方法
KR101085752B1 (ko) 2010-05-10 2011-11-21 삼성전기주식회사 회로 기판 및 상기 회로 기판에 장착된 성분의 테스트 방법
JP4823375B1 (ja) * 2010-05-28 2011-11-24 株式会社東芝 電子機器
EP2592915B1 (en) * 2010-07-06 2022-01-26 Fujikura, Ltd. Manufacturing method for laminated wiring board
GB2497478B (en) 2010-10-08 2015-01-28 Murata Manufacturing Co Substrate with built-in component, and method the same
JP5610064B2 (ja) 2011-04-01 2014-10-22 株式会社村田製作所 部品内蔵樹脂基板およびその製造方法
JP5715009B2 (ja) * 2011-08-31 2015-05-07 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
CN104160459A (zh) * 2012-03-16 2014-11-19 兴亚株式会社 基板内置用芯片电阻器及其制造方法
WO2014069107A1 (ja) * 2012-10-31 2014-05-08 株式会社村田製作所 部品内蔵基板および通信端末装置
KR20150003505A (ko) * 2013-07-01 2015-01-09 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
CN105981484B (zh) * 2014-04-10 2018-11-09 株式会社村田制作所 元器件内置多层基板
TWI620475B (zh) * 2015-01-12 2018-04-01 南亞電路板股份有限公司 印刷電路板及其製作方法
JP2017028024A (ja) * 2015-07-17 2017-02-02 富士通株式会社 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
JP2017103366A (ja) 2015-12-02 2017-06-08 株式会社デンソー 電子部品モジュールおよびその製造方法
US10462901B1 (en) 2018-07-26 2019-10-29 International Business Machines Corporation Implementing embedded wire repair for PCB constructs
KR102215844B1 (ko) * 2019-06-27 2021-02-16 김지언 적층기술을 이용한 금속 부품의 절연여부 및 센서 저항의 참값을 판단방법
WO2021146894A1 (zh) * 2020-01-21 2021-07-29 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
WO2023272641A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 一种转接板及其制作方法、电路板组件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01268191A (ja) * 1988-04-20 1989-10-25 Fujitsu Ltd セラミック基板の配線ネット検査方法
US5877033A (en) * 1997-03-10 1999-03-02 The Foxboro Company System for detection of unsoldered components
US6103978A (en) * 1997-12-18 2000-08-15 Lucent Technologies Inc. Printed wiring board having inner test-layer for improved test probing
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
MXPA02005829A (es) * 2001-06-13 2004-12-13 Denso Corp Tablero de cableados impresos con dispositivo electrico incrustado y metodo para la manufactura de tablero de cableados impresos con dispositivo electrico incrustado.
JP3867593B2 (ja) * 2001-06-13 2007-01-10 株式会社デンソー プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2003188340A (ja) 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2005017263A (ja) * 2003-06-06 2005-01-20 Soyo Denshi Kk 導通検査機
JP2005294674A (ja) 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 多層基板、半導体パッケージおよびモジュールの製造方法
JP2006011507A (ja) * 2004-06-22 2006-01-12 Nec Toppan Circuit Solutions Inc 基板埋め込み部品のテストポイント設定方式
JP2006156482A (ja) 2004-11-25 2006-06-15 Sony Corp 回路モジュール体及びその製造方法
US7345366B2 (en) * 2005-05-18 2008-03-18 Industrial Technology Research Institute Apparatus and method for testing component built in circuit board
JP4848676B2 (ja) * 2005-06-10 2011-12-28 株式会社村田製作所 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法
JP4839713B2 (ja) * 2005-07-25 2011-12-21 株式会社村田製作所 回路基板および回路基板製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102215637A (zh) * 2010-04-02 2011-10-12 株式会社电装 嵌有半导体芯片的布线基片的制造方法
CN102256450A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 埋入式无源器件的电路板及其制造方法
CN105050318A (zh) * 2015-07-06 2015-11-11 南京本川电子有限公司 具有埋阻测试区的pcb板结构及其测试方法
CN105050318B (zh) * 2015-07-06 2017-11-28 江苏本川智能电路科技股份有限公司 具有埋阻测试区的pcb板结构及其测试方法
CN109444630A (zh) * 2018-11-05 2019-03-08 西安智多晶微电子有限公司 Fpga布线单元测试结构及方法
CN109444630B (zh) * 2018-11-05 2020-12-01 西安智多晶微电子有限公司 Fpga布线单元测试结构及方法
CN113281635A (zh) * 2021-05-31 2021-08-20 乐健科技（珠海）有限公司 用于评价嵌埋结构可靠性的测试电路板及电路板测试方法

Also Published As

Publication number Publication date
DE102007021064A1 (de) 2007-11-15
US20070263369A1 (en) 2007-11-15
CN100589679C (zh) 2010-02-10
JP2007305674A (ja) 2007-11-22
JP4697037B2 (ja) 2011-06-08
US7889510B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
CN100589679C (zh) 元件嵌入式板装置和用于它的缺陷布线检测方法
EP2467004B1 (en) Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
CN100466242C (zh) 电子回路装置
CN103906372A (zh) 具有内埋元件的电路板及其制作方法
KR970014494A (ko) 다층회로기판 및 그 제조방법
CN105027691A (zh) 印刷电路板及其制造方法
JP2004153084A (ja) 多層配線基板の製造方法及び多層配線基板
CN103906371A (zh) 具有内埋元件的电路板及其制作方法
CN105101607B (zh) 可感光开孔的电路板及多层电路板
JP2010118589A5 (ja) 電子部品内蔵配線基板の製造方法、電子部品内蔵配線基板及び半導体装置
CN102612266B (zh) 电路板的制作方法
WO2010002252A1 (en) Method of providing conductive structures in a multi-foil system and multifoil system comprising same
CN104254202B (zh) 具有内埋电子元件的电路板及其制作方法
JP4848676B2 (ja) 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法
CN210157483U (zh) 多层基板
TW201809617A (zh) 熱流測定裝置的製造方法
US20080164562A1 (en) Substrate with embedded passive element and methods for manufacturing the same
WO2017204034A1 (ja) 熱流測定装置
CN107484359A (zh) 印制电路板中内埋应变计的制备方法
US20080186045A1 (en) Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate
CN102300406B (zh) 埋入式电路板及其制作方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
CN104244563A (zh) 电路板结构及其制作方法
CN202262069U (zh) 埋入式电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100210

Termination date: 20200509