CN109444630A - Fpga布线单元测试结构及方法 - Google Patents

Fpga布线单元测试结构及方法 Download PDF

Info

Publication number
CN109444630A
CN109444630A CN201811307925.5A CN201811307925A CN109444630A CN 109444630 A CN109444630 A CN 109444630A CN 201811307925 A CN201811307925 A CN 201811307925A CN 109444630 A CN109444630 A CN 109444630A
Authority
CN
China
Prior art keywords
routing
interface module
fpga
test
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811307925.5A
Other languages
English (en)
Other versions
CN109444630B (zh
Inventor
褚惠芬
孙浩涛
贾红
程显志
陈维新
韦嶔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Original Assignee
XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc filed Critical XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Priority to CN201811307925.5A priority Critical patent/CN109444630B/zh
Publication of CN109444630A publication Critical patent/CN109444630A/zh
Application granted granted Critical
Publication of CN109444630B publication Critical patent/CN109444630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及一种FPGA布线单元测试结构，包括：多个布线接口模块，所述多个布线接口模块依次串联连接；其中，所述布线接口模块包括布线单元、布线接口模块测试电路；所述布线接口模块测试电路的输出端连接所述布线单元的输入端，用于对所述布线单元的连接线进行测试。本发明通过布线接口模块内的布线接口模块测试电路，可以布线接口模块的布线资源进行测试，增加了FPGA量产测试的覆盖率。

Description

FPGA布线单元测试结构及方法
技术领域
本发明属于芯片测试领域，具体涉及一种FPGA布线单元测试结构及方法。
背景技术
FPGA(Field－Programmable Gate Array，即现场可编程门阵列)，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA布线接口模块作为布线单元与存储模块、运算模块以及IO接口传递信号的桥梁，发挥非常重要的作用，因此布线接口模块连接线连通性测试也显得尤为必要。
目前，布线接口模块与逻辑单元的布线单元基本一致，但是布线接口模块布线单元经过存储模块、运算模块以及输入输出接口后没有回到布线接口模块的布线单元中，如果只例化存储模块、运算模块以及输入输出接口，很难覆盖所有的布线接口模块布线资源，不能测试布线接口单元内布线资源。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种FPGA布线单元测试结构及方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种FPGA布线单元测试结构，包括：多个布线接口模块，所述多个布线接口模块依次串联连接；其中，
所述布线接口模块包括布线单元、布线接口模块测试电路；
所述布线接口模块测试电路的输出端连接所述布线单元的输入端，用于对所述布线单元的连接线进行测试。
在本发明的一个实施例中，所述布线接口模块测试电路包括多个查找表；其中，所述多个查找表串行连接。
在本发明的一个实施例中，所述查找表烧制有固定逻辑算法。
在本发明的一个实施例中，还包括：输入接口和输出接口；其中，
所述输入接口连接第一个所述布线接口模块的输入端，用于输入测试信号；
所述输出接口连接最后一个所述布线接口模块的输出端，用于输出待测结果。
本发明的另一个实施例提供了一种FPGA布线单元测试方法，应用于上述的FPGA布线单元测试结构，包括：
通过所述输入接口输入测试信号；
通过所述输出接口获得输出信号；
根据所述测试信号和所述输出信号得到测试结果。
在本发明的一个实施例中，根据所述测试信号和所述输出信号得到测试结果，具体为：
判断所述测试信号和所述输出信号是否符合布线接口模块测试电路的逻辑；
若是，则说明所述FPGA布线单元测试结构连接线连通；
若否，则说明所述FPGA布线单元测试结构连接线有中断。
与现有技术相比，本发明的有益效果：
本发明通过布线接口模块内的布线接口模块测试电路，可以对布线接口模块的布线资源进行测试，增加了FPGA量产测试的覆盖率。
附图说明
图1为本发明提供的一种FPGA布线单元测试结构的布线接口模块连接示意图；
图2为本发明提供的一种FPGA布线单元测试结构的布线接口模块测试电路连接示意图；
图3为本发明提供的一种FPGA布线单元测试方法的流程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1和图2，图1为本发明提供的一种FPGA布线单元测试结构的布线接口模块连接示意图；图2为本发明提供的一种FPGA布线单元测试结构的布线接口模块测试电路连接示意图。FPGA布线接口模块在FPGA芯片中，是作为布线单元与存储模块、运算模块以及IO接口传递信号的桥梁。
一种FPGA布线单元测试结构，包括：多个布线接口模块，所述多个布线接口模块依次串联连接；其中，
所述布线接口模块包括布线单元、布线接口模块测试电路；
所述布线接口模块测试电路的输出端连接所述布线单元的输入端，用于对所述布线单元的连接线进行测试。
具体地，如图1所示，一种FPGA布线单元测试结构，包括m个布线接口模块，且m个布线接口模块依次串联连接。在这m个布线接口模块中，每个布线接口模块包括布线单元和布线接口模块测试电路，布线接口模块测试电路的输出端连接布线单元的输入端，用于对布线单元的连接线进行测试。其中，m为大于0的自然数。
进一步地，布线接口模块的输入端为布线接口模块测试电路的输入端；
布线接口模块的输出端为布线单元的输出端。
进一步地，FPGA布线单元测试结构，还包括：输入接口和输出接口；其中，
所述输入接口连接第一个所述布线接口模块的输入端，用于输入测试信号；
所述输出接口连接最后一个所述布线接口模块的输出端，用于输出待测结果。
具体地，测试时，例化各布线接口模块，约束布线单元位置，完成布线，串联起每个布线单元，使其覆盖所有布线单元的布线资源。
具体地，布线接口模块1的输入端为布线接口模块1上的布线接口模块测试电路的输入端，且该输入端连接输入接口，其中，输入接口用于测试FPGA布线单元测试结构时输入测试信号。
具体地，在布线接口模块n中，布线接口模块测试电路的输入端连接布线接口模块(n-1)上的布线单元的输出端；布线接口模块测试电路的输出端连接布线单元的输入端；布线单元的输出端连接布线接口模块(n+1)上的布线接口模块测试电路的输入端。其中，n为大于1，小于m-1的自然数。
具体地，布线接口模块m的输出端为布线接口模块m上的布线单元的输出端，且该输出端连接输出接口，其中，输出接口用于测试FPGA布线单元测试结构时获得输出信号。
进一步地，如图2所示，所述布线接口模块测试电路包括多个查找表；其中，所述多个查找表串行连接。
具体地，查找表(Look-Up-Table)简称为LUT，查找表本质上就是一个RAM。目前FPGA中多使用4输入的查找表，所以每一个查找表可以看成一个有4位地址线的16x1的RAM。优选地，本实施例使用的为4输入查找表，且本实施例提供的查找表烧制有固定逻辑，FPGA开发软件会自动计算固定逻辑的所有可能的结果，并把结果事先写入RAM，这样，每输入一个测试信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出。
具体地，本实施例提的查找表中，每个查找表分别对应A、B、C、D输入端。具体地，布线接口模块上的查找表烧制有固定逻辑算法，不可编程，测试信号进入查找表后，经过查找表的逻辑计算后，输出结果至该布线接口模块上的布线单元，该输出结果经过该布线单元的布线资源后输出至下一个布线接口模块，依次循环，形成一种串联结构。
具体地，在查找表的A、B、C、D输入端分别输入不同的信号，若查找表输出符合布线接口模块测试电路的逻辑，则说明布线接口模块连接线连通；反之，则说明布线接口模块连接线有中断。
本发明实施例还提供了一种FPGA布线单元测试方法，用于上述的FPGA布线单元测试结构，包括：
通过所述输入接口输入测试信号；
通过所述输出接口获得输出信号；
根据所述测试信号和所述输出信号得到测试结果。
具体地，通过输入接口输入测试电平，测试电平进入第一个布线接口模块，进入了布线接口模块测试电路。因为布线接口模块测试电路中的查找表烧至有固定逻辑，测试电平在布线接口模块测试电路中的查找表通过固定逻辑计算后输出，记录为TF[7∶0]，然后输入至下一个布线接口模块，依次测试，直至最后一个布线接口模块，将计算结果输出至输出端口，然后通过输出端口输出输出信号，
具体地，根据所述测试信号和所述输出信号得到测试结果，即通过输入信号的电平以及输出信号的电平就可以判断布线接口模块连接线是否连通，
若测试信号和输出信号符合布线接口模块测试电路的逻辑，则说明该FPGA布线单元测试结构连接线连通；反之，则说明该FPGA布线单元测试结构连接线有中断。
本发明通过布线接口模块内的布线接口模块测试电路，可以布线接口模块的布线资源进行测试，增加了FPGA量产测试的覆盖率。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (6)

1.一种FPGA布线单元测试结构，其特征在于，包括：多个布线接口模块，所述多个布线接口模块依次串联连接；其中，
所述布线接口模块包括布线单元、布线接口测试电路；
所述布线接口测试电路的输出端连接所述布线单元的输入端，用于对所述布线单元的连接线进行测试。
2.根据权利要求1所述的FPGA布线单元测试结构，其特征在于，所述布线接口测试电路包括多个查找表；其中，多个所述查找表串行连接。
3.根据权利要求2所述的FPGA布线单元测试结构，其特征在于，所述查找表烧制有固定逻辑算法。
4.根据权利要求1所述的FPGA布线单元测试结构，其特征在于，还包括：输入接口和输出接口；其中，
所述输入接口连接第一个所述布线接口模块的输入端，用于输入测试信号；
所述输出接口连接最后一个所述布线接口模块的输出端，用于输出待测结果。
5.一种FPGA布线单元测试方法，应用于如权利要求1所述的FPGA布线单元测试结构，其特征在于，包括：
通过所述输入接口输入测试信号；
通过所述输出接口获得输出信号；
根据所述测试信号和所述输出信号得到测试结果。
6.根据权利要求5所述的种FPGA布线单元测试方法，其特征在于，根据所述测试信号和所述输出信号得到测试结果，具体为：
判断所述测试信号和所述输出信号是否符合布线接口模块测试电路的逻辑；
若是，则说明所述FPGA布线单元测试结构连接线连通；
若否，则说明所述FPGA布线单元测试结构连接线有中断。
CN201811307925.5A 2018-11-05 2018-11-05 Fpga布线单元测试结构及方法 Active CN109444630B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811307925.5A CN109444630B (zh) 2018-11-05 2018-11-05 Fpga布线单元测试结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811307925.5A CN109444630B (zh) 2018-11-05 2018-11-05 Fpga布线单元测试结构及方法

Publications (2)

Publication Number Publication Date
CN109444630A true CN109444630A (zh) 2019-03-08
CN109444630B CN109444630B (zh) 2020-12-01

Family

ID=65550565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811307925.5A Active CN109444630B (zh) 2018-11-05 2018-11-05 Fpga布线单元测试结构及方法

Country Status (1)

Country Link
CN (1) CN109444630B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6578058B1 (en) * 1999-10-06 2003-06-10 Agilent Technologies, Inc. System and method for comparing values from target systems
US6668237B1 (en) * 2002-01-17 2003-12-23 Xilinx, Inc. Run-time reconfigurable testing of programmable logic devices
CN101072467A (zh) * 2006-05-09 2007-11-14 株式会社电装 元件嵌入式板装置和用于它的缺陷布线检测方法
CN101140596A (zh) * 2007-10-12 2008-03-12 成都华微电子系统有限公司 现场可编程门阵列查找表验证方法
CN101216522A (zh) * 2008-01-16 2008-07-09 中国电子科技集团公司第四十五研究所 基于fpga的印刷电路板快速抽取图像特征值检测方法
CN101464494A (zh) * 2009-01-19 2009-06-24 北京大学 一种现场可编程门阵列器件中使用的互连线测试电路
CN102288903A (zh) * 2011-07-26 2011-12-21 北京航空航天大学 一种fpga内连线资源的测试结构及方法
CN102288870A (zh) * 2011-05-16 2011-12-21 中国电子科技集团公司第五十八研究所 一种fpga单长线及其直连开关的测试方法
CN103163450A (zh) * 2011-12-16 2013-06-19 中国科学院微电子研究所 一种应用于对特定结构fpga进行测试的导航映射方法
CN103630829A (zh) * 2012-08-23 2014-03-12 中国科学院微电子研究所 用于布线资源故障检测的配置方法
CN107290654A (zh) * 2017-06-27 2017-10-24 济南浪潮高新科技投资发展有限公司 一种fpga逻辑测试结构及方法
CN108051729A (zh) * 2017-12-06 2018-05-18 西安智多晶微电子有限公司 Fpga布线覆盖率测试方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6578058B1 (en) * 1999-10-06 2003-06-10 Agilent Technologies, Inc. System and method for comparing values from target systems
US6668237B1 (en) * 2002-01-17 2003-12-23 Xilinx, Inc. Run-time reconfigurable testing of programmable logic devices
CN101072467A (zh) * 2006-05-09 2007-11-14 株式会社电装 元件嵌入式板装置和用于它的缺陷布线检测方法
CN101140596A (zh) * 2007-10-12 2008-03-12 成都华微电子系统有限公司 现场可编程门阵列查找表验证方法
CN101216522A (zh) * 2008-01-16 2008-07-09 中国电子科技集团公司第四十五研究所 基于fpga的印刷电路板快速抽取图像特征值检测方法
CN101464494A (zh) * 2009-01-19 2009-06-24 北京大学 一种现场可编程门阵列器件中使用的互连线测试电路
CN102288870A (zh) * 2011-05-16 2011-12-21 中国电子科技集团公司第五十八研究所 一种fpga单长线及其直连开关的测试方法
CN102288903A (zh) * 2011-07-26 2011-12-21 北京航空航天大学 一种fpga内连线资源的测试结构及方法
CN103163450A (zh) * 2011-12-16 2013-06-19 中国科学院微电子研究所 一种应用于对特定结构fpga进行测试的导航映射方法
CN103630829A (zh) * 2012-08-23 2014-03-12 中国科学院微电子研究所 用于布线资源故障检测的配置方法
CN107290654A (zh) * 2017-06-27 2017-10-24 济南浪潮高新科技投资发展有限公司 一种fpga逻辑测试结构及方法
CN108051729A (zh) * 2017-12-06 2018-05-18 西安智多晶微电子有限公司 Fpga布线覆盖率测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
何鹏 等: "基于spartan-6的DDR3布线分析和测试", 《电子测量技术》 *

Also Published As

Publication number Publication date
CN109444630B (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN209299281U (zh) 一种多功能电缆网自动测试装置
US7307450B2 (en) Programmable logic block for designing an asynchronous circuit
CN106597265B (zh) 一种jtag链路自动实现通道切换的方法及系统
US20220221513A1 (en) Chip, chip testing method and electronic device
CN106647393A (zh) 一种can总线自动编码电路及编码方法
CN108008284A (zh) 一种芯片测试系统
US11874323B2 (en) JTAG-based burning device
CN109444630A (zh) Fpga布线单元测试结构及方法
US5132614A (en) Semiconductor device and method and apparatus for testing the same
CN107592137A (zh) 一种电力载波模块的噪声干扰自动化检测方法及系统
CN110187267B (zh) 单相三线智能电表继电器状态检测电路及方法
CN116953495A (zh) 一种组合电路延迟测试方法及其系统
US20190190521A1 (en) Dual function analog or digital input/output buffer
CN110287073A (zh) 一种针对多种多个异步串行通信外设的测试装置及方法
CN110704366A (zh) 一种基于fpga内部iddr和oddr电路的管脚复用装置及方法
CN209015145U (zh) 一种信息输出装置
CN108493731A (zh) 一种数据线及其驱动方法
CN204142916U (zh) 芯片
CN207074435U (zh) 自适应jtag链开关电路
CN110118921B (zh) 集成电路输入端测试装置及集成电路
CN116627872B (zh) 一种在fpga片内实现mipi接口的方法及电子设备
CN108123679A (zh) 一种基于组合电容的自适应量程光伏组件快速测试设备
CN110098821A (zh) 触发器电路及集成电路
Liu et al. An Automatic Method for Testing of FPGA Routing Resource
CN102739467A (zh) 网络测试切换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant